KR20030031412A - 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 - Google Patents

리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR20030031412A
KR20030031412A KR1020020060936A KR20020060936A KR20030031412A KR 20030031412 A KR20030031412 A KR 20030031412A KR 1020020060936 A KR1020020060936 A KR 1020020060936A KR 20020060936 A KR20020060936 A KR 20020060936A KR 20030031412 A KR20030031412 A KR 20030031412A
Authority
KR
South Korea
Prior art keywords
lead frame
leads
frame
lead
die pad
Prior art date
Application number
KR1020020060936A
Other languages
English (en)
Inventor
마츠자와히데키
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030031412A publication Critical patent/KR20030031412A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

QFN 등의 리드리스(leadless)·패키지(반도체 장치)에 사용되는 리드 프레임에 관한 것으로서, 반도체 장치의 조립 공정에서 다이싱 때에 버(burr)의 발생이나 리드가 수지로부터 박리된다는 문제점을 해소함과 동시에, 다이싱의 작업성을 향상시켜, 생산성·수율을 향상시키는 한편, 다이싱을 행하기 전에도 개개의 반도체 장치의 검사를 가능하게 하는 것을 목적으로 한다.
탑재하는 각 반도체 소자에 대응하여 각각 다이 패드(24)가 획정(劃定)되고, 각 다이 패드(24)의 주위에 각각 복수의 리드(26)가 배열되어 있고, 각 다이 패드(24) 및 대응하는 복수의 리드(26)가 접착 테이프(28)에 의해 지지되어 있다. 각 리드(26)는 최종적으로 각 반도체 장치마다 분할할 때의 분할선 CL에 의해 획정되는 영역의 내측 영역에서, 대응하는 다이 패드(24)로부터 분리하여 바깥 쪽으로 빗살 형상으로 연장하고 있다.

Description

리드 프레임과 그 제조 방법 및 그를 이용한 반도체 장치의 제조 방법{LEAD FRAME, METHOD OF MANUFACTURING THE SAME, AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 소자를 실장하는 패키지에 이용되는 리드 프레임에 관한 것으로, 특히 QFN(Quad Flat Non-leaded package) 등의 리드리스·패키지(반도체 장치)에 사용되고, 패키지의 수지 밀봉 공정 후의 다이싱 공정의 작업성을 높이는데 적응된 리드 형상을 갖는 리드 프레임과 그 제조 방법 및 상기 리드 프레임을 이용한 반도체 장치의 제조 방법에 관한 것이다.
도 1은 종래의 일례에 따른 QFN 등의 리드리스(leadless)·패키지에 사용되는 리드 프레임의 구성을 모식적으로 나타낸 것이다. 도면 중, (a)는 리드 프레임의 일부분을 평면적으로 본 구성, (b)는 (a)의 Ｂ-B’선을 따라 본 리드 프레임의 단면 구조를 각각 나타내고 있다.
도 1에서, 참조 번호 10은 띠 형상의 리드 프레임의 일부분을 나타내고, 기본적으로는 금속판을 에칭 가공하여 얻어지는 기판 프레임(11)으로 이루어져 있다. 이 기판 프레임(11)은 외부 프레임(외곽부)(12)과, 그 내측에서 매트릭스 형상으로 배열된 내부 프레임(13)(「섹션 바」라고도 함)으로 형성된 프레임 구조를 갖고 있다. 외부 프레임(12)에는, 리드 프레임(10)을 반송할 때에 반송 기구에 결합되는 가이드 구멍(14)이 설치되어 있다. 각 프레임(12, 13)에 의해 규정되는 개구부의 중앙부에는, 반도체 소자가 탑재되는 다이 패드(15)가 배치되고, 각 다이 패드(15)는 대응하는 프레임(12, 13)의 4개의 모서리로부터 연장하는 4개의 지지바(16)에 의해 외부 프레임(12)에 연결되어 지지되어 있다. 또한, 각 프레임(12, 13)으로부터 다이 패드(15)를 향해서 복수의 리드(17)가 빗살 형상으로 연장하고 있고, 기판 프레임(11)의 이면에는 접착 테이프(18)가 부착되어 있다. 또한, 점선으로 나타낸 CL은 패키지의 조립 공정에서 최종적으로 리드 프레임(10)을 각 패키지마다 분할할 때의 절단선을 나타낸다. 또한, 도 1에는 명시적으로 나타내지 않았지만, 패키지마다 분할 시에는 섹션 바(내부 프레임(13)) 전체가 제거된다.
이러한 구성을 갖는 리드 프레임(10)을 이용해서 패키지의 조립을 행하는 경우, 그 기본적인 프로세스로서 리드 프레임의 다이 패드에 반도체 소자를 탑재하는 공정(다이·본딩), 반도체 소자의 전극과 리드 프레임의 리드를 본딩 와이어에 의해 전기적으로 접속하는 공정(와이어·본딩), 반도체 소자, 본딩 와이어 등을 밀봉 수지에 의해 밀봉하는 공정(몰딩), 접착 테이프를 박리한 후, 밀봉 수지에 의해 밀봉된 리드 프레임을 다이서 등에 의해 각 패키지(반도체 장치) 단위로 분할하는 공정(다이싱) 등을 포함한다. 또한, 몰딩 형태로서는, 개개의 반도체 소자마다 수지 밀봉을 행하는 개별 몰딩 방식이나, 복수개의 반도체 소자 단위로 수지 밀봉을 행하는 일괄 몰딩 방식이 있지만, 개별 몰딩 방식은 일괄 몰딩 방식에 비하면 패키지의 조립의 효율화라는 점에서 난점이 있기 때문에, 최근에는 일괄 몰딩 방식이 주류로 되어 있다.
일괄 몰딩 방식에 의한 QFN 등의 패키지의 조립 공정에서 각 패키지 단위의 다이싱을 행할 때, 상술한 종래의 리드 프레임의 구성에 의하면, 다이서에 의해 절단선 CL(도 1참조)을 따라서 금속(리드(17))과 밀봉 수지를 동시에 절단하게 된다.
그러나, 다이서는 원래 수지 절단용에 적응된 것이 많고, 이 때문에 비교 적 부드러운 수지와 상기 수지에 비해서 딱딱한 금속을 동시에 절단하면, 다이서의 칼날의 마모가 빠르고, 또한 다이싱의 가공 속도가 저하하고, 나아가서는 작업성이 저하한다는 문제가 있었다.
또한, 금속(리드(16))과 밀봉 수지를 동시에 절단하기 때문에, 리드(16)의절단 방향의 하방측에 금속의 「버(burr)」가 발생하는 일이 많고, 그 때문에 생산성·수율의 저하를 초래한다는 문제도 있었다.
또한, 수지와 금속의 경도 차이에 기인하여, 다이서의 칼날의 스트레스에 의해 리드가 수지로부터 박리한다는 문제점도 있었다.
또한, 각 패키지(반도체 장치)는 그 출하 전에 검사를 행하는 것이 일반적이지만, 이러한 출하 전 검사를 행하는 경우, 각 패키지 단위로 개편화된 제품을 하나하나 테스트 장치에 순차 세트하여 행하기 보다도, 오히려 다이싱을 행하기 전의 단계에 있는 리드 프레임의 상태에서 테스트 장치에 세트하여 행하는 편이 편의상 바람직하다. 또한, 다이싱을 행하기 전의 상태에서 검사를 행하는 편이 한번에 많은 반도체 장치의 검사가 가능하기 때문에, 시간적으로도 유리하다.
그러나, 종래의 리드 프레임의 구성(도 1)에 의하면, 이웃하는 2개의 다이 패드(15)에 대응하는 각 리드(17)가 섹션 바(13)를 통하여 전기적으로 접속된 상태(즉, 이웃하는 패키지가 서로 전기적으로 접속된 상태)에 있기 때문에, 패키지의 조립 공정에서 다이싱을 행한 후가 아니면, 개개의 패키지의 검사를 행할 수 없다는 불편함이 있었다.
본 발명은, 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로, 반도체 장치의 조립 공정에서 다이싱 시에 버의 발생이나 리드가 수지로부터 박리한다는 문제점을 해결함과 동시에, 다이싱의 작업성을 향상시켜, 생산성·수율을 향상시키는 한편, 다이싱을 행하기 전에도 개개의 반도체 장치의 검사를 가능하게 하는 리드 프레임과 그 제조 방법 및 상기 리드 프레임을 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 일례에 따른 리드 프레임의 구성을 모식적으로 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 리드 프레임의 구성을 모식적으로 나타내는 도면.
도 3은 도 2의 리드 프레임의 제조 공정의 일례를 나타내는 단면도(일부평면도를 포함함).
도 4는 도 2의 리드 프레임의 제조 공정의 다른 예를 나타내는 단면도.
도 5는 도 2의 리드 프레임을 이용한 반도체 장치의 일례를 나타내는 단면도.
도 6은 도 5의 반도체 장치의 제조 공정을 나타내는 단면도.
도 7은 본 발명의 다른 실시예에 따른 리드 프레임의 구성을 모식적으로 나타내는 평면도.
*도면의 주요 부분에 대한 부호의 설명*
20, 20a : 리드 프레임
21 : 기판 프레임
24 : 다이 패드
25, 25a : 지지바
26, 26a : 리드
27 : 금속막
28 : 접착 테이프
29 : 요부(凹部)
30 : 반도체 장치
31 : 반도체 소자
32 : 본딩 와이어
33 : 밀봉 수지
CL : 절단선
MP : 금속판
RP1, RP2 : 레지스트 패턴
상기한 종래 기술의 과제를 해결하기 위해서, 본 발명의 일례에 의하면, 반도체 장치의 실장면측에 노출된 리드부가 외부접속 단자로서 이용되는 리드 프레임으로서, 탑재하는 각 반도체 소자에 대응하여 각각 획정된 다이 패드의 주위에 각각 배열된 복수의 리드를 갖는 기판 프레임과, 상기 각 다이 패드 및 상기 다이 패드에 대응하는 복수의 리드의 한쪽 면측을 덮도록 상기 기판 프레임에 접착된 접착 테이프를 갖고, 상기 각 다이 패드에 대응하는 복수의 리드는, 최종적으로 각 반도체 장치마다 분할할 때의 분할선에 의해 획정되는 영역의 내측 영역에서, 해당 다이 패드로부터 각각 분리하여 바깥 쪽으로 빗살 형상으로 연장하고 있는 것을 특징으로 하는 리드 프레임이 제공된다.
이 형태에 따른 리드 프레임의 구성에 의하면, 각 다이 패드에 대응하는 개개의 리드는, 최종적으로 기판 프레임으로부터 분리되는 부분에 의해 획정되는 영역의 내측에만 존재하고 있다. 즉, 종래예에 따른 리드 프레임에서는 절단선(리드 프레임으로부터 분리되는 부분) 상에 각 리드를 이어주는 금속 부분(도 1의 섹션 바(13))이 존재하고 있지만, 본 발명에 따른 리드 프레임의 구성에서는, 이러한 금속 부분은 존재하지 않는다.
따라서, 패키지(반도체 장치)의 조립 공정에서 각 패키지 단위의 다이싱을 행할 때, 종래와 같이 금속(리드)과 밀봉 수지를 동시에 절단해야만 하는 문제점은 발생하지 않고, 밀봉 수지만을 절단할 수 있다. 그 결과, 다이서의 칼날의 마모를억제할 수 있고, 또한 다이싱의 가공 속도가 상승되어, 그 작업성을 향상시킬 수 있다. 이것은 생산성·수율의 향상에 크게 기여한다.
또한, 밀봉 수지만을 절단할 수 있으므로, 종래 기술에서 나타난 바와 같은 금속의 「버(burr)」의 발생이나 리드가 수지로부터 박리된다는 문제점을 해소할 수 있다.
또한, 각 다이 패드에 대응하는 각 리드는 절단선(리드 프레임으로부터 분리되는 부분)에 의해 획정되는 영역의 내측에만 존재하고 있으므로, 종래의 리드 프레임(도 1 참조)에서 나타난 바와 같은, 이웃하는 다이 패드에 대응하는 각 리드가 금속 부분(섹션 바(13))을 통하여 전기적으로 접속된 상태를 해소할 수 있다. 즉, 이웃하는 패키지가 서로 전기적으로 절연된 상태를 실현할 수 있다. 그 결과, 다이싱을 행하기 전에도 개개의 반도체 장치의 검사를 행할 수 있게 된다.
또한, 본 발명의 다른 형태에 의하면, 상기 리드 프레임을 제조하는 방법이 제공된다. 이 제조 방법은, 금속판을 에칭 가공 또는 프레스 가공하여, 탑재하는 각 반도체 소자마다 각각 다이 패드 및 상기 다이 패드에 연결하여 바깥 쪽으로 빗살 형상으로 연장하는 복수의 리드가 배열된 기판 프레임을 형성하는 공정과, 상기 기판 프레임의 한쪽 면의, 상기 복수의 리드의 상기 다이 패드에 연결되어 있는 부분에 하프 에칭에 의해 요부(凹部)를 형성하는 공정과, 상기 기판 프레임의 상기 요부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과, 상기 복수의 리드의 상기 요부가 형성되어 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 한다.
또는 다른 형태로서, 상기 기판 프레임의 각 다이 패드 및 리드의 형성과 상기 요부의 형성을 별도의 공정에서 행하는 대신에, 이들의 형성을 1개의 공정에서 행하도록 해도 좋다. 이 방법은, 금속판의 양면에 각각 소요(所要)의 패턴 형상으로 형성된 레지스트를 이용하여 상기 금속판의 양면으로부터의 동시 에칭에 의해, 탑재하는 각 반도체 소자마다 각각 다이 패드 및 상기 다이 패드에 연결하여 바깥 쪽으로 빗살 형상으로 연장하는 복수의 리드가 배열된 기판 프레임을 형성함과 동시에, 상기 기판 프레임의 한쪽 면의, 상기 복수의 리드의 상기 다이 패드에 연결되어 있는 부분에 요부를 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명의 또 다른 형태에 의하면, 상기 리드 프레임을 이용한 반도체 장치의 제조 방법으로서, 상기 리드 프레임의 각 다이 패드 상에 반도체 소자를 탑재하는 공정과, 상기 반도체 소자의 전극과 상기 리드 프레임의 대응하는 복수의 리드를 본딩 와이어에 의해 전기적으로 접속하는 공정과, 상기 반도체 소자, 상기 본딩 와이어 및 상기 복수의 리드를, 상기 리드 프레임의 반도체 소자를 탑재한 면측으로부터 밀봉 수지에 의해 밀봉하는 공정과, 수지 밀봉 공정 후, 상기 접착 테이프를 박리하는 공정과, 상기 밀봉 수지에 의해 밀봉된 리드 프레임을 각 다이 패드에 대응하는 복수의 리드를 포함하는 영역의 외주를 따라서 각 반도체 장치에 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
도 2는 본 발명의 일 실시예에 따른 QFN 등의 리드리스·패키지에 사용되는 리드 프레임의 구성을 모식적으로 나타낸 것이다. 도면 중, (a)는 리드 프레임의 일부분을 평면적으로 본 구성, (b)는 (a)의 Ｂ-B’선을 따라 본 리드 프레임의 단면 구조를 각각 나타내고 있다.
도 2에서, 참조 번호 20은 띠 형상의 리드 프레임의 일부분을 나타내고, 기본적으로는 금속판을 에칭 가공 또는 프레스 가공하여 얻어지는 기판 프레임(21)으로 이루어져 있다. 이 기판 프레임(21)에서, 참조 번호 22는 외부 프레임(외곽부), 23은 리드 프레임(20)을 반송할 때에 반송 기구에 결합되는 가이드 구멍, 24는 탑재하는 각 반도체 소자에 대응하여 각각 획정된 다이 패드, 25는 각 다이 패드(24)를 각각 지지하는 지지바, 26은 각 다이 패드(24)의 주위에 각각 배열된 리드를 나타낸다. 여기서, 각 다이 패드(24)는 각각 대응하는 4개의 지지바(25)에 의해 지지됨 동시에, 이웃하는 다이 패드(24)에 대응하는 지지바(25)를 통하여 서로 연결(접속)되고, 최종적으로 가장 외측의 지지바(25)를 통하여 외부 프레임(22)에 연결(접속)되어 있다.
또한, 각 다이 패드(24)에 대응하여 설치된 복수의 리드(26)는, 후술하는 바와 같이 패키지(반도체 장치)의 조립을 행할 때에 각 반도체 장치마다 각각 기판 프레임(21)으로부터 분리되는 부분에 의해 획정되는 영역(도면 중, 점선에서 둘러싸인 영역)의 내측에서, 상기 다이 패드(24)로부터 각각 분리하여 바깥 쪽으로 빗살 형상으로 연장하고 있다. 각 리드(26)는 반도체 소자의 전극에 전기적으로 접속되는 내부 리드부와, 실장용 기판의 배선에 전기적으로 접속되는 외부 리드부(외부 접속 단자)로 이루어져 있다.
또한, 기판 프레임(21)의 전체 면에는 금속막(27)이 형성되고, 기판 프레임(21)의 이면(도시한 예에서는 하측 면)에는 접착 테이프(28)가 부착되어 있다. 이 접착 테이프(28)의 부착(테이핑)은, 기본적으로 몰딩 공정(수지 밀봉 공정) 시에 밀봉 수지의 프레임 이면으로의 누출(「몰드 플래시」라고도 함)을 방지하기 위한 대책으로서 행해진다. 또한, 접착 테이프(28)는 외부 프레임(22)과 함께 다이 패드(24) 및 지지바(25)를 지지함과 동시에, 후술하는 리드 프레임(20)의 제조 공정에서 각 리드(26)의 소정 부분을 절단했을 때에 다이 패드(24)로부터 분리되는 개개의 리드(26)가 탈락하지 않도록 지지하는 기능을 갖고 있다.
또한, 참조 번호 29는 후술하는 바와 같이 하프 에칭에 의해 형성된 요부를 나타낸다. 점선으로 나타내는 CL은 도 1의 예시와 마찬가지로, 패키지의 조립 공정에서 최종적으로 리드 프레임(20)을 각 패키지마다 분할할 때의 절단선을 나타낸다.
상술한 종래예에 따른 리드 프레임(10)(도 1 참조)에서는, 절단선 CL 상에 각 리드(17)를 이어주는 금속 부분(섹션 바(13))이 존재하고 있지만, 본 실시예에 리드 프레임(20)은 그 금속 부분을 없앤 것을 특징으로 한다. 이 때문에, 본 실시예의 리드 프레임(20)에서는, 분리된 개개의 리드(26)의 배치 위치를 유지하기 위해서 접착 테이프(28)가 기판 프레임(21)의 한쪽면 측에 부착되어 있다.
즉, 종래예(도 1)에서는, 각 다이 패드(15)에 대응하는 복수의 리드(17)는 각 프레임(외부 프레임(12), 섹션 바(13))에 연결하고, 상기 프레임으로부터 상기 다이 패드를 향하여 빗살 형상으로 연장하고 있는 것에 반해, 본 실시예(도 2)에서는 각 다이 패드(24)에 대응하는 복수의 리드(26)는 절단선 CL에 의해 획정된 영역의 내측에서, 상기 다이 패드로부터 각각 분리하여 바깥 쪽으로 빗살 형상으로 연장하고 있고, 이 점에서 양자의 구성은 상위하다.
다음에, 본 실시예에 따른 리드 프레임(20)을 제조하는 방법에 대해서, 그 제조 공정의 일례를 나타내는 도 3을 참조하면서 설명한다. 또한, 도면 중, (b)∼(e)는 (a)의 Ｂ-B’선을 따라 보았을 때의 단면 구조를 나타내고 있다.
우선 최초의 공정에서는(도 3의 (a) 참조), 금속판을 에칭 가공 또는 프레스 가공하여 기판 프레임(21)을 형성한다.
형성되어야 할 기판 프레임(21)은, 동도면의 평면 구성에 나타낸 바와 같이, 탑재하는 각 반도체 소자마다 각각 다이 패드(24) 및 상기 다이 패드에 연결하여 바깥 쪽으로 빗살 형상으로 연장하는 복수의 리드(26a)가 배열된 구조를 갖고 있다. 또한, 각 다이 패드(24)와 외부 프레임(22)을 서로 연결(접속)하도록 지지바(25)가 배열되어 있다.
또한, 금속판의 재료로서는, 예를 들면 구리(Cu) 또는 Cu를 기초로 한 합금, 철-니켈(Fe-Ni) 또는 Fe-Ni를 기초로 한 합금 등이 이용된다.
다음 공정에서는(도 3의 (b) 참조), 기판 프레임(21)의 한쪽 면(도시의 예에서는 하측의 면)의 소정 부분에, 하프 에칭에 의해 요부(29)를 형성한다.
이 요부(29)를 형성하는 위치(소정 부분)는 도 3의 (a)에 나타낸 평면 구성에서, 복수의 리드(26a)의 상기 다이 패드(24)에 연결되어 있는 부분에 선정된다.
또한, 하프 에칭은 그 소정 부분의 영역을 제외한 기판 프레임(21)의 전체 면을 마스크(도시하지 않음)로 덮은 후, 예를 들면 웨트 에칭에 의해 행할 수 있다.
다음 공정에서는(도 3의 (c) 참조), 요부(29)가 형성된 기판 프레임(21)의 전체 면에, 전해 도금에 의해 금속막(27)을 형성한다.
예를 들면, 기판 프레임(21)을 급전(給電)층으로서, 그 표면에 팔라듐(Pd) 도금의 밀착성 향상을 위한 니켈(Ni) 도금을 실시한 후, 이 Ni층 상에 도전성 향상을 위한 Pd 도금을 실시하고, 또한 Pd층 상에 금(Au) 플래시 도금을 실시하여 금속막(Ni/Pd/Au)(27)을 형성한다.
또한, 금속막(27)의 도금 구성은 이것에 한정되는 것은 아니다. 예를 들면, 후의 공정에서 수지 밀봉한 후, 이 밀봉 수지로부터 노출되는 리드 부분에 무전해 도금이나 인쇄법 등으로 땜납막(금속막)을 형성해도 좋고, 또는 종래로부터 공지된 도금 구성이어도 좋다.
다음 공정에서는(도 3의 (d) 참조), 기판 프레임(21)의 요부(29)가 형성되어 있는 측의 면, 즉 기판 프레임(21)의 하측의 면을 덮도록, 에폭시 수지나 폴리이미드 수지 등으로 이루어진 접착 테이프(28)를 부착한다.
최후의 공정에서는(도 3의 (e) 참조), 각 리드(26a)(도 3의 (d) 참조)의 요부(29)가 형성되어 있는 부분을, 예를 들면 금형(펀치)을 이용해서 눌러 뽑도록 하여, 파단(절단)한다. 이에 따라, 본 실시예의 리드 프레임(20)(도 2)이 제작되게 된다.
또한, 리드(26a) 안에 다이 패드와 연결시킨 채로 접지용 또는 전원용 리드로서 이용되는 리드가 존재할 경우에는, 상기 리드를 다이 패드로부터 분리할 필요는 없다.
이상에서 설명한 바와 같이, 본 실시예에 따른 리드 프레임(20) 및 그 제조 방법에 의하면, 탑재하는 반도체 소자에 대응하여 각각 획정된 각 다이 패드(24)에 대응하는 복수의 리드(26)는 절단선 CL(리드 프레임(20)로부터 분리되는 부분)에 의해 획정된 영역의 내측에만 존재하고 있다. 즉, 종래예에 따른 리드 프레임(10)(도 1 참조 )에서는 절단선 CL 상에 각 리드를 이어주는 금속 부분(섹션 바(13))이 존재하고 있지만, 본 실시예에서는 이러한 금속부분은 존재하지 않는다.
따라서, 본 실시예에 따른 리드 프레임(20)을 이용해서 패키지(반도체 장치)의 조립을 행할 경우, 최종 공정에서의 다이싱을 행할 때에, 리드(26)를 절단할 필요는 없고, 실질적으로 밀봉 수지만을 절단할 수 있다. 이에 따라, 종래 기술에서 나타난 바와 같은 문제점(다이서의 칼날의 마모가 빠르고, 다이싱의 가공 속도가 저하하여, 작업성이 저하한다는 문제나, 금속의 「버」의 발생이나 리드가 수지로부터 박리된다는 문제점)을 해소할 수 있다. 이것은 생산성·수율의 향상에 크게 기여하는 것이다.
또한, 각 다이 패드(24)에 대응하는 각 리드(26)는 절단선 CL에 의해 획정된 영역의 내측에만 존재하고 있으므로, 이웃하는 다이 패드(24)에 대응하는 각 리드(26)는 서로 전기적으로 절연된 상태에 있다. 즉, 종래예에 따른 리드 프레임(10)(도 1 참조)에서 나타난 바와 같은, 이웃하는 다이 패드(15)에 대응하는 각 리드(17)가 섹션 바(13)를 통하여 전기적으로 접속된 상태를 해소할 수 있다. 이에 따라, 다이싱을 행하기 전의 단계에서도, 개개의 패키지(반도체 장치)의 검사를 행할 수 있게 된다.
상술한 실시예에 따른 리드 프레임(20)의 제조 방법에서는, 기판 프레임(21)의 형성(도 3의 (a))과 요부(29)의 형성(도 3의 (b))을 별도의 공정에서 행하고 있지만, 이들의 형성을 같은 공정에서 행하는 것도 가능하다. 그 경우의 제조 공정의 일례를 도 4에 나타낸다.
도 4에 예시하는 방법에서는, 우선 금속판 MP(예를 들면, Cu 또는 Cu를 기초로 한 합금판)의 양면에 에칭 레지스트를 도포하고, 각각 소정의 형상으로 패터닝된 마스크(도시하지 않음)를 이용해서 상기 레지스트의 패터닝을 행하고, 레지스트 패턴 RP1 및 RP2를 형성한다(도 4의 (a)).
이 경우, 상측(반도체 소자가 탑재되는 측)의 레지스트 패턴 RP1에 대해서는, 금속판 MP의, 다이 패드(24) 및 이것에 연결해서 빗살 형상으로 연장하는 각 리드(26a), 지지바(25) 및 외부 프레임(22)에 대응하는 영역이 피복되도록, 상기 레지스트의 패터닝을 행한다. 한편, 하측의 레지스트 패턴 RP2에 대해서는, 금속판 MP의, 다이 패드(24), 각 리드(26a), 지지바(25) 및 외부 프레임(22)에 대응하는 영역이 피복되고, 또한 요부(29)로 이루어진 부분에 대응하는 영역이 노출되도록, 상기 레지스트의 패터닝을 행한다.
이렇게 하여 금속판 MP의 양면을 레지스트 패턴 RP1 및 RP2로 덮은 후, 예를 들면 습식 에칭에 의해, 도 3의 (a)에 나타낸 바와 같은 기판 프레임(21)의 패턴과 요부(29)를 동시에 형성한다(도 4의 (b)).
또한, 에칭 레지스트(RP1, RP2)를 박리하여, 도 3의 (b)에 나타낸 바와 같은 구조의 기판 프레임(21)을 얻는다(도 4의 (c)). 이 후의 공정은 도 3의 (ｃ) 이후에 나타낸 공정과 같다.
도 4에 예시하는 방법에 의하면, 기판 프레임(21)의 형성과 요부(29)의 형성을 1개의 공정에서 행하고 있으므로, 상술한 실시예(도 2, 도 3)의 경우에 비해서 공정의 간략화를 도모할 수 있다.
도 5는 상술한 실시예의 리드 프레임(20)을 이용하여 제작된 QFN의 패키지 구조를 갖는 반도체 장치의 일례를 모식적으로 나타낸 것이다.
도 5에서, 참조 번호 30은 반도체 장치, 31은 다이 패드(24) 상에 탑재된 반도체 소자, 32는 반도체 소자(31)의 각 전극과 각 리드(26)를 각각 전기적으로 접속하는 본딩 와이어, 33은 반도체 소자(31), 본딩 와이어(32) 등를 보호하기 위한 밀봉 수지를 나타낸다.
이하, 반도체 장치(30)를 제조하는 방법에 대해서, 그 제조 공정을 나타내는 도 6을 참조하면서 설명한다.
우선 최초의 공정에서는(도 6의 (a) 참조), 리드 프레임(20)의 접착 테이프(28)가 부착되어 있는 측의 면을 아래로 해서 유지용 지그(도시하지 않음)로 유지하고, 리드 프레임(20)의 각 다이 패드(24) 상에 각각 반도체 소자(31)를 탑재한다. 구체적으로는, 다이 패드(24)에 에폭시계 수지 등의 접착제를 도포하고, 반도체 소자(31)의 이면(전극이 형성되어 있는 측과 반대측의 면)을 아래로 하여, 접착제에 의해 다이 패드(24)에 반도체 소자(31)를 접착한다.
다음 공정에서는(도 6의 (b) 참조), 각 반도체 소자(31)의 각 전극과 리드 프레임(20)의 한쪽 면측(도시의 예에서는 상측)의 대응하는 각 리드(26)의 내부 드부를 각각 본딩 와이어(32)에 의해 전기적으로 접속한다. 이에 따라, 각 반도체 소자(31)가 리드 프레임(20)에 실장되게 된다.
다음 공정에서는(도 6의 (c) 참조), 일괄 몰딩 방식에 의해 리드 프레임(20)의 반도체 소자(31)가 탑재되어 있는 측의 전체 면을 밀봉 수지(33)로 밀봉한다. 이것은, 특별히 도시하지는 않았지만, 몰딩 금형(1조 상형 및 하형)의 하형 상에 리드 프레임(20)을 탑재하고, 상방으로부터 상형으로 끼우도록 하여, 밀봉 수지(33)를 충전하면서 가열 및 가압 처리함으로써 행해진다. 밀봉의 수법으로서는, 예를 들면 트랜스퍼 몰드가 사용된다.
다음 공정에서는(도 6의 (d) 참조), 밀봉 수지(33)로 밀봉된 리드 프레임(20)(도 6의 (c))을 몰딩 금형으로부터 취출하고, 접착 테이프(28)를 기판 프레임(21)으로부터 박리하여 제거한다. 이 접착 테이프(28)의 박리 제거에 의해, 반도체 장치의 실장면측이 노출되어, 외부 접속 단자가 되는 리드(26)가 밀봉 수지(33)와 동일면에 노출된다.
최후의 공정에서는(도 6의 (e) 참조), 다이서 등에 의해, 점선에서 나타낸 바와 같이 분할선 D-D'을 따라서 기판 프레임(21)(각 반도체 소자(31)가 탑재되고, 전체 면이 밀봉 수지(33)에 의해 밀봉된 리드 프레임)을 각각 1개의 반도체 소자(31)가 포함되도록 각 패키지 단위로 분할한다. 또한, 분할선 D-D'은 도 2의 (a)에서 점선으로 나타낸 절단선 CL을 따르고 있다.
이상의 공정에 의해, QFN의 패키지 구조를 갖는 반도체 장치(30)(도 5)가 제작되게 된다.
도 7은 본 발명의 다른 실시예에 따른 리드 프레임(일부분)의 평면 구성을 모식적으로 나타낸 것이다.
본 실시예에 따른 리드 프레임(20a)은, 각 다이 패드(24)에 대응하는 지지바(25a)의, 패키지(반도체 장치)를 조각으로 분할할 때에 외부 프레임(22)이나 연결하고 있는 지지바끼리에서 분리되는 부분이, 미리 절단되어 있다. 즉, 각 다이 패드(24)에 대응하는 4개의 지지바(25a)는 절단선 CL에 의해 획정된 영역의 내측에서 연장하고 있고, 이웃하는 다이 패드(24) 및 그 대응하는 지지바(25a)는 연결(접속)되어 있지 않고, 이 점에서 도 2의 실시예에 따른 리드 프레임(20)과 구성상 상이하다. 다른 구성에 대해서는, 도 2의 실시예의 경우와 같으므로, 그 설명은 생략한다.
마찬가지로 리드 프레임(20a)의 제조 방법에 관해서도, 기본적으로는 도 3 또는 도 4에 나타낸 제조 공정과 같으므로, 그 상세한 설명은 생략한다. 단, 본 실시예의 경우, 각 리드(26a)(도 3 참조)에 요부(29)를 형성할 때에, 각 다이 패드(24)에 대응하는 지지바(25a)의, 반도체 장치의 조립을 행할 때에 리드 프레임(20a)으로부터 분리되는 부분에, 하프 에칭에 의해 요부를 형성한다. 또한, 접착 테이프(28)를 부착한 후(도 3의 (d)), 각 리드(26a)의 요부(29)가 형성되어 있는 부분을 절단할 때에, 각 지지바(25a)의 요부가 형성되어 있는 부분을 동시에 절단한다.
상술한 실시예(도 2, 도 3)에서는, 개개의 패키지(반도체 장치)의 검사를 행할 때, 지지바(25)가 검사에 관계되지 않는 것으로 하여(즉, 지지바(25)가 어떠한신호선이나 전원/접지선에 접속되어 있지 않은 것으로 하여) 설명했지만, 본 실시예(도 7)에서는, 지지바(25a)가 어떠한 신호선이나 전원/접지선에 접속되어 있는 경우를 상정하여, 이러한 경우에도 적용될 수 있는 리드 프레임(20a)을 제공하는 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 종래의 구성에서는 절단선(리드 프레임으로부터 분리되는 부분) 상에 존재하고 있던 각 리드를 이어주는 금속 부분을 없게 함으로써, 패키지의 조립 공정에서 다이싱 시에 버의 발생이나 리드가 수지로부터 박리된다는 문제점을 해소할 수 있고, 다이싱의 작업성을 향상시켜, 생산성·수율을 향상시킬 수 있게 된다. 또한, 다이싱을 행하기 전에도 개개의 반도체 장치의 검사를 행할 수 있게 된다.

Claims (8)

  1. 반도체 장치의 실장면측에 노출된 리드부가 외부 접속 단자로서 이용되는 리드 프레임으로서,
    탑재하는 각 반도체 소자에 대응하여 각각 획정된 다이 패드의 주위에 각각 배열된 복수의 리드를 갖는 기판 프레임과,
    상기 각 다이 패드 및 상기 다이 패드에 대응하는 복수의 리드의 한쪽 면측을 덮도록 상기 기판 프레임에 접착된 접착 테이프를 갖고,
    상기 각 다이 패드에 대응하는 복수의 리드가, 최종적으로 각 반도체 장치마다 분할할 때의 분할선에 의해 획정되는 영역의 내측영역에서, 상기 다이 패드로부터 각각 분리하여 바깥쪽으로 빗살 형상으로 연장하고 있는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 각 다이 패드에 각각 연결된 복수의 지지바를 갖고, 상기 복수의 지지바가 상기 접착 테이프에 의해 지지되어 있는 동시에, 최종적으로 각 반도체 장치마다 분할할 때의 분할선과 교차하는 교차점의 근방까지 연장하고 있는 것을 특징으로 하는 리드 프레임.
  3. 금속판을 에칭 가공 또는 프레스 가공하여, 탑재하는 각 반도체 소자마다 각각 다이 패드 및 상기 다이 패드에 연결하여 바깥쪽으로 빗살 형상으로 연장하는 복수의 리드가 배열된 기판 프레임을 형성하는 공정과,
    상기 기판 프레임의 한쪽 면의, 상기 복수의 리드의 상기 다이 패드에 연결되어 있는 부분에, 하프 에칭에 의해 요부를 형성하는 공정과,
    상기 기판 프레임의 상기 요부가 형성되어 있는 측의 면에 접착 테이프를 부착하는 공정과,
    상기 복수의 리드의 상기 요부가 형성되어 있는 부분을 절단하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  4. 제 3 항에 있어서,
    상기 기판 프레임의 각 다이 패드 및 리드의 형성과 상기 요부의 형성을 다른 공정에서 행하는 대신에,
    금속판의 양면에 각각 소요의 패턴 형상으로 형성된 레지스트를 이용하여 상기 금속판의 양면으로부터의 동시 에칭에 의해, 탑재하는 각 반도체 소자마다 각각 다이 패드 및 상기 다이 패드에 연결하여 바깥쪽으로 빗살 형상으로 연장하는 복수의 리드가 배열된 기판 프레임을 형성함과 동시에, 상기 기판 프레임의 한쪽 면의, 상기 복수의 리드의 상기 다이 패드에 연결되어 있는 부분에 요부를 형성하는 공정를 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 기판 프레임을 형성할 때에, 일단측이 기판 프레임의 외곽부에 연결되고, 타단측이 상기 각 다이 패드에 연결된 복수의 지지바를 형성하고,
    상기 복수의 리드에 상기 요부를 형성할 때에, 각 지지바의, 최종적으로 각 반도체 장치마다 분할할 때에 상기 기판 프레임의 외곽부로부터 분리되는 부분에, 기판 프레임의 한쪽 면측으로부터 하프 에칭에 의해 요부를 형성하고,
    상기 접착 테이프를 부착한 후, 상기 복수의 지지바의 상기 요부가 형성되어 있는 부분을 절단하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 요부를 형성한 후, 상기 접착 테이프를 부착하기 전에, 상기 기판 프레임의 전체 면에 전해 도금에 의해 금속막을 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  7. 제 1 항 또는 제 2 항에 기재된 리드 프레임을 이용한 반도체 장치의 제조 방법으로서,
    상기 리드 프레임의 각 다이 패드 상에 반도체 소자를 탑재하는 공정과,
    상기 반도체 소자의 전극과 상기 리드 프레임의 대응하는 복수의 리드를 본딩 와이어에 의해 전기적으로 접속하는 공정과,
    상기 반도체 소자, 상기 본딩 와이어 및 상기 복수의 리드를, 상기 리드 프레임의 반도체 소자를 탑재한 면측으로부터 밀봉 수지에 의해 밀봉하는 공정과,
    수지 밀봉 공정 후, 상기 접착 테이프를 박리하는 공정과,
    상기 밀봉 수지에 의해 밀봉된 리드 프레임을, 각 다이 패드에 대응하는 복수의 리드를 포함하는 영역의 외주를 따라 각 반도체 장치로 분할하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 밀봉 수지에 의한 밀봉은, 상기 리드 프레임의 반도체 소자가 탑재되어 있는 측의 전체 면에 대하여 수지 밀봉을 행하는 일괄 몰딩 방식으로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020060936A 2001-10-15 2002-10-07 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 KR20030031412A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00317272 2001-10-15
JP2001317272A JP2003124421A (ja) 2001-10-15 2001-10-15 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20030031412A true KR20030031412A (ko) 2003-04-21

Family

ID=19135172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060936A KR20030031412A (ko) 2001-10-15 2002-10-07 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법

Country Status (5)

Country Link
US (1) US20030071333A1 (ko)
JP (1) JP2003124421A (ko)
KR (1) KR20030031412A (ko)
CN (1) CN1412843A (ko)
TW (1) TW558819B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105130A (ko) * 2010-11-02 2017-09-18 다이니폰 인사츠 가부시키가이샤 리드 프레임 및 반도체 장치
KR20190094983A (ko) * 2018-02-06 2019-08-14 주식회사 바른전자 Qfn 반도체 패키지의 제조방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710246B1 (en) 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
US6723585B1 (en) * 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US7008825B1 (en) * 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8487451B2 (en) * 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
CN100409418C (zh) * 2006-08-01 2008-08-06 上海凯虹科技电子有限公司 Qfn芯片封装工艺
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
CN100407384C (zh) * 2006-11-24 2008-07-30 宁波康强电子股份有限公司 三极管引线框架的制造方法
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
CN101636838A (zh) * 2007-02-12 2010-01-27 艾格瑞系统有限公司 具有改进的焊垫的四方扁平无引线(qfn)集成电路(ic)封装体及用于设计该封装体的方法
CN100440463C (zh) * 2007-03-21 2008-12-03 宁波康强电子股份有限公司 表面贴装用的引线框架的制造方法
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
US8278148B2 (en) * 2007-09-13 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with leads separated from a die paddle
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8120152B2 (en) * 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
US8575732B2 (en) * 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
CN103843133B (zh) * 2011-07-03 2017-10-27 联达科技控股有限公司 具有热熔接封装部件的引线载体
CN102324413B (zh) * 2011-09-13 2013-03-06 江苏长电科技股份有限公司 有基岛预填塑封料先刻后镀引线框结构及其生产方法
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US9190606B2 (en) * 2013-03-15 2015-11-17 Allegro Micosystems, LLC Packaging for an electronic device
US10345343B2 (en) 2013-03-15 2019-07-09 Allegro Microsystems, Llc Current sensor isolation
US9123712B1 (en) * 2013-07-24 2015-09-01 Stats Chippac Ltd. Leadframe system with warp control mechanism and method of manufacture thereof
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
JP6414669B2 (ja) * 2014-07-22 2018-10-31 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6406787B2 (ja) * 2014-10-23 2018-10-17 株式会社三井ハイテック リードフレーム及びその製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9805955B1 (en) 2015-11-10 2017-10-31 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
JP2017162876A (ja) * 2016-03-07 2017-09-14 株式会社ジェイデバイス 半導体パッケージの製造方法
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN108735701B (zh) * 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法
US11768230B1 (en) 2022-03-30 2023-09-26 Allegro Microsystems, Llc Current sensor integrated circuit with a dual gauge lead frame

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1337132C (en) * 1988-07-15 1995-09-26 Robert Filepp Reception system for an interactive computer network and method of operation
US5905990A (en) * 1997-06-23 1999-05-18 International Business Machines Corporation File system viewpath mechanism
US6178546B1 (en) * 1998-08-31 2001-01-23 Alcatel Usa Sourcing, L.P. System and method of making software product deliverables
US6370549B1 (en) * 1999-01-04 2002-04-09 Microsoft Corporation Apparatus and method for searching for a file
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105130A (ko) * 2010-11-02 2017-09-18 다이니폰 인사츠 가부시키가이샤 리드 프레임 및 반도체 장치
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
KR20190094983A (ko) * 2018-02-06 2019-08-14 주식회사 바른전자 Qfn 반도체 패키지의 제조방법

Also Published As

Publication number Publication date
JP2003124421A (ja) 2003-04-25
US20030071333A1 (en) 2003-04-17
TW558819B (en) 2003-10-21
CN1412843A (zh) 2003-04-23

Similar Documents

Publication Publication Date Title
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
US6875630B2 (en) Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6674154B2 (en) Lead frame with multiple rows of external terminals
US6700192B2 (en) Leadframe and method of manufacturing a semiconductor device using the same
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR20040030283A (ko) 리드 프레임 및 그 제조 방법
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20030019165A (ko) 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법
US20040070056A1 (en) Lead frame and method of manufacturing the same
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
KR19990004211A (ko) 게이트슬롯이 형성된 서브스트레이트
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US20020048851A1 (en) Process for making a semiconductor package
JP3976311B2 (ja) リードフレームの製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077272A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077284A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid