JP2009076658A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009076658A
JP2009076658A JP2007243944A JP2007243944A JP2009076658A JP 2009076658 A JP2009076658 A JP 2009076658A JP 2007243944 A JP2007243944 A JP 2007243944A JP 2007243944 A JP2007243944 A JP 2007243944A JP 2009076658 A JP2009076658 A JP 2009076658A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
mounting portion
support surface
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007243944A
Other languages
English (en)
Other versions
JP2009076658A5 (ja
Inventor
Kenji Amano
賢治 天野
Hajime Hasebe
一 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007243944A priority Critical patent/JP2009076658A/ja
Priority to TW097123763A priority patent/TW200924145A/zh
Priority to US12/147,676 priority patent/US8558362B2/en
Priority to CN201310224828.0A priority patent/CN103295995B/zh
Priority to CNA200810210915XA priority patent/CN101393900A/zh
Priority to KR1020080092006A priority patent/KR20090031279A/ko
Publication of JP2009076658A publication Critical patent/JP2009076658A/ja
Publication of JP2009076658A5 publication Critical patent/JP2009076658A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

【課題】ダイボンド材の流出を防いで半導体装置の品質・信頼性を向上させる。
【解決手段】タブ１ｂと、タブ１ｂの周囲に配置された複数のリード１ａと、タブ１ｂのチップ支持面１ｃ上に配置された銀ペースト６と、タブ１ｂ上に銀ペースト６を介して搭載された半導体チップ２とを有している。さらに、半導体チップ２のパッド２ａとリード１ａとを電気的に接続する複数のワイヤ４と、半導体チップ２と複数のワイヤ４を樹脂封止する封止体３とを有しており、タブ１ｂのチップ支持面１ｃの周縁部にチップ支持面１ｃより高さの低い段差部１ｅが形成されていることにより、タブ１ｂからはみ出した銀ペースト６をこの段差部１ｅに留めることができ、その結果、銀ペースト６の封止体３の裏面３ａへの流出を防ぐことができる。
【選択図】図５

Description

本発明は、半導体装置及びその製造技術に関し、特に、タブ（チップ搭載部）を露出させる半導体装置に適用して有効な技術に関する。
ダイパッドの外形寸法をその上に搭載する半導体チップの外形寸法よりも小さくすることにより、半導体チップと樹脂との接着面積を大きくし、また、半導体チップの外形寸法に応じてリードの先端を適宜の長さに切断することにより、外形寸法の異なる各種半導体チップをダイパッド上に搭載可能とした技術がある（例えば、特許文献１参照）。
また、外部端子が下方に突出したＱＦＮにおいて、ダイパッドに半切断部が形成されて中央部が周辺部よりもアップセットされていることにより、吊りリードとの干渉を招くことなく半導体チップのサイズを自由に選択することが可能になる技術がある（例えば、特許文献２参照）。
特開平６−２１６３０３号公報 特開２０００−２４３８９１号公報
ＱＦＮ（Quad Flat Non-leaded Package) 等のノンリード型の半導体装置では、各リードの一部が封止体の裏面の周縁部に露出して配置され、これらが外部端子となっている。このようなＱＦＮにおいて、更なる小型化・薄型化にともなってチップサイズを可能な限りパッケージサイズに近づけた半導体装置が要求されている。また、近年の半導体装置は高機能化の傾向にあるため、半導体チップから発生する熱量も大きくなる。そのため、半導体装置の信頼性を考慮した場合、放熱性の向上も要求される。さらには、これらの要求に加えて、製造コストの増加を抑制する必要もある。
そこで、これらの要求に応えるために、本願発明者は以下のように検討した。
まず、半導体装置の小型化を実現するためには、ＱＦＮ構造では、可能な限り大きな半導体チップを搭載できるようにタブ（チップ搭載部）の周囲に配置されたリード上に、半導体チップの外周部をオーバーラップさせる構造を検討した。すなわち、半導体チップの下部に各リードのチップ側の端部をもぐり込ませた構造である。
これにより、半導体装置の小型化に対応することができるが、このような構造では、タブは、必然的にその外形の大きさが半導体チップの外形サイズより小さな、いわゆる小タブ構造となる。
次に、半導体装置の放熱性を考慮すると、タブの裏面を封止体の裏面に露出させる、いわゆるタブ露出型のＱＦＮが考えられる。すなわち、この場合、小タブ構造でタブ露出型のＱＦＮとなる。ここで、タブを封止体から露出することで放熱性は向上するが、封止体から露出したタブを実装基板の電極に接合材を介して接続することで、より放熱性を向上することができる。
ところが、このような小タブ構造のＱＦＮでは、タブのチップ支持面の面積が比較的小さくなる。そのため、このような外形サイズの小さいタブに確実に半導体チップを固定するためには、半導体チップとタブとの間にダイボンド材を隙間無く設ける必要がある。これにより、ダイボンド材である銀ペースト（ペースト材）がチップ支持面からはみ出ることがあり、半導体チップのダイボンド工程において、チップ支持面からはみ出した銀ペーストがタブの側面を伝って、タブの裏面に流出してしまう。その結果、タブ露出型の構造の場合、タブの裏面に外装めっきを施す必要があるが、パッケージ裏面に銀ペーストが付着してしまうため、タブの裏面に外装めっきを形成することが困難となる。これにより、放熱性を十分に向上することが困難となる。
その際、ダイボンド材として、フィルムタイプの接着材を用いることでダイボンド材のはみ出し・流出を防ぐことも考えられるが、フィルムタイプの接着材は、ペースト材に比べると材料コストが高く、製造コストの低減化が困難となる。また、フィルムタイプを使用する場合、タブのチップ支持面に対してフィルムを正確に配置することも困難である。
なお、前記特許文献１（特開平６−２１６３０３号公報）には、小タブ構造の半導体装置の例が記載されているが、小タブ構造では前記したようにペースト材がはみ出る現象が起こり易くペースト材が流出する要因をつくりだすことが問題である。
また、前記特許文献２（特開２０００−２４３８９１号公報）に記載されたパッケージ構造では、ダイパッド（タブ）がオフセット加工されている。すなわち、ダイパッドの中央部を裏面側からプレスで押し上げるオフセット加工が施されており、その結果、ダイパッドの中央部の主面（チップ支持面）がリードの主面（ワイヤ接続面）より高い位置となっており、パッケージの薄型化が困難な構造になっている。
さらに、ダイパッドのオフセット加工によって形成される外周部は、オフセット加工から成るため、段差の幅を大きくとる必要がある。これらより、ダイパッドの中央部の面積が小さくなり、半導体チップとの接合面積も小さくなる。その結果、半導体チップの接合信頼性や放熱性が低下するという問題が起こる。
本発明の目的は、ダイボンド材の流出を防いで半導体装置の品質・信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ搭載部の周囲に配置された複数のリードと、チップ搭載部のチップ支持面上に配置されたペースト材と、チップ搭載部のチップ支持面上にペースト材を介して搭載された半導体チップと、半導体チップの複数の電極と複数のリードとをそれぞれ接続する複数のワイヤと、半導体チップと複数のワイヤと複数のリードそれぞれの一部とチップ搭載部の一部を樹脂封止する封止体とを有するものである。さらに、本発明は、チップ搭載部のチップ支持面の外形サイズは、半導体チップの裏面より小さく、チップ搭載部のチップ支持面と反対側の裏面は封止体から露出し、チップ搭載部のチップ支持面の周縁部にチップ支持面より高さの低い段差部が形成されているものである。
また、本発明は、チップ支持面の周縁部にチップ支持面より高さの低い段差部が形成されたチップ搭載部と、チップ搭載部の周囲に配置された複数のリードとを有するリードフレームを準備する工程と、チップ搭載部のチップ支持面上にペースト材を塗布する工程と、半導体チップの裏面より外形サイズが小さなチップ搭載部のチップ支持面上にペースト材を介して半導体チップを接合する工程とを有するものである。さらに、本発明は、半導体チップの複数の電極と複数のリードとを電気的に接続する工程と、複数の半導体装置形成領域を樹脂成形金型の１つのキャビティで覆った状態で封止用樹脂をキャビティ内に注入し、半導体チップとチップ搭載部の段差部との間に封止用樹脂を周り込ませ、かつチップ搭載部のチップ支持面と反対側の裏面及び複数のリードそれぞれの一部が露出するように半導体チップを樹脂封止する工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
チップ搭載部のチップ支持面の周縁部にチップ支持面より高さの低い段差部が形成されていることにより、チップ搭載部からはみ出したペースト材（ダイボンド材）をこの段差部に留めることができ、ペースト材の封止体の裏面への流出を防ぐことができる。これにより、パッケージ裏面の外装めっきにペースト材が付着することを阻止することができ、さらに外装めっきが形成できなくなるという問題を引き起こさなくなる。その結果、半導体装置の品質や信頼性を向上させることができる。
チップ搭載部の段差部に半導体チップに向かって突出した突起部が形成されていることにより、アンカー効果によって樹脂とチップ搭載部の密着性を高めることができる。これにより、チップ搭載部の段差部での剥離を抑制することができる。その結果、チップ搭載部と樹脂の界面に不純物が入りにくくなり、不純物の流出による外装めっきの変色を防ぐことができる。したがって、半導体装置の品質や信頼性を向上させることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す斜視図、図２は図１に示す半導体装置の構造を示す平面図、図３は図１に示す半導体装置の構造を示す側面図、図４は図１に示す半導体装置の構造を示す裏面図、図５は図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図６は図１に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図７は図１に示す半導体装置におけるタブ、吊りリード、及びリードの構造を封止体を透過して示す部分平面図、図８は図７に示すＣ−Ｃ線に沿って切断した断面図、図９は図８の変形例図である。
図１〜図９に示す本実施の形態１の半導体装置は、樹脂封止型で、かつ小型の半導体パッケージであり、封止体３の裏面３ａの周縁部に複数のリード１ａそれぞれの実装面１ｇが露出して並んで配置されたノンリード型のものである。本実施の形態１では、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。なお、本実施の形態１のＱＦＮ５は、小型の半導体パッケージであるが、搭載される半導体チップ２の大きさを可能な限りパッケージの大きさに近づけたものである。
ＱＦＮ５の構成について説明すると、半導体チップ２を搭載可能なチップ支持面１ｃを備えたチップ搭載部であるタブ（ダイパッドともいう）１ｂと、タブ１ｂと一体に形成された複数の吊りリード１ｉと、複数の吊りリード１ｉの間に位置し、タブ１ｂの周囲に配置された複数のリード１ａと、タブ１ｂのチップ支持面１ｃ上に配置されたペースト材である銀ペースト６と、タブ１ｂのチップ支持面１ｃ上に銀ペースト６を介して搭載された半導体チップ２とを有している。さらに、ＱＦＮ５は、半導体チップ２の複数のパッド（電極）２ａと複数のリード１ａとをそれぞれ電気的に接続する複数の金線である導電性のワイヤ４と、半導体チップ２と複数のワイヤ４と複数のリード１ａそれぞれの一部とタブ１ｂの一部を樹脂封止する封止体３とを有している。
また、タブ１ｂ、吊りリード１ｉ、及び複数のリード１ａは、同じ一枚のリードフレームから構成される。
なお、ＱＦＮ５では、タブ１ｂのチップ支持面１ｃの外形サイズ（外形寸法、面積）は、図５に示すように半導体チップ２の裏面２ｃより小さく形成されている。また、タブ１ｂのチップ支持面１ｃと反対側の裏面１ｄは、図４に示すように封止体３から露出している。さらに、図５に示すようにタブ１ｂのチップ支持面１ｃの周縁部にチップ支持面１ｃより高さの低い段差部１ｅが形成されている。
すなわち、ＱＦＮ５は、小タブ構造で、かつタブ露出型の半導体パッケージであり、タブ１ｂのチップ支持面１ｃの周縁部における吊りリード１ｉを除く箇所（図７参照）に、チップ支持面１ｃより高さの低い段差部１ｅが形成されているものである。
タブ１ｂの周縁部の段差部１ｅは、例えば、ハーフエッチング加工によって形成されるものであり、例えば、リードフレームの板厚が０．２ｍｍの場合、タブ１ｂの厚さも０．２ｍｍであり、その際、段差部１ｅは、ハーフエッチング加工により、板厚０．１ｍｍとなる。すなわち、段差部１ｅの高さは、チップ支持面１ｃより０．１ｍｍ低い位置となる。段差部１ｅは、タブ１ｂのチップ支持面１ｃから溢れてはみ出した銀ペースト６を受け止めるものであり、はみ出した銀ペースト６を段差部１ｅに停留させて封止体３の裏面３ａに露出しないようにするためのものである。
ＱＦＮ５は、タブ１ｂの裏面１ｄが、図４に示すように封止体３の裏面３ａから露出しているため、放熱性を高めることができる。
なお、本実施の形態１のＱＦＮ５のタブ１ｂには、段差部１ｅは形成されているものの、オフセット加工等のプレス加工は施されていない。したがって、ＱＦＮ５では、図５に示すように、タブ１ｂのチップ支持面１ｃと、複数のリード１ａそれぞれのワイヤ接続面１ｈは同じ高さとなっている。
すなわち、ＱＦＮ５では、タブ１ｂにはオフセット加工のような曲げ加工は施されていないため、オフセット加工が施されてダイパッドの中央部付近がリードのワイヤ接続面より高い位置となった半導体パッケージに比較して、パッケージ（ＱＦＮ５）の薄型化を図ることができる。
また、本実施の形態１のＱＦＮ５は小型の半導体パッケージであるが、更なる小型化・薄型化に対応可能なように、チップサイズを可能な限りパッケージサイズに近づけたものである。
したがって、可能な限り大きな半導体チップ２を搭載できるようにタブ１ｂの周囲に配置されたリード１ａ上に、半導体チップ２の外周部をオーバーラップさせて配置した構造となっている。
すなわち、図１及び図５に示すように、複数のリード１ａそれぞれのチップ側の端部は、半導体チップ２の裏面２ｃの周縁部と対向している。その際、複数のリード１ａそれぞれのチップ側の端部に第１肉薄部１ｆが形成され、この第１肉薄部１ｆが半導体チップ２の裏面２ｃと対向している。これにより、リード１ａの表面（ワイヤ接続面）とタブ１ｂのチップ支持面（主面）１ｃが同じ高さとなっていても、半導体チップ２の裏面２ｃにおける周縁部と各リード１ａのチップ側に位置する端部との接触不良を抑制することができる。この結果、半導体装置の小型化・薄型化を維持しつつ、パッケージサイズに近い大きさの半導体チップ２を搭載することができる。
なお、第１肉薄部１ｆは、例えば、ハーフエッチング加工によって形成される。例えば、リードフレームの板厚が０．２ｍｍの場合、各リード１ａの厚さも０．２ｍｍであり、その際、第１肉薄部１ｆは、ハーフエッチング加工により、板厚０．１ｍｍとなる。
このように半導体チップ２の裏面２ｃの外周部の下部に、複数のリード１ａそれぞれの第１肉薄部１ｆをもぐり込ませた構造であるため、必然的にタブ１ｂはその外形の大きさが半導体チップ２の裏面２ｃの外形サイズより小さな、いわゆる小タブ構造となっている。
また、各リード１ａのチップ側と反対側の端部は、図１及び図５に示すように封止体３の側面３ｂに露出して終端している。
また、ＱＦＮ５では、ダイボンド材として銀ペースト６を採用しており、フィルムタイプの接着材を用いることに比較して製造コストの低減化を図ることができるが、銀ペースト６の採用により、その流出対策が必要となるため、この銀ペースト６の流出対策として、タブ１ｂの周縁部に段差部１ｅが形成されている。
なお、ＱＦＮ５では、タブ１ｂの周縁部に段差部１ｅが形成されているため、タブ１ｂのチップ支持面１ｃを銀ペースト６で十分に濡らすことができる。すなわち、ＱＦＮ５においては、図５に示すように、タブ１ｂのチップ支持面１ｃの全面に銀ペースト６が配置されている。
このようにタブ１ｂのチップ支持面１ｃの全面に銀ペースト６が配置されていることで、タブ１ｂと半導体チップ２の間に隙間が形成されにくくなるため、銀ペースト６内にボイドが形成されることを低減できる。
次に、リード１ａは、図８に示すように、ハーフエッチングにより、ワイヤ接続面１ｈの幅が、封止体３から露出する実装面１ｇの幅よりも太くなるように形成されている。簡略すると、その断面形状が逆台形状に形成されている。
これにより、複数のリード１ａが封止体３から脱落する問題を抑制している。ここで、本実施の形態１では、ハーフエッチングにより形成することについて説明したが、これに限定されるものではなく、図９に示すように、プレス加工により形成してもよい。但し、上記したように、タブ１ｂや段差部１ｅはハーフエッチング加工により形成するため、複数のリード１ａもハーフエッチング加工により形成することで、工程の簡略化を図ることが出来る。
一方、タブ１ｂについては、はみ出した銀ペースト６を停留させるための段差部１ｅを、上面（チップ支持面）側からハーフエッチング加工により形成するため、その断面形状を逆台形形状に形成することが困難である。
そこで、本実施の形態１では、タブ１ｂと連結する複数の吊りリード１ｉに、タブ１ｂの脱落を防止する対策を施している。
すなわち、タブ１ｂと連結するとともにコーナー部に向かって延在する吊りリード１ｉは、図６に示すようにその裏面側がハーフエッチングによって削られて薄く形成された第２肉薄部１ｊを備えている。これにより、第２肉薄部１ｊは封止体３内に埋め込まれており、その端部は封止体３のコーナー部の側面３ｂに露出して終端している。このとき、図７に示すように、吊りリード１ｉの先端部を分岐させ、隣接する封止体のそれぞれの側面から露出させることで、複数のリード１ａと吊りリード１ｉとを同じダイシング工程により切断することが可能となり、工程の簡略化が図れる。
このように、タブ１ｂとその４つの角部で連結する吊りリード１ｉの第２肉薄部１ｊが封止体３内に埋め込まれていることで、吊りリード１ｉと連結しているタブ１ｂの封止体３からの抜け落ち（脱落）を防止することができる。
なお、図５及び図６に示すように、タブ１ｂの裏面１ｄとリード１ａの実装面１ｇには、外装めっき７が形成されている。すなわち、封止体３から露出するリード部分であるタブ１ｂの裏面１ｄとリード１ａの実装面１ｇには、例えば、錫−ビスマス等のＰｂフリー半田からなる外装めっき７が形成されている。
なお、半導体チップ２は、例えば、シリコンから成り、その主面２ｂに半導体素子及び複数の電極であるパッド２ａが形成されており、これらのパッド２ａと各パッド２ａに対応するリード１ａとがそれぞれ導電性のワイヤ４によって電気的に接続されている。ワイヤ４は、例えば、金線である。
また、各リード１ａ、タブ１ｂ及び吊りリード１ｉは、例えば、銅合金から成り、それぞれの厚さは、例えば、０．２ｍｍ程度である。
また、封止体３は、例えば、エポキシ系の熱硬化性樹脂から成る。
本実施の形態１の半導体装置（ＱＦＮ５）によれば、タブ１ｂのチップ支持面１ｃの周縁部にチップ支持面１ｃより高さの低い段差部１ｅが形成されていることにより、タブ１ｂからはみ出した銀ペースト６（ダイボンド材）をこの段差部１ｅで受け止めて段差部１ｅに停留させることができる。
これにより、銀ペースト６の封止体３の裏面３ａへの流出を防ぐことができ、その結果、パッケージ裏面の外装めっき７に銀ペースト６が付着することを阻止できる。さらに、外装めっき７が形成できなくなるという問題を引き起こさなくなる。
その結果、ＱＦＮ５（半導体装置）の品質や信頼性を向上させることができる。
（実施の形態２）
図１０は本発明の実施の形態２の半導体装置の構造の一例を封止体を透過して示す斜視図、図１１は図１０に示す半導体装置の構造を示す平面図、図１２は図１０に示す半導体装置の構造を示す側面図、図１３は図１０に示す半導体装置の構造を示す裏面図、図１４は図１０に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１５は図１０に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。また、図１６は図１０に示す半導体装置におけるタブと突起部の構造を封止体を透過して示す部分平面図、図１７は本発明の実施の形態２の変形例の半導体装置におけるタブと突起部の構造を封止体を透過して示す部分平面図、図１８は本発明の実施の形態２の半導体装置の組み立て順の一例を示す製造フロー図である。さらに、図１９は本発明の実施の形態２の半導体装置の組み立てに用いられるテープ付きリードフレームの構造の一例を示す平面図、図２０は図１９に示すテープ付きリードフレームの構造の一例を示す断面図、図２１は図１９に示すテープ付きリードフレームに貼り付けられたテープの構造の一例を示す断面図である。
また、図２２は本発明の実施の形態２の半導体装置の組み立てのダイボンディング工程におけるペースト材塗布状態の一例を示す部分平面図、図２３は本発明の実施の形態２の半導体装置の組み立てのダイボンディング工程におけるペースト材塗布後の濡れ広がり状態の一例を示す部分平面図である。さらに、図２４は本発明の実施の形態２の半導体装置の組み立てのモールド工程における樹脂注入状態の一例を示す部分断面図、図２５は図２４に示す樹脂注入状態を示す部分平面図、図２６は本発明の実施の形態２の半導体装置の組み立てのモールド完了後の構造の一例を示す平面図、図２７は図２６に示すモールド完了後の構造を示す断面図である。また、図２８は本発明の実施の形態２の半導体装置の組み立てのテープ剥離工程におけるテープ剥離状態の一例を示す断面図である。
本実施の形態２は、実施の形態１のＱＦＮ５と同様に、小タブ構造で、かつタブ露出型の半導体装置（ＱＦＮ１２）の構造とその組み立てについて説明するものであり、特に説明しない箇所については、本実施の形態１と同様の構成とする。
小型化を図ったＱＦＮ１２を組み立てる場合、その生産効率の高さからＭＡＰ（Mold Array Package）方式を採用する場合が多い。すなわちＭＡＰ方式を用いることで１フレーム当たりの製品の取り数を各段に増やして生産効率を高めるものである。
なお、ＱＦＮ１２をＭＡＰ（Mold Array Package）方式で組み立てる際には、そのモールド工程において、図２８に示すようにリードフレームの裏面１ｓからテープ１１を剥離する際に、接着層１１ｂ付きのテープ１１を用いるため、タブ（ダイパッドともいう）１ｂに対して引っ張る力が作用し、タブ１ｂの段差部１ｅと封止体３との間で剥離が発生し易くなる。
ここで、ＱＦＮ１２の組み立てにおける接着層１１ｂ付きのテープ１１の必要性について説明する。ＭＡＰ方式でＱＦＮ１２を組み立てる場合、そのモールド工程での樹脂成形金型９のクランプ時には、リードフレーム上の製品領域の外側の外周部しかクランプできない。この状態で樹脂成形金型内への樹脂の注入を行うと、樹脂注入時の圧力によって、リードフレームの外周部から遠い製品領域の中央付近では、リードフレームからテープ１１が浮いてしまい、リードフレームとテープ１１の間に樹脂が入り込んで、リードフレームの裏面１ｓに樹脂バリが形成される。
したがって、リードフレームの裏面１ｓ側に前記樹脂バリが形成されないように、接着層１１ｂ付きのテープ１１を用いて、接着層１１ｂを介してリードフレームにしっかりとテープ１１を接着した状態で樹脂モールディングを行う。
すなわち、ＱＦＮ１２の組み立てでは、樹脂バリ対策として、接着層１１ｂ付きのテープ１１を用いることが必要となる。
したがって、モールド工程における樹脂封止後のテープ１１の剥離工程で、テープ１１が接着層１１ｂを介してリードフレームにしっかり接着されているため、テープ１１を剥離する際に、タブ１ｂも引っ張られて脱落する方向に力が作用し、タブ１ｂの段差部１ｅと封止体３との間で剥離が発生し易くなる。特に、タブ１ｂの段差部１ｅには銀ペースト６が流出している場合があり、その場合、タブ１ｂと封止体３の密着性は低下しており、剥離し易い。結果的には、そこに隙間ができ易い。
なお、タブ１ｂの段差部１ｅと封止体３の間で剥離が発生すると、そこに隙間が形成され、モールド後の工程で隙間にめっき液等の不純物が入り込み、さらにその後の工程で隙間に入り込んだ不純物がしみ出して外装めっき７が変色する等の問題が起こる。
また、テープ剥離後のテープ剥離面クリーニング工程で洗浄のために使用する有機系溶剤等の薬液が前記隙間に入り込んで、前記同様、その後の工程で隙間に入り込んだ前記薬液等の不純物がしみ出して外装めっき７が剥離する等の問題が起こる。
そこで、本実施の形態２のＱＦＮ１２は、実施の形態１のＱＦＮ５と同様に、タブ１ｂに段差部１ｅを設けたことで、銀ペースト６（ペースト材）の封止体３への流出を阻止するとともに、タブ１ｂの段差部１ｅと封止体３の剥離を抑制するものである。
ここで、本実施の形態２のＱＦＮ１２の構成について説明する。ここでは、ＱＦＮ１２の実施の形態１のＱＦＮ５との相違点のみ説明する。
図１０〜図１５に示す本実施の形態２のＱＦＮ１２は、実施の形態１のＱＦＮ５と同様に小型で、小タブ構造、かつタブ露出型の半導体パッケージである。ＱＦＮ１２にも、ＱＦＮ５と同様に、タブ１ｂのチップ支持面１ｃの周縁部にハーフエッチング加工によって段差部１ｅが形成されている。この段差部１ｅは、図１６に示すように、タブ１ｂのチップ支持面１ｃの周縁部における吊りリード１ｉを除く箇所に、チップ支持面１ｃより低い位置に形成されている。
図１４のＣ部に示すように、段差部１ｅが設けられていることで、チップ支持面１ｃから溢れてはみ出した銀ペースト６は、段差部１ｅに向かう箇所で停留しており、銀ペースト６が封止体３の裏面３ａに流出することは無い。
本実施の形態２のＱＦＮ１２の特徴は、タブ１ｂの段差部１ｅに半導体チップ２に向かって段差部１ｅから突出した突起部１ｋが形成されていることである。
この突起部１ｋは、タブ１ｂの段差部１ｅと封止体３のアンカー効果を高めて両者の密着性を高めるものであり、タブ１ｂの段差部１ｅと封止体３の剥離を抑制するものである。
なお、タブ１ｂの段差部１ｅのハーフエッチング加工時にこの突起部１ｋの箇所にマスクを配置した状態で、突起部１ｋの周囲をハーフエッチングによって削ることで突起部１ｋの箇所を残す方法で形成したものである。したがって、突起部１ｋの高さは、タブ１ｂのチップ支持面１ｃの高さと同じ高さになっている。
また、突起部１ｋは、図１４に示すように、その先端部付近が中央部付近より幅広となっており、逆台形形状となっている。すなわち、ハーフエッチング時に、突起部１ｋの高さ方向の中央付近は、マスクが配置された先端付近よりエッチングレートが大きいため、先端付近より多く削られ、結果的に逆台形形状になる。突起部１ｋの先端付近の形状が逆台形形状であることにより、アンカー効果をさらに高めることができる。
また、ＱＦＮ１２では、図１６に示すように、タブ１ｂのチップ支持面１ｃが四角形を成し、突起部１ｋは、四角形のタブ１ｂの１つの辺に対応した段差部１ｅの中央部に形成されている。さらに、四角形のタブ１ｂの１つの辺に対応した段差部１ｅに１つずつ形成されている。
ただし、突起部１ｋの数については、アンカー効果のみを向上させるのであれば、四角形のタブ１ｂの１つの辺に対応した段差部１ｅに複数個形成した方が好ましいが、封止用樹脂８（図２４参照）の流動性を阻害しないようにするためには、図１６に示すように、１つの辺に対応した各段差部１ｅの中央部付近に１つずつ形成されていることが好ましい。
なお、突起部１ｋとタブ１ｂの距離は、例えば、リードフレームの板厚が０．２ｍｍの場合、封止用樹脂８やエッチング液を通し易くするために、例えば、０．２ｍｍ程度必要である。
そこで、図１７は突起部１ｋの変形例を示すものであり、細長い突起部１ｋをそれぞれの辺の段差部１ｅに形成した場合であり、突起部１ｋとタブ１ｂの間に、封止用樹脂８やエッチング液を十分に通すだけの距離が保てない場合には、チップ支持面１ｃの各辺に各辺の突起部１ｋから遠ざかる方向に抉れた抉れ部（窪み部）１ｍを形成してもよい。
このようにチップ支持面１ｃに抉れ部１ｍを形成することで、細長い突起部１ｋ（タブ１ｂの水平方向への窪み）を形成しても封止用樹脂８やエッチング液を十分に通すことが可能になるとともに、タブ１ｂと封止体３のアンカー効果をより高めることができる。
次に、本実施の形態２のＱＦＮ１２（半導体装置）の製造方法を、図１８に示す組み立てフロー図に沿って説明する。
まず、ウエハを供給して図１８のステップＳ１に示すウエハＢＧを行う。すなわち、ウエハの裏面研磨を行ってウエハを所望の厚さにする。
その後、ダイシング治具にウエハを固定するステップＳ２に示すウエハマウントを行う。
その後、ステップＳ３に示すダイシングを行う。すなわち、ダイシングによってウエハを切断し、各半導体チップ２に個片化する。
次に、図１９及び図２０に示すテープ付きリードフレーム（リードフレーム）１を準備し、このテープ付きリードフレーム１を供給して、さらに銀ペースト６を供給してステップＳ４に示すダイボンディングを行う。なお、本実施の形態２のＱＦＮ１２の組み立てに用いられるリードフレームは、テープ付きリードフレーム１である。
すなわち、ＱＦＮ１２をＭＡＰ方式による樹脂モールディングを行って組み立てるため、前述したように、リードフレームの裏面１ｓ側に前記樹脂バリが形成されないようにテープ付きリードフレーム１を用いる。
なお、テープ付きリードフレーム１は、例えば、銅合金等から成る金属のリードフレームであるフレーム本体１ｔの裏面１ｓに、図２１に示すような基材１１ａと接着層１１ｂとから成るテープ１１を貼り付けたものである。すなわち、フレーム本体１ｔの裏面１ｓに接着層１１ｂを有するテープ１１を貼り付けたものである。また、テープ付きリードフレーム１の主面（チップ搭載側の面）には、図１９に示すようにマトリクス配列で複数のデバイス領域（半導体装置形成領域）１ｎが隣接して形成されている。
また、各デバイス領域１ｎには、チップ支持面１ｃの周縁部にチップ支持面１ｃより高さの低い段差部１ｅが形成されたタブ１ｂと、タブ１ｂの周囲に配置された複数のリード１ａと、段差部１ｅに形成された突起部１ｋとが形成されている。さらに、テープ付きリードフレーム１のフレーム本体１ｔの長手方向に平行な方向の枠部１ｐには複数のガイド孔１ｒが形成されており、さらに複数のデバイス領域１ｎの集合体同士の間にはスリット１ｑが形成されている。
なお、ステップＳ４に示すダイボンディング工程では、まず、タブ１ｂのチップ支持面１ｃ上に銀ペースト６を塗布する。なお、タブ１ｂは半導体チップ２の裏面２ｃより外形サイズが小さな、所謂小タブである。図２２に示すように、まず、タブ１ｂの中央部に銀ペースト６を塗布する。その後、タブ１ｂのチップ支持面１ｃ上に銀ペースト６を介して半導体チップ２を接合する。その際、チップ支持面１ｃ上に半導体チップ２を搭載すると、図２３に示すように、チップ支持面１ｃの略全面に亘って銀ペースト６が濡れ広がった状態となる。なお、銀ペースト６を十分に塗布して、例え、銀ペースト６がチップ支持面１ｃからはみ出して垂れてもタブ１ｂの周縁部には段差部１ｅが形成されているため、垂れた銀ペースト６を受け止めることができ、封止体３の裏面３ａに銀ペースト６が流出することを防止できる。
これによりダイボンディング工程を完了する。
その後、ステップＳ５に示すベークを行って銀ペースト６を熱処理する。
その後、ステップＳ６に示すワイヤボンディングを行う。ここでは、ワイヤ４を供給して、図１４に示すように、半導体チップ２の複数のパッド２ａそれぞれと、これに対応するリード１ａそれぞれのワイヤ接続面１ｈとを金線等のワイヤ４によって電気的に接続する。
その後、ステップＳ７に示す組立外観検査を行う。
その後、ステップＳ８に示す樹脂モールドを行う。ここでは、図２４及び図２５に示すように、複数のデバイス領域（半導体装置形成領域）１ｎを樹脂成形金型９の１つのキャビティ９ｃで覆った状態で封止用樹脂８をキャビティ９ｃ内に注入する。
その際、接着層１１ｂを有するテープ１１がフレーム本体１ｔ（リードフレーム）の裏面１ｓに貼り付けられた状態で、図２４に示すように、このテープ付きリードフレーム１を下型９ｂの金型面９ｄ上に配置し、その後、上型９ａのキャビティ９ｃで図２５に示す複数のデバイス領域１ｎを覆うようにして樹脂成形金型９の上型９ａと下型９ｂをクランプし、この状態で封止用樹脂８をキャビティ９ｃ内に注入する。
封止用樹脂８の注入により、図１４に示すように、半導体チップ２とタブ１ｂの段差部１ｅとの間に封止用樹脂８を周り込ませ、かつタブ１ｂのチップ支持面１ｃと反対側の裏面１ｄ及び複数のリード１ａそれぞれの実装面１ｇ（一部）が露出するように半導体チップ２と複数のワイヤ４を樹脂封止し、これによって図２６及び図２７に示すように一括封止体１０を形成する。
その後、図１８に示すステップＳ９のテープ剥離を行う。ここでは、図２８に示すように、テープ付きリードフレーム１のフレーム本体１ｔの裏面１ｓからテープ１１を引っ張って剥離する。
この時、ＱＦＮ１２では、タブ１ｂの段差部１ｅに半導体チップ２に向かって突出した突起部１ｋが形成されており、この突起部１ｋにより、タブ１ｂの段差部１ｅと封止体３のアンカー効果が高められている。すなわち、タブ１ｂの段差部１ｅと封止体３の密着性が高められているため、テープ１１を剥離する際に、タブ１ｂが封止体３から脱落する方向に引っ張られてもタブ１ｂの段差部１ｅと封止体３の剥離を抑制することができる。
これによって、テープ剥離時に、タブ１ｂと封止体３の間に隙間が形成されることを抑制できる。
その後、ステップＳ１０に示すテープ剥離面クリーニングを行う。すなわち、テープ付きリードフレーム１のフレーム本体１ｔの裏面１ｓを洗浄する。ここでは、例えば、アセトン等の有機系溶剤を用いてテープ１１の接着層１１ｂの残りを除去する。その際、本実施の形態２のＱＦＮ１２では、タブ１ｂの段差部１ｅに突起部１ｋが形成されており、そのアンカー効果により、タブ１ｂと封止体３の間に隙間が形成され難くなっている。
したがって、有機系溶剤等の薬液を使用してもこの薬液がタブ１ｂと封止体３の間には入りにくくなっており、その結果、後の処理工程で、前記有機系溶剤等の薬液（不純物）がしみ出す（流出する）ことを抑制できる。
その後、ステップＳ１１に示すモールドベークを行う。ここでは、熱処理により封止体３を硬化させる。
その後、ステップＳ１２に示す外装めっき形成を行う。ここでは、一括封止体１０から露出するタブ１ｂの裏面１ｄ及び複数のリード１ａそれぞれの実装面１ｇに外装めっき７を形成する。外装めっき７は、例えば、錫−ビスマス等のＰｂフリー半田である。なお、ＱＦＮ１２の組立てでは、タブ１ｂの段差部１ｅに突起部１ｋが形成されたことで、アンカー効果により、タブ１ｂと封止体３の間に隙間が形成され難くなっており、その結果、薬液等の不純物もタブ１ｂと封止体３の間には入りにくくなっているため、外装めっき形成工程で、薬液等の不純物がしみ出すことを抑制できる。
したがって、本実施の形態２のＱＦＮ１２の組立てでは、段差部１ｅと封止体３の間に不純物が入り難いため、外装めっき形成工程で前記不純物がしみ出して外装めっき７を変色させることを抑制できる。また、不純物がしみ出すことによって外装めっき７が剥離することも抑制できる。
その後、ステップＳ１３に示すレーザマークを行って、封止体３の表面に所望のマークを付ける。
その後、ステップＳ１４に示すパッケージダイシングを行う。ここでは、一括封止体１０及びリードフレーム（フレーム本体１ｔ）を切断して各ＱＦＮ１２に個片化する。
その後、ステップＳ１５のＤＣテスト、ステップＳ１６の外観検査を行ってＱＦＮ１２の組立て完了となる。
本実施の形態２のＱＦＮ１２及びその製造方法によれば、タブ１ｂの段差部１ｅに半導体チップ２に向かって突出した突起部１ｋが形成されていることにより、アンカー効果によって封止体３とタブ１ｂの密着性を高めることができる。
これにより、タブ１ｂの段差部１ｅでの剥離を抑制することができる。すなわち、タブ１ｂと封止体３との隙間を可能な限り小さくすることで、タブ１ｂの封止体３との界面に薬液等の不純物が入りにくくなり、したがって、前記不純物の流出による外装めっき７の変色を抑制することができる。また、前記不純物の流出による外装めっき７の剥離も抑制することができる。
その結果、ＱＦＮ１２（半導体装置）の品質や信頼性を向上させることができる。
本実施の形態２のＱＦＮ１２及びその製造方法によって得られるその他の効果については、実施の形態１と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態２では、タブ１ｂの段差部１ｅに設けられている突起部１ｋの高さが、タブ１ｂのチップ支持面１ｃと同じ高さの場合について説明したが、突起部１ｋの高さは、封止体３との間でアンカー効果を得ることが可能な高さであれば、チップ支持面１ｃより低くてもよい。
本発明は、小型の電子装置およびその製造技術に好適である。
本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す斜視図である。 図１に示す半導体装置の構造を示す平面図である。 図１に示す半導体装置の構造を示す側面図である。 図１に示す半導体装置の構造を示す裏面図である。 図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置におけるタブ、吊りリード、及びリードの構造を封止体を透過して示す部分平面図である。 図７に示すＣ−Ｃ線に沿って切断した断面図である。 図８の変形例図である。 本発明の実施の形態２の半導体装置の構造の一例を封止体を透過して示す斜視図である。 図１０に示す半導体装置の構造を示す平面図である。 図１０に示す半導体装置の構造を示す側面図である。 図１０に示す半導体装置の構造を示す裏面図である。 図１０に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１０に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。 図１０に示す半導体装置におけるタブと突起部の構造を封止体を透過して示す部分平面図である。 本発明の実施の形態２の変形例の半導体装置におけるタブと突起部の構造を封止体を透過して示す部分平面図である。 本発明の実施の形態２の半導体装置の組み立て順の一例を示す製造フロー図である。 本発明の実施の形態２の半導体装置の組み立てに用いられるテープ付きリードフレームの構造の一例を示す平面図である。 図１９に示すテープ付きリードフレームの構造の一例を示す断面図である。 図１９に示すテープ付きリードフレームに貼り付けられたテープの構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の組み立てのダイボンディング工程におけるペースト材塗布状態の一例を示す部分平面図である。 本発明の実施の形態２の半導体装置の組み立てのダイボンディング工程におけるペースト材塗布後の濡れ広がり状態の一例を示す部分平面図である。 本発明の実施の形態２の半導体装置の組み立てのモールド工程における樹脂注入状態の一例を示す部分断面図である。 図２４に示す樹脂注入状態を示す部分平面図である。 本発明の実施の形態２の半導体装置の組み立てのモールド完了後の構造の一例を示す平面図である。 図２６に示すモールド完了後の構造を示す断面図である。 本発明の実施の形態２の半導体装置の組み立てのテープ剥離工程におけるテープ剥離状態の一例を示す断面図である。
符号の説明
１ テープ付きリードフレーム（リードフレーム）
１ａ リード
１ｂ タブ（チップ搭載部）
１ｃ チップ支持面
１ｄ 裏面
１ｅ 段差部
１ｆ 第１肉薄部
１ｇ 実装面
１ｈ ワイヤ接続面
１ｉ 吊りリード
１ｊ 第２肉薄部
１ｋ 突起部
１ｍ 抉れ部
１ｎ デバイス領域（半導体装置形成領域）
１ｐ 枠部
１ｑ スリット
１ｒ ガイド孔
１ｓ 裏面
１ｔ フレーム本体
２ 半導体チップ
２ａ パッド（電極）
２ｂ 主面
２ｃ 裏面
３ 封止体
３ａ 裏面
３ｂ 側面
４ ワイヤ
５ ＱＦＮ（半導体装置）
６ 銀ペースト（ペースト材）
７ 外装めっき
８ 封止用樹脂
９ 樹脂成形金型
９ａ 上型
９ｂ 下型
９ｃ キャビティ
９ｄ 金型面
１０ 一括封止体
１１ テープ
１１ａ 基材
１１ｂ 接着層
１２ ＱＦＮ（半導体装置）

Claims (17)

  1. チップ支持面を備えたチップ搭載部と、
    前記チップ搭載部の周囲に配置された複数のリードと、
    前記チップ搭載部の前記チップ支持面上に配置されたペースト材と、
    前記チップ搭載部の前記チップ支持面上に前記ペースト材を介して搭載された半導体チップと、
    前記半導体チップの複数の電極と前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップと前記複数のワイヤと前記複数のリードそれぞれの一部と前記チップ搭載部の一部を樹脂封止する封止体とを有し、
    前記チップ搭載部の前記チップ支持面の外形サイズは、前記半導体チップの裏面より小さく、
    前記チップ搭載部の前記チップ支持面と反対側の裏面は前記封止体から露出し、
    前記チップ搭載部の前記チップ支持面の周縁部に前記チップ支持面より高さの低い段差部が形成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記複数のリードそれぞれのチップ側の端部は、前記半導体チップの裏面と対向していることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、前記複数のリードそれぞれのチップ側の端部に第１肉薄部が形成され、前記第１肉薄部が前記半導体チップの裏面と対向していることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、前記チップ搭載部の前記チップ支持面と、前記複数のリードそれぞれのワイヤ接続面は同じ高さであることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、前記チップ搭載部と連結する吊りリードを有し、前記吊りリードはエッチングによって形成された第２肉薄部を備え、前記第２肉薄部は前記封止体内に埋め込まれていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、前記チップ搭載部の前記チップ支持面の全面に前記ペースト材が配置されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、前記チップ搭載部の前記段差部に前記半導体チップに向かって突出した突起部が形成されていることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、前記チップ搭載部の前記チップ支持面が四角形を成し、前記四角形の前記チップ支持面の各辺にこの各辺に設けられた前記突起部から遠ざかる方向に抉れた抉れ部が形成されていることを特徴とする半導体装置。
  9. 請求項７記載の半導体装置において、前記突起部は、四角形の前記チップ搭載部の１つの辺に対応した前記段差部の中央部に形成されていることを特徴とする半導体装置。
  10. 請求項７記載の半導体装置において、前記突起部は、四角形の前記チップ搭載部の１つの辺に対応した前記段差部に１つずつ形成されていることを特徴とする半導体装置。
  11. （ａ）チップ支持面の周縁部に前記チップ支持面より高さの低い段差部が形成されたチップ搭載部と、前記チップ搭載部の周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部の前記チップ支持面上にペースト材を塗布する工程と、
    （ｃ）半導体チップの裏面より外形サイズが小さな前記チップ搭載部の前記チップ支持面上に前記ペースト材を介して半導体チップを接合する工程と、
    （ｄ）前記半導体チップの複数の電極と前記複数のリードとをそれぞれ電気的に接続する工程と、
    （ｅ）複数の半導体装置形成領域を樹脂成形金型の１つのキャビティで覆った状態で封止用樹脂を前記キャビティ内に注入し、前記半導体チップと前記チップ搭載部の前記段差部との間に封止用樹脂を周り込ませ、かつ前記チップ搭載部の前記チップ支持面と反対側の裏面及び前記複数のリードそれぞれの一部が露出するように前記半導体チップと複数のワイヤを樹脂封止して一括封止体を形成する工程と、
    （ｆ）前記一括封止体及び前記リードフレームを切断して各半導体装置に個片化する工程とを有することを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、前記（ｅ）工程で、接着層を有するテープを前記リードフレームの裏面に貼り付けた状態で前記樹脂成形金型をクランプし、この状態で前記封止用樹脂を前記キャビティ内に注入して前記一括封止体を形成することを特徴とする半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、前記（ｅ）工程の後、前記リードフレームの裏面から前記テープを剥離する剥離工程を有することを特徴とする半導体装置の製造方法。
  14. 請求項１１記載の半導体装置の製造方法において、前記（ｅ）工程の後、前記リードフレームの裏面から前記テープを剥離する剥離工程を有し、さらに前記剥離工程の後に、前記リードフレームの裏面を洗浄する洗浄工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、前記洗浄工程で、有機系溶剤によって前記リードフレームの裏面を洗浄することを特徴とする半導体装置の製造方法。
  16. 請求項１４記載の半導体装置の製造方法において、前記洗浄工程の後に、前記一括封止体から露出する前記チップ搭載部の裏面及び前記複数のリードそれぞれの一部に外装めっきを形成するめっき処理工程を有することを特徴とする半導体装置の製造方法。
  17. 請求項１１記載の半導体装置の製造方法において、前記チップ搭載部の前記段差部に前記半導体チップに向かって突出した突起部がエッチングにより形成されていることを特徴とする半導体装置の製造方法。
JP2007243944A 2007-09-20 2007-09-20 半導体装置及びその製造方法 Pending JP2009076658A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007243944A JP2009076658A (ja) 2007-09-20 2007-09-20 半導体装置及びその製造方法
TW097123763A TW200924145A (en) 2007-09-20 2008-06-25 Semiconductor device and manufacturing method of the same
US12/147,676 US8558362B2 (en) 2007-09-20 2008-06-27 Semiconductor device and manufacturing method of the same
CN201310224828.0A CN103295995B (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法
CNA200810210915XA CN101393900A (zh) 2007-09-20 2008-08-12 半导体器件及其制造方法
KR1020080092006A KR20090031279A (ko) 2007-09-20 2008-09-19 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243944A JP2009076658A (ja) 2007-09-20 2007-09-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009076658A true JP2009076658A (ja) 2009-04-09
JP2009076658A5 JP2009076658A5 (ja) 2010-10-28

Family

ID=40470750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243944A Pending JP2009076658A (ja) 2007-09-20 2007-09-20 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8558362B2 (ja)
JP (1) JP2009076658A (ja)
KR (1) KR20090031279A (ja)
CN (2) CN103295995B (ja)
TW (1) TW200924145A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置
KR20160089274A (ko) * 2014-12-23 2016-07-27 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 갖는 집적 패키지 설계
JPWO2021152795A1 (ja) * 2020-01-30 2021-08-05

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201838585U (zh) * 2010-06-17 2011-05-18 国碁电子(中山)有限公司 堆叠式芯片封装结构及其基板
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP5437943B2 (ja) * 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
TWI431218B (zh) * 2011-03-11 2014-03-21 Lingsen Precision Ind Ltd The manufacturing method and structure of LED light bar
TWI608062B (zh) * 2011-05-31 2017-12-11 住友電木股份有限公司 樹脂組成物、使用它之半導體裝置及半導體裝置之製造方法
JP6076675B2 (ja) * 2011-10-31 2017-02-08 ローム株式会社 半導体装置
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
CN105097431A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种晶圆正面的保护方法
US9589871B2 (en) * 2015-04-13 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
WO2016207999A1 (ja) * 2015-06-24 2016-12-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9490222B1 (en) * 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US9824959B2 (en) * 2016-03-23 2017-11-21 Texas Instruments Incorporated Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP2020088066A (ja) 2018-11-20 2020-06-04 キヤノン株式会社 電子部品および機器
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
CN111540691A (zh) * 2020-05-22 2020-08-14 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246529A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2004146562A (ja) * 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004235217A (ja) * 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置及び電子装置の製造方法
JP2005166943A (ja) * 2003-12-02 2005-06-23 Sony Corp リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP3535760B2 (ja) 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
US6208020B1 (en) 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US6720207B2 (en) 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3436253B2 (ja) * 2001-03-01 2003-08-11 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7274089B2 (en) 2005-09-19 2007-09-25 Stats Chippac Ltd. Integrated circuit package system with adhesive restraint

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2002246529A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2003037219A (ja) * 2001-07-23 2003-02-07 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2004146562A (ja) * 2002-10-24 2004-05-20 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004235217A (ja) * 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置及び電子装置の製造方法
JP2005166943A (ja) * 2003-12-02 2005-06-23 Sony Corp リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
US7227245B1 (en) * 2004-02-26 2007-06-05 National Semiconductor Corporation Die attach pad for use in semiconductor manufacturing and method of making same
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置
KR20160089274A (ko) * 2014-12-23 2016-07-27 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 갖는 집적 패키지 설계
KR101718321B1 (ko) 2014-12-23 2017-03-21 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 포함하는 적층 패키지 어셈블리, 컴퓨팅 디바이스 및 집적 패키지 설계 방법
JPWO2021152795A1 (ja) * 2020-01-30 2021-08-05
JP7132340B2 (ja) 2020-01-30 2022-09-06 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN103295995B (zh) 2016-03-02
TW200924145A (en) 2009-06-01
US8558362B2 (en) 2013-10-15
CN101393900A (zh) 2009-03-25
KR20090031279A (ko) 2009-03-25
US20090079051A1 (en) 2009-03-26
CN103295995A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
JP2009076658A (ja) 半導体装置及びその製造方法
JP4388586B2 (ja) 半導体装置
JP4159431B2 (ja) 半導体装置の製造方法
US9252088B2 (en) Semiconductor device and method of manufacturing the same
JP3521758B2 (ja) 半導体装置の製造方法
KR101160694B1 (ko) 반도체장치의 제조 방법
JP2006210807A (ja) 半導体装置の製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2013016851A (ja) 半導体装置の製造方法
JP4764608B2 (ja) 半導体装置
JP2006216993A (ja) 樹脂封止型半導体装置
JP2009231322A (ja) 半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
KR100460072B1 (ko) 반도체패키지
JP2003133502A (ja) 半導体装置およびその製造方法ならびに電子装置
JP2005303169A (ja) 半導体装置およびその製造方法
JP2005236127A (ja) 半導体装置およびその製造方法
JP2010050491A (ja) 半導体装置の製造方法
JPH11243102A (ja) 樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716