JP2014203861A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
JP2014203861A
JP2014203861A JP2013076525A JP2013076525A JP2014203861A JP 2014203861 A JP2014203861 A JP 2014203861A JP 2013076525 A JP2013076525 A JP 2013076525A JP 2013076525 A JP2013076525 A JP 2013076525A JP 2014203861 A JP2014203861 A JP 2014203861A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
semiconductor
semiconductor device
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013076525A
Other languages
English (en)
Inventor
玲 米山
Rei Yoneyama
玲 米山
浩之 岡部
Hiroyuki Okabe
浩之 岡部
西田　信也
Shinya Nishida
信也 西田
太一 小原
Taichi Obara
太一 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013076525A priority Critical patent/JP2014203861A/ja
Priority to US14/152,796 priority patent/US9613888B2/en
Priority to DE102014202651.2A priority patent/DE102014202651B4/de
Priority to CN201410131059.4A priority patent/CN104103603B/zh
Publication of JP2014203861A publication Critical patent/JP2014203861A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】本発明は、ダイパッドと半導体チップの剥離を抑制した半導体装置の提供を目的とする。【解決手段】本実施の形態における半導体装置１００は、ダイパッド１と電極端子５とを備えるリードフレームと、ダイパッド１表面に接着された半導体チップ３と、を備え、底面を除くリードフレームと、半導体チップ３とは封止樹脂４により封止され、ダイパッド１表面と半導体チップ３との接着界面には、凹凸が形成されていることを特徴とする。【選択図】図１

Description

本発明は半導体装置および半導体モジュールに関し、特に樹脂封止された半導体装置に関する。
半導体チップ用のパッケージとして、ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄｓ）やＳＯＮ（ｓｍａｌｌ ｏｕｔｌｉｎｅ ｎｏ−ｌｅａｄｓ）等のノンリード型のパッケージが知られている。一般的なノンリード型のパッケージにおいては、リードフレームのダイパッド上には、ダイボンド樹脂により半導体チップが接着されている。半導体チップの端子とリードフレームの電極端子とは、ワイヤボンディングにより接続される。リードフレーム、半導体チップおよびワイヤはトランスファーモールド法によりモールド樹脂（封止樹脂）によって封止されている。パッケージ下面には、ダイパッドおよび電極端子が露出している。
上述の構成を持つ半導体パッケージにおいて、外部環境の温度変化や半導体チップ自体の温度変化により、発熱、冷却の温度サイクルが繰り返されると、ダイボンド樹脂がダイパッドまたは半導体チップから剥離することにより、ダイパッドと半導体チップが剥離することがある。また、ダイパッドと半導体チップが剥離することにより、モールド樹脂にクラックが生じることがある。剥離やクラックが生じると、半導体パッケージの信頼性低下および寿命の低下が起こる。
上述の剥離やクラックは、半導体チップ、リードフレーム、ダイボンド樹脂、モールド樹脂間で、線膨張係数が異なることにより生じる。例えば、半導体チップはシリコンで形成され、リードフレームは銅で形成されている場合、半導体チップの線膨張係数よりもリードフレームの線膨張係数が大きくなる。この場合、常温では、半導体パッケージの形状はフラットであるが、低温時には、熱応力により上に凸の反りが発生する。また、高温時には、熱応力により下に凸の反りが発生する。この反りによって、上述の剥離、クラックが生じる。
剥離、クラックがパッケージ外部へ達すると、耐湿性、絶縁性の低下を引き起こす恐れがあり、半導体パッケージの信頼性および寿命が低下する。また、半導体チップの下に剥離、クラックが生じると、半導体チップの放熱性の低下、電気的接続の劣化が起こり、半導体パッケージの信頼性および寿命が低下する。
例えば、特許文献１においては、ダイパッドとモールド樹脂（レジン封止体）との界面に凹凸形状を設けることにより、ダイパッドからモールド樹脂が剥離することを抑制している。
特開平６−８５１３２号公報
以上で述べた様に、半導体パッケージ内部に生じる剥離やクラックが原因となって、半導体パッケージの信頼性低下および寿命の低下が起こる問題があった。また、上述の特許文献１に記載の技術は、ダイパッドとモールド樹脂の剥離を抑制するものであり、ダイパッドと半導体チップの剥離を抑制することはできない。
本発明は以上のような課題を解決するためになされたものであり、ダイパッドと半導体チップの剥離を抑制した半導体装置およびこれを備える半導体モジュールの提供を目的とする。
本発明に係る半導体装置は、ダイパッドと電極端子とを備えるリードフレームと、ダイパッド表面に接着された半導体チップと、を備え、底面を除くリードフレームと、半導体チップとは封止樹脂により封止され、ダイパッド表面と半導体チップとの接着界面には、凹凸が形成されていることを特徴とする。
また、本発明に係る半導体装置は、ダイパッドと電極端子とを備えるリードフレームと、ダイパッド表面に接着された半導体チップと、を備え、底面を除くリードフレームと、半導体チップとは封止樹脂により封止され、ダイパッドと前記半導体チップとは、部分的に接着されていることを特徴とする。
また、本発明に係る半導体モジュールは、半導体装置と、パワー半導体チップと、を備える。
本発明によれば、ダイパッドと半導体チップとの接着界面に凹凸を形成することにより、接着界面の面積が増大し、接着がより強固となるため、ダイパッドと半導体チップとの接着界面に熱応力が生じても、接着界面が剥離しにくくなる。よって、半導体装置の信頼性および寿命を向上させることが可能である。
また、本発明によれば、ダイパッドと半導体チップとを部分的に接着することにより、接着界面の面積が減少するため、ダイパッドと半導体チップとの線膨張係数の差によって生じる反りが低減される。反りが低減されるため、ダイボンド樹脂の剥離や、封止樹脂に発生するクラック等を抑制することが可能である。よって、半導体装置の信頼性および寿命を向上させることが可能である。
実施の形態１に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。 実施の形態５に係る半導体装置の断面図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る半導体装置の断面図である。 実施の形態８に係る半導体装置の断面図である。 実施の形態９に係る半導体装置の断面図である。
＜実施の形態１＞
＜構成＞
本実施の形態における半導体装置１００の断面図を図１に示す。半導体装置１００は、ＱＦＮやＳＯＮ等のノンリード型のパッケージである。リードフレームはダイパッド１と電極端子５から構成される。ダイパッド１上には、ダイボンド樹脂２を介して、半導体チップ３が接着されている。
半導体チップ３上面の各端子（図示せず）は、ワイヤ６を介して、電極端子５に接続されている。リードフレーム、半導体チップ３、ワイヤ６は、封止樹脂４により封止されている。なお、リードフレームの底面は封止されず、外部に露出している。半導体装置１００において、ダイパッド１と半導体チップ３との接着界面には、凹凸が形成されている。より具体的には、接着界面の凹凸は、ダイパッド１の表面に凹凸部１ａ形成されることによって、形成される。
ダイパッド１表面に凹凸部１ａを形成する方法は、パンチングやレーザー加工等の機械的方法や、エッチング等の化学的方法を用いる。
なお、半導体チップ３として、ＳｉＣやＧａＮ等のワイドバンドギャップ半導体を用いてもよい。一般的に、ＳｉＣやＧａＮ等による半導体チップは、シリコン製の半導体チップよりも高温で動作可能であるが、これにより、使用温度環境や自己発熱による温度サイクルの幅が大きくなり、熱応力の増大による剥離やクラック等が問題となる。本実施の形態では、接着界面に凹凸が形成されることにより、半導体チップ３とダイパッド１との接着がより強固になるため、熱応力の増大による剥離やクラックの発生等を抑制することが可能である。
また、本実施の形態において、ダイパッド１の厚みよりも、半導体チップ３の厚みを小さくしてもよい。半導体チップ３は、他の構成部品（リードフレーム、封止樹脂４、ダイボンド樹脂２）と比較して線膨張係数が小さい。リードフレームは銅などの線膨張係数の比較的大きい金属で構成されるため、半導体チップ３の厚みがダイパッド１の厚みよりも大きい場合、構成部品間の膨張の差が大きくなり、熱応力による変形（反り）が大きくなる。一方、ダイパッド１の厚みよりも、半導体チップ３の厚みを小さくすれば、構成部品間の膨張の差が小さくなるため、熱応力による変形を小さくできる。熱応力による変形が小さくなることにより、剥離やクラックの発生等を抑制することができる。
また、本実施の形態において、モールド樹脂４の厚みが薄いと、パッケージ自体の剛性が低くなり、反り変形量が大きくなる。一方、封止樹脂４を厚くする、つまり図１において封止樹脂４の高さを高くすることで、パッケージ自体の剛性が高くなるため、熱応力による反りを抑制することが可能である。よって、剥離やクラックの発生を抑制することができる。
＜効果＞
本実施の形態における半導体装置１００は、ダイパッド１と電極端子５とを備えるリードフレームと、ダイパッド１表面に接着された半導体チップ３と、を備え、底面を除くリードフレームと、半導体チップ３とは封止樹脂４により封止され、ダイパッド１表面と半導体チップ３との接着界面には、凹凸が形成されていることを特徴とする。
従って、ダイパッド１と半導体チップ３との接着界面に凹凸を形成することにより、接着界面の面積が増大し、ダイボンド樹脂２による接着がより強固となるため、ダイパッド１と半導体チップ３との接着界面に熱応力が生じても、接着界面が剥離しにくくなる。よって、半導体装置１００の信頼性および寿命を向上させることが可能である。
また、本実施の形態における半導体装置１００において、ダイパッド１表面に凹凸部１ａが形成されることにより、接着界面の凹凸が形成されていることを特徴とする。
従って、ダイパッド１表面に凹凸部１ａを形成することにより、ダイパッド１表面とモールド樹脂２との接着界面の面積が増大するため、ダイパッド１からダイボンド樹脂２が剥離しにくくなる。よって、半導体装置１００の信頼性および寿命を向上させることが可能である。
また、本実施の形態における半導体装置１００において、ダイパッド１の厚みよりも、半導体チップ３の厚みが小さいことを特徴とする。
従って、半導体チップ３の厚みが減少することにより、体積が減少するため、ダイパッド１と半導体チップ３との接着による熱応力が低減される。よって、接着界面の剥離や、封止樹脂４のクラックの発生を抑制することが可能である。
また、本実施の形態における半導体装置１００において、半導体チップ３は、ワイドバンドギャップ半導体を含むことを特徴とする。
従って、半導体チップ３を、高温で動作するワイドバンドギャップ半導体とした場合であっても、接着界面の凹凸形状によりモールド樹脂２による接着がより強固となるため、熱応力による剥離等を抑制することが可能である。
＜実施の形態２＞
本実施の形態における半導体装置２００の断面図を図２に示す。半導体装置２００において、ダイパッド１と半導体チップ３とのダイボンド樹脂２による接着界面には、凹凸が形成されている。より具体的には、接着界面の凹凸は、半導体チップ３の下面に凹凸部３ａが形成されることによって、形成される。
半導体チップ３下面に凹凸部３ａを形成する方法は、レーザー加工等の機械的方法や、エッチング等の化学的方法を用いる。なお、半導体ウエハプロセスの裏面処理工程において、この凹凸部３ａを形成すれば、工程数の増加を抑制することができる。
＜効果＞
本実施の形態における半導体装置２００において、半導体チップ３に凹凸部３ａが形成されることにより、接着界面の凹凸が形成されていることを特徴とする。
従って、半導体チップ３に凹凸部３ａを形成することにより、半導体チップ３底面とダイボンド樹脂２との接着界面の面積が増大するため、半導体チップ３からダイボンド樹脂２が剥離しにくくなる。よって、半導体装置１００の信頼性および寿命を向上させることが可能である。
＜実施の形態３＞
本実施の形態における半導体装置３００の断面図を図３に示す。半導体装置３００において、ダイパッド１と半導体チップ３とは、ダイボンド樹脂２により部分的に接着されている。その他の構成は実施の形態１と同じであるため、説明を省略する。
なお、実施の形態１と同様、半導体チップ３としてＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体を用いても良い。
また、本実施の形態において、実施の形態１と同様、ダイパッド１の厚みよりも、半導体チップ３の厚みを小さくしてもよい。半導体チップ３の厚みを小さくすれば、構成部品間の膨張の差が小さくなるため、熱応力による変形を小さくできる。
また、本実施の形態において、実施の形態１と同様、封止樹脂４を厚く設計してもよい。封止樹脂４を厚くすることで、パッケージ自体の剛性が高くなるため、熱応力による反りを抑制することが可能である。よって、剥離やクラックの発生を抑制することができる。
＜効果＞
本実施の形態における半導体装置３００は、ダイパッド１と電極端子５とを備えるリードフレームと、ダイパッド１表面に接着された半導体チップ３と、を備え、底面を除くリードフレームと、半導体チップ３とは封止樹脂４により封止され、ダイパッド１と半導体チップ３とは、部分的に接着されていることを特徴とする。
従って、ダイパッド１と半導体チップ３とを部分的に接着することにより、接着界面の面積が減少するため、ダイパッド１と半導体チップ３との線膨張係数の差によって生じる反りが低減される。反りが低減されるため、ダイボンド樹脂２の剥離や、封止樹脂４に発生するクラック等を抑制することが可能である。よって、半導体装置３００の信頼性および寿命を向上させることが可能である。信頼性とは、特に耐湿性に対するものであり、寿命とは、特に温度サイクルに対するものである。
＜実施の形態４＞
＜構成＞
本実施の形態における半導体装置４００の断面図と平面図を図４（ａ），（ｂ）にそれぞれ示す。本実施の形態における半導体装置４００には、実施の形態１における半導体装置１００（図１）に対して、さらに、ダイパッド１表面に、平面視で半導体チップ３を囲む突起１ｂが形成されている。その他の構成は実施の形態１（図１）と同じであるため、説明を省略する。
ダイパッド１表面に形成される突起１ｂは、例えば、パンチングによりダイパッド１を部分的に隆起させるなどの、機械的加工により形成される。
また、ダイパッド１と、突起１ｂとを別部材で構成してもよい。つまり、半導体チップ３の周囲を囲む形状の部材を別に用意して、ダイパッド表面１に実装してもよい。
なお、ダイパッド１と半導体チップ３との接着界面は、実施の形態２（即ち図２の半導体装置２００）または実施の形態３（即ち図３の半導体装置３００）のように構成されてもよい。
＜効果＞
本実施の形態における半導体装置４００において、ダイパッド１表面には、平面視で半導体チップ３を囲む突起１ｂが形成されていることを特徴とする。
従って、ダイパッド１と半導体チップとの接着界面において剥離やクラックが生じても、突起１ｂによって、これらの進行を抑制することが可能である。よって、剥離やクラックがパッケージ外部に到達することを抑制することが可能であるため、半導体装置４００の信頼性および寿命を向上させることが可能である。
また、本実施の形態における半導体装置４００において、突起１ｂと、ダイパッド１とは別部材により形成されることを特徴とする。
従って、突起１ｂと、ダイパッド１とを別部材することで、パンチングなどの機械的加工を必要とせずに、所望の位置に所望の形状の突起１ｂを設けることが可能となる。
＜実施の形態５＞
本実施の形態における半導体装置５００の断面図と平面図を図５（ａ），（ｂ）にそれぞれ示す。本実施の形態における半導体装置５００には、実施の形態４（図４（ａ），（ｂ））と同様に、ダイパッド１表面に、平面視で半導体チップ３を囲む突起１ｂが形成されている。突起１ｂはワイヤボンディングにより形成される。その他の構成は実施の形態４（図４（ａ），（ｂ））と同じであるため、説明を省略する。
ダイパッド１表面に形成される突起１ｂの素材を金線とすれば、ワイヤ６をワイヤボンディングにより実装する工程において、同時に突起１ｂを形成することが可能となる。よって、工程数を増加させることなく、突起１ｂを設けることができる。
また、突起１ｂを金線よりも太いアルミワイヤにより形成してもよい。突起１ｂをアルミワイヤとすることにより、突起１ｂの高さをより高くすることが可能である。
＜効果＞
本実施の形態における半導体装置５００において、突起１ｂは、ワイヤボンドによるワイヤにより形成されることを特徴とする。
従って、突起１ｂをワイヤボンドにより形成しても、実施の形態４で述べた効果と同様の効果を得ることが可能である。また、ワイヤ６をワイヤボンディングにより実装する工程において、同時に突起１ｂを形成すれば、工程数を増やすことなく、突起１ｂを形成可能である。
また、本実施の形態における半導体装置５００において、突起１ｂは、ワイヤボンドによるアルミワイヤである。
従って、突起１ｂをアルミワイヤで形成することにより、突起１ｂを金線で形成する場合と比較して、ワイヤをより太くすることが可能である。従って、突起１ｂの高さをより高くすることが可能なため、剥離やクラックがパッケージ外部に到達することを、より抑制することが可能となる。
＜実施の形態６＞
本実施の形態における半導体装置６００の断面図を図６に示す。本実施の形態における半導体装置６００には、実施の形態４（図４（ａ），（ｂ））と同様に、ダイパッド１表面に、平面視で半導体チップ３を囲む突起１ｂが形成されている。突起１ｂは、ダイパッド１の表面を削ることにより形成される。その他の構成は実施の形態４（図４（ａ），（ｂ））と同じであるため、説明を省略する。
突起１ｂは、ダイパッド１の表面の突起１ｂ以外の部分を、エッチング等の化学的処理やパンチングやレーザー加工等の機械的処理により削ることにより形成される。また、ダイパッド１の表面を削ることにより、ダイパッド１の厚みが薄くなるため、半導体チップ３とダイパッド１間に生じる熱応力が低減される。
＜効果＞
本実施の形態における半導体装置６００において、突起１ｂは、ダイパッド１の表面を削ることにより形成されることを特徴とする。
従って、突起１ｂを形成することにより、実施の形態４で述べた効果と同様の効果を得ることが可能である。さらに、ダイパッド１の表面を削って突起１ｂを形成することにより、突起１ｂの高さ分だけダイパッド１の厚みが薄くなるため、半導体チップ３とダイパッド１間に生じる熱応力が低減される。よって、ダイボンド樹脂２の剥離や、封止樹脂４に発生するクラック等を抑制することが可能である。
＜実施の形態７＞
＜構成＞
本実施の形態における半導体装置７００の断面図を図７に示す。本実施の形態における半導体装置７００には、実施の形態１における半導体装置１００（図１）に対して、さらに、ダイパッド１底面に、凹部１ｃが形成される。その他の構成は実施の形態１（図１）と同じであるため、説明を省略する。
凹部１ｃは、平面視で、少なくとも一部が半導体チップ３と重なるように形成される。つまり、凹部１ｃは、半導体チップ３とダイパッド１との接着界面の下方に位置する。凹部１ｃを形成することにより、接着界面の下方において、ダイパッド１の体積が減少するため、半導体チップ３とダイパッド１間に生じる熱応力が低減される。なお、凹部１ｃには、封止樹脂４が充填される。
なお、本実施の形態において、実施の形態１と同様、半導体チップ３としてＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体を用いても良い。
また、本実施の形態において、実施の形態１と同様、ダイパッド１の厚みよりも、半導体チップ３の厚みを小さくしてもよい。半導体チップ３の厚みを小さくすれば、構成部品間の膨張の差が小さくなるため、熱応力による変形を小さくできる。
また、本実施の形態において、実施の形態１と同様、封止樹脂４を厚く設計してもよい。封止樹脂４を厚くすることで、パッケージ自体の剛性が高くなるため、熱応力による反りを抑制することが可能である。よって、剥離やクラックの発生を抑制することができる。
＜効果＞
本実施の形態における半導体装置７００において、ダイパッドの底面には凹部１ｃが形成されており、凹部１ｃの少なくとも一部は、半導体チップ３と平面視で重なっていることを特徴とする。
従って、半導体チップ３とダイパッド１の接着界面の下方において、ダイパッド１の体積が減少するため、半導体チップ３とダイパッド１との間に生じる熱応力が低減される。熱応力の低減により、ダイボンド樹脂２の剥離や、封止樹脂４に発生するクラック等を抑制することが可能である。よって、半導体装置７００の信頼性および寿命を向上させることが可能である。信頼性とは、特に耐湿性に対するものであり、寿命とは、特に温度サイクルに対するものである。
＜実施の形態８＞
＜構成＞
本実施の形態における半導体装置８００の断面図を図８に示す。本実施の形態における半導体装置８００は、複数の半導体チップ３を備える。また、リードフレームは、複数のダイパッド１を備える。半導体チップ３とダイパッド１の各々は、実施の形態１（図１）と同様にダイボンド樹脂２により接着されている。その他の構成は実施の形態１と同じため、説明を省略する。
複数の半導体チップを近接して配置した場合、高温で動作する半導体チップに熱応力による反りが生じた場合、その周囲の半導体チップ３等にも反りによる変形の影響が及ぶ問題があった。これは特に、シリコン製の半導体チップ３と、ＳｉＣやＧａＮ等の高温動作が可能な半導体チップ３とを近接して配置する場合に特に問題となる。
本実施の形態では、実施の形態１と同様に、半導体チップ３とダイパッド１がより強固に接着されているため、高温で動作する半導体チップ３とダイパッド１間に熱応力が生じても、剥離やクラックの発生を抑制することができる。また、高温で動作する半導体チップ３に近接する他の半導体チップ３とダイパッド１間に反りが生じても、その半導体チップ３とダイパッド１間は強固に接着されているため、剥離やクラックの発生を抑制可能である。
なお、本実施の形態において、ダイパッド１と半導体チップ３との接着界面を実施の形態２（図２）のように構成しても同様の効果を得ることができる。
また、ダイパッド１と半導体チップ３との接着界面を実施の形態３（図３）のように構成すれば、熱応力そのものを低減できるため、反りが抑制され、高温動作する半導体チップ３と比較的低温度で動作する半導体チップ３とを近接して配置可能となる。
また、実施の形態４〜６（図４〜６）のように、各半導体チップ３を囲むように、ダイパッド１表面に突起１ｂを形成してもよい。さらに、実施の形態７（図７）のように、ダイパッド１底面に凹部１ｃを設けてもよい。
＜効果＞
本実施の形態における半導体装置８００において、半導体チップ３は複数であることを特徴とする。従って、各半導体チップ３において剥離、クラック等の発生を抑制可能なため、複数の半導体チップ３を隣接して配置しても、信頼性を維持することが可能である。よって、動作温度の異なる半導体チップを近接して配置することが可能となり、設計の自由度が向上する。
＜実施の形態９＞
＜構成＞
本実施の形態における半導体モジュール９００の断面図を図９に示す。半導体モジュール９００は、実施の形態１における半導体装置１００と、パワー半導体チップ２４とを備える。半導体装置１００の電極端子５、はんだ１１を介して制御基板１３のランド１２に接続されている。
制御基板１３は、中継端子１４に接続されている。また、制御基板１３には、端子固定部材１６を介して外部端子１５が接続されている。中継端子１４は、半導体モジュールのケース１７に埋め込まれている。
ケース１７はベース板１８に固定されており、ベース板１８上には両面に配線パターン２０，２２が形成された絶縁基板２１が、はんだ１９を介して配置される。パワー半導体チップ２４は、はんだ２３を介して配線パターン２２に接続されている。パワー半導体チップ２４、配線パターン２２、中継端子１７、外部端子２６は、ワイヤ２５により適宜接続されている。パワー半導体チップ２４、ワイヤ２５、絶縁基板２１は、シリコンゲル２７により封止されている。また、ケース１７内部は、蓋２８により密閉される。
本実施の形態では、パワー半導体チップ２４としてＳｉＣやＧａＮ等のワイドバンドギャップ半導体を用いてもよい。ＳｉＣやＧａＮ等のワイドバンドギャップ半導体を材料とする半導体チップは、シリコン製の半導体チップよりも高温動作が可能なため、使用環境温度や、自己発熱による温度サイクルの幅が大きくなる。半導体装置１００は、実施の形態１で述べた様に、熱応力による剥離、クラックの発生を抑制可能なため、このような温度環境下で動作する半導体モジュール９００にも搭載可能である。
なお、半導体装置１００に代えて、半導体装置２００，３００，４００，５００，６００，７００，８００を搭載してもよい。
＜効果＞
本実施の形態における半導体モジュール９００は、半導体装置１００と、パワー半導体チップ２４と、を備える。
従って、実施の形態１で述べた様に、半導体装置１００は熱応力による剥離、クラックを抑制できる構成を持つため、パワー半導体チップ２４の発熱により高温となる半導体モジュール９００内に半導体装置１００を搭載した場合であっても、信頼性を維持することが可能である。また、ノンリード型の半導体装置１００を搭載可能なため、半導体モジュール９００の小型化が可能である。
また、本実施の形態における半導体モジュール９００において、パワー半導体チップ２４は、ワイドバンドギャップ半導体を含むことを特徴とする。
従って、パワー半導体チップ２４をＳｉＣやＧａＮ等のワイドバンドギャップ半導体とすると、半導体モジュール９００は動作時により高温となる場合があるが、半導体装置１００は熱応力による剥離、クラックを抑制できる構成を持つため、このような半導体モジュール９００にも搭載可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ダイパッド、１ａ 凹凸部、１ｂ 突起、１ｃ 凹部、２ ダイボンド樹脂、３ 半導体チップ、３ａ 凹凸部、４ 封止樹脂、５ 電極端子、６ ワイヤ、２４ パワー半導体チップ、１００，２００，３００，４００，５００，６００，７００，８００ 半導体装置、９００ 半導体モジュール。

Claims (15)

  1. ダイパッドと電極端子とを備えるリードフレームと、
    前記ダイパッド表面に接着された半導体チップと、
    を備え、
    底面を除く前記リードフレームと、前記半導体チップとは封止樹脂により封止され、
    前記ダイパッド表面と前記半導体チップとの接着界面には、凹凸が形成されていることを特徴とする、
    半導体装置。
  2. 前記ダイパッド表面に凹凸部が形成されることにより、前記接着界面の凹凸が形成されていることを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記半導体チップに凹凸部が形成されることにより、前記接着界面の凹凸が形成されていることを特徴とする、
    請求項１に記載の半導体装置。
  4. ダイパッドと電極端子とを備えるリードフレームと、
    前記ダイパッド表面に接着された半導体チップと、
    を備え、
    底面を除く前記リードフレームと、前記半導体チップとは封止樹脂により封止され、
    前記ダイパッドと前記半導体チップとは、部分的に接着されていることを特徴とする、
    半導体装置。
  5. 前記ダイパッド表面には、平面視で前記半導体チップを囲む突起が形成されていることを特徴とする、
    請求項１〜４のいずれかに記載の半導体装置。
  6. 前記突起と、前記ダイパッドとは別部材により形成されることを特徴とする、
    請求項５に記載の半導体装置。
  7. 前記突起は、ワイヤボンドによるワイヤにより形成されることを特徴とする、
    請求項５に記載の半導体装置。
  8. 前記突起は、ワイヤボンドによるアルミワイヤである、
    請求項７に記載の半導体装置。
  9. 前記突起は、前記ダイパッドの表面を削ることにより形成されることを特徴とする、
    請求項５に記載の半導体装置。
  10. 前記ダイパッドの底面には凹部が形成されており、
    前記凹部の少なくとも一部は、前記半導体チップと平面視で重なっていることを特徴とする、
    請求項１〜９のいずれかに記載の半導体装置。
  11. 前記ダイパッドの厚みよりも、前記半導体チップの厚みが小さいことを特徴とする、請求項１〜１０のいずれかに記載の半導体装置。
  12. 前記半導体チップは、ワイドバンドギャップ半導体を含むことを特徴とする、
    請求項１〜１１のいずれかに記載の半導体装置。
  13. 前記半導体チップは複数であることを特徴とする、
    請求項１〜１２のいずれかに記載の半導体装置。
  14. 請求項１〜１３のいずれかに記載の半導体装置と、
    パワー半導体チップと、
    を備える、
    半導体モジュール。
  15. 前記パワー半導体チップは、ワイドバンドギャップ半導体を含むことを特徴とする、
    請求項１４に記載の半導体モジュール。
JP2013076525A 2013-04-02 2013-04-02 半導体装置および半導体モジュール Pending JP2014203861A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013076525A JP2014203861A (ja) 2013-04-02 2013-04-02 半導体装置および半導体モジュール
US14/152,796 US9613888B2 (en) 2013-04-02 2014-01-10 Semiconductor device and semiconductor module
DE102014202651.2A DE102014202651B4 (de) 2013-04-02 2014-02-13 Halbleitervorrichtungen und Halbleitermodul
CN201410131059.4A CN104103603B (zh) 2013-04-02 2014-04-02 半导体装置以及半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076525A JP2014203861A (ja) 2013-04-02 2013-04-02 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
JP2014203861A true JP2014203861A (ja) 2014-10-27

Family

ID=51519998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076525A Pending JP2014203861A (ja) 2013-04-02 2013-04-02 半導体装置および半導体モジュール

Country Status (4)

Country Link
US (1) US9613888B2 (ja)
JP (1) JP2014203861A (ja)
CN (1) CN104103603B (ja)
DE (1) DE102014202651B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024121A (ja) * 2015-07-01 2019-02-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2020195847A1 (ja) * 2019-03-26 2020-10-01
WO2021235256A1 (ja) * 2020-05-18 2021-11-25 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
US11756866B2 (en) 2020-09-10 2023-09-12 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
US20160071787A1 (en) * 2014-09-08 2016-03-10 Sheila F. Chopin Semiconductor device attached to an exposed pad
US10184744B2 (en) 2014-10-08 2019-01-22 Smith & Wesson Corp. Quick connect for pistol suppressor
JP6560496B2 (ja) * 2015-01-26 2019-08-14 株式会社ジェイデバイス 半導体装置
US10541229B2 (en) 2015-02-19 2020-01-21 Micron Technology, Inc. Apparatuses and methods for semiconductor die heat dissipation
US11037904B2 (en) 2015-11-24 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Singulation and bonding methods and structures formed thereby
DE102016105781A1 (de) * 2016-03-30 2017-10-19 Infineon Technologies Ag Ein Leadframe, eine Elektronikkomponente und ein Verfahren zum Ausbilden der Elektronikkomponente
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
JP2018137287A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 化合物半導体基板及び電力増幅モジュール
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
DE102017117668B3 (de) * 2017-08-03 2018-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Anordnung mit einer Haftschicht sowie Verfahren zur Herstellung dieser Anordnung
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法
US11545444B2 (en) 2020-12-31 2023-01-03 International Business Machines Corporation Mitigating cooldown peeling stress during chip package assembly
US11824037B2 (en) 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
US20230047555A1 (en) * 2021-08-12 2023-02-16 Texas Instruments Incorporated Semiconductor devices and processes
JP2023045874A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127092A (ja) * 1988-11-08 1990-05-15 Hitachi Maxell Ltd Ｉｃカードモジユール
JPH02144954A (ja) * 1988-11-28 1990-06-04 Matsushita Electron Corp 半導体装置
JPH04312933A (ja) * 1991-03-29 1992-11-04 Mitsubishi Electric Corp 半導体装置
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001077274A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001085591A (ja) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ
JP2002110888A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd アイランド露出型半導体装置
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20050046008A1 (en) * 2003-08-25 2005-03-03 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2005183417A (ja) * 2003-12-16 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置
JP2011253972A (ja) * 2010-06-03 2011-12-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2012227424A (ja) * 2011-04-21 2012-11-15 Mitsubishi Electric Corp 半導体装置

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
JPH0547988A (ja) 1991-08-21 1993-02-26 Sony Corp 半導体装置
JPH0685132A (ja) 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2000031345A (ja) 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
SG92624A1 (en) * 1999-02-09 2002-11-19 Inst Of Microelectronics Lead frame for an integrated circuit chip (integrated circuit peripheral support)
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6306684B1 (en) * 2000-03-16 2001-10-23 Microchip Technology Incorporated Stress reducing lead-frame for plastic encapsulation
US6762118B2 (en) * 2000-10-10 2004-07-13 Walsin Advanced Electronics Ltd. Package having array of metal pegs linked by printed circuit lines
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
CN1466201A (zh) * 2002-06-28 2004-01-07 矽品精密工业股份有限公司 芯片座具凹部的半导体封装件
TW200425427A (en) 2003-05-02 2004-11-16 Siliconware Precision Industries Co Ltd Leadframe-based non-leaded semiconductor package and method of fabricating the same
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
JP4070795B2 (ja) * 2004-03-24 2008-04-02 株式会社ルネサス柳井セミコンダクタ 発光装置の製造方法
DE112005001681T5 (de) * 2004-07-15 2007-06-06 Dai Nippon Printing Co., Ltd. Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN1738041A (zh) * 2004-08-17 2006-02-22 自由度半导体公司 Qfn封装及其方法
JP4486451B2 (ja) * 2004-09-07 2010-06-23 スタンレー電気株式会社 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法
US7166905B1 (en) * 2004-10-05 2007-01-23 Integrated Device Technology, Inc. Stacked paddle micro leadframe package
KR101037246B1 (ko) * 2004-10-18 2011-05-26 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
CN101218673B (zh) * 2005-07-08 2011-09-28 Nxp股份有限公司 半导体装置
TW200729444A (en) * 2006-01-16 2007-08-01 Siliconware Precision Industries Co Ltd Semiconductor package structure and fabrication method thereof
JP2007235004A (ja) 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7446424B2 (en) 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
US20080135990A1 (en) * 2006-12-07 2008-06-12 Texas Instruments Incorporated Stress-improved flip-chip semiconductor device having half-etched leadframe
US20080308886A1 (en) * 2007-06-15 2008-12-18 Infineon Technologies Ag Semiconductor Sensor
US7825517B2 (en) * 2007-07-16 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for packaging semiconductor dies having through-silicon vias
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP2009076658A (ja) 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US7808089B2 (en) 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
CN101494175B (zh) * 2008-01-22 2012-05-23 北京机械工业自动化研究所 一种三层立体功率封装方法及其结构
TWI364820B (en) 2008-03-07 2012-05-21 Chipmos Technoligies Inc Chip structure
US7732901B2 (en) * 2008-03-18 2010-06-08 Stats Chippac Ltd. Integrated circuit package system with isloated leads
US8030674B2 (en) * 2008-04-28 2011-10-04 Lextar Electronics Corp. Light-emitting diode package with roughened surface portions of the lead-frame
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP2009302209A (ja) 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US7911067B2 (en) * 2008-09-22 2011-03-22 Stats Chippac Ltd. Semiconductor package system with die support pad
TW201019453A (en) * 2008-11-05 2010-05-16 Windtop Technology Corp MEMS package
SG172749A1 (en) * 2009-03-06 2011-08-29 Kaixin Inc Leadless integrated circuit package having high density contacts
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
WO2011122665A1 (ja) * 2010-03-30 2011-10-06 大日本印刷株式会社 Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
WO2011142006A1 (ja) * 2010-05-12 2011-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8586407B2 (en) * 2010-09-17 2013-11-19 ISC8 Inc. Method for depackaging prepackaged integrated circuit die and a product from the method
US8456021B2 (en) * 2010-11-24 2013-06-04 Texas Instruments Incorporated Integrated circuit device having die bonded to the polymer side of a polymer substrate
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
US20120261813A1 (en) * 2011-04-15 2012-10-18 International Business Machines Corporation Reinforced via farm interconnect structure, a method of forming a reinforced via farm interconnect structure and a method of redesigning an integrated circuit chip to include such a reinforced via farm interconnect structure
US8633063B2 (en) * 2011-05-05 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8513788B2 (en) * 2011-12-14 2013-08-20 Stats Chippac Ltd. Integrated circuit packaging system with pad and method of manufacture thereof
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101374145B1 (ko) * 2012-04-19 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9082759B2 (en) * 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127092A (ja) * 1988-11-08 1990-05-15 Hitachi Maxell Ltd Ｉｃカードモジユール
JPH02144954A (ja) * 1988-11-28 1990-06-04 Matsushita Electron Corp 半導体装置
JPH04312933A (ja) * 1991-03-29 1992-11-04 Mitsubishi Electric Corp 半導体装置
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2001085591A (ja) * 1999-08-24 2001-03-30 Fairchild Korea Semiconductor Kk チップパッドが放熱通路として用いられるリードフレーム及びこれを含む半導体パッケージ
JP2001077274A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002110888A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd アイランド露出型半導体装置
JP2004071898A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20050046008A1 (en) * 2003-08-25 2005-03-03 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2005183417A (ja) * 2003-12-16 2005-07-07 Mitsubishi Electric Corp 電力用半導体装置
JP2011253972A (ja) * 2010-06-03 2011-12-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2012227424A (ja) * 2011-04-21 2012-11-15 Mitsubishi Electric Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024121A (ja) * 2015-07-01 2019-02-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2020195847A1 (ja) * 2019-03-26 2020-10-01
WO2020195847A1 (ja) * 2019-03-26 2020-10-01 ローム株式会社 電子装置および電子装置の製造方法
JP7312814B2 (ja) 2019-03-26 2023-07-21 ローム株式会社 電子装置および電子装置の製造方法
WO2021235256A1 (ja) * 2020-05-18 2021-11-25 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
JP7407924B2 (ja) 2020-05-18 2024-01-04 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
US11756866B2 (en) 2020-09-10 2023-09-12 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Also Published As

Publication number Publication date
CN104103603A (zh) 2014-10-15
DE102014202651B4 (de) 2020-10-01
US9613888B2 (en) 2017-04-04
DE102014202651A1 (de) 2014-10-02
CN104103603B (zh) 2018-01-23
US20140291825A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP2014203861A (ja) 半導体装置および半導体モジュール
KR20080064591A (ko) 고전력 반도체 패키지
US8310045B2 (en) Semiconductor package with heat dissipation devices
JP2014216459A (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
TWI716532B (zh) 樹脂密封型半導體裝置
TWI431728B (zh) 具強化式基座之半導體封裝構造
JP3972821B2 (ja) 電力用半導体装置
CN109216312B (zh) 半导体组件
JP2011091145A (ja) 半導体装置及びその製造方法
TW201939624A (zh) 半導體裝置及其製造方法
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP5195282B2 (ja) 半導体装置およびその製造方法
US8535988B2 (en) Large panel leadframe
JP2010165777A (ja) 半導体装置及びその製造方法
CN112582357A (zh) 半导体装置及半导体装置的制造方法
JP2010010567A (ja) 半導体装置およびその製造方法
JP2006278607A (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2013016851A (ja) 半導体装置の製造方法
TWI763429B (zh) 半導體裝置
CN103594425B (zh) 软性基材的封装工艺及其结构
JP2008288493A (ja) 半導体装置
JP2005109007A (ja) 半導体装置およびその製造方法
JP2010056138A (ja) 半導体装置とその製造方法
KR100800159B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808