CN115516611A - 半导体装置及其制造方法以及电力转换装置 - Google Patents

半导体装置及其制造方法以及电力转换装置 Download PDF

Info

Publication number
CN115516611A
CN115516611A CN202180033497.5A CN202180033497A CN115516611A CN 115516611 A CN115516611 A CN 115516611A CN 202180033497 A CN202180033497 A CN 202180033497A CN 115516611 A CN115516611 A CN 115516611A
Authority
CN
China
Prior art keywords
semiconductor element
conductive adhesive
semiconductor device
protrusion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180033497.5A
Other languages
English (en)
Inventor
清水悠矢
中岛泰
横山修平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115516611A publication Critical patent/CN115516611A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

半导体装置(1)具备引线框(11)、导电性粘接剂(40)、半导体元件(20)以及密封部件(36)。半导体元件(20)使用导电性粘接剂(40)固定于引线框(11)的主面(11a)上。导电性粘接剂(40)包括：第1突起(42)，其离开半导体元件(20)的侧面(20c)；以及凹部(43)，其位于半导体元件(20)的侧面(20c)与第1突起(42)之间。第1突起(42)在半导体元件(20)的外周的长度的50％以上的范围内绕半导体元件(20)延伸。凹部(43)被密封部件(36)填充。

Description

半导体装置及其制造方法以及电力转换装置
技术领域
本发明涉及半导体装置及其制造方法以及电力转换装置。
背景技术
日本特开2008-244044号公报(专利文献1)公开了具备陶瓷基板、电子部件、焊盘、导电性粘接剂以及模塑树脂的模塑封装件。焊盘设置于陶瓷基板的一个面上。电子部件具有电极。电子部件的电极使用导电性粘接剂固定于焊盘。模塑树脂将陶瓷基板、电子部件以及导电性粘接剂密封。
现有技术文献
专利文献
专利文献1：日本特开2008-244044号公报
发明内容
发明要解决的课题
本发明的第一方面的目的在于提供具有高可靠性的半导体装置及其制造方法。本发明的第二方面的目的在于提供具有高可靠性的电力转换装置。
用于解决课题的手段
本发明的半导体装置具备引线框、导电性粘接剂、半导体元件以及密封部件。引线框包括主面。导电性粘接剂包含树脂和分散于树脂中的导电颗粒。半导体元件使用导电性粘接剂固定于引线框的主面上。密封部件将引线框的一部分、导电性粘接剂以及半导体元件密封。半导体元件包括与引线框的主面对置的背面、与背面相反的一侧的正面、以及将背面与正面连接的侧面。导电性粘接剂包括第1导电性粘接剂部分和第2导电性粘接剂部分，第1导电性粘接剂部分在引线框的主面的平面视图中被半导体元件覆盖，第2导电性粘接剂部分在引线框的主面的平面视图中从半导体元件露出。第2导电性粘接剂部分包括第1突起和凹部，第1突起离开半导体元件的侧面，凹部位于半导体元件的侧面与第1突起之间。在引线框的主面的平面视图中，第1突起在半导体元件的外周的长度的50％以上的范围内绕半导体元件延伸。凹部被密封部件填充。
本发明的半导体装置的制造方法包括向引线框的主面上供给导电性膏的工序。导电性膏包含树脂和分散于树脂中的导电颗粒。本发明的半导体装置的制造方法包括使半导体元件朝向引线框的主面移动，由此将导电性膏的一部分向引线框的主面的平面视图中的半导体元件的外周的外侧按压扩展的工序。本发明的半导体装置的制造方法包括停止使半导体元件朝向引线框的主面移动，由此使导电性膏的粘度增加，使导电性膏的形状的变化停止的工序。本发明的半导体装置的制造方法包括如下工序：使导电性膏固化而使导电性膏成为导电性粘接剂；以及设置密封部件，该密封部件将引线框的一部分、导电性粘接剂以及半导体元件密封。
半导体元件包括与引线框的主面对置的背面、与背面相反的一侧的正面、以及将背面与正面连接的侧面。半导体元件使用导电性粘接剂固定于引线框的主面上。导电性粘接剂包括第1导电性粘接剂部分和第2导电性粘接剂部分，第1导电性粘接剂部分在引线框的主面的平面视图中被半导体元件覆盖，第2导电性粘接剂部分在引线框的主面的平面视图中从半导体元件露出。第2导电性粘接剂部分包括第1突起和凹部，第1突起离开半导体元件的侧面，凹部位于半导体元件的侧面与第1突起之间。在引线框的主面的平面视图中，第1突起在半导体元件的外周的长度的50％以上的范围内绕半导体元件延伸。凹部被密封部件填充。
本发明的电力转换装置具备：主转换电路，其对所输入的电力进行转换并输出；以及控制电路，其将控制主转换电路的控制信号输出至主转换电路。主转换电路具有本发明的半导体装置。
发明效果
在本发明的半导体装置中，由于密封部件填充于导电性粘接剂的凹部中，因此导电性粘接剂与密封部件之间的粘接强度增加。能够防止导电性粘接剂从半导体元件剥离、以及在导电性粘接剂中产生裂纹的情况。能够提高半导体装置的可靠性。
根据本发明的半导体装置的制造方法，将密封部件填充在导电性粘接剂的凹部中。导电性粘接剂与密封部件之间的粘接强度增加。能够防止导电性粘接剂从半导体元件剥离、以及在导电性粘接剂中产生裂纹的情况。能够得到具有高可靠性的半导体装置。
本发明的电力转换装置包括本发明的半导体装置。因此，能够提高本发明的电力转换装置的可靠性。
附图说明
图1是实施方式1的半导体装置的示意性平面图。
图2是实施方式1的半导体装置的、沿着图1所示的剖面线II-II截取的示意性局部放大剖视图。
图3是实施方式1的半导体装置的示意性局部放大平面图。
图4是实施方式1的半导体装置的、沿着图3所示的剖面线IV-IV截取的示意性局部放大剖视图。
图5是示出实施方式1的半导体装置的制造方法的流程的图。
图6是示出实施方式1的半导体装置的制造方法的一个工序的示意性局部放大剖视图。
图7是示出实施方式1的半导体装置的制造方法中的、图6所示的工序的下一工序的示意性局部放大剖视图。
图8是示出实施方式1的半导体装置的制造方法中的、图7所示的工序的下一工序的示意性局部放大剖视图。
图9是示出实施方式1的半导体装置的制造方法中的、图8所示的工序的下一工序的示意性局部放大剖视图。
图10是示出实施方式1的半导体装置的制造方法中的、图9所示的工序的下一工序的示意性局部放大剖视图。
图11是实施方式1的变形例的半导体装置的示意性局部放大剖视图。
图12是实施方式2的半导体装置的示意性局部放大剖视图。
图13是示出实施方式2以及实施方式3的半导体装置的制造方法的流程的图。
图14是示出实施方式2的半导体装置的制造方法的一个工序的示意性局部放大剖视图。
图15是示出实施方式2的半导体装置的制造方法中的、图14所示的工序的下一工序的示意性局部放大剖视图。
图16是示出实施方式2的半导体装置的制造方法中的、图15所示的工序的下一工序的示意性局部放大剖视图。
图17是示出实施方式2的半导体装置的制造方法中的、图16所示的工序的下一工序的示意性局部放大剖视图。
图18是示出实施方式2的半导体装置的制造方法中的、图17所示的工序的下一工序的示意性局部放大剖视图。
图19是实施方式3的半导体装置的示意性局部放大立体图。
图20是实施方式3的半导体装置的、沿着图19所示的剖面线XX-XX截取的示意性局部放大剖视图。
图21是实施方式3的半导体装置的、沿着图19所示的剖面线XXI-XXI截取的示意性局部放大剖视图。
图22是实施方式3的半导体装置所包含的半导体元件的示意性局部放大立体图。
图23是示出实施方式4的电力转换系统的结构的框图。
具体实施方式
以下，对本发明的实施方式进行说明。另外，对相同的结构标注相同的标号，不重复其说明。
实施方式1.
参照图1至图4，对实施方式1的半导体装置1进行说明。半导体装置1主要具备引线框11、半导体元件20、导电性粘接剂40以及密封部件36。半导体装置1也可以还具备引线框12、13、IC芯片30以及电子部件33。
引线框11、12、13例如由铜那样的导电性材料形成。引线框11包括主面11a。
半导体元件20例如是功率半导体元件。功率半导体元件例如是绝缘栅型双极晶体管(IGBT)、反向导通IGBT(RC-IGBT)或金属氧化物半导体场效应晶体管(MOSFET)。半导体元件20例如也可以是二极管或发光二极管(LED)。
如图4所示，半导体元件20包括与引线框11的主面11a对置的背面20a、与背面20a相反的一侧的正面20b、以及将背面20a与正面20b连接的侧面20c。如图3和图4所示，半导体元件20包括半导体基板21、第1电极22以及金属化层25。半导体元件20也可以包括第2电极23。第1电极22和第2电极23相对于半导体基板21设置于半导体元件20的正面20b侧。第1电极22例如是发射极电极，第2电极23例如是栅极电极。金属化层25相对于半导体基板21设置于半导体元件20的背面20a侧。金属化层25也可以是漏极电极那样的半导体元件20的背面电极。
半导体元件20也可以包括保护环24。保护环24相对于半导体基板21设置于半导体元件20的正面20b侧。保护环24包围第1电极22。保护环24也可以还包围第2电极23。保护环24使半导体元件20的耐压增加。
如图3和图4所示，半导体元件20使用导电性粘接剂40固定于引线框11的主面11a上。在引线框11的主面11a的平面视图中，半导体元件20的外周由多个边26a、26b、26c、26d形成。在引线框11的主面11a的平面视图中，半导体元件20的面积(即，由半导体元件的外周包围的区域的面积)例如为5mm2以下。
在引线框11的主面11a的平面视图中，半导体元件20包括角部27a、27b、27c、27d。边26a的一端为角部27a，边26a的另一端为角部27b。边26b的一端为角部27b，边26b的另一端为角部27c。边26c的一端为角部27c，边26c的另一端为角部27d。边26d的一端为角部27d，边26d的另一端为角部27a。
IC芯片30使用导电丝31与半导体元件20电连接。IC芯片30使用导电接合部件48固定于引线框12上。IC芯片30对半导体元件20进行控制。
电子部件33是与半导体元件20及IC芯片30不同的电子部件。电子部件33例如是自举二极管(BSD)那样的无源型的电子部件。电子部件33使用导电丝与IC芯片30电连接。电子部件33使用导电接合部件49固定于引线框13上。IC芯片30和电子部件33构成控制半导体元件20的控制电路的一部分。
半导体装置1动作时的半导体元件20的第1发热量比半导体装置1动作时的IC芯片30的第2发热量大，并且比半导体装置1动作时的电子部件33的第3发热量大。因此，导电接合部件48、49也可以由与导电性粘接剂40不同的材料形成。导电接合部件48、49例如可以是焊锡，也可以是具有与导电性粘接剂40不同的组分的导电性粘接剂。
导电性粘接剂40包含树脂和分散于树脂中的导电颗粒。导电性粘接剂40所包含的树脂例如是环氧树脂那样的热固化性树脂。导电颗粒例如是银颗粒、镍颗粒、金颗粒或铜颗粒那样的金属颗粒。导电颗粒的形状不限于球，也可以是鳞片形状。导电颗粒例如具有1μm以上且10μm以下的直径。
导电性粘接剂40中的导电颗粒的含有率例如为80重量％以上。因此，能够使导电性粘接剂40的热导率增加，并且能够使导电性粘接剂40的电阻率减少。导电性粘接剂40包括第1导电性粘接剂部分40a和第2导电性粘接剂部分40b。
在引线框11的主面11a的平面视图中，第1导电性粘接剂部分40a被半导体元件20覆盖。在引线框11的主面11a的平面视图中，第1导电性粘接剂部分40a位于半导体元件20的外周的内侧。第1导电性粘接剂部分40a位于引线框11的主面11a与半导体元件20的背面20a之间。
第1导电性粘接剂部分40a的厚度t1例如为5μm以上。第1导电性粘接剂部分40a的厚度t1例如也可以为10μm以上。第1导电性粘接剂部分40a的厚度t1例如为30μm以下。第1导电性粘接剂部分40a的厚度t1例如也可以为20μm以下。第1导电性粘接剂部分40a的厚度t1是第1导电性粘接剂部分40a在引线框11的主面11a的法线方向上的长度。
在引线框11的主面11a的平面视图中，第2导电性粘接剂部分40b从半导体元件20露出。在引线框11的主面11a的平面视图中，第2导电性粘接剂部分40b位于半导体元件20的外周的外侧。第2导电性粘接剂部分40b包括第1突起42和凹部43，其中，第1突起42离开半导体元件20的侧面20c，凹部43位于半导体元件20的侧面20c与第1突起42之间。
在引线框11的主面11a的平面视图中，第1突起42沿着半导体元件20的外周延伸。在引线框11的主面11a的平面视图中，第1突起42在半导体元件20的外周的长度的50％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，第1突起42也可以在半导体元件20的外周的长度的60％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，第1突起42也可以在半导体元件20的外周的长度的80％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，第1突起42也可以在半导体元件20的整个外周的长度范围内绕半导体元件20延伸。
在引线框11的主面11a的平面视图中，凹部43沿着半导体元件20的外周延伸。在引线框11的主面11a的平面视图中，凹部43在半导体元件20的外周的长度的50％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，凹部43也可以在半导体元件20的外周的长度的60％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，凹部43也可以在半导体元件20的外周的长度的80％以上的范围内绕半导体元件20延伸。在引线框11的主面11a的平面视图中，凹部43也可以在半导体元件20的整个外周的长度范围内绕半导体元件20延伸。
第1突起42与多个边26a、26b、26c、26d中的至少一个边的中央部对置。特别地，第1突起42与多个边26a、26b、26c、26d的所有边的中央部对置。具体而言，第1突起42与边26a的中央部对置。第1突起42与边26b的中央部对置。第1突起42与边26c的中央部对置。第1突起42与边26d的中央部对置。在本说明书中，边的中央部意味着，在边的长度方向上将边三等分时的边的中央部分。
凹部43与多个边26a、26b、26c、26d中的至少一个边的中央部对置。特别地，凹部43与多个边26a、26b、26c、26d的所有边的中央部对置。具体而言，凹部43与边26a的中央部对置。凹部43与边26b的中央部对置。凹部43与边26c的中央部对置。凹部43与边26d的中央部对置。凹部43被密封部件36填充。
参照图4，第1突起42的高度h1为第1导电性粘接剂部分40a的厚度t1的2倍以上。第1突起42的高度h1是在引线框11的主面11a的法线方向上的、从凹部43的底部到第1突起42的顶部的长度。
第1突起42在多个边26a、26b、26c、26d中的至少一个边的中央部处比在半导体元件20的至少一个角部处形成得更高。特别地，第1突起42在多个边26a、26b、26c、26d中的所有边的中央部处比在半导体元件20的所有角部处形成得更高。半导体元件20的至少一个角部是多个边26a、26b、26c、26d中的至少一个边的端部。
具体而言，第1突起42在边26a的中央部处比在半导体元件20的角部27a处形成得更高。第1突起42在边26a的中央部处比在半导体元件20的角部27b处形成得更高。第1突起42在边26b的中央部处比在半导体元件20的角部27b处形成得更高。第1突起42在边26b的中央部处比在半导体元件20的角部27c处形成得更高。第1突起42在边26c的中央部处比在半导体元件20的角部27c处形成得更高。第1突起42在边26c的中央部处比在半导体元件20的角部27d处形成得更高。第1突起42在边26d的中央部处比在半导体元件20的角部27d处形成得更高。第1突起42在边26d的中央部处比在半导体元件20的角部27a处形成得更高。
第2导电性粘接剂部分40b也可以还包括与半导体元件20的侧面20c接触的第2突起44。凹部43形成于第1突起42与第2突起44之间。第1突起42也可以比第2突起44厚。即，参照图4，第1突起42的厚度d1也可以比第2突起44的厚度d2大。第1突起42的厚度d1是在引线框11的主面11a的法线方向上的、从引线框11的主面11a到第1突起42的顶部的长度。第2突起44的厚度d2是在引线框11的主面11a的法线方向上的、从引线框11的主面11a到第2突起44的顶部的长度。
第2突起44也可以在引线框11的主面11a的法线方向上，在半导体元件20的高度H(参照图4)的0.5倍以上的长度范围内与半导体元件20的侧面20c接触。因此，在半导体元件20中产生的热可以从半导体元件20的侧面20c经由导电性粘接剂40高效地扩散到引线框11。第2突起44也可以在引线框11的主面11a的法线方向上，在小于半导体元件20的高度H的长度范围内与半导体元件20的侧面20c接触。因此，能够防止导电性粘接剂40附着于形成有第1电极22、第2电极23以及保护环24的半导体元件20的正面20b而对半导体元件20产生绝缘破坏的情况。在本说明书中，半导体元件20的高度H是在引线框11的主面11a的法线方向上的、半导体元件20的正面20b与半导体元件20的背面20a之间的距离。
密封部件36将引线框11的一部分、导电性粘接剂40以及半导体元件20密封。密封部件36例如由选自环氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、氟系树脂、异氰酸酯系树脂、硅树脂、或它们的组合构成的组的绝缘树脂材料形成。密封部件36与导电性粘接剂40之间的粘接强度比密封部件36与半导体元件20之间的粘接强度大。例如，密封部件36也可以由与导电性粘接剂40所包含的树脂相同种类的树脂形成。因此，密封部件36与导电性粘接剂40之间的粘接强度增加，变得比密封部件36与半导体元件20之间的粘接强度大。在本说明书中，密封部件36由与导电性粘接剂40所包含的树脂相同种类的树脂形成意味着，密封部件36的树脂中的摩尔分数最大的单体材料与导电性粘接剂40所包含的树脂中的摩尔分数最大的单体材料相同。例如，在密封部件36由环氧树脂形成、并且导电性粘接剂40所包含的树脂为环氧树脂时，可以说密封部件36是由与导电性粘接剂40所包含的树脂相同种类的树脂形成的。
密封部件36中的填充凹部43的部分是密封部件36的锚部，作为将密封部件36锚固于导电性粘接剂40的锚发挥功能。导电性粘接剂40与密封部件36之间的粘接强度增加。因此，因为以下原因，能够防止导电性粘接剂40从半导体元件20剥离，并且能够防止在导电性粘接剂40中产生裂纹的情况。能够提高半导体装置1的可靠性。
通常，半导体元件20的第1热膨胀系数比导电性粘接剂40的第2热膨胀系数小，并且比密封部件36的第3热膨胀系数小。半导体元件20的第1热膨胀系数与导电性粘接剂40的第2热膨胀系数之间的差比导电性粘接剂40的第2热膨胀系数与密封部件36的第3热膨胀系数之间的差大。半导体元件20的第1热膨胀系数与密封部件36的第3热膨胀系数之间的差比导电性粘接剂40的第2热膨胀系数与密封部件36的第3热膨胀系数之间的差大。
因此，若密封部件36从导电性粘接剂40剥离，则在半导体装置1动作时，由于半导体元件20的第1热膨胀系数与密封部件36的第3热膨胀系数之间的差而导致密封部件36容易从半导体元件20剥离。在半导体装置1动作时，由于半导体元件20的第1热膨胀系数与导电性粘接剂40的第2热膨胀系数之间的差而产生的较大的热应力施加于导电性粘接剂40。导电性粘接剂40容易从半导体元件20剥离。此外，在导电性粘接剂40中容易产生裂纹。
对此，在本实施方式中，由于密封部件36填充于导电性粘接剂40的凹部43中，因此导电性粘接剂40与密封部件36之间的粘接强度增加。因此，在半导体装置1动作时，密封部件36与导电性粘接剂40持续紧密接触。并且，在半导体装置1动作时，密封部件36与半导体元件20也持续紧密接触。由于密封部件36与半导体元件20持续紧密接触，并且密封部件36的第3热膨胀系数比半导体元件20的第1热膨胀系数大，因此，密封部件36使半导体元件20的有效热膨胀系数增加。由于半导体元件20与导电性粘接剂40之间的热膨胀系数差而施加于导电性粘接剂40的热应力减少。能够防止导电性粘接剂40从半导体元件20剥离，并且能够防止在导电性粘接剂40中产生裂纹的情况。能够提高半导体装置1的可靠性。
参照图5至图10，对实施方式1的半导体装置1的制造方法进行说明。
如图5和图6所示，本实施方式的半导体装置1的制造方法包括向引线框11的主面11a上供给导电性膏40p的工序(S1)。导电性膏40p可以涂敷在引线框11的主面11a上，也可以从喷嘴(未图示)喷出到引线框11的主面11a上。在引线框11的主面11a的平面视图中，导电性膏40p的面积比半导体元件20的面积小。
导电性膏40p包含树脂和分散于树脂中的导电颗粒。树脂例如是环氧树脂那样的热固化性树脂。导电颗粒例如是银颗粒、镍颗粒、金颗粒或铜颗粒那样的金属颗粒。
导电性膏40p例如具有4.0以上的触变比。触变比通过η0.5/η5.0给出。η5.0表示使用E型粘度计在25℃的温度时以5.0rpm的转速测定的导电性膏40p的第1粘度。η0.5表示使用E型粘度计在25℃的温度时以0.5rpm的转速测定的导电性膏40p的第2粘度。导电性膏40p的第2粘度例如为100Pa·s以上。导电性膏40p的第2粘度可以为150Pa·s以上，也可以为200Pa·s以上。随着导电性膏40p的第2粘度的增加，能够进一步提高第1突起42的高度h1。
如图5至图9所示，本实施方式的半导体装置1的制造方法包括使半导体元件20朝向引线框11的主面11a移动的工序(S2)。因此，导电性膏40p的一部分向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被按压扩展。
具体而言，如图6所示，半导体元件20被吸附夹具那样的保持部件50保持。使保持部件50移动而使半导体元件20移动到导电性膏40p的上方。在引线框11的主面11a的平面视图中，导电性膏40p整体被半导体元件20覆盖。即，在引线框11的主面11a的平面视图中，被供给到引线框11的主面11a上的导电性膏40p的外周全部位于半导体元件20的外周的内侧。
如图6至图9所示，使保持部件50朝向引线框11的主面11a移动而使保持部件50所保持的半导体元件20朝向引线框11的主面11a移动。半导体元件20的移动速度例如为10mm/s以上且30mm/s以下。如图7所示，半导体元件20的背面20a与导电性膏40p接触。导电性膏40p具有较高的触变比(例如，4.0以上的触变比)，并且，半导体元件20的移动速度较大。因此，在使半导体元件20朝向引线框11的主面11a移动、并且半导体元件20与导电性膏40p接触的期间，导电性膏40p的粘度相对较低。在半导体元件20的移动速度为10mm/s以上的情况下，能够更可靠地降低半导体元件20的移动过程中的导电性膏40p的粘度。
然后，如图8所示，导电性膏40p的一部分向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被按压扩展。如图8所示，在半导体元件20的外周的外侧，导电性膏40p沿着引线框11的主面11a向远离半导体元件20的方向扩展，并且向与引线框11的主面11a垂直的方向膨胀。
然后，如图9所示，导电性膏40p的一部分向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被进一步按压扩展。这样，在导电性膏40p形成离开半导体元件20的侧面20c的第1突起42、以及位于半导体元件20的侧面20c与第1突起42之间的凹部43。如图9所示，导电性膏40p的一部分也可以爬上半导体元件20的侧面20c。这样，在导电性膏40p形成与半导体元件20的侧面20c接触的第2突起44。凹部43形成于第1突起42与第2突起44之间。
然后，如图5和图10所示，本实施方式的半导体装置1的制造方法包括停止使半导体元件20朝向引线框11的主面11a移动的工序(S3)。具体而言，停止使保持部件50朝向引线框11的主面11a移动。导电性膏40p具有较高的触变比(例如，4.0以上的触变比)。因此，通过停止半导体元件20朝向引线框11的主面11a的移动，导电性膏40p的粘度急剧增加。导电性膏40p的形状的变化停止。
如图5所示，本实施方式的半导体装置1的制造方法包括使导电性膏40p固化的工序(S4)。在导电性膏40p所包含的树脂例如为热固化性树脂的情况下，对导电性膏40p施加热。导电性膏40p被固化而成为导电性粘接剂40。具体而言，导电性膏40p的第1突起42成为导电性粘接剂40的第1突起42。导电性膏40p的凹部43成为导电性粘接剂40的凹部43。导电性膏40p的第2突起44成为导电性粘接剂40的第2突起44。
如图5所示，本实施方式的半导体装置1的制造方法包括设置密封部件36的工序(S5)。密封部件36将引线框11的一部分、导电性粘接剂40以及半导体元件20密封。例如，使用传递模(Transfer Mold)法或压模(Compression Mold)法形成密封部件36。导电性粘接剂40的凹部43被密封部件36填充。
在工序S1～工序S3的期间，也可以将引线框11载置于冷却板(未图示)上。通过将引线框11载置于冷却板上，引线框11上的导电性膏40p的粘度增加。能够使第1突起42的高度h1(参照图4)增加，从而能够使导电性粘接剂40与密封部件36之间的粘接强度增加。
参照图11，对本实施方式的变形例的半导体装置1a进行说明。在半导体装置1a中，在导电性粘接剂40未形成第2突起44。根据导电性膏40p的粘度或半导体元件20的移动速度，可以不在导电性粘接剂40形成第2突起44。
对本实施方式的半导体装置1、1a及其制造方法的效果进行说明。
本实施方式的半导体装置1、1a具备引线框11、导电性粘接剂40、半导体元件20以及密封部件36。引线框11包括主面11a。导电性粘接剂40包含树脂和分散于树脂中的导电颗粒。半导体元件20使用导电性粘接剂40固定于引线框11的主面11a上。密封部件36将引线框11的一部分、导电性粘接剂40以及半导体元件20密封。半导体元件20包括：背面20a，其与引线框11的主面11a对置；与背面20a相反的一侧的正面20b；以及侧面20c，其将背面20a与正面20b连接。导电性粘接剂40包括：第1导电性粘接剂部分40a，其在引线框11的主面11a的平面视图中被半导体元件20覆盖；以及第2导电性粘接剂部分40b，其在引线框11的主面11a的平面视图中从半导体元件20露出。第2导电性粘接剂部分40b包括：第1突起42，其离开半导体元件20的侧面20c；以及凹部43，其位于半导体元件20的侧面20c与第1突起42之间。在引线框11的主面11a的平面视图中，第1突起42在半导体元件20的外周的长度的50％以上的范围内绕半导体元件20延伸。凹部43由密封部件36填充。
由于密封部件36填充于导电性粘接剂40的凹部43中，因此导电性粘接剂40与密封部件36之间的粘接强度增加。因此，在半导体装置1、1a动作时，密封部件36与导电性粘接剂40持续紧密接触，并且，密封部件36与半导体元件20持续紧密接触。在半导体装置1、1a动作时，施加于导电性粘接剂40的热应力减少。能够防止导电性粘接剂40从半导体元件20剥离、以及在导电性粘接剂40中产生裂纹的情况。能够提高半导体装置1、1a的可靠性。
在本实施方式的半导体装置1、1a中，半导体元件20的外周由多个边26a、26b、26c、26d形成。第1突起42与多个边26a、26b、26c、26d中的至少一个边的中央部对置。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1、1a的可靠性。
在本实施方式的半导体装置1、1a中，半导体元件20的外周由多个边26a、26b、26c、26d形成。第1突起42与多个边26a、26b、26c、26d的所有边的中央部对置。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1、1a的可靠性。
在本实施方式的半导体装置1、1a中，第1突起42的第1高度(高度h1)为第1导电性粘接剂部分40a的厚度t1的2倍以上。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1、1a的可靠性。
在本实施方式的半导体装置1、1a中，第1导电性粘接剂部分40a的厚度t1为5μm以上且30μm以下。
第1导电性粘接剂部分40a的厚度t1为5μm以上。因此，即使第1导电性粘接剂部分40a被施加热应力，也能够防止第1导电性粘接剂部分40a从引线框11和半导体元件20剥离、以及在第1导电性粘接剂部分40a产生裂纹的情况。第1导电性粘接剂部分40a的厚度t1为30μm以下。因此，第1导电性粘接剂部分40a的热阻和电阻减少。在半导体装置1、1a动作时从半导体元件20产生的热能够从半导体元件20的背面20a经由第1导电性粘接剂部分40a高效地扩散到引线框11。能够提高半导体装置1、1a的可靠性。此外，能够使更多的电流流过半导体元件20。能够使半导体装置1、1a的电力容量增加。
在本实施方式的半导体装置1中，第2导电性粘接剂部分40b还包括与半导体元件20的侧面20c接触的第2突起44。凹部43形成于第1突起42与第2突起44之间。因此，在半导体装置1动作时从半导体元件20产生的热能够从半导体元件20的侧面20c经由第2导电性粘接剂部分40b高效地扩散到引线框11。能够提高半导体装置1的可靠性。
在本实施方式的半导体装置1中，第1突起42比第2突起44厚。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1的可靠性。
在本实施方式的半导体装置1中，第2突起44在引线框11的主面11a的法线方向上，在半导体元件20的第2高度(高度H)的0.5倍以上且小于1.0倍的长度范围内与半导体元件20的侧面20c接触。
第2突起44在引线框11的主面11a的法线方向上，在半导体元件20的第2高度(高度H)的0.5倍以上的长度范围内与半导体元件20的侧面20c接触。因此，在半导体装置1动作时从半导体元件20产生的热能够从半导体元件20的侧面20c经由第2导电性粘接剂部分40b高效地扩散到引线框11。此外，第2突起44在引线框11的主面11a的法线方向上，在小于半导体元件20的第2高度(高度H)的1.0倍的长度范围内与半导体元件20的侧面20c接触。因此，能够防止导电性粘接剂40附着于半导体元件20的正面20b而对半导体元件20产生绝缘破坏的情况。能够提高半导体装置1的可靠性。
在本实施方式的半导体装置1、1a中，导电性粘接剂与密封部件之间的粘接强度比密封部件与半导体元件之间的粘接强度大。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1的可靠性。
在本实施方式的半导体装置1、1a中，密封部件由与树脂相同种类的树脂形成。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1、1a的可靠性。
在本实施方式的半导体装置1、1a中，导电性粘接剂40中的导电颗粒的含有率为80重量％以上。因此，导电性粘接剂40的热导率增加，并且导电性粘接剂40的电阻减少。在半导体装置1、1a动作时从半导体元件20产生的热能够经由导电性粘接剂40高效地扩散到引线框11。能够提高半导体装置1、1a的可靠性。此外，能够使更多的电流流过半导体元件20。能够使半导体装置1、1a的电力容量增加。
在本实施方式的半导体装置1中，在引线框11的主面11a的平面视图中，半导体元件20的面积为5mm2以下。因此，半导体元件20的侧面20c与半导体元件20的正面20b或背面20a的面积比增加。通过第2导电性粘接剂部分40b与半导体元件20的侧面20c接触，在半导体装置1动作时从半导体元件20产生的热不仅能够从半导体元件20的背面20a，还能够从半导体元件20的侧面20c经由导电性粘接剂40高效地扩散到引线框11。能够提高半导体装置1的可靠性。
在本实施方式的半导体装置1、1a中，第1突起42在多个边26a、26b、26c、26d中的至少一个边的中央部处比在半导体元件20的至少一个角部处形成得更高。半导体元件20的至少一个角部是多个边26a、26b、26c、26d中的至少一个边的端部。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1、1a的可靠性。
本实施方式的半导体装置1、1a的制造方法包括向引线框11的主面11a上供给导电性膏40p的工序(S1)。导电性膏40p包含树脂和分散于树脂中的导电颗粒。本实施方式的半导体装置1、1a的制造方法包括如下工序：使半导体元件20朝向引线框11的主面11a移动(S2)，由此，使导电性膏40p的一部分向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被按压扩展。本实施方式的半导体装置1、1a的制造方法包括如下工序：停止使半导体元件20朝向引线框11的主面11a移动(S3)，由此，使导电性膏40p的粘度增加，使导电性膏40p的形状的变化停止。本实施方式的半导体装置1、1a的制造方法包括如下工序：使导电性膏40p固化(S4)，从而使导电性膏40p成为导电性粘接剂40；以及设置密封部件36，该密封部件36将引线框11的一部分、导电性粘接剂40以及半导体元件20密封(S5)。
半导体元件20包括：背面20a，其与引线框11的主面11a对置；与背面20a相反的一侧的正面20b；以及侧面20c，其将背面20a与正面20b连接。半导体元件20使用导电性粘接剂40固定于引线框11的主面11a上。导电性粘接剂40包括：第1导电性粘接剂部分40a，其在引线框11的主面11a的平面视图中被半导体元件20覆盖；以及第2导电性粘接剂部分40b，其在引线框11的主面11a的平面视图中从半导体元件20露出。第2导电性粘接剂部分40b包括：第1突起42，其离开半导体元件20的侧面20c；以及凹部43，其位于半导体元件20的侧面20c与第1突起42之间。在引线框11的主面11a的平面视图中，第1突起42在半导体元件20的外周的长度的50％以上的范围内绕半导体元件20延伸。凹部43被密封部件36填充。
由于密封部件36填充于导电性粘接剂40的凹部43中，因此导电性粘接剂40与密封部件36之间的粘接强度增加。因此，在半导体装置1、1a动作时，密封部件36与导电性粘接剂40持续紧密接触，并且，密封部件36与半导体元件20持续紧密接触。在半导体装置1、1a动作时，施加于导电性粘接剂40的热应力减少。能够防止导电性粘接剂40从半导体元件20剥离、以及在导电性粘接剂40中产生裂纹的情况。根据本实施方式的半导体装置1、1a的制造方法，能够得到具有高可靠性的半导体装置1、1a。
此外，在本实施方式的半导体装置1、1a的制造方法中，通过工序S2～工序S4，能够在导电性粘接剂40形成凹部43。不需要如导电性粘接剂40的蚀刻那样的、用于在导电性粘接剂40形成凹部43的追加工序。因此，本实施方式的半导体装置1、1a的制造方法具有较高的生产率。
在本实施方式的半导体装置1、1a的制造方法中，半导体元件20的外周由多个边26a、26b、26c、26d形成。第1突起42与多个边26a、26b、26c、26d中的至少一个边的中央部对置。因此，导电性粘接剂40与密封部件36之间的粘接强度增加。根据本实施方式的半导体装置1、1a的制造方法，能够得到具有高可靠性的半导体装置1、1a。此外，本实施方式的半导体装置1、1a的制造方法具有较高的生产率。
在本实施方式的半导体装置1、1a的制造方法中，导电性膏40p具有4.0以上的触变比。触变比通过η0.5/η5.0给出。η5.0表示使用E型粘度计在25℃的温度时以5.0rpm的转速测定的导电性膏40p的第1粘度。η0.5表示使用E型粘度计在25℃的温度时以0.5rpm的转速测定的导电性膏40p的第2粘度。
因此，导电性粘接剂40与密封部件36之间的粘接强度增加。根据本实施方式的半导体装置1、1a的制造方法，能够得到具有高可靠性的半导体装置1、1a。此外，本实施方式的半导体装置1、1a的制造方法具有较高的生产率。
在本实施方式的半导体装置1、1a的制造方法中，导电性膏40p的第2粘度为100Pa·s以上。
因此，第1突起42的第1高度(高度h1)增加。导电性粘接剂40与密封部件36之间的粘接强度增加。此外，能够防止导电性膏40p爬上半导体元件20的侧面20c，附着于半导体元件20的正面20b而对半导体元件20产生绝缘破坏的情况。根据本实施方式的半导体装置1、1a的制造方法，能够得到具有高可靠性的半导体装置1、1a。
实施方式2.
参照图12对实施方式2的半导体装置1b进行说明。本实施方式的半导体装置1b具备与实施方式1的半导体装置1相同的结构，但主要在以下方面有所不同。
在半导体装置1b中，半导体元件20还包括背面突起28。背面突起28从半导体元件20的背面20a突出。特别地，背面突起28从半导体元件20的背面20a的外缘突出。背面突起28也可以遍及半导体元件20的背面20a的整个外缘地延伸。背面突起28例如是半导体元件20的金属化层25的一部分。
背面突起28与引线框11的主面11a接触。背面突起28使半导体元件20的正面20b距引线框11的主面11a的高度增加。背面突起28能够防止导电性粘接剂40附着于半导体元件20的正面20b的情况。背面突起28的高度h2规定半导体元件20的背面20a与引线框11的主面11a之间的间隙。背面突起28的高度h2规定第1导电性粘接剂部分40a的厚度t1。
参照图13至图18，对实施方式2的半导体装置1b的制造方法进行说明。本实施方式的半导体装置1b的制造方法包括与实施方式1的半导体装置1的制造方法相同的工序，但主要在以下方面有所不同。
本实施方式的半导体装置1b的制造方法还包括在半导体元件20形成背面突起28的工序(S1a)。背面突起28从半导体元件20的背面20a突出。特别地，背面突起28从半导体元件20的背面20a的外缘突出。背面突起28例如是在使用切割刀片对形成有多个半导体元件20的半导体基板21进行单片化时形成的。背面突起28例如是在对半导体基板21进行单片化时形成于金属化层25的毛刺。作为一个例子，在金属化层25的厚度t2(参照图12)为5μm以上的情况下，在对半导体基板21进行单片化时形成具有10μm以上且20μm以下的高度h2(参照图12)的背面突起28。
在本实施方式的半导体装置1b的制造方法的工序S3中，如图17和图18所示，背面突起28与引线框11的主面11a抵接，停止使半导体元件20朝向引线框11的主面11a移动。通过背面突起28与引线框11的主面11a抵接，半导体元件20的移动速度突然变为零。导电性膏40p的粘度急剧增加。第1突起42变得更高。此外，背面突起28防止过量的导电性膏40p向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被按压扩展的情况。背面突起28能够防止导电性膏40p爬上半导体元件20的侧面20c而导致导电性膏40p附着于半导体元件20的正面20b的情况。
因为以下原因，在引线框11的主面11a的平面视图中，半导体元件20的面积也可以为5mm2以下。随着引线框11的主面11a的平面视图中的半导体元件20的面积变小，为了使导电性膏40p的粘度降低并将导电性膏40p向引线框11的主面11a上按压扩展而对半导体元件20施加的力变小。在半导体基板21的单片化时形成的背面突起28的宽度与半导体元件20的面积无关而不发生变化。随着引线框11的主面11a的平面视图中的半导体元件20的面积变小，半导体元件20的背面20a中的背面突起28所占的面积比增加。若对半导体元件20施加的力变小，并且半导体元件20的背面20a中的背面突起28所占的面积比增加，则当背面突起28与引线框11的主面11a抵接时，能够防止背面突起28发生变形、或者被破坏的情况。
本实施方式的半导体装置1b及其制造方法除了起到了实施方式1的半导体装置1及其制造方法的效果外，还起到了以下效果。
在本实施方式的半导体装置1b中，半导体元件20还包括背面突起28。背面突起28从半导体元件20的背面20a突出，并且与引线框11的主面11a接触。因此，背面突起28防止导电性粘接剂40附着于半导体元件20的正面20b而对半导体元件20产生绝缘破坏的情况。能够提高半导体装置1b的可靠性。
在本实施方式的半导体装置1b中，在引线框11的主面11a的平面视图中，半导体元件20的面积为5mm2以下。因此，在使背面突起28与引线框11的主面11a接触时，能够防止背面突起28发生变形、或者被破坏的情况。
在本实施方式的半导体装置1b的制造方法中，半导体元件20还包括从背面20a突出的背面突起28。通过背面突起28与引线框11的主面11a抵接而停止使半导体元件20朝向主面11a移动(S3)。
通过背面突起28与引线框11的主面11a抵接，半导体元件20的移动突然变为零。导电性膏40p的粘度急剧增加。第1突起42变得更高。导电性粘接剂40与密封部件36之间的粘接强度增加。能够提高半导体装置1b的可靠性。此外，背面突起28防止过量的导电性膏40p向引线框11的主面11a的平面视图中的半导体元件20的外周的外侧被按压扩展的情况。背面突起28能够防止导电性膏40p爬上半导体元件20的侧面20c而附着于半导体元件20的正面20b的情况。能够提高半导体装置1b的可靠性。
在本实施方式的半导体装置1b的制造方法中，在引线框11的主面11a的平面视图中，半导体元件20的面积为5mm2以下。因此，在背面突起28与引线框11的主面11a抵接时，能够防止背面突起28发生变形、或者被破坏的情况。
实施方式3.
参照图19至图22，对实施方式3的半导体装置1c进行说明。本实施方式的半导体装置1c具备与实施方式1的半导体装置1b相同的结构，但主要在以下方面有所不同。
如图19至图21所示，第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。半导体元件20的至少一个角部是多个边26a、26b、26c、26d中的至少一个边的端部。特别地，第1突起42在半导体元件20的所有角部27a、27b、27c、27d处比在多个边26a、26b、26c、26d的所有边的中央部处形成得更高。
具体而言，第1突起42在半导体元件20的角部27a处比在边26a的中央部处形成得更高。第1突起42在半导体元件20的角部27b处比在边26a的中央部处形成得更高。第1突起42在半导体元件20的角部27b处比在边26b的中央部处形成得更高。第1突起42在半导体元件20的角部27c处比在边26b的中央部处形成得更高。第1突起42在半导体元件20的角部27c处比在边26c的中央部处形成得更高。第1突起42在半导体元件20的角部27d处比在边26c的中央部处形成得更高。第1突起42在半导体元件20的角部27d处比在边26d的中央部处形成得更高。第1突起42在半导体元件20的角部27a处比在边26d的中央部处形成得更高。
如图20至图22所示，在半导体装置1c中，背面突起28在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。背面突起28也可以未设置于半导体元件20的至少一个角部。特别地，背面突起28在半导体元件20的背面20a的除半导体元件20的所有角部外的外缘处比在半导体元件20的所有角部处形成得更高。背面突起28也可以未设置于半导体元件20的所有角部。
具体而言，背面突起28包括第1背面突起部分28a、第2背面突起部分28b、第3背面突起部分28c以及第4背面突起部分28d。第1背面突起部分28a仅设置于边26a的中央部。第1背面突起部分28a未设置于作为边26a的一端的角部27a、以及作为边26a的另一端的角部27b。第2背面突起部分28b仅设置于边26b的中央部。第2背面突起部分28b未设置于作为边26b的一端的角部27b、以及作为边26b的另一端的角部27c。第3背面突起部分28c仅设置于边26c的中央部。第3背面突起部分28c未设置于作为边26c的一端的角部27c、以及作为边26c的另一端的角部27d。第4背面突起部分28d仅设置于边26d的中央部。第4背面突起部分28d未设置于作为边26d的一端的角部27d、以及作为边26a的另一端的角部27a。
多个背面突起部分(第1背面突起部分28a、第2背面突起部分28b、第3背面突起部分28c以及第4背面突起部分28d)中的至少一个也可以与作为设置有多个背面突起部分中的至少一个的边的端部的、半导体元件20的至少一个角部相距设置有多个背面突起部分中的至少一个的边的长度的0.25倍以上且0.45倍以下的量。
多个背面突起部分中的至少一个与半导体元件20的至少一个角部相距设置有多个背面突起部分中的至少一个的边的长度的0.25倍以上的量，因此，在半导体元件20的至少一个角部，能够使向半导体元件20的外周扩展的第2导电性粘接剂部分40b的体积增加。在半导体元件20的至少一个角部，第1突起42可以形成得更高。多个背面突起部分中的至少一个与半导体元件20的至少一个角部相距设置有多个背面突起部分中的至少一个的边的长度的0.45倍以上的量，因此，在使背面突起28与引线框11的主面11a接触时，能够防止背面突起28发生变形、或者被破坏的情况。
特别地，多个背面突起部分(第1背面突起部分28a、第2背面突起部分28b、第3背面突起部分28c以及第4背面突起部分28d)也可以与半导体元件20的所有角部27a、27b、27c、27d相距设置有多个背面突起部分的边26a、26b、26c、26d的长度的0.25倍以上且0.45倍以下的量。
具体而言，第1背面突起部分28a与角部27a相距边26a的长度的0.25倍以上且0.45倍以下的量。第1背面突起部分28a与角部27b相距边26a的长度的0.25倍以上且0.45倍以下的量。第2背面突起部分28b与角部27b相距边26b的长度的0.25倍以上且0.45倍以下的量。第2背面突起部分28b与角部27c相距边26b的长度的0.25倍以上且0.45倍以下的量。第3背面突起部分28c与角部27c相距边26c的长度的0.25倍以上且0.45倍以下的量。第3背面突起部分28c与角部27d相距边26c的长度的0.25倍以上且0.45倍以下的量。第4背面突起部分28d与角部27d相距边26d的长度的0.25倍以上且0.45倍以下的量。第4背面突起部分28d与角部27d相距边26d的长度的0.25倍以上且0.45倍以下的量。
参照图13对实施方式3的半导体装置1c的制造方法进行说明。本实施方式的半导体装置1c的制造方法包括与实施方式2的半导体装置1b的制造方法相同的工序，但主要在以下方面有所不同。
在本实施方式的半导体装置1c的制造方法的工序S1a中，背面突起28在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。背面突起28也可以未设置于半导体元件20的至少一个角部。特别地，背面突起28在半导体元件20的背面20a的除半导体元件20的所有角部27a、27b、27c、27d外的外缘处比在半导体元件20的所有角部27a、27b、27c、27d处形成得更高。背面突起28也可以未设置于半导体元件20的所有角部27a、27b、27c、27d。
例如，通过改变对形成有多个半导体元件20的半导体基板21进行单片化时的切割刀片的进给速度，能够使背面突起28在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。例如，通过在半导体元件20的外周的边的中央部加快切割刀片的进给速度，从而在半导体元件20的外周的边的中央部形成相对较高的背面突起28。通过在半导体元件20的角部附近减慢切割刀片的进给速度，从而在半导体元件20的角部27a、27b、27c、27d形成相对较低的背面突起28、或者不在半导体元件20的角部27a、27b、27c、27d形成背面突起28。
在本实施方式的半导体装置1c的制造方法的工序S2和S3中，背面突起28作为阻止导电性膏40p向半导体元件20的外周的外侧扩展的堤坝发挥功能。因此，与形成半导体元件20的外周的多个边26a、26b、26c、26d各自的中央部相比，在半导体元件20的角部27a、27b、27c、27d，更多的导电性膏40p向半导体元件20的外周的外侧被按压扩展。这样，导电性膏40p的第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。特别地，导电性膏40p的第1突起42在半导体元件20的所有角部27a、27b、27c、27d处比在多个边26a、26b、26c、26d的所有边的中央部处形成得更高。
在本实施方式的半导体装置1c的制造方法的工序S4中得到的导电性粘接剂40的第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。特别地，导电性粘接剂40的第1突起42在半导体元件20的所有角部27a、27b、27c、27d处比在多个边26a、26b、26c、26d的所有边的中央部处形成得更高。
本实施方式的半导体装置1c及其制造方法除了起到了实施方式2的半导体装置1b及其制造方法的效果外，还起到了以下效果。
在本实施方式的半导体装置1c中，背面突起28从半导体元件20的背面20a的外缘突出，并且，在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。半导体元件20的至少一个角部是多个边26a、26b、26c、26d中的至少一个边的端部。
通常，施加于导电性粘接剂40的热应力集中于与半导体元件20的角部27a、27b、27c、27d接触的导电性粘接剂40的部分。在半导体装置1c中，第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。因此，半导体元件20的至少一个角部与导电性粘接剂40之间的粘接强度增加。能够防止导电性粘接剂40从半导体元件20的至少一个角部剥离、以及在导电性粘接剂40中产生裂纹的情况。能够提高半导体装置1c的可靠性。
在本实施方式的半导体装置1c的制造方法中，背面突起28从半导体元件20的背面20a的外缘突出，并且，在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。
通常，施加于导电性粘接剂40的热应力集中于导电性粘接剂40的与半导体元件20的角部27a、27b、27c、27d接触的部分。在本实施方式的半导体装置1c的制造方法中，背面突起28在半导体元件20的背面20a的除半导体元件20的至少一个角部外的外缘处比在半导体元件20的至少一个角部处形成得更高。因此，能够将第1突起42在半导体元件20的至少一个角部处比在多个边26a、26b、26c、26d中的至少一个边的中央部处形成得更高。半导体元件20的至少一个角部与导电性粘接剂40之间的粘接强度增加。能够防止导电性粘接剂40从半导体元件20的至少一个角部剥离，并且，能够防止在导电性粘接剂40中产生裂纹的情况。根据本实施方式的半导体装置1c的制造方法，能够得到具有高可靠性的半导体装置1c。
实施方式4.
本实施方式将上述的实施方式1至实施方式3的半导体装置1、1a、1b、1c应用于电力转换装置。本发明不限于特定的电力转换装置，以下，作为实施方式4，对将本发明的半导体装置1、1a、1b、1c应用于三相逆变器的情况进行说明。
图23所示的电力转换系统由电源100、电力转换装置200、负载300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100没有特别限定，例如可以由直流系统、太阳能电池或蓄电池构成，也可以由与交流系统连接的整流电路或AC/DC转换器构成。电源100也可以由将从直流系统输出的直流电力转换为其它直流电力的DC/DC转换器构成。
电力转换装置200是连接在电源100与负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，并向负载300供给交流电力。如图23所示，电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力而输出；以及控制电路203，其将控制主转换电路201的控制信号输出至主转换电路201。
负载300是由从电力转换装置200供给的交流电力驱动的三相电动机。另外，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或空调设备的电动机。
以下，对电力转换装置200的详细情况进行说明。主转换电路201具备开关元件(未图示)和回流二极管(未图示)。开关元件对从电源100供给的电压进行开关，由此，主转换电路201将从电源100供给的直流电力转换为交流电力后供给至负载300。主转换电路201的具体的电路结构有各种结构，但本实施方式的主转换电路201是2电平的三相全桥电路，可以由6个开关元件和与各个开关元件反并联的6个回流二极管构成。主转换电路201的各开关元件以及各回流二极管中的至少任意一方是与上述的实施方式1至实施方式3中的任意实施方式的半导体装置1、1a、1b、1c相当的半导体装置202所具有的开关元件或回流二极管。6个开关元件每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(U相、V相、W相)。并且，各上下臂的输出端子、即主转换电路201的3个输出端子与负载300连接。
此外，主转换电路201具备驱动各开关元件的驱动电路(未图示)。驱动电路可以内置于半导体装置202，也可以设置于半导体装置202的外部。驱动电路生成驱动主转换电路201的开关元件的驱动信号，并将驱动信号提供给主转换电路201的开关元件的控制电极。具体而言，根据来自控制电路203的控制信号，将使开关元件成为接通状态的驱动信号、以及使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持在接通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(接通信号)，在将开关元件维持在断开状态的情况下，驱动信号为开关元件的阈值电压以下的电压信号(断开信号)。
控制电路203对主转换电路201的开关元件进行控制，以对负载300供给电力。具体而言，根据应向负载300供给的电力而计算出主转换电路201的各开关元件应成为接通状态的时间(接通时间)。例如，能够通过根据应向负载300输出的电压而对开关元件的接通时间进行调制的PWM控制，对主转换电路201进行控制。然后，在各时刻向主转换电路201所具备的驱动电路输出控制指令(控制信号)，使得向应成为接通状态的开关元件输出接通信号，向应成为断开状态的开关元件输出断开信号。驱动电路根据该控制信号而向各开关元件的控制电极输出接通信号或断开信号作为驱动信号。
在本实施方式的电力转换装置中，应用了实施方式1至实施方式3中的任意实施方式的半导体装置1、1a、1b、1c作为构成主转换电路201的半导体装置202。因此，能够提高电力转换装置的可靠性。
在本实施方式中，对将本发明应用于2电平的三相逆变器的例子进行了说明，但本发明不限于此，能够应用于各种电力转换装置。在本实施方式中设为2电平的电力转换装置，但也可以是3电平的电力转换装置或多电平的电力转换装置。在电力转换装置向单相负载供给电力的情况下，也可以将本发明应用于单相逆变器。在电力转换装置向直流负载等供给电力的情况下，本发明能够应用于DC/DC转换器或AC/DC转换器。
应用了本发明的电力转换装置不限于上述的负载为电动机的情况，例如，也可以用作放电加工机、激光加工机或感应加热烹调器、非接触供电系统的电源装置，还能够用作太阳能发电系统、蓄电系统等的功率调节器。
本次公开的实施方式1至实施方式4应该认为在所有方面都只是示例，而并不用来进行限定。只要不矛盾，也可以将本次公开的实施方式1至实施方式4中的至少2个组合。本发明的范围并不是由上述的说明示出，而是由权利要求书的范围示出，意在包含与权利要求书的范围均等的意义和范围内的所有变更。
标号说明
1、1a、1b、1c：半导体装置；11、12、13：引线框；11a：主面、20：半导体元件；20a：背面；20b：正面；20c：侧面；21：半导体基板；22：第1电极；23：第2电极；24：保护环；25：金属化层；26a、26b、26c、26d：边；27a、27b、27c、27d：角部；28：背面突起；28a：第1背面突起部分；28b：第2背面突起部分；28c：第3背面突起部分；28d：第4背面突起部分；30：IC芯片；31：导电丝；33：电子部件；36：密封部件；40：导电性粘接剂；40a：第1导电性粘接剂部分；40b：第2导电性粘接剂部分；40p：导电性膏；42：第1突起；43：凹部；44：第2突起；48、49：导电接合部件；50：保持部件；100：电源；200：电力转换装置；201：主转换电路；202：半导体装置；203：控制电路；300：负载。

Claims (22)

1.一种半导体装置，其中，所述半导体装置具备：
引线框，其包括主面；
导电性粘接剂，其包含树脂和分散于所述树脂中的导电颗粒；
半导体元件，其使用所述导电性粘接剂固定于所述主面上；以及
密封部件，其将所述引线框的一部分、所述导电性粘接剂以及所述半导体元件密封，
所述半导体元件包括与所述主面对置的背面、与所述背面相反的一侧的正面、以及将所述背面与所述正面连接的侧面，
所述导电性粘接剂包括第1导电性粘接剂部分和第2导电性粘接剂部分，所述第1导电性粘接剂部分在所述主面的平面视图中被所述半导体元件覆盖，所述第2导电性粘接剂部分在所述主面的所述平面视图中从所述半导体元件露出，
所述第2导电性粘接剂部分包括第1突起和凹部，所述第1突起离开所述半导体元件的所述侧面，所述凹部位于所述半导体元件的所述侧面与所述第1突起之间，
在所述主面的所述平面视图中，所述第1突起在所述半导体元件的外周的长度的50％以上的范围内绕所述半导体元件延伸，
所述凹部被所述密封部件填充。
2.根据权利要求1所述的半导体装置，其中，
所述半导体元件的所述外周由多个边形成，
所述第1突起与所述多个边中的至少一个边的中央部对置。
3.根据权利要求1所述的半导体装置，其中，
所述半导体元件的所述外周由多个边形成，
所述第1突起与所述多个边的所有边的中央部对置。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述第1突起的第1高度为所述第1导电性粘接剂部分的厚度的2倍以上。
5.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述第1导电性粘接剂部分的厚度为5μm以上且30μm以下。
6.根据权利要求1至5中的任一项所述的半导体装置，其中，
所述第2导电性粘接剂部分还包括与所述半导体元件的所述侧面接触的第2突起，
所述凹部形成在所述第1突起与所述第2突起之间。
7.根据权利要求6所述的半导体装置，其中，
所述第1突起比所述第2突起厚。
8.根据权利要求6或7所述的半导体装置，其中，
所述第2突起在所述主面的法线方向上，在所述半导体元件的第2高度的0.5倍以上且小于1.0倍的长度范围内与所述半导体元件的所述侧面接触。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
所述导电性粘接剂与所述密封部件之间的粘接强度比所述密封部件与所述半导体元件之间的粘接强度大。
10.根据权利要求1至9中的任一项所述的半导体装置，其中，
所述密封部件由与所述树脂相同种类的树脂形成。
11.根据权利要求1至10中的任一项所述的半导体装置，其中，
所述导电性粘接剂中的所述导电颗粒的含有率为80重量％以上。
12.根据权利要求1至11中的任一项所述的半导体装置，其中，
所述半导体元件还包括背面突起，
所述背面突起从所述背面突出，并且与所述主面接触。
13.根据权利要求2所述的半导体装置，其中，
所述半导体元件还包括背面突起，
所述背面突起从所述背面的外缘突出，并且与所述主面接触，
所述背面突起在所述背面的除所述半导体元件的至少一个角部外的所述外缘处比在所述半导体元件的所述至少一个角部处形成得更高，
所述第1突起在所述半导体元件的所述至少一个角部处比在所述多个边中的所述至少一个边的中央部处形成得更高，
所述半导体元件的所述至少一个角部是所述多个边中的至少一个边的端部。
14.根据权利要求6至8中的任一项所述的半导体装置，其中，
在所述主面的所述平面视图中，所述半导体元件的面积为5mm2以下。
15.根据权利要求2所述的半导体装置，其中，
所述第1突起在所述多个边中的所述至少一个边的中央部处比在所述半导体元件的至少一个角部处形成得更高，
所述半导体元件的所述至少一个角部是所述多个边中的至少一个边的端部。
16.一种半导体装置的制造方法，其中，所述半导体装置的制造方法包括如下工序：
向引线框的主面上供给导电性膏，所述导电性膏包含树脂和分散于所述树脂中的导电颗粒；
使半导体元件朝向所述主面移动，由此将所述导电性膏的一部分向所述主面的平面视图中的所述半导体元件的外周的外侧按压扩展；
停止使所述半导体元件朝向所述主面移动，由此使所述导电性膏的粘度增加，使所述导电性膏的形状的变化停止；
使所述导电性膏固化而使所述导电性膏成为导电性粘接剂；以及
设置密封部件，该密封部件将所述引线框的一部分、所述导电性粘接剂以及所述半导体元件密封，
所述半导体元件包括与所述主面对置的背面、与所述背面相反的一侧的正面、以及将所述背面与所述正面连接的侧面，
所述半导体元件使用所述导电性粘接剂固定于所述主面上，
所述导电性粘接剂包括第1导电性粘接剂部分和第2导电性粘接剂部分，所述第1导电性粘接剂部分在所述主面的所述平面视图中被所述半导体元件覆盖，所述第2导电性粘接剂部分在所述主面的所述平面视图中从所述半导体元件露出，
所述第2导电性粘接剂部分包括第1突起和凹部，所述第1突起离开所述半导体元件的所述侧面，所述凹部位于所述半导体元件的所述侧面与所述第1突起之间，
在所述主面的所述平面视图中，所述第1突起在所述半导体元件的所述外周的长度的50％以上的范围内绕所述半导体元件延伸，
所述凹部被所述密封部件填充。
17.根据权利要求16所述的半导体装置的制造方法，其中，
所述半导体元件的所述外周由多个边形成，
所述第1突起与所述多个边中的至少一个边的中央部对置。
18.根据权利要求16或17所述的半导体装置的制造方法，其中，
所述导电性膏具有4.0以上的触变比，
所述触变比通过η0.5/η5.0给出，
所述η5.0表示使用E型粘度计在25℃的温度时以5.0rpm的转速测定的所述导电性膏的第1粘度，
所述η0.5表示使用所述E型粘度计在25℃的温度时以0.5rpm的转速测定的所述导电性膏的第2粘度。
19.根据权利要求18所述的半导体装置的制造方法，其中，
所述导电性膏的所述第2粘度为100Pa·s以上。
20.根据权利要求16至19中的任一项所述的半导体装置的制造方法，其中，
所述半导体元件还包括从所述背面突出的背面突起，
通过所述背面突起与所述引线框的所述主面抵接而停止使所述半导体元件朝向所述主面移动。
21.根据权利要求20所述的半导体装置的制造方法，其中，
所述背面突起从所述背面的外缘突出，并且，在所述背面的除所述半导体元件的至少一个角部外的所述外缘处比在所述半导体元件的所述至少一个角部处形成得更高。
22.一种电力转换装置，其中，所述电力转换装置具备：
主转换电路，其具有权利要求1至15中的任一项所述的所述半导体装置，对所输入的电力进行转换并输出；以及
控制电路，其将控制所述主转换电路的控制信号输出至所述主转换电路。
CN202180033497.5A 2020-05-18 2021-05-10 半导体装置及其制造方法以及电力转换装置 Pending CN115516611A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020086876 2020-05-18
JP2020-086876 2020-05-18
PCT/JP2021/017674 WO2021235256A1 (ja) 2020-05-18 2021-05-10 半導体装置及びその製造方法並びに電力変換装置

Publications (1)

Publication Number Publication Date
CN115516611A true CN115516611A (zh) 2022-12-23

Family

ID=78707782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180033497.5A Pending CN115516611A (zh) 2020-05-18 2021-05-10 半导体装置及其制造方法以及电力转换装置

Country Status (3)

Country Link
JP (1) JP7407924B2 (zh)
CN (1) CN115516611A (zh)
WO (1) WO2021235256A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196042A (ja) * 1982-05-11 1983-11-15 Toshiba Corp 半導体装置用リ−ドフレ−ム
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6129107B2 (ja) * 2014-03-27 2017-05-17 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
JP7175095B2 (ja) * 2018-03-28 2022-11-18 三菱電機株式会社 半導体装置
JP2020004784A (ja) * 2018-06-26 2020-01-09 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
WO2021235256A1 (ja) 2021-11-25
JPWO2021235256A1 (zh) 2021-11-25
JP7407924B2 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
JP6806170B2 (ja) 半導体装置及び電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
CN112701093A (zh) 半导体模块及电力转换装置
CN113811990A (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP7087996B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
CN111052325A (zh) 半导体模块以及电力转换装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN115516611A (zh) 半导体装置及其制造方法以及电力转换装置
CN112204729A (zh) 半导体装置以及电力变换装置
CN111801794A (zh) 半导体功率模块以及电力变换装置
US11217514B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
US20220336402A1 (en) Semiconductor device, power conversion device, and method for manufacturing semiconductor device
US20240030087A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion device
JP6680414B1 (ja) 半導体装置及び電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6777109B2 (ja) 半導体装置、その製造方法及び電力変換装置
US20220415748A1 (en) Semiconductor device and power converter
JP2021129051A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
CN112074954A (zh) 功率半导体模块及其制造方法以及电力变换装置
JP2023077674A (ja) 半導体装置の製造方法、半導体装置、および、電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination