JP7175095B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7175095B2 JP7175095B2 JP2018062190A JP2018062190A JP7175095B2 JP 7175095 B2 JP7175095 B2 JP 7175095B2 JP 2018062190 A JP2018062190 A JP 2018062190A JP 2018062190 A JP2018062190 A JP 2018062190A JP 7175095 B2 JP7175095 B2 JP 7175095B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- coating material
- conductive adhesive
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Die Bonding (AREA)
Description
実施の形態1.
まず本実施の形態の半導体装置の構成について図1~図3を用いて説明する。なお、説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1は実施の形態1に係る半導体装置の構成を示す概略平面図である。図2は実施の形態1に係る半導体装置の構成を示す、図1のA-A線に沿う部分の概略断面図である。図3は実施の形態1に係る半導体装置の特徴部分である、図2中の特に点線で囲まれた領域Bの構成を示す概略拡大断面図である。
セラミック基板10の導体層12と半導体素子21とを接合するはんだなどの導電性接着剤30の塗布量を多くすれば、両者の接合強度は十分高くなる。しかし特に半導体素子21が薄い場合、特に加熱による接合時に、たとえばペースト状の導電性接着剤30が、半導体素子21の主表面21Aの上に這い上がる可能性がある。このように這い上がった導電性接着剤30は、形成された素子との短絡などの不具合を生じる可能性がある。導電性接着剤30の塗布量を少なくすれば、上記の不具合を回避できるが、導体層12と半導体素子21との接合強度が弱くなる。このように導電性接着剤30の十分な接合強度と這い上がり防止効果とは互いにトレードオフの関係にある。
図10は実施の形態1の第1変形例に係る半導体装置の特徴部分である、図2中の特に点線で囲まれた領域Bの構成を示す概略拡大断面図である。図10を参照して、当該第1変形例における図2中の領域Bの構成は基本的に図3に示す領域Bの構成と同様であるため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図10においては、被覆材料24が、平面視における半導体素子21の角部において、半導体素子21の角部以外の領域よりも厚く形成されている。なおここで角部とは、半導体素子21のたとえば矩形の平面形状の4つの角に隣接する領域、ならびに当該4つの角のそれぞれの真下の、2つの半導体素子21の側面が互いにぶつかり合う境界線およびそれに隣接する領域を意味する。
図12は実施の形態2に係る半導体装置の構成を示す概略断面図であり、実施の形態1における図2に対応するものである。図12を参照して、本実施の形態の半導体装置2は高周波半導体装置である。半導体装置2は、金属ベース基板90と、半導体素子部20と、導電性接着剤30とを主に有している。なお以下の本実施の形態の説明にて実施の形態1と同一の符号が付されつつ新たな説明が省略されている箇所については、基本的に実施の形態1と同様である。
まず本実施の形態の半導体装置の構成について図13~図14を用いて説明する。図13は実施の形態3に係る半導体装置の構成を示す、図1のA-A線に沿う部分の概略断面図である。図14は実施の形態3に係る半導体装置の特徴部分である、図13中の特に点線で囲まれた領域XIVの構成を示す概略拡大断面図である。
本実施の形態の半導体装置3には上記のような形状を有する被覆材料26が形成されている。すなわち導電性接着剤30のダイボンディングされた領域と、実施の形態1に比べて広い面積で接触するように、被覆材料26が形成されている。このため熱衝撃試験などの信頼性試験時に一般的に最も応力歪みが加わりやすくなる導電性接着剤30の平面視における角の部分に接触するように、厚みの大きい被覆材料26が形成される。
本実施の形態で形成される半導体装置の構成は、実施の形態1の半導体装置1の構成と同様であるため、その説明を繰り返さない。ただし本実施の形態においては、半導体素子21の側面への被覆材料24の形成工程において実施の形態1と異なる。以下、図16および図17を用いて、本実施の形態の半導体素子21の側面への被覆材料24の形成工程のうち、実施の形態1と異なるところについて説明する。
本実施の形態によれば、半導体素子21の側面上への被覆材料24のコーティング厚みを、エキスパンド工程前における分離された隣り合う1対の半導体素子21の間隔以下、すなわちダイシングソー82の厚み以下とすることができる。これはコーティング時点においてエキスパンドがされておらず、隣り合う1対の半導体素子21の間隔がダイシングソー82の厚みとほぼ等しいためである。つまり本実施の形態では、実施の形態1などに比べて被覆材料24を薄く形成することができる。このため半導体素子21の側面上の被覆材料24が過剰に厚くなることにより半導体素子部20の平面積が過剰に大きくなり半導体装置1の小型化に背反することを抑制できる。
Claims (6)
- 回路パターンを有する絶縁基板と、
前記絶縁基板の前記回路パターン上に導電性接着剤により接合された半導体素子とを備え、
前記半導体素子の側面の少なくとも一部は、エポキシ樹脂よりも前記導電性接着剤に対する接着力が低い被覆材料により覆われており、
前記被覆材料が、平面視における前記半導体素子の角部において、前記半導体素子の角部以外の領域よりも20%以上70%以下だけ厚く形成されており、
前記被覆材料は、前記半導体素子に接合されたワイヤの接合位置と前記半導体素子の側面との距離が近い側において、前記ワイヤの接合位置と前記半導体素子の側面との距離が遠い側よりも厚く形成されている、半導体装置。 - 前記被覆材料はポリイミド樹脂である、請求項1に記載の半導体装置。
- 前記被覆材料は、前記半導体素子の平面視における外周に沿って延びるように、前記半導体素子の側面を覆っている、請求項1または2に記載の半導体装置。
- 前記被覆材料は前記半導体素子の側面上にて前記絶縁基板側に向かうにつれて、前記半導体素子の主表面に沿う厚みが大きくなっている、請求項1~3のいずれか1項に記載の半導体装置。
- 前記被覆材料は少なくとも、前記半導体素子の側面のうち、厚み方向に関して前記絶縁基板と反対側の主表面から前記半導体素子の厚みの半分以上の領域を覆うように形成されている、請求項1~3のいずれか1項に記載の半導体装置。
- 請求項1~5のいずれか1項に記載の半導体装置の製造方法であって、
前記絶縁基板の前記回路パターン上に前記導電性接着剤となるべきペーストを挟んで前記半導体素子を配置する工程と、
前記ペーストを加熱により焼結する工程とを備え、
前記ペーストは、溶剤および金属粒子、溶剤および酸化物粒子からなる群から選択されるいずれかである、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018062190A JP7175095B2 (ja) | 2018-03-28 | 2018-03-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018062190A JP7175095B2 (ja) | 2018-03-28 | 2018-03-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019175989A JP2019175989A (ja) | 2019-10-10 |
JP7175095B2 true JP7175095B2 (ja) | 2022-11-18 |
Family
ID=68167374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018062190A Active JP7175095B2 (ja) | 2018-03-28 | 2018-03-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7175095B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114846598A (zh) * | 2019-12-26 | 2022-08-02 | 三菱电机株式会社 | 功率模块和电力变换装置 |
JP7407924B2 (ja) * | 2020-05-18 | 2024-01-04 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041870A (ja) | 2011-08-11 | 2013-02-28 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2014175492A (ja) | 2013-03-08 | 2014-09-22 | Mitsubishi Materials Corp | 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法 |
JP2015220264A (ja) | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016192513A (ja) | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 半導体装置、半導体素子アレイ装置、及び画像形成装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06169015A (ja) * | 1992-11-27 | 1994-06-14 | Mitsubishi Electric Corp | 半導体装置 |
-
2018
- 2018-03-28 JP JP2018062190A patent/JP7175095B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013041870A (ja) | 2011-08-11 | 2013-02-28 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2014175492A (ja) | 2013-03-08 | 2014-09-22 | Mitsubishi Materials Corp | 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法 |
JP2015220264A (ja) | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016192513A (ja) | 2015-03-31 | 2016-11-10 | 株式会社沖データ | 半導体装置、半導体素子アレイ装置、及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019175989A (ja) | 2019-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535469B2 (ja) | 半導体装置の製造方法 | |
US10559538B2 (en) | Power module | |
CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
JP6719643B2 (ja) | 半導体装置及びその製造方法 | |
WO2018194153A1 (ja) | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 | |
US11251112B2 (en) | Dual side cooling power module and manufacturing method of the same | |
JP7175095B2 (ja) | 半導体装置 | |
JPWO2020105476A1 (ja) | 半導体装置 | |
JP2017092389A (ja) | 半導体装置 | |
CN111937127B (zh) | 功率半导体芯片上的材料减少的金属板 | |
JP5954374B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP2015115383A (ja) | 半導体装置およびその製造方法 | |
JP2016086003A (ja) | パワー半導体装置の製造方法 | |
JP2014116333A (ja) | 半導体装置 | |
JP2012209469A (ja) | 電力用半導体装置 | |
JP6157320B2 (ja) | 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法 | |
JP5884625B2 (ja) | 半導体デバイス | |
WO2020050077A1 (ja) | 接合構造、半導体装置および接合構造の形成方法 | |
US20230028808A1 (en) | Semiconductor device | |
JP6167825B2 (ja) | 半導体装置 | |
WO2023286432A1 (ja) | 半導体装置 | |
CN110277321B (zh) | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 | |
US20230223317A1 (en) | Resin-sealed semiconductor device | |
JP2015167171A (ja) | 半導体装置 | |
CN117855184A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7175095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |