JP2017092389A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017092389A
JP2017092389A JP2015224154A JP2015224154A JP2017092389A JP 2017092389 A JP2017092389 A JP 2017092389A JP 2015224154 A JP2015224154 A JP 2015224154A JP 2015224154 A JP2015224154 A JP 2015224154A JP 2017092389 A JP2017092389 A JP 2017092389A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
semiconductor device
silver paste
paste material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015224154A
Other languages
English (en)
Inventor
中西　宏之
Hiroyuki Nakanishi
宏之 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015224154A priority Critical patent/JP2017092389A/ja
Publication of JP2017092389A publication Critical patent/JP2017092389A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】熱放散性と温度変化に対する耐久性とに優れた半導体装置を実現できる。【解決手段】半導体素子（１４）と、ダイパッド部（２２）と、半導体素子（１４）をダイパッド部（２２）に接合する焼結銀ペースト材（１２）と、半導体素子（１４）をダイパッド部（２２）に接合する樹脂（１８）と、を備える。樹脂（１８）は、半導体素子（１４）の輪郭に沿った輪郭領域の少なくとも一部に形成されている。【選択図】図１

Description

本発明は、熱伝導に優れた焼結銀で半導体素子が内部に搭載された半導体装置に関する。
近年、バンドギャップが大きく、ヘテロ接合による高い電子濃度を実現し得るＧａＮ（窒素ガリウム）系パワー素子を備えた半導体装置が注目されている。
このようなＧａＮ系パワー素子を備えた半導体装置の構造については、特許文献１に記載されており、具体的には、ＧａＮ系の高電子移動度トランジスタ（ＧａＮ−ＨＥＭＴ：ＧａＮ−Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）と、金属酸化膜半導体型電界効果トランジスタ（ＭＯＳ−ＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とが、何れもハンダペーストによって同一ダイステージ（以下、ダイパッド部と称する）上に接合され、互いにカスコード接続された半導体装置について記載されている。
特開２０１３−１５３０２７号公報（２０１３年８月８日公開）
しかしながら、上記特許文献１に開示された構成においては、ハンダ同士のドッキングの問題やハンダの再溶融の問題がある。
そこで、近年ハンダと同等もしくはそれ以上に熱伝導性に優れた焼結銀ペースト材が実用的に成りつつある。例えば高融点ハンダの一種であるＰｂ（鉛）−Ａｇ（銀）−Ｃｕ（銅）系の高融点ハンダは熱伝導率が約４０Ｗ／ｍ・Ｋであることに対し、ナノ銀を含有した焼結銀ペースト材の一種は、焼結後の熱伝導率は５０〜１５０Ｗ／ｍ・Ｋである。したがって、パワー用素子の半導体装置としては、焼結銀ペースト材が優れた構成材料であると言える。また焼結銀ペースト材は、従来のエポキシ樹脂を多く含有し広くダイアタッチ材として使用されている銀ペーストと同様に、シリンジに詰めた状態で供給される。このように供給されるため、焼結銀ペースト材は、常温状態にてディスペンサ装置でノズルからダイパッド部に塗布される。そして、半導体素子をその上から載せられることにより、焼結銀ペースト材は拡げられる。更に高温オーブン内で焼結銀ペースト材が焼結させられることで、いわゆるダイボンドが完成する。また、焼結銀ペースト材はハンダとは異なり、ダイパッド部のメッキ領域を濡れ拡がらないので、ダイパッド部にメッキ領域部と非メッキ領域との境界を設けるなどの拡がり防止の工夫は必要ない。このため特許文献１に記載の構成のように、異なる半導体素子であるＭＯＳ−ＦＥＴとＧａＮ−ＨＥＭＴとの間が０．６ｍｍ程度の狭さであっても、各半導体素子（５０，６０）の輪郭の近傍で焼結銀ペースト材を止めることが可能であり、更に仮に異なる半導体素子（ＧａＮ−ＨＥＭＴ５０とＭＯＳ−ＦＥＴ６０）の下から焼結銀ペースト材が流れ出して混ざり合っても、オーブンで焼結する過程でほとんど流動せず、またハンダのように再溶融の懸念はないので空気を巻き込み、ボイド（空間、空胞）を形成することも少ない。
以上、焼結銀ペースト材がハンダに比べ優れる点を挙げたが、焼結銀ペースト材がハンダと比べて劣る実験結果がある。図１２を用いて説明する。
ある程度大きな半導体素子を焼結銀ペースト材でダイボンドすると、焼結銀ペースト材の周辺領域からクラック（亀裂）が入ることが確認された。図１２は、クラックの入り方を説明するための図である。
具体的には、サイズ４．７×５．８ｍｍの半導体素子（ＧａＮ−ＨＥＭＴ５０）を、ＴＯ−２４７の半導体装置（一般にＴＯ−２４７（ＴＯ−３Ｐ）と呼ばれる規格化された半導体装置）に収めた状態で、半導体素子を長辺方向に沿って横切るように断面を観察すると（図１２の（ｂ）参照）、半導体素子の角部から（図１２の（ｃ）参照）、焼結銀ペースト材１２（この時点ではペースト状態ではなく焼結状態であり、以下完成品ではペースト状態でないが便宜上材料を表すために、焼結状態であっても、焼結銀ペースト材と記載する）と半導体素子（５０）の下面の薄膜銀５２との接合界面からクラック７０（クラック領域７２はクラック７０が存在する領域を示す）が入り始めていた。
更に、温度変化が繰り返されることにより（例えば、温度サイクル試験/−５５℃から１５０℃、１５０℃から−５５℃の１０００サイクル繰返し温度変化の加速試験）、本クラック７０は半導体素子（５０）の中心に向かって進行することが確認された。焼結銀ペースト材１２は、その成分である銀のナノ粒子が２００℃程度の温度で十分溶融し焼結することで、半導体素子の下面の最表面に形成された薄膜銀５２（金などのその他の貴金属でもよい）およびダイパッド部２２の最表面に形成された銀メッキ領域２４の銀メッキと同化する。クラック７０は概ね半導体素子（５０）と焼結銀ペースト材１２との接合界面付近から発生する。クラック７０が半導体素子（５０）の外側から中央に向けて進行すると同時に、焼結銀ペースト材１２内部にもクラック７０が発生し進行している部分がある。本クラック７０は広がれば広がるほど、半導体素子（５０）で発生した熱をダイパッド部２２へ伝導させる面積が縮小し、半導体素子（５０）の温度がよりいっそう上昇し、半導体素子（５０）が特性異常を来すだけではなく、半導体素子（５０）自体が破壊しやすくなる。いずれにせよ、上述のようにクラック７０が発生し進行する現象は、半導体素子（５０）の熱膨張係数が約３×１０−６／℃であるのに対し、リードフレーム（ダイパッド部２２）を構成する銅合金の熱膨張係数が１７×１０−６／℃であるという熱膨張係数の差から生じる温度変化による剪断応力が、半導体素子（５０）とリードフレーム（ダイパッド部２２）に挟まれた焼結銀ペースト材１２において、半導体素子（５０）の周辺領域に累積して生じたものである。
本発明の目的は、熱放散性および温度変化に対する耐久性に優れた半導体装置を提供することにある。
上記の課題を解決するために、本発明の一態様に係る半導体装置は、半導体素子と、支持体と、前記半導体素子を前記支持体に接合する焼結銀と、前記半導体素子を前記支持体に接合する樹脂と、を備え、前記樹脂は、前記半導体素子の輪郭に沿った輪郭領域の少なくとも一部に形成されていることを特徴とする。
本発明の一態様によれば、熱放散性と温度変化に対する耐久性とに優れた半導体装置を実現できる。
本発明の実施形態１に係る半導体装置の内部構成を示す概略図である。図１の（ａ）は、半導体装置に設けられた半導体素子に対する焼結銀ペースト材および樹脂の配置を示す平面図であり、図１の（ｂ）は半導体素子およびその周辺の断面図であり、図１の（ｃ）は図１の（ｂ）の破線の長方形部で示された部分の拡大図である。 本発明の実施形態１に係る周辺領域と輪郭領域とを説明するための平面図である。 図１に示されている焼結銀ペースト材が塗布される領域を概略的に説明するための平面図である。図３の（ａ）は、半導体素子を被せる前の平面図であり、図３の（ｂ）は、半導体素子を被せた後の平面図である。 本発明の実施形態２に係る、半導体装置の内部構成を示す概略図である。図４の（ａ）は、半導体装置に設けられた半導体素子に対する焼結銀ペースト材の配置を示す平面図であり、図４の（ｂ）は半導体素子およびその周辺の断面図であり、図４の（ｃ）は図４の（ｂ）の破線の長方形部で示された部分の拡大図である。 本発明の実施形態３に係る焼結銀ペースト材が塗布される領域を概略的に説明するための平面図である。図５の（ａ）は、半導体素子を被せる前の平面図であり、図５の（ｂ）は、半導体素子を被せた後の平面図である。 本発明の実施形態４に係る焼結銀ペースト材が塗布される領域を概略的に説明するための平面図である。図６の（ａ）は、半導体素子を被せる前の平面図であり、図６の（ｂ）は、半導体素子を被せた後の平面図である。 本発明の実施形態５に係る、半導体装置の部分的な概略構成を示す図である。図７の（ａ）は、半導体装置に設けられた半導体素子に対する焼結銀ペースト材および樹脂の配置を示す平面図であり、図７の（ｂ）は半導体素子およびその周辺の断面図である。 本発明の実施形態６に係る、半導体装置の部分的な概略構成を示す図である。図８の（ａ）は、半導体装置に設けられた半導体素子に対する焼結銀ペースト材および樹脂の配置を示す平面図であり、図８の（ｂ）は半導体素子およびその周辺の断面図である。 外観を示す、従来の半導体装置の概略図である。図９の（ａ）が上面図であり、図９の（ｂ）が側面図であり、図９の（ｃ）が下面図である。 封止部を透視した、図９に示した従来の半導体装置の領域の概略図である。図１０の（ａ）が上面図であり、図１０の（ｂ）が側面図である。 ハンダの代わりに焼結用銀ペースト材を用いた、図９に示した従来の半導体装置の領域の概略図である。図１１の（ａ）が上面図であり、図１１の（ｂ）が側面図である。 クラックの入り方を説明するための図である。
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
本発明の実施の形態の前提として、従来の半導体装置１００について図９〜図１１に基づいて説明すれば以下のとおりである。
図９は、外観を示す、従来の半導体装置１００の概略図である。図９の（ａ）が上面図であり、図９の（ｂ）が側面図であり、図９の（ｃ）が下面図である。半導体装置１００は、一般にＴＯ−２４７（ＴＯ−３Ｐ）と呼ばれる規格化された半導体装置であり、パワー系素子にもよく用いられている。
半導体装置１００の外形は、半導体素子を保護する封止部２０と、半導体素子上の端子と接続されたアウターリード部２６と、放熱用にねじ止めを行うための丸孔２８によって形作られている。アウターリード部２６は図９の（ａ）の左側から、ゲート用リード端子２６Ｇとソース用リード端子２６Ｓとドレイン用リード端子２６Ｄとの３本の端子から成り、外部に接続される。また、ダイパッド部２２もアウターリード部２６も、同一部材、具体的にはリードフレーム３０の一部である。ダイパッド部２２は、内部に半導体素子は搭載される部位であり、その一部は外部に露出している。
図１０は、封止部２０を透視した、図９に示した従来の半導体装置１００の領域１１０の概略図である。図１０の（ａ）が上面図であり、図１０の（ｂ）が側面図である。図１０に示すように、半導体装置１００においては、ダイボンダを用いて、ＭＯＳ−ＦＥＴ６０がハンダ４０によりリードフレーム３０のダイパッド部２２（支持体）上の銀メッキ領域２４にダイボンド（接合，固定）されており、その隣に、ＧａＮ−ＨＥＭＴ５０がハンダ４０により銀メッキ領域２４にダイボンドされている。
ハンダ４０は、Ｐｂ（鉛）−Ａｇ（銀）−Ｃｕ（銅）系の高融点ハンダである。また、ＭＯＳ−ＦＥＴ６０とＧａＮ−ＨＥＭＴ５０とが比較的近い距離に接合されている（図１０では０．６ｍｍの距離を想定）。
図１０に図示されたリードフレーム３０のインナーリード部３６とＭＯＳ−ＦＥＴ６０とＧａＮ−ＨＥＭＴ５０とは、アルミ線３２および金線３４により、ワイヤーボンダを用いて、ワイヤボンド（接続）されている。アルミ線３２は、大きな電流の流れる部分を接続しており、３００μｍ径であり、ドレイン用リード端子２６Ｄと一体であるインナーリード部３６をＧａＮ−ＨＥＭＴ５０のドレインパッド（Ｄ）に接続し、ＧａＮ−ＨＥＭＴ５０のソースパッド（Ｓ）をＭＯＳ−ＦＥＴ６０のドレインパッド（Ｄ）に接続している。金線３４は信号伝達のみで小さな電流しか流れない部分を接続しており、３０μｍ径であり、ＧａＮ−ＨＥＭＴ５０のゲートパッド（Ｇ）をＭＯＳ−ＦＥＴ６０のソースパッド（Ｓ）に接続し、ＭＯＳ−ＦＥＴ６０のゲートパッド（Ｇ）をゲート用リード端子２６Ｇと一体であるインナーリード部３６接続している。
ソース用リード端子２６Ｓはダイパッド部２２と一体である。また、ＭＯＳ−ＦＥＴ６０のソースパッド（Ｓ）とＭＯＳ−ＦＥＴ６０の下面とは、ＭＯＳ−ＦＥＴ６０の内部で同電位となるように、接続されている。このため、ダイパッド部２２およびハンダ４０を通じて、ソース用リード端子Ｓは、ＭＯＳ−ＦＥＴ６０のソースパッド（Ｓ）に接続しており、電位が等しい。
上述のような従来の半導体装置１００には、ハンダ同士のドッキングの問題やハンダの再溶融の問題がある。
例えば、狭いダイパッド部２２に、ＭＯＳ−ＦＥＴ６０およびＧａＮ−ＨＥＭＴ５０が、ハンダ４０により同時に接合される場合、ＭＯＳ−ＦＥＴ６０とＧａＮ−ＨＥＭＴ５０とは比較的近い距離に接合されるので、ハンダ４０同士がドッキングすることがある。このドッキングにより、ＭＯＳ−ＦＥＴ６０とＧａＮ−ＨＥＭＴ５０との移動、すなわち位置ずれが発生しやすい。そして、位置ずれは、アルミ線３２や金線３４などによる電気的な接続の信頼性を損なう。
また、位置ずれは、装置の位置認識機構によるアルミ線３２や金線３４などの電気的な接続を困難にするばかりでなく、接続後の状態により信頼性を損なうことがある。
あるいは、例えば、ＭＯＳ−ＦＥＴ６０およびＧａＮ−ＨＥＭＴ５０が、ハンダ４０により別々に接合される場合、先に接合したハンダ４０が、後に接合するハンダ４０を接合するときの熱で、再溶融することがある。再溶融した先に接合したハンダ４０は、ダイパッド部２２上に広がっているハンダ４０を吸い上げると同時に、空気を巻き込み、ボイド（空間、空胞）を形成しやすい。この空胞は、ハンダ４０の接合の信頼性を低下させるだけではなく、熱経路を遮断するように働くので、熱抵抗の上昇、許容損失の低下となり、素子性能を下げることに繋がってしまう。
このようなハンダ４０に対して、焼結用銀ペースト材（焼結銀）１２を用いた場合について図１１に基づいて説明すれば以下のとおりである。
図１１は、ハンダ４０の代わりに焼結用銀ペースト材１２を用いた、図９に示した従来の半導体装置１００の領域１１０の概略図である。図１１の（ａ）が上面図であり、図１１の（ｂ）が側面図である。
焼結銀ペースト材１２はハンダ４０とは異なり、ダイパッド部２２のメッキ領域（銀メッキ領域２４）を濡れ拡がらないので、ダイパッド部２２にメッキ領域部と非メッキ領域との境界を設けるなどの拡がり防止の工夫は必要ない。このため特許文献１に記載の構成のように、異なる半導体素子であるＭＯＳ−ＦＥＴとＧａＮ−ＨＥＭＴとの間が０．６ｍｍ程度の狭さであっても、各半導体素子（５０，６０）の輪郭の近傍で焼結銀ペースト材を止めることが可能であり、更に仮に異なる半導体素子（ＧａＮ−ＨＥＭＴ５０とＭＯＳ−ＦＥＴ６０）の下から焼結銀ペースト材が流れ出して混ざり合っても、オーブンで焼結する過程でほとんど流動せず、またハンダのように再溶融の懸念はないので空気を巻き込み、ボイドを形成することも少ない。
しかしながら、図１２を参照して説明したように、焼結銀ペースト材１２（半導体装置１が完成した段階ではペースト状態ではなく焼結状態であるが、便宜上材料を表すためにペースト状態か焼結状態かにかかわらず、以降、焼結銀ペースト材と記載する）にクラックが入りやすい。
本発明の実施の形態を図１〜図８に基づいて説明すれば以下のとおりである。
〔実施形態１〕
以下、本発明の実施形態１について、図１から図３に基づき詳細に説明する。
図１は、本発明の実施形態１に係る半導体装置１の内部構成を示す概略図である。図１の（ａ）は、半導体装置１に設けられた半導体素子１４に対する焼結銀ペースト材１２および樹脂１８の配置を示す平面図であり、図１の（ｂ）は半導体素子１４およびその周辺の断面図であり、図１の（ｃ）は図１の（ｂ）の破線の長方形部で示された部分の拡大図である。なお便宜的に、図１の（ａ）において、半導体素子１４を透視して、焼結銀ペースト材１４を示している。以下、半導体素子１４から見てダイパッド部２２側を下方として、ダイパッド部２２から見て半導体素子１４側を上方として、説明する。
図１に示されるように、半導体装置１は、銀メッキ領域２４が設けられたダイパッド部２２を有するリードフレーム３０と、薄膜銀１６が下面の最表面に設けられた半導体素子１４（サイズ４．７×５．８ｍｍ）と、半導体素子１４をダイパッド部２２に接合する焼結銀ペースト材１２と、半導体素子１４の輪郭に沿った領域に形成された樹脂１８と、半導体素子１４を封止する封止部２０と、を含む。
ダイパッド部２２を有するリードフレーム３０は、図９〜図１２に示されているダイパッド部２２を有するリードフレームと同等である。
詳しく言うと、リードフレーム３０は、金属板から打ち抜かれたものであり、ダイパッド部２２、インナーリード部３６、アウターリード部２６から成る。
ダイパッド部２２の厚さは約２ｍｍであり、ダイパッド部２２の上面（所定面、半導体素子を接合する面）には、約５μｍの厚さに銀メッキされた銀メッキ領域２４が存在する。
インナーリード部３６は、上面が約５μｍの厚さに銀メッキされている３つの部分からなる。アウターリード部２６は、半導体装置を外部の回路に電気的に接続するための端子であって、図９の（ａ）の左側のゲート用リード端子２６Ｇ、中央のソース用リード端子２６Ｓ、および右側のドレイン用リード端子２６Ｄの３本の端子から成る。
ゲート用リード端子２６Ｇは、インナーリード部３６の左側の部分と一体かつ等電位であり、外部の回路にゲートの役割を担って接続される。ソース用リード端子２６Ｓは、インナーリード部３６の中央の部分およびダイパッド部２２と一体かつ等電位であり、外部の回路にソースの役割を担って接続される。ドレイン用リード端子２６Ｄは、インナーリード部３６の右側の部分と一体かつ等電位であり、外部の回路にドレインの役割を担って接続される。
インナーリード部３６および銀メッキ領域２４の銀メッキは、リードフレーム３０を打ち抜く前の金属板に、ストライプメッキと呼ばれる方法で形成された。なお、他のメッキ法、あるいはメッキ以外の方法を用いて、インナーリード部３６およびダイパッド部２２に銀の表層を形成してもよい。
なお、リードフレーム３０は打ち抜きに限らず、化学的なエッチングにより形成されてもよい。化学的なエッチングによりリードフレームが形成される場合、銀メッキに影響しないように、化学的なエッチングの後に銀メッキされることが好ましい。また、リードフレーム３０を形成する金属は、銅系合金および鉄系合金が好ましい。
なお、ダイパッド部２２の厚さは上述に限らない。また、インナーリード部３６およびダイパッド部２２の銀メッキ領域２４の銀メッキの厚さは上述に限らない。
薄膜銀１６が下面に設けられた半導体素子１４は、図１０〜図１１に示されている薄膜銀５２が下面に設けられたＧａＮ−ＨＥＭＴ５０と同等であり、パワー素子である。
より詳しく言うと、半導体素子１４は、シリコン（Ｓｉ）基板上に窒化アルミニウム（ＡｌＮ）層および窒化ガリウム（ＧａＮ）層等を形成し、適宜ドーピングすることにより形成され、上面にドレイン電極パッドとゲート電極用パッドとを備える。また、半導体素子１４の下面の最表面に設けられた薄膜銀１６はソース電極に接続されている。
なお、半導体素子１４は、Ｓｉ基板に限らず、サファイア、ＧａＮ又はシリコンカーバイド（ＳｉＣ）からなる基板から形成されてもよい。
半導体素子１４の下面の最表面に形成された薄膜銀１６（図１参照）は、スパッタリングにより薄膜形成されている。より詳しく言うと、Ｓｉ基板の上に形成されたチタン（Ｔｉ）あるいはチタンタングステン（ＴｉＷ）の下地に、さらにプラチナ（Ｐｔ）あるいはニッケル（Ｎｉ）等の下地を重ねた上に、薄膜銀１６は形成されている。
半導体素子１４を封止する封止部２０は、図９に示されている従来の半導体装置１００の封止部２０と同様に、半導体素子１４を樹脂封止する。封止部２０による樹脂封止は、周知技術であるので、詳細な説明を省略する。
したがって、以下に焼結銀ペースト材１２と、樹脂１８とについて詳細に説明する。
（周辺領域と輪郭領域）
まず、焼結銀ペースト材１２と樹脂１８との配置を説明するために、図２を参照して周辺領域１４４と輪郭領域２２３とについて説明する。
図２は、本発明の実施形態１に係る周辺領域１４４と輪郭領域２２３とを説明するための平面図である。
図１２を参照して説明したように、半導体素子を全面的に焼結銀ペースト材でダイパッド部に接合すると、半導体素子の周辺領域からクラックが発生し進行しやすい。このため、半導体素子１４には図２の（ａ）に示すように、剪断応力によるクラックが発生しやすい周辺領域１４４と、回路が集中し発熱しやすい中央領域１４２とが存在する。
また、半導体素子１４が接合されるダイパッド部２２には、半導体素子１４を接合するための接合領域２２１が存在し、接合領域２２１には、半導体素子１４の中央領域に対応する中央領域２２２と、半導体素子１４の周辺領域１４４に対応する内側輪郭領域２２４とが存在する。
また、上から見た半導体素子１４の輪郭（すなわち、接合領域２２１の輪郭）を基準にして、接合領域２２１の内側において半導体素子１４の輪郭に沿う内側輪郭領域２２４と、接合領域２２１の外側において半導体素子１４の輪郭に沿う外側輪郭領域２２６とからなる輪郭領域２２３が、ダイパッド部２２には存在する。
（焼結銀ペースト材）
図１に示されるように、焼結銀ペースト材１２は、半導体素子１４の下側からはみ出ないように、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間に設けられている。すなわち、焼結銀ペースト材１２は、半導体素子１４の下側（ダイパッド部２２側）の中央領域１４２に設けられている。また、焼結銀ペースト材１２は、縁取られる様に、樹脂１８に囲まれている。
図１に示されるような焼結銀ペースト材１２の配置は、例えば、図３のような塗布により形成される。
図３は、図１に示されている焼結銀ペースト材１２が塗布される領域を概略的に説明するための平面図である。図３の（ａ）は、半導体素子１４を被せる前の平面図であり、図３の（ｂ）は、半導体素子１４を被せた後の平面図である。なお便宜的に、図３の（ｂ）において、半導体素子１４を透視して、焼結銀ペースト材１２を図示している。
まず、図３の（ａ）に示すように、ダイパッド部２２上の接合領域２２１の中央領域２２２に、焼結銀ペースト材１２をマルチノズルの付いたディスペンサを用いて多数のドット状に塗布する。そして、図３の（ｂ）に示すように、半導体素子１４を上方から焼結銀ペースト材１２に被せて、焼結銀ペースト材１２をドット状から面状に拡げる。さらに、オーブンで熱処理（たとえば窒素雰囲気で２００℃に加熱）を行うことにより、約２０μｍの厚みに焼結銀ペースト材１２は焼結され、焼結した焼結銀ペースト材１２はダイパッド部２２に半導体素子１４を接合する。焼結により焼結銀ペースト材１２は、半導体素子１４の下面の最表面に設けられた薄膜銀１６と、ダイパッド部２２の上面の最表面に設けられた銀メッキ領域２４の銀メッキとに同化することによって、半導体素子１４をダイパッド部２２の上に接合することができる。
なお、半導体素子１４を焼結銀ペースト材１２に被せた後、半導体素子１４をダイパッド部２２に平行な方向において上下左右に揺さぶること（スクラビング）により、焼結銀ペースト材１２をドット状から面状に拡げているが、周知技術であるので、説明を省略する。また、このように焼結銀１２を拡げる場合、焼結銀１２内部において、微細なボイド（空間、空胞）が生じ得るが、熱伝導および接合強度に影響するような大きさのボイドは生じない。
（樹脂）
図１に示されるように、樹脂１８は、半導体素子１４の外側にはみ出るように、半導体素子１４の下側の周辺領域１４４に設けられ、焼結銀ペースト材１２を縁どるように囲んでいる。また、樹脂１８は、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間に充填されている。また、樹脂１８は、半導体素子１４の上面と下面とを繋ぐ側面の一部を覆っている。
従って、図２の（ｂ）を参照して、ダイパッド部２２の内側輪郭領域２２４と外側輪郭領域２２６の内周側部分とに、樹脂１８は形成されている。また、外側輪郭領域２２６の内周側部分に形成されているため、樹脂１８は半導体素子１４の側面の下側部分を覆っている。
樹脂１８は、焼結状態の焼結銀ペースト材１２よりも弾性率の低い樹脂（例えば液状ポリイミド系ワニスあるいは液状シリコーン系ワニスあるいは液状ポリイミドアミド系ワニスを硬化させた樹脂）であり、絶縁体であり、熱硬化性高分子樹脂である。
図１に示されるような樹脂１８は、例えば、以下に説明するような方法により形成される。
まず、焼結銀ペースト材１２により半導体素子１４をダイパッド部２２の接合領域２２１に接合した後に、液状（ワニス状態）の樹脂１８を半導体素子１４の輪郭に沿って、半導体素子１４の上方から、マルチノズルの付いたディスペンサを用いて、ダイパッド部２２に塗布する。
次に、オーブンで熱処理を行うことにより、約２０μｍの厚みに樹脂１８が熱硬化し、硬化した樹脂１８は、ダイパッド部２２に半導体素子１４を柔軟に接合する。硬化した樹脂１８は、焼結状態の焼結銀ペースト材１２より弾性率が低い、すなわち柔軟であるので、半導体素子１４およびダイパッド部２２の熱変形に追従して変形しやすい。このため、樹脂１８は、半導体素子１４をダイパッド部２２に柔軟に接合することができ、樹脂１８にはクラックが入りにくい。このような柔軟な接合は、熱膨張係数の差と温度変化とにより生じる剪断応力を分散するため、焼結銀ペースト材１２に加わる剪断応力は樹脂１８により抑制される。なお、樹脂１８の塗布および硬化において、微細なボイドが生じ得るが、熱伝導および接合強度に影響するような大きさのボイドは生じない。
（焼結銀ペースト材と樹脂とによる接合）
以上のように、焼結銀ペースト材１２による接合と樹脂１８による接合とが組み合わせられているため、半導体装置１は、熱放散性および温度変化に対する耐久性に優れている。
具体的には、熱伝導率の高い焼結銀ペースト材１２が、半導体素子１４が発熱した熱をダイパッド部２２に効率的に伝達するため、半導体装置１は熱放散性に優れている。さらに、回路が集中し発熱しやすい中央領域１４２に、焼結銀ペースト材１２が設けられているため、半導体装置１は熱放散性に一層優れている。
また、弾性率が低い樹脂１８が、半導体素子１４とダイパッド部２２との熱膨張係数の差から生じる剪断応力の発生を抑制するため、焼結銀ペースト材１２に加わる剪断応力が抑制される。したがって、樹脂１８が、温度変化により生じる剪断応力により破断しやすいという焼結銀ペースト材１２の短所を構造的に改良して、剪断応力による破断を防止するため、半導体装置１は温度変化に対する耐久性に優れている。さらに、樹脂１８は、半導体素子１４の側面の一部を覆うことにより、剪断応力の発生をより抑制するため、半導体装置１は温度変化に対する耐久性に一層優れている。
なお、図１においては、半導体素子１４に接続されるアルミ線および金線等は省略されているが、樹脂１８は絶縁体なので、省略されたアルミ線および金線等に接触してもよい。
〔実施形態２〕
本発明の実施形態２について、図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図４は、本発明の実施形態２に係る、半導体装置２の内部構成を示す概略図である。図４の（ａ）は、半導体装置２に設けられた半導体素子１４に対する焼結銀ペースト材１２の配置を示す平面図であり、図４の（ｂ）は半導体素子１４およびその周辺の断面図であり、図４の（ｃ）は図４の（ｂ）の破線の長方形部で示された部分の拡大図である。なお便宜的に、図４の（ａ）において、半導体素子１４を透視して、焼結銀ペースト材１４を示している。
図４に示されるように、半導体装置２は、ダイパッド部２２を有するリードフレーム３０と、ダイパッド部２２の表面に設けられている銀メッキ領域２４と、薄膜銀１６が下面に設けられている半導体素子１４と、半導体素子１４をダイパッド部２２に接合する焼結銀ペースト材１２と、半導体素子１４を封止する封止部２０と、を含む。
実施形態２に係る半導体装置２は、実施形態１に係る半導体装置１において樹脂１８が充填されている領域（図１の（ｃ）を参照して、半導体素子１４と焼結銀ペースト材１２とダイパッド部２２との間の隙間）に、封止部２０を形成する樹脂が充填されている点において、実施形態１に係る半導体装置１と異なるが、その他の構成において半導体装置２は半導体装置１と同等である。したがって、別の観点から見ると、実施形態２に係る半導体装置２において、樹脂１８と封止部２０とは一体に形成されており、樹脂１８は封止部２０を形成する樹脂の一部である。
したがって、以下に封止部２０について説明する。
（封止部）
図４に示されるように、封止部２０は、樹脂により形成され、リードフレーム３０のダイパッド部２２と、ダイパッド部に接合された半導体素子１４と、を封止している。このため、封止部２０は、薄膜銀１６と焼結銀ペースト材１２とが接合している領域を除く、半導体素子１４の表面領域の全てを覆っている。
封止部２０を形成する樹脂は、焼結状態の焼結銀ペースト材１２よりも破壊強度の高い樹脂（例えば、エポキシ系樹脂）であり、例えば、引っ張る力、圧縮する力、曲げる力に対して強い。また、封止部２０を形成する樹脂は、絶縁体であり、熱硬化性高分子樹脂である。
図４に示されるような封止部２０は、例えば、以下に説明するような方法により形成される。
まず、上述の実施形態１と同様に、焼結銀ペースト材１２により半導体素子１４をダイパッド部２２に接合する。その後、封止部２０を形成する樹脂を射出成型し、封止部２０を形成する。
封止部２０の射出成形においては、半導体素子１４が接合されているダイパッド部２２を封止部２０の金型に収め、封止部２０の金型の空間部に溶融した封止部２０を形成する樹脂を流し込む。また、溶融した封止部２０を形成する樹脂は、図４に示すように、半導体素子１４の薄膜銀１６と、ダイパッド部２２の銀メッキ領域２４との間にも流し込まれる。このようにして、封止部２０は充填され、半導体素子１４とダイパッド部２２とを封止するのと同時に、半導体素子１４の周辺部をダイパッド部２２に柔軟に接合する。
なお、封止部２０の射出成形においては、封止部を形成する樹脂の特性を考慮して、ボイドの発生を低減するように成型条件を管理している。例えば、スパイラルフロー金型を用いて計測された流動性とゲルタイムとを考慮して、樹脂を注入する圧力と温度と時間とを管理している。このような成型条件の管理は周知技術であるので、説明を省略する。
封止部２０を形成する樹脂は、焼結状態の焼結銀ペースト材１２よりも破壊強度が高いため、半導体素子１４の周辺領域１４４をダイパッド部２２の内側輪郭領域２２４に強固に接合する。このような強固な接合は、焼結銀ペースト材１２による半導体素子１４の中央領域１４２とダイパッド部２２の中央領域２２２との接合を補強するため、焼結銀ペースト材１２に加わる剪断応力は封止部２０により抑制される。
（焼結銀ペースト材と封止部とによる接合）
以上のように、焼結銀ペースト材１２による接合と封止部２０による接合とが組み合わせられているため、実施形態２の半導体装置２は、実施形態１の半導体装置１と同様に、熱放散性および温度変化に対する耐久性に優れている。
具体的には、熱伝導率の高い焼結銀ペースト材１２が、半導体素子１４が発熱した熱をダイパッド部２２に効率的に伝達するため、半導体装置１は熱放散性に優れている。さらに、回路が集中し発熱しやすい中央領域１４２に、焼結銀ペースト材１２が設けられているため、半導体装置１は熱放散性に一層優れている。
また、破壊強度が高い封止部２０が、半導体素子１４とダイパッド部２２との熱膨張係数の差から生じる剪断応力の発生を抑制するため、焼結銀ペースト材１２に加わる剪断応力が抑制される。したがって、封止部２０が、温度変化に対する焼結銀ペースト材１２の短所である、剪断応力による破断を防止するため、半導体装置１は温度変化に対する耐久性に優れている。さらに、封止部２０は、半導体素子１４の側面の全部を覆うことにより、剪断応力の発生をより抑制するため、半導体装置１は温度変化に対する耐久性に一層優れている。
さらに、実施形態２の半導体装置２は、実施形態１の半導体装置１よりも、製造コストにおいて優れている。
具体的には、実施形態２の半導体装置２においては、封止部２０を形成する樹脂とは別に、樹脂１８を用意する必要がなく、封止部２０を形成する製造工程とは別に、樹脂１８を塗布および硬化する工程が必要ない。このため、原材料数および製造工程数の削減により、半導体装置２の製造コストの低減が可能である。
さらに、実施形態２の半導体装置２は、実施形態１の半導体装置１よりも、温度変化に対する耐久性に優れている。
具体的には、破壊強度が高い封止部２０が、半導体素子１４の上側を覆うことにより、半導体素子１４とダイパッド部２２との熱膨張係数の差から生じる反りの発生を抑制するため、焼結銀ペースト材１２に加わる引張応力が抑制される。したがって、封止部が、温度変化に対する焼結銀ペースト材１２の短所である、引張応力による破断を防止するため、半導体装置２は温度変化に対する耐久性により優れている。
なお、図４においては、半導体素子１４に接続されるアルミ線および金線等は省略されているが、封止部２０を形成する樹脂は絶縁体なので、省略されたアルミ線および金線等に接触してもよい。
〔実施形態３〕
本発明の実施形態３について、図５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
上述の実施形態１〜実施形態２において、焼結銀ペースト材１２は、半導体素子１４の下側の中央領域１４２の全体に、一纏めに形成されたが、焼結銀ペースト材１２は、複数の区画に分割されて形成されてもよい。
図５は、本発明の実施形態３に係る焼結銀ペースト材１２を塗布する領域を概略的に説明するための平面図である。図５の（ａ）は、半導体素子１４を被せる前の平面図であり、図５の（ｂ）は、半導体素子１４を被せた後の平面図である。なお便宜的に、図５の（ｂ）において、半導体素子１４を透視して、焼結銀ペースト材１２を図示している。
実施形態３に係る半導体装置は、図５に示すように焼結銀ペースト材１２が２つに分割されて塗布され、樹脂１８が分割された焼結銀ペースト材１２の間に充填されている点において、上述の実施形態１に係る半導体装置１から異なるが、その他の構成においては同等である。
したがって、以下に焼結銀ペースト材１２と樹脂１８とについて説明する。
（焼結銀ペースト材）
図５に示すように、接合領域２２１の中央領域２２２を２つの区画に分割するように、焼結銀ペースト材１２は多数のドット状に塗布され、面状に拡げられる。なお、焼結銀ペースト材１２は、３つより多い区画に分割されるように、塗布され拡げられてもよい。
（樹脂１８）
樹脂１８は、焼結銀ペースト材１２を囲むように、接合領域２２１の内側輪郭領域２２４のみならず、中央領域２２２における焼結銀ペースト材１２の間にも、充填される。なお、樹脂１８の代わりに、実施形態２に係る半導体装置２のように、封止部２０を形成する樹脂が充填されてもよい。
焼結銀ペースト材１２が焼結された後、半導体装置１（図１参照）のように、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間において、焼結銀ペースト材１２が設けられていない部分に、液状の樹脂１８を充填し硬化する。このようにして、実施形態１と同様に、焼結銀ペースト材１２による接合と樹脂１８による接合とが組み合わせられて、熱放散性および温度変化に対する耐久性に優れている半導体装置が実現される。
あるいは、焼結銀ペースト材１２が焼結された後、半導体装置２（図４参照）のように、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間において、焼結銀ペースト材１２が設けられてない部分に、溶融した封止部２０を形成する樹脂が充填されて、封止部２０が射出成形される。このようにして、実施形態２と同様に、焼結銀ペースト材１２による接合と封止部２０による接合とが組み合わせられて、熱放散性および温度変化に対する耐久性および製造コストに優れている半導体装置が実現される。
さらに、実施形態３の焼結銀ペースト材１２の配置（図５参照）は、実施形態１および実施形態２の焼結銀ペースト材１２の配置（図３参照）よりも、温度変化に対する耐久性に優れている。
具体的には、図５に示すように焼結銀ペースト材１２を複数の区画に分割して焼結し、分割された焼結銀ペースト材１２の間に樹脂１８あるいは封止部２０を形成する樹脂が充填される。このため、焼結銀ペースト材１２の間に形成された樹脂１８あるいは封止部２０を形成する樹脂により、剪断応力の発生がより一層抑制される。
〔実施形態４〕
本発明の実施形態４について、図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図６は、本発明の実施形態４に係る焼結銀ペースト材１２が塗布される領域を概略的に説明するための平面図である。図６の（ａ）は、半導体素子１４を被せる前の平面図であり、図６の（ｂ）は、半導体素子１４を被せた後の平面図である。なお便宜的に、図５の（ｂ）において、半導体素子１４を透視して、焼結銀ペースト材１２を図示している。
実施形態４に係る半導体装置は、図５に示すように焼結銀ペースト材１２が接合領域２２１の内側輪郭領域２２４の４つの角部に塗布されず、接合領域２２１の輪郭の辺の中央部から外側にはみ出るように塗布され、樹脂１８が接合領域２２１の内側輪郭領域２２４の４つの角部に充填されている点において、上述の実施形態１に係る半導体装置１から異なるが、その他の構成においては同等である。
したがって、以下に焼結銀ペースト材１２と樹脂１８とについて説明する。
（焼結銀ペースト材）
図６に示すように、焼結銀ペースト材１２は略十字状に塗布されている。具体的には、半導体素子１４の角部をダイパッド部２２に焼結銀ペースト材１２が接合しないように、焼結銀ペースト材１２は、内側輪郭領域２２４の４つの角部に塗布されていない。また、半導体素子１４の輪郭の辺の中央部から外側にはみ出るように、焼結銀ペースト材１２は、内側輪郭領域２２４の４つの辺の中央部から外側にはみ出るように塗布されている。このように、焼結銀ペースト材１２は多数のドット状に塗布され、面状に拡げられている。
なお、焼結銀ペースト材１２の塗布はこれに限らない。図３と図６との中間的な塗布であってもよく、例えば、内側輪郭領域２２４の４つの辺の中央部のうち、１〜３つの辺の中央部から外側にはみ出るように、焼結銀ペースト材１２は塗布されてもよい。
（樹脂１８）
樹脂１８は、焼結銀ペースト材１２が形成されない内側輪郭領域２２４の角部に充填される。なお、角部に充填された樹脂１８が一つながりになるように、外側輪郭領域２２６に樹脂１８を充填してもよいが、しなくてもよい。また、樹脂１８の代わりに、実施形態２に係る半導体装置２のように、封止部２０を形成する樹脂が充填されてもよい。
焼結銀ペースト材１２が焼結された後、半導体装置１（図１参照）のように、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間の領域において、焼結銀ペースト材１２が設けられていない部分に、液状の樹脂１８が充填され硬化される。より詳しく言うと、図６の（ｂ）において、接合領域２２１のうち焼結銀ペースト材１２が広げられていない領域、すなわち接合領域２２１の内側輪郭領域２２４の４つの角部それぞれに、外側にはみ出るように液状の樹脂１８を充填し硬化する。
このようにして、実施形態１と同様に、焼結銀ペースト材１２による接合と樹脂１８による接合とが組み合わせられて、熱放散性および温度変化に対する耐久性に優れている半導体装置が実現される。
あるいは、焼結銀ペースト材１２が焼結された後、半導体装置２（図４参照）のように、半導体素子１４の薄膜銀１６とダイパッド部２２の銀メッキ領域２４との間の領域において、焼結銀ペースト材１２が設けられていない部分に、溶融した封止部２０を形成する樹脂が充填されるように、封止部２０が射出成形される。このようにして、実施形態２と同様に、焼結銀ペースト材１２による接合と封止部２０による接合とが組み合わせられて、熱放散性および温度変化に対する耐久性および製造コストに優れている半導体装置が実現される。
さらに、実施形態４の焼結銀ペースト材１２の配置（図６参照）は、実施形態１〜実施形態３の焼結銀ペースト材１２の配置（図３、図５参照）よりも、熱放散性に優れている。具体的には、図６に示すように焼結銀ペースト材１２が接合領域２２１の辺の中央部からはみ出るため、それに応じて、焼結銀ペースト材１２を介する熱伝導が向上する。
なお、実施形態４においては、樹脂１８あるいは封止部２０を形成する樹脂が充填される領域が、実施形態１〜実施形態３に比べて分散されているため、剪断応力を抑制する効果も分散されている。しかしながら、接合領域２２１の内側輪郭領域２２４の角部に、焼結銀ペースト材１２が設けられず、樹脂１８あるいは封止部２０を形成する樹脂が充填されているため、実施形態４においても、剪断応力の発生が抑制され、実施形態１および実施形態２と同様に温度変化に対する耐久性に優れている半導体装置が実現される。
従来技術（図１２参照）のように半導体装置（ＧａＮ−ＨＥＭＴ５０）を全面的に焼結銀ペースト材１２により接合した場合、接合領域２２１の内側輪郭領域２２４の角部において最も大きな剪断応力が発生し、焼結銀ペースト材１２にクラックが入りやすい。このため、図６のように、接合領域２２１において、内側輪郭領域２２４の４つの角部にのみ焼結銀ペースト材１２を設けないことは、焼結銀ペースト材を設けない領域を最小限度に抑えることにより、剪断応力の発生を抑制しながら、熱放散性の低下を最小限度に抑えるため、特に好ましい。また、図６のように、接合領域２２１の４つの辺の中央部からはみ出るように焼結銀ペースト材１２を設けることは、はみ出ている焼結銀ペースト材１２により、熱放散性が向上するため、特に好ましい。
〔実施形態５〕
本発明の実施形態５について、図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
上述の実施形態１において、焼結銀ペースト材１２は、半導体素子１４の下側の中央領域１４２に設けられ、樹脂１８は半導体素子１４の下側の周辺領域１４４に設けられたが、焼結銀ペースト材１２が半導体素子１４の下側の全体（中央領域１４２と周辺領域１４４）に設けられてもよい。
図７は、本発明の実施形態５に係る、半導体装置５の部分的な概略構成を示す図である。図７の（ａ）は、半導体装置５に設けられた半導体素子１４に対する焼結銀ペースト材１２および樹脂１８の配置を示す平面図であり、図７の（ｂ）は半導体素子１４およびその周辺の断面図である。なお便宜的に、図７の（ａ）において、半導体素子１４を透視して、焼結銀ペースト材１２を図示している。
実施形態５に係る半導体装置５は、図７に示すように、焼結銀ペースト材１２と樹脂１８との配置を除き、実施形態１に係る半導体装置１と同等である。
半導体装置５において、焼結銀ペースト材１２は半導体素子１４の下側の全体（中央領域１４２と周辺領域１４４）に設けられている。そして、樹脂１８は、半導体素子１４の外周、すなわち図２の（ｂ）に示されている外側輪郭領域２２６に設けられている。また、樹脂１８は、半導体素子１４の側面全体および上側の周辺領域１４４を覆っている。
焼結銀ペースト材１２が、半導体素子１４の中央領域１４２のみならず周辺領域１４４にも設けられているため、半導体装置５は熱放散性に優れている。また、樹脂１８は外側輪郭領域２２６に形成されているため、半導体素子１４の側面全体を覆うことができる。樹脂１８が半導体素子１４の側面全体を覆っているため、剪断応力による焼結銀ペースト材１２の破断が防止され、半導体装置５は温度変化に対する耐久性に優れている。
また、樹脂１８が半導体素子１４の上側の周辺領域１４４を覆っているため、樹脂１８が半導体素子１４とダイパッド部２２との熱膨張係数の差から生じる反りの発生を抑制する。このようにして、焼結銀ペースト材１２に加わる引張応力が抑制され、引張応力による焼結銀ペースト材１２の破断が防止されるため、半導体装置５は温度変化に対する耐久性により優れている。
したがって、実施形態５に係る半導体装置５は、実施形態１に係る半導体装置１よりも、熱放散性に優れている。また、実施形態５に係る半導体装置は、実施形態１に係る半導体装置１と同様に、温度変化に対する耐久性に優れている。
〔実施形態６〕
本発明の実施形態６について、図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
上述の実施形態１において、焼結銀ペースト材１２は、半導体素子１４の下側の中央領域１４２に設けられ、樹脂１８は半導体素子１４の下側の周辺領域１４４に設けられたが、焼結銀ペースト材１２が半導体素子１４の下側の全体（中央領域１４２と周辺領域１４４）に設けられてもよい。
図８は、本発明の実施形態６に係る、半導体装置６の部分的な概略構成を示す図である。図８の（ａ）は、半導体装置６に設けられた半導体素子１４に対する焼結銀ペースト材１２および樹脂１８の配置を示す平面図であり、図８の（ｂ）は半導体素子１４およびその周辺の断面図である。なお便宜的に、図８の（ａ）において、半導体素子１４を透視して、焼結銀ペースト材１２を図示している。
実施形態６に係る半導体装置６は、図８に示すように、焼結銀ペースト材１２と樹脂１８との配置を除き、実施形態１に係る半導体装置１と同等である。
半導体装置６において、焼結銀ペースト材１２は半導体素子１４の下側の全体（中央領域１４２と周辺領域１４４）に設けられている。そして、樹脂１８は、図２の（ｂ）に示されている外側輪郭領域２２６に設けられ、さらに半導体素子１４の上側にも設けられている。このようにして、樹脂１８は、半導体素子１４の側面全体および上側全体を覆っている。
焼結銀ペースト材１２が、半導体素子の中央領域１４２のみならず周辺領域１４４にも設けられているため、半導体装置６は熱放散性に優れている。また、樹脂１８が半導体素子１４の側面全体と上側全体とを覆っているため、剪断応力による焼結銀ペースト材１２の破断が防止され、半導体装置５は温度変化に対する耐久性に優れている。
したがって、実施形態５に係る半導体装置５は、実施形態１に係る半導体装置１よりも、熱放散性に優れている。また、実施形態５に係る半導体装置は、実施形態１に係る半導体装置１と同様に、温度変化に対する耐久性に優れている。
以上においてＴＯ−２４７の半導体パッケージ内に半導体素子１４が焼結銀ペースト材１２によりダイパッド部２２に接合されている実施形態を、実施形態１〜実施形態６について示したが、本発明は、半導体モジュール等も含む広義の意味で半導体装置を述べており、焼結銀ペースト材を用いて半導体素子を固定するあらゆる電子機器の構成要素が含まれる。
〔まとめ〕
本発明の態様１に係る半導体装置（１，２，５，６）は、半導体素子（１４）と、支持体（リードフレーム３０、ダイパッド部２２）と、前記半導体素子を前記支持体に接合する焼結銀（焼結状態である焼結銀ペースト材１２）と、前記半導体素子を前記支持体に接合する樹脂（樹脂１８、封止部２０を形成する樹脂）と、を備え、前記樹脂は、前記半導体素子の輪郭に沿った輪郭領域（２２３）の少なくとも一部に形成されていることを特徴とする。
上記構成によれば、熱伝導効率の高い焼結銀により、半導体素子が発熱した熱が支持体に効率的に伝達される。このため、熱放散性に優れた半導体装置を実現できる。
上記構成によれば、半導体素子と支持体との熱膨張係数の差と温度変化とにより生じる剪断応力が、半導体素子を支持体に接合する焼結銀と樹脂とに加わるが、輪郭領域に樹脂が形成されているため、焼結銀に加わる剪断応力の発生は樹脂により抑制される。したがって、焼結銀による接合の温度変化に対する短所である、剪断応力による破断が樹脂により防止される。このため、温度変化に対する耐久性に優れた半導体装置を実現できる。
上述のように、上記構成によれば、熱放散性と温度変化に対する耐久性との両方に優れた半導体装置を実現できる。
本発明の態様２に係る半導体装置（１，２，５，６）は、前記態様１に記載の半導体装置であり、前記樹脂（樹脂１８、封止部２０を形成する樹脂）は、熱硬化性高分子樹脂であってもよい。
上記構成によれば、オーブンで熱処理することにより樹脂を硬化させることができるため、既存の半導体パッケージの工程に大幅な変更を加えることなく、本発明に係る半導体装置を製造することができる。これにより、半導体装置を製造するコストを抑制することができる。
本発明の態様３に係る半導体装置（２）は、前記態様１または２に記載の半導体装置であり、前記樹脂（封止部２０を形成する樹脂）は、前記半導体素子を封止する樹脂（封止部２０を形成する樹脂）の一部であってもよい。
上記構成によれば、半導体素子を封止する樹脂とは別に、半導体素子を支持体に接合する樹脂を用意する必要がない。また、半導体素子を封止する工程とは別に、半導体素子を支持体に接合する樹脂を形成する工程が必要ない。これらのため、原材料数および製造工程の削減により、半導体装置を製造するコストを低減することができる。
本発明の態様４に係る半導体装置（実施形態３に係る半導体装置）は、前記態様１から３の何れか１態様に記載の半導体装置であり、前記焼結銀（焼結状態である焼結銀ペースト材１２）は、複数の区画に分割されており、分割された前記焼結銀の間にも、前記樹脂（樹脂１８、封止部２０を形成する樹脂）は形成されていてもよい。
上記構成によれば、分割された焼結銀の間に樹脂が形成されているため、焼結銀に加わる剪断応力の発生は樹脂によりさらに抑制される。したがって、焼結銀による接合の温度変化に対する短所である、剪断応力による破断が樹脂によりさらに防止される。このため、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明の態様５に係る半導体装置（実施形態４に係る半導体装置）は、前記態様１から４の何れか１態様に記載の半導体装置であり、前記樹脂（樹脂１８、封止部２０を形成する樹脂）は、前記輪郭の内側における前記輪郭の内側に沿う領域（内側輪郭領域２２４）の角部に形成されていてもよい。
上記構成によれば、剪断応力の差と温度変化とにより生じる剪断応力が、最も生じやすい角部には、焼結銀が形成されず、樹脂が形成される。このため、樹脂は焼結銀に加わる剪断応力の発生を効率的に抑制することができ、剪断応力による焼結銀の破断が効率的に防止される。このように、上記構成によれば、温度変化に対する耐久性に優れた半導体装置を実現できる。
また、上記構成によれば、焼結銀を形成する領域を広くすることができるため、熱放散性にさらに優れた半導体装置を実現できる。
本発明の態様６に係る半導体装置（１，２，５，６）は、前記態様１から５の何れか１態様に記載の半導体装置であり、前記半導体素子（１４）は、パワー素子であってもよい。
パワー素子は発熱量が多いため、熱放散性に優れている本発明に係る半導体装置に適合している。
本発明の態様７に係る半導体装置（実施形態４に係る半導体装置）は、前記態様１から６の何れか１態様に記載の半導体装置であり、前記焼結銀（焼結状態である焼結銀ペースト材１２）は、前記輪郭の少なくとも１つの辺の中央部（接合領域２２１の辺の中央部）のから、外側にはみ出るように形成されていてもよい。
上記構成によれば、焼結銀が部分的に輪郭の外側にはみ出ているため、焼結銀による半導体素子からの放熱がより一層向上する。したがって、より一層熱放散性に優れた半導体装置を実現できる。
上記構成によれば、剪断応力の差と温度変化とにより生じる剪断応力が、最も生じやすい角部を避けて、焼結銀は外側にはみ出ている。このため、剪断応力による焼結銀の破断が防止され、熱放散性と温度変化に対する耐久性とに優れた半導体装置を実現できる。
本発明の態様８に係る半導体装置（１，５，６）は、前記態様１から７の何れか１態様に記載の半導体装置であり前記樹脂は、前記半導体素子の側面の少なくとも一部を覆ってもよい。
上記構成によれば、樹脂は、反半導体素子の側面の一部を覆うため、樹脂は、焼結銀に加わる剪断応力の発生をより抑制することができる。これにより、剪断応力による焼結銀の破断が防止され、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明の態様９に係る半導体装置（５，６）は、前記態様１または２に記載の半導体装置であり、前記輪郭の内側における前記輪郭に沿う領域（内側輪郭領域２２４）に、前記焼結銀（焼結状態である焼結銀ペースト材１２）は形成されており、前記輪郭の外側における前記輪郭に沿う領域（外側輪郭領域２２６）に、前記樹脂（樹脂１８）は形成されており、前記樹脂は、前記半導体素子を封止する樹脂とは異なってもよい。
上記構成によれば、焼結銀は輪郭の内側における輪郭に沿う領域に形成されるため、焼結銀が形成される領域が広い。このため、熱放散性に優れた半導体装置を実現できる。
上記構成によれば、樹脂は輪郭の外側における輪郭に沿う領域に形成されるため、反半導体素子の側面の全部を覆うことができる。このため、樹脂は、焼結銀に加わる剪断応力の発生を抑制することができ、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明の態様１０に係る半導体装置（５，６）は、前記態様１から９の何れか１態様に記載の半導体装置であり、前記樹脂（樹脂１８）は、前記半導体素子（１４）の上側の少なくとも一部を覆ってもよい。
上記構成によれば、樹脂は、半導体素子の上面の一部を覆うため、半導体素子と支持体との熱膨張係数の差と温度変化とにより生じる反りが抑制される。そして、反りの抑制により、焼結銀に加わる引張応力の発生が抑制されるため、焼結銀による接合の温度変化に対する短所である、引張応力による破断が樹脂により防止される。このため、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明の態様１１に係る半導体装置（１，２，５，６）は、前記態様１から１０の何れか１態様に記載の半導体装置であり、前記樹脂は、絶縁体であってもよい。
上記構成によれば、樹脂が絶縁体であるため、樹脂が配線および電極等に接触してもよい。このため、配線および電極等の配置にかかわらず、樹脂を形成することができる。
本発明の態様１２に係る半導体装置（１，２，５，６）は、前記態様１から１１の何れか１態様に記載の半導体装置であり、前記樹脂（樹脂１８、封止部２０を形成する樹脂）は、前記焼結銀（焼結状態である焼結銀ペースト材１２）より、弾性率が低くてもよい。
上記構成によれば、樹脂は焼結銀より弾性率が低いため、焼結銀と比較して、樹脂は小さな力で大きく変形する。したがって、半導体素子および支持体の熱変形に樹脂は追従しやすく、半導体素子を支持体に柔軟に接合することができる。また、このため、樹脂にはクラックが入りにくい。
このように、樹脂による柔軟な接合により、温度変化により発生する剪断応力が分散されるため、焼結銀に加わる剪断応力は抑制される。このため、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明の態様１３に係る半導体装置（１，２，５，６）は、前記態様１から１２の何れか１態様に記載の半導体装置であり前、前記樹脂（樹脂１８、封止部２０を形成する樹脂）は、前記焼結銀（焼結状態である焼結銀ペースト材１２）より、破壊強度が高くてもよい。
上記構成によれば、樹脂の破壊強度は、焼結銀の破壊強度より高いため、焼結銀による接合は、樹脂による接合により補強される。このため、焼結銀に加わる剪断応力および引張応力は樹脂により抑制され、温度変化に対する耐久性に優れた半導体装置を実現できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１、２、５、６、１００ 半導体装置
１２ 結銀ペースト材（焼結銀）
１４ 半導体素子
１６、５２ 薄膜銀
１８ 樹脂
２０ 封止部
２２ ダイパッド部（支持体）
２４ 銀メッキ領域
２６ アウターリード部
２６Ｄ ドレイン用リード端子
２６Ｇ ゲート用リード端子
２６Ｓ ソース用リード端子
３０ リードフレーム（支持体）
３２ アルミ線
３４ 金線
３６ インナーリード部
４０ ハンダ
５０ ＧａＮ−ＨＥＭＴ
６０ ＭＯＳ−ＦＥＴ
７０ クラック
７２ クラック領域
１１０ 領域
１４２、２２２ 中央領域
１４４ 周辺領域
２２１ 接合領域
２２３ 輪郭領域
２２４ 内側輪郭領域
２２６ 外側輪郭領域

Claims (5)

  1. 半導体素子と、支持体と、前記半導体素子を前記支持体に接合する焼結銀と、前記半導体素子を前記支持体に接合する樹脂と、を備え、
    前記樹脂は、前記半導体素子の輪郭に沿った輪郭領域の少なくとも一部に形成されている
    ことを特徴とする半導体装置。
  2. 前記樹脂は、前記半導体素子を封止する樹脂の一部である
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記樹脂は、前記輪郭の内側における前記輪郭に沿う領域の角部に形成されている
    ことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記焼結銀は、前記輪郭の少なくとも１つの辺の中央部から、外側にはみ出るように形成されている
    ことを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 前記樹脂は、前記半導体素子の側面の少なくとも一部を覆う
    ことを特徴とする請求項１から４の何れか１項に記載の半導体装置。
JP2015224154A 2015-11-16 2015-11-16 半導体装置 Pending JP2017092389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015224154A JP2017092389A (ja) 2015-11-16 2015-11-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224154A JP2017092389A (ja) 2015-11-16 2015-11-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2017092389A true JP2017092389A (ja) 2017-05-25

Family

ID=58771025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224154A Pending JP2017092389A (ja) 2015-11-16 2015-11-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2017092389A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206788A (ja) * 2017-05-30 2018-12-27 富士通株式会社 電子装置及び電子装置の製造方法
JP2022168128A (ja) * 2018-07-20 2022-11-04 ローム株式会社 半導体装置
JP7364168B2 (ja) 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
US11923261B2 (en) 2020-10-09 2024-03-05 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2015005571A (ja) * 2013-06-19 2015-01-08 株式会社デンソー 半導体装置
WO2015097982A1 (ja) * 2013-12-26 2015-07-02 パナソニック株式会社 半導体装置
JP2015185559A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体モジュールの製造方法および半導体モジュール
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
JP2016042553A (ja) * 2014-08-19 2016-03-31 株式会社東芝 半導体チップおよび電子部品
JP2017005007A (ja) * 2015-06-05 2017-01-05 三菱電機株式会社 半導体装置、および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2015005571A (ja) * 2013-06-19 2015-01-08 株式会社デンソー 半導体装置
WO2015097982A1 (ja) * 2013-12-26 2015-07-02 パナソニック株式会社 半導体装置
JP2015185559A (ja) * 2014-03-20 2015-10-22 三菱電機株式会社 半導体モジュールの製造方法および半導体モジュール
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
JP2016042553A (ja) * 2014-08-19 2016-03-31 株式会社東芝 半導体チップおよび電子部品
JP2017005007A (ja) * 2015-06-05 2017-01-05 三菱電機株式会社 半導体装置、および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206788A (ja) * 2017-05-30 2018-12-27 富士通株式会社 電子装置及び電子装置の製造方法
JP2022168128A (ja) * 2018-07-20 2022-11-04 ローム株式会社 半導体装置
US11804453B2 (en) 2018-07-20 2023-10-31 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7411748B2 (ja) 2018-07-20 2024-01-11 ローム株式会社 半導体装置
JP7364168B2 (ja) 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体
US11923261B2 (en) 2020-10-09 2024-03-05 Sansha Electric Manufacturing Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP5535469B2 (ja) 半導体装置の製造方法
TWI525767B (zh) Semiconductor device and method for manufacturing semiconductor device
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
TWI485817B (zh) 微電子封裝及其散熱方法
US20140264383A1 (en) Semiconductor device and manufacturing method of the same
JP6719643B2 (ja) 半導体装置及びその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6854810B2 (ja) 半導体装置
JP2017092389A (ja) 半導体装置
TW201921518A (zh) 半導體裝置之製造方法及半導體裝置
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2019186326A (ja) 半導体装置およびその製造方法
JP2018110149A (ja) 半導体装置の製造方法
JP2003133329A (ja) 半導体装置
JP6094592B2 (ja) 半導体装置とその製造方法
JP5444299B2 (ja) 半導体装置
JP6472568B2 (ja) 半導体装置の製造方法
US10236244B2 (en) Semiconductor device and production method therefor
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2014107519A (ja) 半導体装置およびその製造方法
JP7460051B2 (ja) 半導体装置
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP2016219665A (ja) 半導体装置および半導体装置の製造方法
JP4614585B2 (ja) 混成集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200519