JP6094592B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP6094592B2
JP6094592B2 JP2014539585A JP2014539585A JP6094592B2 JP 6094592 B2 JP6094592 B2 JP 6094592B2 JP 2014539585 A JP2014539585 A JP 2014539585A JP 2014539585 A JP2014539585 A JP 2014539585A JP 6094592 B2 JP6094592 B2 JP 6094592B2
Authority
JP
Japan
Prior art keywords
semiconductor element
bonding
material layer
resin
electrode plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014539585A
Other languages
English (en)
Other versions
JPWO2014054212A1 (ja
Inventor
岳 横山
岳 横山
正晃 落合
正晃 落合
篤 丸山
篤 丸山
関　知則
知則 関
慎一郎 松永
慎一郎 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2014054212A1 publication Critical patent/JPWO2014054212A1/ja
Application granted granted Critical
Publication of JP6094592B2 publication Critical patent/JP6094592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、第１主面と第２主面に電極を有する半導体素子を複数搭載する半導体装置及びその製造方法に関する。
従来技術では、図２０のように、ダイパッドである半導体素子接合部１０２と第１のリード端子１０３を有する導電板１０１と、第２のリード端子１０３ａ、１０３ｂが連結されたリードフレーム１５０を用いて、１つの半導体装置１３０内に２つの半導体素子１０４を搭載している。２つの半導体素子１０４の第２主面上の電極１４２は、半導体素子接合部１０２に第１の接合材層１１０を介して接合され、それぞれの半導体素子１０４の第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとがボンディングワイヤ１０５で接続されている。
半導体素子接合部１０２、第１の接合材層１１０、半導体素子１０４、及びボンディングワイヤ１０５は、モールド樹脂１１３により樹脂封止され、連結しているリードフレーム１５０から分離される。
近年はシリコン（Ｓｉ）に代わる半導体材料として、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）が注目されており、高電流で使用する場合には、１つの半導体装置に複数の半導体素子を搭載した半導体装置が必要となる。
１つの半導体装置内に複数の半導体素子を搭載する半導体装置においては、複数の半導体素子が基板上に並列に配列され、これら半導体素子がリード部材で挟み込まれてはんだ部材で接合されている。そして、リード部材は傾いた状態で接合されないように、両端が基板上に接合され、樹脂封止されている（例えば、特許文献１参照）。
また、表面と裏面に電極を持つ複数の半導体素子がダイパッド上に接合され、その上面にプレート端子が接合され、プレート端子は接合材によって外部端子に接続され、樹脂封止されている（例えば、特許文献２参照）。
表面と裏面に電極を持つ１つの半導体素子を第１のリード部材と第２のリード部材で挟み込み、はんだによって接合し、樹脂封止されている（例えば、特許文献３、特許文献４参照）。
また、表面と裏面に電極を持つ複数の半導体素子を第１のリード部材と第２のリード部材で挟み込み、はんだによって接合し、樹脂封止されている（例えば、特許文献５参照）。
窒化ガリウム（ＧａＮ）を用いた半導体素子は、例えば以下のようにして形成される。窒化ガリウム（ＧａＮ）とは異種の基板上にＧａＮ層を成長させたものをベース基板として、その上に成長マスクとして絶縁膜をストライプ状に配置し、この絶縁膜がない部分にＧａＮ層を選択的に成長させ、次に絶縁膜上にＧａＮ層を成長させている（例えば、特許文献６、特許文献７、特許文献８）。この方法によって形成される窒化ガリウム（ＧａＮ）を用いた半導体素子は、縦長形状となる。
ＪＰ２０１０−２４５２１２Ａ ＪＰ２００８−２２７１３１Ａ ＪＰ２００３−１７６２８Ａ ＪＰ２００８−１０８８８６Ａ ＪＰ２００１−１９６５１８Ａ ＪＰ２０１１−６６３９０Ａ ＪＰ２０１１−６６３９８Ａ ＪＰ２０１２−１１４２６３Ａ
図２０に示すように、１つの半導体装置１３０内に２つの半導体素子１０４を搭載するため、リードフレーム１５０のダイパッドである半導体素子接合部１０２に第１の接合材層１１０を介して半導体素子１０４の第２主面の電極１４２を接合し、半導体素子１０４の第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとをボンディングワイヤ１０５で接続している。
この方法では、半導体素子１０４の個数と少なくとも同じ本数のボンディングワイヤ１０５で、半導体素子１０４の第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとを接続しなければならない。また、半導体素子１０４に流れる電流がボンディングワイヤ１０５の許容電流よりも大きい場合は、第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとを複数のボンディングワイヤ１０５で接続しなければならない。
よって、第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとをボンディングワイヤ１０５で接続するワイヤボンディング工程の工数が増え、工程の処理能力が低下してしまうという問題がある。
また、低消費電力化に向けた製品に対して、高効率化が必要となっているが、ボンディングワイヤ１０５の材料の抵抗成分により、高効率化が妨げられている。
本発明では、ボンディングワイヤの本数を減らすことができる半導体装置及びその製造方法の提供を目的とする。
前記目的を達成するために、本発明の一態様に係る半導体装置は、第１主面及び第２主面に電極を有する半導体素子を備えた半導体装置であって、一方の面が半導体素子の第１主面上の電極と第１の接合材層を介して接合され２つ以上の半導体素子の第１主面上の電極にまたがる電極板と、半導体素子の第２主面上の電極と第２の接合材層を介して接合され２つ以上の半導体素子の第２主面上の電極に接続される半導体素子接合部と第１のリード端子とを有する導電板とを備え、電極板の他方の面と第２のリード端子とを必要に応じた太さや本数のボンディングワイヤで接続し、電極板は、絶縁基板と絶縁基板の両主面にそれぞれ設けられた配線とを有し、絶縁基板に設けられたスルーホールに配され絶縁基板の両主面の配線を電気的に接続する導電部材を備えることを特徴とする。
また、本発明の他の態様に係る半導体装置は、第１主面及び第２主面に電極を有する半導体素子を備えた半導体装置であって、一方の面が２つ以上の半導体素子の第１主面と第１の接合材層を介して接合された電極板と、２つ以上の半導体素子の第２主面と第２の接合材層を介して接合された半導体素子接合部と、第１のリード端子と、を有する導電板と、電極板の他方の面とボンディングワイヤを介して接続された第２のリード端子と、を備え、導電板の半導体素子接合部、第２の接合材層、半導体素子、第１の接合材層、電極板、及びボンディングワイヤはモールド樹脂により封止され、半導体素子同士の間であって、電極板と導電板との間の隙間にモールド樹脂とは別体の樹脂が埋め込まれていることを特徴とする。
本発明によれば、２つ以上の半導体素子を１つの半導体装置に搭載する際に、ボンディングワイヤの本数を減らすことができる。
本発明の実施の形態１を示す平面図と側面図である。 図１のＡ−Ａ' 断面図である。 図１のＢ−Ｂ' 断面図である。 本発明の実施の形態２を示す平面図と側面図である。 図４のＣ−Ｃ' 断面図である。 本発明の実施の形態３を示す平面図と側面図である。 図６のＤ−Ｄ' 断面図である。 本発明の実施の形態４を示す平面図と側面図である。 図８のＥ−Ｅ' 断面図である。 本発明の実施の形態５を示す平面図である。 本発明の実施の形態５を示す平面図である。 本発明の実施の形態の製造方法を示す図である。 本発明の実施の形態７を示す平面図と側面図である。 図１３のＦ−Ｆ' 断面図である。 本発明の実施の形態８を示す平面図と側面図である。 図１５のＧ−Ｇ' 断面図である。 本発明の実施の形態９を示す平面図と側面図である。 本発明の実施の形態１０を示す平面図と側面図である。 本発明の実施の形態の製造方法を示す図である。 従来技術の平面図と側面図である。 参考例の平面図と側面図である。
以下、本発明の実施の形態を、図面を参照しながら説明する。
以下の各実施の形態では、半導体素子４として主にダイオードを用いたものについて説明する。ただし、半導体素子４はダイオードに限定されるのもではなく、例えば、ＭＯＳ型電界効果トランジスタＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）や絶縁ゲート型バイポーラトランジスタＩＧＢＴ（Insulated Gate Bipolar Transistor ）としてもよい。
半導体装置３０はＴＯ２２０型のような樹脂封止をするＴＯ（Transister Outline）パッケージを説明しているが、これに限定されるものではない。
また、図２０の従来技術のように、半導体素子１０４の第１主面上の電極１４１と第２のリード端子１０３ａ、１０３ｂとをボンディングワイヤ１０５により接続すると、図２１に示すように、搭載する半導体素子１０４の個数と同じ本数以上のボンディングワイヤ１０５で第１主面上の電極１４１と第２のリード端子１０３ｂとを接続しなければならない。
縦長形状の半導体素子は、例えば炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体素子とするが、シリコン半導体素子としてもよい。また、縦長形状の半導体素子の長手方向の長さを例えば１０００μｍ程度以上３０００μｍ程度以下、短手方向の長さを例えば１００μｍ程度以上３００μｍ程度以下とし、長手方向の長さと短手方向の長さの比を例えば１０倍程度以上とする。
なお、図中の半導体素子４の個数は各図中に記載の個数に限定されるものではなく、ボンディングワイヤ５の本数も各図中に記載の本数に限定されるものではない。
（実施の形態１）
図１、図２、及び図３は、本発明の実施の形態１の構成図である。図１は、本発明の実施の形態１の平面図と側面図であり、図２は、図１のＡ−Ａ' 断面図であり、図３は、図１のＢ−Ｂ' 断面図である。
半導体装置３０はＴＯ２２０型のような樹脂封止をするＴＯパッケージとし、第１のリード端子３及び第２のリード端子３ａ、３ｂは、図中の座標のＹ方向に平行に配置されている。
なお、図中の座標のＹ方向は、樹脂封止時のモールド樹脂１３の注入方向と同一とする。また、図示のように、第１のリード端子３及び第２のリード端子３ａ、３ｂは、その一部分がモールド樹脂１３で覆われておらず露出していて外部端子となっている。
半導体装置３０に搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置されている。半導体素子４の長手方向は、図中の座標のＹ方向と平行となるように配置される。
導電板１の半導体素子接合部２に、第２の接合材層１１を介して、２つ以上の半導体素子４の第２主面上の電極４２が接合されている。また、電極板６の一方の面が、第１の接合材層１０を介して、２つ以上の半導体素子４の第１主面上の電極４１にまたがるように接合されている。
さらに、電極板６の他方の面と第２のリード端子３ｂとがボンディングワイヤ５で接続され、モールド樹脂１３によって樹脂封止されている。導電板１の半導体素子４が接合されない面は、モールド樹脂１３により封止されず露出されている。
第１の接合材層１０及び第２の接合材層１１は、熱伝導率が良いソルダーペースト、又は銀系導電性ペーストであることが望ましい。
電極板６の一方の面が、複数の半導体素子４の第１主面の電極４１にまたがるように接合されているため、個々の半導体素子４の第１主面上の電極４１よりも大きいワイヤボンディングの領域を、電極板６の他方の面上に確保することができる。
よって、直径の太いボンディングワイヤ５やリボン状のボンディングワイヤ５を使用することが容易となり、従来技術よりもボンディングワイヤ５の本数を削減することができる。
また、従来のように１つの半導体素子４の第１主面上の電極４１に対して１本以上のボンディングワイヤ５で第２のリード端子３ｂを接続する必要がなくなるため、ボンディングワイヤ５の本数を削減することができる。
このとき、ボンディングワイヤ５は、電極板６と第２のリード端子３ａとを接続しても良い。
なお、ボンディングワイヤ５は、許容電流が大きいＡｌ、Ｃｕ、又はＡｕであることが望ましい。
電極板６は、熱伝導率が良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施してもよい。
また、半導体素子接合部２と第１のリード端子３を有する導電板１、及び第２のリード端子３ａ、３ｂは、Ｃｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐには、電極板６の他方の面と第２のリード端子３ｂとをボンディングワイヤ５で接続する前に、樹脂１２が埋め込まれる。埋め込まれた樹脂１２は、ワイヤボンディング時の機械的衝撃を緩和する。
また、樹脂１２には、モールド樹脂１３と同様にフィラーが充填されている。樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐに埋め込むことができるものを選択する。隙間Ｐよりもモールド樹脂１３に充填されているフィラーのフィラー径が大きい場合は、樹脂封止時に隙間Ｐにモールド樹脂１３を埋め込むことができない。このため、樹脂封止時にモールド樹脂１３が入り込めない隙間Ｐを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂としている。また、半導体素子４の第１主面上の電極４１と接合する電極板６の一方の面には、図３（ａ）のような平面や、図３（ｂ）又は図３（ｃ）のような凸部１４ａ、１４ｂを形成しても良い。
電極板６の一方の面に凸部１４ａ、１４ｂを形成することで、導電板１の半導体素子接合部２と電極板６の一方の面との間隔は、樹脂１２に充填されているフィラーのフィラー径よりも大きく拡げられ、樹脂１２の流動性を向上することができる。
なお、ボンディングワイヤ５の直径が細くワイヤボンディング時の機械的衝撃が小さく、隙間Ｐがモールド樹脂１３に充填されているフィラーのフィラー径よりも大きくモールド樹脂１３の流動を妨げない場合は、隙間Ｐに樹脂１２を埋め込まなくても良い。
また、図３（ｃ）に示すように、凸部１４ｂを、半導体素子４の第１主面上の電極４１よりも小さくすることにより、第１の接合材層１０が半導体素子４の側面に付着することを防ぐことができる。
本発明の実施の形態１は、半導体素子接合部１０２と第１のリード端子１０３を有する導電板１０１と第２のリード端子１０３ａ、１０３ｂが連結された従来のリードフレーム１５０（図２０を参照）と同様のリードフレームを使用することができるため、新たな導電板１の設計が不要となる上、製造コストを削減することができる。
（実施の形態２）
図４及び図５は、本発明の実施の形態２の構成図であり、実施の形態１の変形例である。図４は、本発明の実施の形態２の平面図と側面図である。図５は、図４のＣ−Ｃ' 断面図である。
半導体素子４は、図中の座標のＹ方向に２列に配置されており、図中の座標のＸ方向に並列に配置されている。
半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐには、電極板６の他方の面と第２のリード端子３ｂとをボンディングワイヤ５で接続する前に樹脂１２を埋め込む。
埋め込まれた樹脂１２は、ワイヤボンディング時の機械的衝撃を緩和することができる。
また、樹脂１２には、モールド樹脂１３と同様にフィラーが充填されている。樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐに埋め込むことができるものを選択する。隙間Ｐよりもモールド樹脂１３に充填されているフィラーのフィラー径が大きい場合は、樹脂封止時に隙間Ｐにモールド樹脂１３を埋め込むことができない。このため、樹脂封止時にモールド樹脂１３の流動性が悪い隙間Ｐを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂としている。また、半導体素子４の第１主面上の電極４１と接合する電極板６の一方の面には、図３（ａ）のような平面や、図３（ｂ）又は図３（ｃ）のような凸部１４ａ、１４ｂを形成しても良い。
（実施の形態３）
図６及び図７は、本発明の実施の形態３の構成図であり、実施の形態１の変形例である。図６は、本発明の実施の形態３の平面図と側面図である。図７は、図６のＤ−Ｄ' 断面図である。
半導体素子４ａ、４ｂは同一で縦長形状をしており、図中の座標のＸ方向に並列に配置されている。また、半導体素子４ａは、長手方向が図中の座標のＹ方向に平行に配置され、半導体素子４ｂは、長手方向が図中の座標のＸ方向に平行に配置されている。
半導体素子４ａ、４ｂ、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐには、電極板６の他方の面と第２のリード端子３ｂとをボンディングワイヤ５で接続する前に、樹脂１２を埋め込む。
このとき、半導体素子４ｂは、図中の座標のＹ方向から注入される樹脂１２が導電板１の半導体素子接合部２から流出することを防ぐことができる。
埋め込まれた樹脂１２は、ワイヤボンディング時の機械的衝撃を緩和する。
また、樹脂１２には、モールド樹脂１３と同様にフィラーが充填されている。樹脂１２に充填されているフィラーのフィラー径は、モールド樹脂１３に充填されているフィラーのフィラー径よりも小さく、半導体素子４ａ、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐに埋め込むことができるものを選択する。隙間Ｐよりもモールド樹脂１３に充填されているフィラーのフィラー径が大きい場合は、樹脂封止時に隙間Ｐにモールド樹脂１３を埋め込むことができない。このため、樹脂封止時にモールド樹脂１３が入り込めない隙間Ｐを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂としている。また、半導体素子４ａの第１主面上の電極４１と接合する電極板６の一方の面には、図３（ａ）のような平面や、図３（ｂ）又は図３（ｃ）のような凸部１４ａ、１４ｂを形成しても良い。
（実施の形態４）
図８及び図９は、本発明の実施の形態４の構成図である。図８は、本発明の実施の形態４の平面図と側面図であり、図９は、図８のＥ−Ｅ' 断面図である。
半導体素子４の第１主面上には、２つの電極４１ａ、４１ｂが形成されている。例えば、ＭＯＳＦＥＴはゲートＧとソースＳ、ＩＧＢＴはゲートＧとエミッタＥとする。
半導体装置３０は、ＴＯ２２０型のような樹脂封止をするＴＯパッケージとし、第１のリード端子３、及び第２のリード端子３ａ、３ｂは、図中の座標のＹ方向に平行に配置されている。
なお、図中の座標のＹ方向は、樹脂封止時のモールド樹脂１３の注入方向と同一とする。また、図示のように、第１のリード端子３及び第２のリード端子３ａ、３ｂは、その一部分がモールド樹脂１３で覆われておらず露出していて外部端子となっている。
搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置されている。半導体素子４の長手方向は、図中の座標のＹ方向と平行となるように配置される。
導電板１の半導体素子接合部２に、第２の接合材層１１を介して、２つ以上の半導体素子４の第２主面の電極４２が接合されている。また、電極板６の一方の面は、第１の接合材層１０ａ、１０ｂを介して、半導体素子４の第１主面の電極４１ａ、４１ｂに接合されている。このとき、電極板６の一方の面は、２つ以上の半導体素子４の第１主面上の電極４１ａ、４１ｂにまたがるように接合されている。
半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間には、樹脂１２が埋め込まれる。
埋め込まれた樹脂１２は、ワイヤボンディング時の機械的衝撃を緩和することができる。また、樹脂封止時にモールド樹脂１３が入り込めない隙間を樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂としている。また、樹脂１２に充填されているフィラーのフィラー径は、モールド樹脂１３に充填されているフィラーのフィラー径よりも小さく、半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間に埋め込むことができるものを選択する。
さらに、電極板６の他方の面上の配線２３ｃと第２のリード端子３ａ、及び、配線２３ｄと第２のリード端子３ｂとがボンディングワイヤ５でそれぞれ接続され、モールド樹脂１３によって樹脂封止されている。
電極板６は絶縁基板２４からなり、絶縁基板２４の一方の面の、第１の接合材層１０ａ、１０ｂを介して半導体素子４の第１主面上の電極４１ａ、４１ｂと接合する面には、配線２３ａ、２３ｂが形成されており、絶縁基板２４の他方の面には、ボンディングワイヤ５を接続する配線２３ｃ、２３ｄが形成されている。
絶縁基板２４の一方の面の配線２３ａ、２３ｂと他方の面の配線２３ｃ、２３ｄとは、絶縁基板２４に設けられたスルーホール２２に形成された導電部材２５によって接続されている。
配線２３ａ、２３ｂ、２３ｃ、２３ｄは、Ａｕ、Ａｇ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉ、Ｓｎ、はんだのいずれかの金属、又はこれらを組み合わせた金属からなる金属膜を、蒸着法、スパッタ法、又はめっき法で絶縁基板２４に形成することによって設けられる。
導電部材２５は、Ａｕ、Ａｇ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉ、Ｓｎ、はんだのいずれかの金属、又はこれらを組み合わせた金属からなり、スルーホール２２の少なくとも内壁に形成される。
電極板６の一方の面は、複数の半導体素子４の第１主面上の電極４１ａ、４１ｂをまたぐように接合されており、配線２３ｃ、２３ｄにより、個々の半導体素子４の第１主面上の電極４１よりも大きくワイヤボンディングの領域を確保することができる。
また、電極板６の絶縁基板２４に配線２３ａ、２３ｂ、２３ｃ、２３ｄを形成することにより、個々の半導体素子４の第１主面上の電極４１ａ、４１ｂが配線２３ａ、２３ｂに接続されるため、電極板６と第２のリード端子３ａ、３ｂとを接続するボンディングワイヤ５の本数を削減することができる。
よって、電極板６が配線２３ａ、２３ｂ、２３ｃ、２３ｄを有するため、第１主面上に２つの電極４１ａ、４１ｂを持つ複数の半導体素子４を１つの半導体装置３０に搭載することができる。
（実施の形態５）
図１０、図１１は本発明の実施の形態５の平面図であり、実施の形態１の変形例である。
図１０の場合は、搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置されている。半導体素子４の長手方向は、図中の座標のＹ方向と平行となるように配置されている。
半導体素子４の第１主面上の電極４１は、電極板６ａと電極板６ｂにそれぞれに分けて接合される。電極板６ａ、６ｂと第２のリード端子３ａ、３ｂとをボンディングワイヤ５で接続する。
なお、電極板６ａ、６ｂの一方の面には、図３の（ｂ）、（ｃ）のように凸部１４ａ、１４ｂを備えても良い。
一方、図１１の場合は、２つ以上の半導体素子４が図中の座標のＹ方向に２列に配置されており、図中の座標のＸ方向に並列に配置されている。
半導体素子４の第１主面上の電極４１は、電極板６ａと電極板６ｂにそれぞれに分けて接合される。電極板６ａ、６ｂと第２のリード端子３ａ、３ｂとをボンディングワイヤ５で接続する。
なお、電極板６ａ、６ｂの一方の面には、図３の（ｂ）、（ｃ）のように凸部１４ａ、１４ｂを備えても良い。
電極板６を電極板６ａと電極板６ｂに分割することにより、図２０に示す従来技術と同様に、第２のリード端子３ａ、３ｂをアノード端子、第１のリード端子３をカソード端子とすることができる。
（実施の形態６）
図１２は、本発明の実施の形態６を説明する図であり、実施の形態１の半導体装置の製造方法を示す図である。
図１２（ａ）に示すように、電極板６の一方の面に第１の接合材層１０を形成する。接合材層１０の形成は、例えば、メタルマスクを用いたスクリーン印刷、又は、ディスペンサを用いた塗布により行う。
第１の接合材層１０は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストとし、１００μｍ程度の厚さとする。
次に、図１２（ｂ）に示すように、半導体素子４の第１主面上の電極４１を第１の接合材層１０の上に配置し、リフロー炉で加熱処理をして接合する。
次に、図１２（ｃ）に示すように、導電板１の半導体素子接合部２に第２の接合材層１１を形成する。第２の接合材層１１の形成は、例えば、メタルマスクを用いたスクリーン印刷、又は、ディスペンサを用いた塗布により行う。
第２の接合材層１１は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストとし、１００μｍ程度の厚さとする。
次に、図１２（ｄ）に示すように、電極板６の一方の面と接合された半導体素子４の第２主面上の電極４２を第２の接合材層１１の上に配置し、リフロー炉で加熱処理をして接合する。
電極板６の一方の面と接合された半導体素子４の第２主面上の電極４２を第２の接合材層１１の上に配置する際に、図１２（ｂ）のように電極板６の一方の面に半導体素子４の第１主面上の電極４１をあらかじめ接続しておくことで、電極板６の一方の面上に、第１の接合材層１０及び半導体素子４が各々の自重によって沈み込むため、搭載精度を向上することができる。
次に、図１２（ｅ）に示すように、半導体素子４、電極板６の一方の面、及び導電板１の半導体素子接合部２に囲まれた隙間Ｐに、図中の矢印の方向から樹脂１２を注入し、加熱処理により樹脂１２を硬化させる。注入された樹脂１２は、ワイヤボンディング時の機械的衝撃を緩和する。
また、樹脂１２には、モールド樹脂１３と同様にフィラーが充填されている。樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４、導電板１の半導体素子接合部２、及び電極板６の一方の面に囲まれた隙間Ｐに埋め込むことができるものを選択する。隙間Ｐよりもモールド樹脂１３に充填されているフィラーのフィラー径が大きい場合は、樹脂封止時に隙間Ｐにモールド樹脂１３を埋め込むことができない。このため、樹脂封止時にモールド樹脂１３が入り込めない隙間Ｐを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。
次に、図１２（ｆ）に示すように、電極板６の他方の面と第２のリード端子３ａ又は第２のリード端子３ｂとをボンディングワイヤ５で接続する。
ボンディングワイヤ５は、許容電流が大きいＡｌ、Ｃｕ、又はＡｕであることが望ましい。
次に、図１２（ｇ）に示すように、導電板１の半導体素子接合部２、第２の接合材層１１、半導体素子４、電極板６、及びボンディングワイヤ５をモールド樹脂１３で樹脂封止する。導電板１の半導体素子接合部２の背面は露出するように樹脂封止する。
なお、樹脂封止は、導電板１の半導体素子接合部２の背面を露出させないフルパック型としても良い。
半導体素子接合部２と第１のリード端子３を有する導電板１と第２のリード端子３ａ、３ｂとを備えるリードフレーム５０と、電極板６は、熱伝導率の良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
この製造方法では、図２０で示した従来技術と同様に、ダイパッドである半導体素子接合部２及び第１のリード端子３を有する導電板１と、第２のリード端子３ａ、３ｂとが連結されたリードフレーム５０を用いることができるため、リードフレーム５０の新たな設計や金型等の設備投資が不要となり、コストを削減できる。
電極板６の他方の面と第２のリード端子３ａ、３ｂとの接続をボンディングワイヤ５で行うため、電極板６に傾きが発生しても第２のリード端子３ａ、３ｂの位置がずれることはない。
また、複数の半導体素子４の第１主面上の電極４１をまたぐように電極板６の一方の面を接合することにより、半導体素子４の第１主面上の電極４１よりも大きいワイヤボンディングの領域を確保することができる。よって、直径の太いボンディングワイヤ５やリボン状のボンディングワイヤ５を使用することが容易に可能となり、従来技術よりもボンディングワイヤの本数を削減することができる。
（実施の形態７）
図１３、図１４は、本発明の実施の形態７の構成図である。図１３は、本発明の実施の形態７の平面図と側面図であり、図１４は、図１３のＦ−Ｆ' 断面図である。
半導体装置３０は、ＴＯ２２０型のような樹脂封止をするＴＯパッケージとし、第１のリード端子３及び第２のリード端子３ａは、図中の座標のＹ方向に平行に配置されている。
なお、図中の座標のＹ方向は、樹脂封止時のモールド樹脂１３の注入方向と同一とする。また、図示のように、第１のリード端子３及び第２のリード端子３ａ並びに後述するリード端子８は、その一部分がモールド樹脂１３で覆われておらず露出していて外部端子となっている。
搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置されている。半導体素子４の長手方向は、図中の座標のＹ方向と平行となるように配置される。
上記のように縦長形状の半導体素子４の長手方向を第１のリード端子３及び第２のリード端子３ａに平行に配置することで、モールド樹脂１３の流動性を向上させることができる。
２つ以上の半導体素子４の第２主面上の電極４２が、導電板１の半導体素子接合部２に第２の接合材層１１を介して接合されている。
２つ以上の半導体素子４の第１主面上の電極４１は、第１の接合材層１０を介して電極板７に接合され、モールド樹脂１３によって樹脂封止されている。電極板７は、リード端子８を有するとともに、２つ以上の半導体素子４の第１主面上の電極４１と第１の接合材層１０を介して接合する接合部９を一方の面に有する。そして、接合部９は、複数の半導体素子４の第１主面上の電極４１をまたぐように、これら電極４１と接合している。
電極板７の接合部９は、図１４（ａ）のように平面としてもよいし、図１４（ｂ）、（ｃ）のように凸部１４ａ、１４ｂを形成しても良い。電極板７の接合部９に凸部１４ａ、１４ｂを形成し、凸部１４ａ、１４ｂに半導体素子４の第１主面上の電極４１を接合することによって、搭載する半導体素子４の厚さが薄い場合には、導電板１の半導体素子接合部２と電極板７ａ、７ｂの接合部９との間隔をモールド樹脂１３のフィラー径よりも大きく広げることができる。その結果、樹脂封止時のモールド樹脂１３の流動性を向上させることができる。
また、図１４（ｃ）に示すように、凸部１４ｂを半導体素子の第１主面上の電極４１よりも小さくすることによって、第１の接合材層１０が半導体素子４の側面に付着することを防ぐことができる。
第１の接合材層１０及び第２の接合材層１１は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストであることが望ましい。
リード端子８と接合部９を有する電極板７は、熱伝導率の良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
また、半導体素子接合部２と第１のリード端子３を有する導電板１と、第２のリード端子３ａは、熱伝導率の良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
なお、半導体素子４、電極板７の接合部９、及び導電板１の半導体素子接合部２に囲まれた隙間Ｑは、モールド樹脂１３に充填されたフィラーのフィラー径より大きな隙間が取れない場合や、半導体素子４の配置によりモールド樹脂１３の流動性が悪い箇所がある場合は、樹脂１２で埋めてもよい。
モールド樹脂１３が入り込めない隙間Ｑを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。また、樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、隙間Ｑに埋め込むことができるものを選択する。
電極板７にリード端子８を設けることで、電極板７とリード端子８とをボンディングワイヤ５で接続する必要がなくなるため、製造の工数を削減することができる。
（実施の形態８）
図１５及び図１６は、本発明の実施の形態８の構成図であり、実施の形態７の変形例である。図１５は、本発明の実施の形態８の平面図と側面図であり、図１６は、図１５のＧ−Ｇ' 断面図である。
半導体素子４ａ、４ｂは縦長の形状をしており、図中の座標のＸ方向に並列に配置されている。また、半導体素子４ａは、長手方向が図中の座標のＹ方向に平行に配置され、半導体素子４ｂは、長手方向が図中の座標のＸ方向に平行に配置されている。
半導体素子４ａ同士の間、導電板１の半導体素子接合部２及び電極板７の接合部９に囲まれた隙間、半導体素子４ａと半導体素子４ｂとの間、導電板１の半導体素子接合部２及び電極板７の接合部９に囲まれた隙間Ｑに、樹脂１２を埋め込む。
このとき、半導体素子４ｂは、図中の座標のＹ方向から注入される樹脂１２が導電板１の半導体素子接合部２から流出するのを防ぐことができる。
樹脂封止時にモールド樹脂１３が入り込めない隙間Ｑを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。また、樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４ａ、４ｂ、導電板１の半導体素子接合部２、及び電極板７の一方の面に囲まれた隙間Ｑに埋め込むことができるものを選択する。
また、電極板７の接合部９には、図１４（ｂ）、（ｃ）のように、半導体素子４の第１主面との接合部に、半導体素子４の配置に合わせて、凸部１４ａ、１４ｂを形成しても良い。
（実施の形態９）
図１７は、本発明の実施の形態９の平面図であり、実施の形態７の変形例である。
搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置され、半導体素子４の長手方向は、図中の座標のＹ方向と平行に配置される。
なお、図中の座標のＹ方向は、樹脂封止時のモールド樹脂１３の注入方向と同一とする。
半導体素子４の第１主面上の電極４１は、電極板７ａの接合部９ａと電極板７ｂの接合部９ｂにそれぞれに分けて接合される。
なお、電極板７ａ、７ｂの接合部９ａ、９ｂは、図１４（ｂ）、（ｃ）のように、半導体素子４の第１主面上の電極４１との接合部に凸部１４ａ、１４ｂを備えても良い。
電極板７ａと電極板７ｂとに分割することにより、図２０に示す従来技術と同様に、電極板７ａのリード端子８ａをアノード端子、導電板１の第１のリード端子３をカソード端子、電極板７ｂのリード端子８ｂをアノード端子とすることができる。
また、縦長形状の半導体素子４の長手方向をモールド樹脂１３の注入方向である図中の座標のＹ方向に平行に配置することで、樹脂封止時のモールド樹脂１３の流動性を向上させることができる。
なお、半導体素子４、電極板７ａの接合部９ａ、電極板７ｂの接合部９ｂ、及び導電板１の半導体素子接合部２に囲まれた隙間には、モールド樹脂１３に充填されたフィラーのフィラー径よりも大きな隙間が取れない場合や、半導体素子４の配置によりモールド樹脂１３の流動性が悪い箇所がある場合は、樹脂１２を埋め込んでもよい。
モールド樹脂１３が入り込めない隙間Ｑを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。また、樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、隙間Ｑに埋め込むことができるものを選択する。
電極板７ａ、７ｂにリード端子８ａ、８ｂをそれぞれ有することで電極板７ａ、７ｂとリード端子８ａ、８ｂとをボンディングワイヤ５で接続する必要がなくなるため、製造の工数を削減することができる。
（実施の形態１０）
図１８は、本発明の実施の形態１０の平面図と側面図であり、実施の形態７の変形例である。
半導体装置３０は、ＴＯ２２０型のような樹脂封止をするＴＯパッケージとし、第１のリード端子３及び第２のリード端子３ａ、３ｂは、図中の座標のＹ方向に平行に配置されている。
なお、図中の座標のＹ方向は、樹脂封止時のモールド樹脂１３の注入方向と同一とする。また、図示のように、第１のリード端子３及び第２のリード端子３ａ、３ｂは、その一部分がモールド樹脂１３で覆われておらず露出していて外部端子となっている。
搭載する２つ以上の半導体素子４は縦長形状をしており、図中の座標のＸ方向に並列に配置されている。半導体素子４の長手方向は、図中の座標のＹ方向と平行となるように配置される。
上記のように縦長形状の半導体素子４の長手方向を第１のリード端子３及び第２のリード端子３ａ、３ｂに平行に配置することで、モールド樹脂１３の流動性を向上させることができる。
２つ以上の半導体素子４の第２主面上の電極４２が、導電板１の半導体素子接合部２に第２の接合材層１１を介して接合されている。
２つ以上の半導体素子４の第１主面上の電極４１は、第１の接合材層１０を介して電極板４３に接合され、モールド樹脂１３によって樹脂封止されている。電極板４３は、第２のリード端子３ｂと接続する接続部４６を有するとともに、２つ以上の半導体素子４の第１主面上の電極４１と第１の接合材層１０を介して接合する接合部４５を一方の面に有する。そして、接合部４５は、複数の半導体素子４の第１主面上の電極４１をまたぐように、これら電極４１と接合している。なお、接続部４６と接合部４５との間には、折れ曲がった形状の屈曲部４７が設けられており、接続部４６は、接合部４５から屈曲部４７を介して延在する。
電極板４３の接続部４６は第３の接合材層４４を介して第２のリード端子３ａに接合され、モールド樹脂１３によって樹脂封止されている。
電極板４３の接合部４５は、図１４（ａ）のように平面としてもよいし、図１４（ｂ）、（ｃ）のように凸部１４ａ、１４ｂを形成しても良い。
第１の接合材層１０、第２の接合材層１１、及び第３の接合材層４４は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストであることが望ましい。
接合部４５と接続部４６を有する電極板４３は、熱伝導率の良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
また、半導体素子接合部２と第１のリード端子３を有する導電板１と、第２のリード端子３ａ、３ｂは、熱伝導率の良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
なお、半導体素子４、電極板４３の接合部４５、及び導電板１の半導体素子接合部２に囲まれた隙間には、モールド樹脂１３に充填されたフィラーのフィラー径よりも大きな隙間が取れない場合や、半導体素子４の配置によりモールド樹脂１３の流動性が悪い箇所がある場合は、樹脂１２を埋め込んでもよい。
樹脂１２には、モールド樹脂１３と同様にフィラーが充填されている。樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４、電極板４３の接合部４５、及び導電板１の半導体素子接合部２に囲まれた隙間に埋め込むことができるものを選択する。隙間よりもモールド樹脂１３に充填されているフィラーのフィラー径が大きい場合は、樹脂封止時に隙間にモールド樹脂１３を埋め込むことができない。このため、モールド樹脂１３が入り込めない隙間を樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
なお、樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。
本発明の実施の形態では、電極板４３の接続部４６を第２のリード端子３ｂに接合することで、電極板４３と第２のリード端子３ｂをボンディングワイヤ５で接続する必要がなく、製造の工数を削減することができる。
また、前述の従来技術と同様に、半導体素子接合部２と第１のリード端子とを有する導電板１と第２のリード端子３ａ、３ｂが連結されたリードフレーム５０を使用することができるため、新たな導電板１の設計が不要となる上、製造のコストを削減することができる。
（実施の形態１１）
図１９は、本発明の実施の形態１１を説明する図であり、実施の形態７の半導体装置の製造方法を示す図である。
図１９（ａ）に示すように、電極板７の接合部９への第１の接合材層１０の形成は、例えば、メタルマスクを用いたスクリーン印刷、又は、ディスペンサを用いた塗布により行う。
第１の接合材層１０は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストとし、１００μｍ程度の厚さとする。
次に、図１９（ｂ）に示すように、半導体素子４の第１主面上の電極４１を第１の接合材層１０に配置し、リフロー炉で加熱処理をして接合する。
次に、図１９（ｃ）に示すように、例えばメタルマスクを用いたスクリーン印刷又はディスペンサを用いた塗布により、導電板１の半導体素子接合部２に第２の接合材層１１を形成する。
第２の接合材層１１は、熱伝導率の良いソルダーペースト、又は銀系導電性ペーストとし、１００μｍ程度の厚さとする。
次に、図１９（ｄ）に示すように、電極板７の接合部９と接合された半導体素子４の第２主面上の電極４２を第２の接合材層１１の上に配置し、リフロー炉で加熱処理をして接合する。
電極板７の接合部９と接合された半導体素子４の第２主面上の電極４２を第２の接合材層１１の上に配置する際に、図１９（ｂ）のように電極板７の接合部９に半導体素子４の第１主面上の電極４１をあらかじめ接続しておくことで、電極板７の接合部９上に、第１の接合材層１０及び半導体素子４が各々の自重によって沈み込むため、搭載精度を向上することができる。
次に、図１９（ｅ）に示すように、半導体素子４、電極板７の接合部９、及び導電板１の半導体素子接合部２に囲まれた隙間Ｑに、図中の矢印の方向から樹脂１２を注入し、加熱処理をして樹脂１２を硬化させる。
樹脂１２は、クラックの発生を抑制するためにモールド樹脂１３と線膨張係数が同じ熱硬化型樹脂であることが望ましいため、本発明の実施の形態ではモールド樹脂１３と同じエポキシ系樹脂とする。また、樹脂１２に充填されたフィラーのフィラー径は、モールド樹脂１３に充填されたフィラーのフィラー径よりも小さく、半導体素子４、導電板１の半導体素子接合部２、及び電極板７の一方の面に形成された接合部９に囲まれた隙間Ｑに埋め込むことができるものを選択する。
モールド樹脂１３が入り込めない隙間Ｑを樹脂１２で埋めることで、モールド樹脂１３の未充填の箇所にヒートサイクルやヒートショックなどの信頼性試験によってクラックが発生することを低減することができる。
次に、図１９（ｆ）に示すように、導電板１の半導体素子接合部２、第２の接合材層１１、半導体素子４、第１の接合材層１０、及び電極板７の接合部９を、モールド樹脂１３で樹脂封止する。導電板１の半導体素子接合部２の背面は、露出するように樹脂封止する。
なお、樹脂封止は、導電板１の半導体素子接合部２の背面を露出させないフルパック型としても良い。
半導体素子４は縦長形状であり、半導体素子４の長手方向を樹脂１２又はモールド樹脂１３の注入方向に平行に配置することで、樹脂１２又はモールド樹脂１３の流動性を向上することができる。
半導体素子接合部２と第１のリード端子３とを有する導電板１と、リード端子８と接合部９を有する電極板７は、熱伝導率が良いＣｕ、Ａｌ、又はこれらを含む合金であることが望ましく、表面にＮｉによるめっき処理又はＳｎ系はんだによるめっき処理を施しても良い。
リード端子８と接合部９とを有する電極板７を用いることで、ワイヤボンディング工程が不要となり、製造工程の工数を削減することができる。
１ 導電板
２ 半導体素子接合部
３ 第１のリード端子
３ａ、３ｂ 第２のリード端子
４、４ａ、４ｂ 半導体素子
５ ボンディングワイヤ
６、６ａ、６ｂ 電極板
７、７ａ、７ｂ 電極板
８、８ａ、８ｂ リード端子
９、９ａ、９ｂ 接合部
１０、１０ａ、１０ｂ 第１の接合材層
１１ 第２の接合材層
１２ 樹脂
１３ モールド樹脂
１４ａ、１４ｂ 凸部
２２ スルーホール
２３ａ、２３ｂ、２３ｃ、２３ｄ 配線
２４ 絶縁基板
２５ 導電部材
３０ 半導体装置
４１ 第１主面上の電極
４２ 第２主面上の電極
４３ 電極板
４４ 第３の接合材層
４５ 接合部
４６ 接続部
４７ 屈曲部
５０ リードフレーム
Ａ アノード
Ｋ カソード
Ｐ 隙間
Ｑ 隙間

Claims (15)

  1. 第１主面及び第２主面に電極を有する半導体素子を２つ以上備えた半導体装置であって、
    一方の面が２つ以上の前記半導体素子の前記第１主面と第１の接合材層を介して接合された電極板と、
    ２つ以上の前記半導体素子の前記第２主面と第２の接合材層を介して接合された半導体素子接合部と、第１のリード端子と、を有する導電板と、
    前記電極板の他方の面とボンディングワイヤを介して接続された第２のリード端子と、を備え、
    前記電極板は、絶縁基板と、前記絶縁基板の両主面にそれぞれ設けられた配線と、前記絶縁基板に設けられたスルーホールに配され前記絶縁基板の両主面の前記配線を電気的に接続する導電部材と、を備え、
    前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、前記電極板、及び前記ボンディングワイヤは、モールド樹脂により封止されており、
    前記半導体素子同士の間であって、前記電極板と前記導電板との間の隙間に、前記モールド樹脂とは別体の樹脂が埋め込まれており、
    前記モールド樹脂及び前記モールド樹脂とは別体の樹脂にはフィラーが充填されており、前記モールド樹脂とは別体の樹脂に充填されたフィラーのフィラー径は、前記モールド樹脂に充填されたフィラーのフィラー径よりも小さく、且つ、前記半導体素子、前記導電板の前記半導体素子接合部、及び前記電極板の前記一方の面に囲まれた隙間に埋め込むことができる大きさであることを特徴とする半導体装置。
  2. 第１主面及び第２主面に電極を有する半導体素子を２つ以上備えた半導体装置であって、
    一方の面が２つ以上の前記半導体素子の前記第１主面と第１の接合材層を介して接合された電極板と、
    ２つ以上の前記半導体素子の前記第２主面と第２の接合材層を介して接合された半導体素子接合部と、第１のリード端子と、を有する導電板と、
    前記電極板の他方の面とボンディングワイヤを介して接続された第２のリード端子と、を備え、
    前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、前記電極板、及び前記ボンディングワイヤは、モールド樹脂により封止されており、
    前記半導体素子同士の間であって、前記電極板と前記導電板との間の隙間に、前記モールド樹脂とは別体の樹脂が埋め込まれており、
    前記モールド樹脂及び前記モールド樹脂とは別体の樹脂にはフィラーが充填されており、前記モールド樹脂とは別体の樹脂に充填されたフィラーのフィラー径は、前記モールド樹脂に充填されたフィラーのフィラー径よりも小さく、且つ、前記半導体素子、前記導電板の前記半導体素子接合部、及び前記電極板の前記一方の面に囲まれた隙間に埋め込むことができる大きさであることを特徴とする半導体装置。
  3. 前記電極板は、絶縁基板と、前記絶縁基板の両主面にそれぞれ設けられた配線と、前記絶縁基板に設けられたスルーホールに配され前記絶縁基板の両主面の前記配線を電気的に接続する導電部材とを備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記電極板は、Ｃｕ、Ａｌ、又はこれらを含む合金であることを特徴とする請求項２に記載の半導体装置。
  5. 前記電極板は前記一方の面に凸部を備え、該凸部は前記半導体素子の前記第１主面との接合部に設けられたことを特徴とする請求項４に記載の半導体装置。
  6. 請求項１又は請求項２に記載の半導体装置の製造方法であって、
    前記電極板の一方の面に前記第１の接合材層を形成する第１接合材層形成工程と、
    前記第１の接合材層上に２つ以上の前記半導体素子の前記第１主面を配置して接合する第１接合工程と、
    前記導電板の前記半導体素子接合部に前記第２の接合材層を形成する第２接合材層形成工程と、
    前記電極板と接合された前記半導体素子の前記第２主面を前記第２の接合材層上に配置して接合する第２接合工程と、
    前記第２接合工程の後、前記電極板の他方の面と前記第２のリード端子とを前記ボンディングワイヤで接続するワイヤボンディング工程と、
    前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、前記電極板、及びボンディングワイヤをモールド樹脂で封止するモールド工程と、
    を有し、
    さらに、前記第２接合工程と前記ワイヤボンディング工程との間に、前記半導体素子同士の間であって前記電極板と前記導電板との間の隙間に樹脂を注入して硬化させる樹脂埋め込み工程を備えることを特徴とする半導体装置の製造方法。
  7. 第１主面及び第２主面に電極を有する半導体素子を２つ以上備えた半導体装置であって、
    ２つ以上の前記半導体素子の前記第１主面と第１の接合材層を介して接合された接合部を一方の面に備えるとともに、第１のリード端子を備えた電極板と、
    ２つ以上の前記半導体素子の前記第２主面と第２の接合材層を介して接合された半導体素子接合部と、第２のリード端子と、を有する導電板とを備え、
    前記半導体素子は、その長手方向を前記第２のリード端子と平行にして配置され、
    前記半導体素子同士の間であって、前記電極板の一方の面と前記導電板との間の隙間に、モールド樹脂とは別体の樹脂が埋め込まれており、
    前記モールド樹脂及び前記モールド樹脂とは別体の樹脂にはフィラーが充填されており、前記モールド樹脂とは別体の樹脂に充填されたフィラーのフィラー径は、前記モールド樹脂に充填されたフィラーのフィラー径よりも小さく、且つ、前記半導体素子、前記導電板の前記半導体素子接合部、及び前記電極板の前記一方の面に囲まれた隙間に埋め込むことができる大きさであることを特徴とする半導体装置。
  8. 前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、及び前記電極板の前記接合部は、前記モールド樹脂により封止され、前記電極板の前記第１のリード端子と前記導電板の前記第２のリード端子は外部端子であることを特徴とする請求項７に記載の半導体装置。
  9. 第１主面及び第２主面に電極を有する半導体素子を２つ以上備えた半導体装置であって、
    ２つ以上の前記半導体素子の前記第１主面と第１の接合材層を介して接合された接合部と、該接合部から屈曲部を介して延在する接続部とを、一方の面に備えた電極板と、
    前記半導体素子の前記第２主面と第２の接合材層を介して接合され、２つ以上の前記半導体素子の前記第２主面に接続された半導体素子接合部と、第１のリード端子と、を有する導電板と、
    前記電極板の接続部と第３の接合材層を介して接合された第２のリード端子とを備え、 前記半導体素子は、その長手方向を前記第１のリード端子と平行にして配置され、
    前記半導体素子同士の間であって、前記電極板の一方の面と前記導電板との間の隙間に、モールド樹脂とは別体の樹脂が埋め込まれており、
    前記モールド樹脂及び前記モールド樹脂とは別体の樹脂にはフィラーが充填されており、前記モールド樹脂とは別体の樹脂に充填されたフィラーのフィラー径は、前記モールド樹脂に充填されたフィラーのフィラー径よりも小さく、且つ、前記半導体素子、前記導電板の前記半導体素子接合部、及び前記電極板の前記一方の面に囲まれた隙間に埋め込むことができる大きさであることを特徴とする半導体装置。
  10. 前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、及び前記電極板の前記接合部は、前記モールド樹脂により封止され、前記導電板の前記第１のリード端子と前記第２のリード端子は外部端子であることを特徴とする請求項９に記載の半導体装置。
  11. 前記電極板は、Ｃｕ、Ａｌ、又はこれらを含む合金であることを特徴とする請求項７又は請求項９に記載の半導体装置。
  12. 請求項７に記載の半導体装置の製造方法であって、
    前記電極板の前記接合部上に前記第１の接合材層を形成する第１接合材層形成工程と、 前記第１の接合材層上に２つ以上の前記半導体素子の前記第１主面を配置して接合する第１接合工程と、
    前記導電板の前記半導体素子接合部に前記第２の接合材層を形成する第２接合材層形成工程と、
    前記電極板と接合された前記半導体素子の前記第２主面を前記第２の接合材層上に配置して接合する第２接合工程と、
    前記半導体素子同士の間であって前記電極板と前記導電板との間に樹脂を注入して硬化させる樹脂埋め込み工程と、
    前記導電板の前記半導体素子接合部、前記第２の接合材層、前記半導体素子、前記第１の接合材層、及び前記電極板の前記接合部をモールド樹脂で封止するモールド工程とを有することを特徴とする半導体装置の製造方法。
  13. 前記別体の樹脂は熱硬化型樹脂であることを特徴とする請求項２、請求項７、又は請求項９に記載の半導体装置。
  14. 前記第１の接合材層又は前記第２の接合材層はソルダーペースト、又は銀系導電性ペーストであることを特徴とする請求項１、請求項２、請求項７、又は請求項９に記載の半導体装置。
  15. 前記半導体素子は縦長形状であり、前記半導体素子の長手方向の長さは前記半導体素子の短手方向の長さの１０倍以上であることを特徴とする請求項１、請求項２、請求項７、又は請求項９に記載の半導体装置。
JP2014539585A 2012-10-01 2013-08-21 半導体装置とその製造方法 Active JP6094592B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012219314 2012-10-01
JP2012219314 2012-10-01
PCT/JP2013/004946 WO2014054212A1 (ja) 2012-10-01 2013-08-21 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016044441A Division JP2016129254A (ja) 2012-10-01 2016-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014054212A1 JPWO2014054212A1 (ja) 2016-08-25
JP6094592B2 true JP6094592B2 (ja) 2017-03-15

Family

ID=50434558

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014539585A Active JP6094592B2 (ja) 2012-10-01 2013-08-21 半導体装置とその製造方法
JP2016044441A Pending JP2016129254A (ja) 2012-10-01 2016-03-08 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016044441A Pending JP2016129254A (ja) 2012-10-01 2016-03-08 半導体装置

Country Status (4)

Country Link
US (1) US9953961B2 (ja)
JP (2) JP6094592B2 (ja)
CN (1) CN104247012B (ja)
WO (1) WO2014054212A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置
JPWO2023112195A1 (ja) * 2021-12-15 2023-06-22
JP2023128312A (ja) 2022-03-03 2023-09-14 三菱電機株式会社 半導体装置、半導体装置の製造方法および電力変換装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815165B2 (ja) * 1987-09-17 1996-02-14 株式会社東芝 樹脂絶縁型半導体装置の製造方法
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
WO1998012748A1 (fr) * 1996-09-18 1998-03-26 Hitachi, Ltd. Module a semiconducteur de jonction
JP3617306B2 (ja) * 1998-04-15 2005-02-02 株式会社日立製作所 加圧接触型半導体装置、及びこれを用いた変換器
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
KR20010072328A (ko) 1998-08-07 2001-07-31 가나이 쓰토무 평형 반도체 장치, 그 제법 및 이것을 이용한 변환기
JP2000058693A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd 平型半導体装置、その製法及びこれを用いた変換器
JP3525753B2 (ja) * 1998-08-26 2004-05-10 株式会社豊田中央研究所 パワーモジュール
JP4651153B2 (ja) 1999-10-28 2011-03-16 ローム株式会社 半導体装置
JP3596388B2 (ja) 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3602453B2 (ja) 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4439143B2 (ja) 2001-07-03 2010-03-24 日本インター株式会社 樹脂封止型半導体装置
JP3744431B2 (ja) * 2002-01-31 2006-02-08 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2003234442A (ja) 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
FR2839570B1 (fr) 2002-05-07 2004-09-17 Atmel Grenoble Sa Procede de fabrication de capteur d'empreinte digitale et capteur correspondant
JP2004079680A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP4120876B2 (ja) * 2003-05-26 2008-07-16 株式会社デンソー 半導体装置
US7612439B2 (en) * 2005-12-22 2009-11-03 Alpha And Omega Semiconductor Limited Semiconductor package having improved thermal performance
JP2006229180A (ja) * 2005-01-24 2006-08-31 Toyota Motor Corp 半導体モジュールおよび半導体装置
JP4620553B2 (ja) 2005-08-30 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP5103863B2 (ja) * 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP5018013B2 (ja) 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置
JP4702279B2 (ja) * 2006-12-27 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP2008227131A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP5179854B2 (ja) * 2007-12-21 2013-04-10 矢崎総業株式会社 板状端子の組付構造
JP4759582B2 (ja) * 2008-02-15 2011-08-31 Ｏｋｉセミコンダクタ株式会社 半導体デバイスの製造方法及び半導体デバイス
JP5233340B2 (ja) * 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5239736B2 (ja) * 2008-10-22 2013-07-17 株式会社デンソー 電子装置
JP4883145B2 (ja) * 2008-10-30 2012-02-22 株式会社デンソー 半導体装置
JP5223657B2 (ja) 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
US8796837B2 (en) * 2009-03-03 2014-08-05 Ixys Corporation Lead and lead frame for power package
JP5388661B2 (ja) 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP4638958B1 (ja) 2009-08-20 2011-02-23 株式会社パウデック 半導体素子の製造方法
JP2011066398A (ja) 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子およびその製造方法
JP5229200B2 (ja) * 2009-12-03 2013-07-03 富士電機株式会社 半導体装置の製造方法
JP5450192B2 (ja) * 2010-03-24 2014-03-26 日立オートモティブシステムズ株式会社 パワーモジュールとその製造方法
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
JP5681937B2 (ja) 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP5838559B2 (ja) * 2011-02-08 2016-01-06 富士電機株式会社 半導体装置の組立治具および半導体装置の組立方法
JP5623622B2 (ja) 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
EP2722879B1 (en) * 2011-06-16 2020-07-22 Fuji Electric Co., Ltd. Semiconductor unit and semiconductor device using the same
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
CN104247012A (zh) 2014-12-24
US9953961B2 (en) 2018-04-24
US20150028467A1 (en) 2015-01-29
JPWO2014054212A1 (ja) 2016-08-25
WO2014054212A1 (ja) 2014-04-10
JP2016129254A (ja) 2016-07-14
CN104247012B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
TWI485817B (zh) 微電子封裝及其散熱方法
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6983187B2 (ja) 電力用半導体装置
TWI556370B (zh) 半導體封裝及用於其之方法
JP5863602B2 (ja) 電力用半導体装置
JP6084367B2 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
TW201330189A (zh) 封裝結構及其製造方法
CN104051397B (zh) 包括非整数引线间距的封装器件及其制造方法
JP6094592B2 (ja) 半導体装置とその製造方法
JP2017123360A (ja) 半導体モジュール
JP5233853B2 (ja) 半導体装置
JP2015115471A (ja) 電力用半導体装置
JP2017092389A (ja) 半導体装置
JP5857468B2 (ja) 半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP2003133329A (ja) 半導体装置
JP6747304B2 (ja) 電力用半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
CN203085515U (zh) 半导体封装体
JP2017050441A (ja) 半導体装置
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP4047572B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250