JP7395452B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7395452B2
JP7395452B2 JP2020158215A JP2020158215A JP7395452B2 JP 7395452 B2 JP7395452 B2 JP 7395452B2 JP 2020158215 A JP2020158215 A JP 2020158215A JP 2020158215 A JP2020158215 A JP 2020158215A JP 7395452 B2 JP7395452 B2 JP 7395452B2
Authority
JP
Japan
Prior art keywords
plate portion
electrode
semiconductor device
semiconductor
convex portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020158215A
Other languages
English (en)
Other versions
JP2022052059A (ja
Inventor
秀明 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020158215A priority Critical patent/JP7395452B2/ja
Priority to CN202110115501.4A priority patent/CN114300433A/zh
Priority to US17/193,703 priority patent/US20220093562A1/en
Priority to EP21161246.0A priority patent/EP3975239A1/en
Publication of JP2022052059A publication Critical patent/JP2022052059A/ja
Application granted granted Critical
Publication of JP7395452B2 publication Critical patent/JP7395452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明の実施形態は、半導体装置に関する。
圧接型半導体装置は、両面放熱によるパワー密度向上と、高電圧・大電流下での高信頼性を実現する。圧接型半導体装置は、複数の半導体素子が、上下の電極ブロックによって挟まれた構造を備える。上下の電極ブロックに外部から押圧力が加えられることにより、内部の電気的接触が保たれる。
圧接型半導体装置の使用には熱の発生が伴う。そのため、圧接型半導体装置内における熱抵抗の低減が求められている。
特開２０１５－１９８１３２号公報
本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することである。
実施形態の半導体装置は、第１面と、第１面に対向する第２面と、を有する第１板部を有する第１電極と、第２面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第２面に対向する第３面と、第３面に対向する第４面と、を有する第２板部であって、複数の半導体チップのそれぞれと第３面の間に設けられ、第３面に接続され、第２面に平行な面内において、それぞれ半導体チップと同じ形状の頂面を有する複数の凸部を有し、第２板部は、第３面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第１直径より大きい第２外径を有する第２板部と、第４面に接続された第５面と、第５面に対向する第６面と、を有し、第１直径以下の第３外径を有する第３板部と、を有する第２電極と、を備える。
第１実施形態の半導体装置の模式図である。 第１実施形態の半導体チップの模式断面図である。 第１実施形態の半導体装置の模式断面図の一例である。 第１実施形態の半導体装置の模式断面図の一例である。 第１実施形態の半導体装置の模式断面図の一例である。 第１実施形態の半導体装置の模式断面図の一例である。 第１実施形態の比較形態となる半導体装置の模式図である。 第１実施形態の半導体装置の作用効果を説明するための模式図である。 第２実施形態の半導体装置の模式断面図である。 第３実施形態の半導体装置の模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１実施形態）
本実施形態の半導体装置は、第１面と、第１面に対向する第２面と、を有する第１板部を有する第１電極と、第２面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第２面に対向する第３面と、第３面に対向する第４面と、を有する第２板部であって、複数の半導体チップのそれぞれと第３面の間に設けられ、第３面に接続され、第２面に平行な面内において、それぞれ半導体チップと同じ形状の頂面を有する複数の凸部を有し、第２板部は、第３面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第１直径より大きい第２外径を有する第２板部と、第４面に接続された第５面と、第５面に対向する第６面と、を有し、第１直径以下の第３外径を有する第３板部と、を有する第２電極と、を備える。
図１は、本実施形態の半導体装置１００の模式図である。図１（ａ）は、本実施形態の半導体装置１００の模式断面図である。図１（ｂ）は、本実施形態の半導体装置１００の模式断面図である。図１（ｃ）は、本実施形態の半導体装置１００の、第２板部６４の第３面６６の模式下面図である。より具体的には、図１（ａ）は、図１（ｃ）に示したＢ－Ｂ’断面における、半導体装置１００の模式断面図である。図１（ｂ）は、図１（ｃ）に示したＡ－Ａ’断面における、半導体装置１００の模式断面図である。
図２は、本実施形態の半導体チップ４０の模式断面図である。
図１及び図２を用いて、本実施形態の半導体装置１００の説明をする。
本実施形態の半導体装置１００は、圧接型半導体装置である。
半導体装置１００は、第１電極１０と、第１緩衝部３０と、半導体チップ４０と、第２緩衝部５０と、第２電極６０と、を備える。
第１電極１０は、第１板部１２と、第４板部１８と、を有する。第１電極１０は、例えばＣｕ（銅）等の金属を含む電極である。
第１板部１２は、例えば板状の部材である。第１板部１２は、例えば円柱状の形状を有する部材である。第１板部１２は、第１面１４と、第１面１４に対向する第２面１６と、を有する。ここで、例えば、第１面１４及び第２面１６は、Ｚ軸に垂直な面内に設けられているものとする。
第１緩衝部３０は、第１板部１２の第２面１６の上に設けられている。第１緩衝部３０は、第１電極１０及び第２電極６０を圧接するときに、半導体チップ４０が受ける熱応力を緩和するために設けられている。第１緩衝部３０は、例えばＭｏ（モリブデン）等の導電性金属を含む。
半導体チップ４０は、第１緩衝部３０の上に設けられている。半導体チップ４０は、第１チップ電極４２と、第１チップ電極４２の上に設けられた半導体素子領域４４と、半導体素子領域４４の上に設けられた第２チップ電極４６と、を有する。例えば、半導体チップ４０は、後述する凸部６２の個数と同じだけ設けられている。半導体チップ４０は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。半導体チップ４０がＩＧＢＴである場合、例えば第１チップ電極４２はコレクタ電極であり、第２チップ電極４６はエミッタ電極である。しかし、半導体チップ４０は、ＩＧＢＴに限定されるものではなく、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やダイオードであってもかまわない。例えば、Ｚ軸に垂直な面内又は第２面１６に平行な面内において、第１チップ電極４２、半導体素子領域４４及び第２チップ電極４６の形状は矩形である。しかし、Ｚ軸に垂直な面内における、第１チップ電極４２、半導体素子領域４４及び第２チップ電極４６の形状は、矩形に限定されるものではない。
図２（ａ）に示した半導体チップ４０においては、沿面距離を確保するために、半導体素子領域４４及び第２チップ電極４６の大きさが、第１チップ電極４２の大きさより小さくなっている。しかし、図２（ｂ）に示した半導体チップ４０のように、第１チップ電極４２、半導体素子領域４４及び第２チップ電極４６の大きさが同じであってもかまわない。
第２電極６０は、凸部６２と、第２板部６４と、第３板部７０と、を有する。第２電極６０は、例えばＣｕ（銅）等の金属を含む電極である。
第２板部６４は、半導体チップ４０の上に設けられている。第２板部６４は、第３面６６と、第３面６６に対向する第４面６８と、を有する。第３面６６は、第２面１６に対向している。また、第２板部６４は、複数の凸部６２を有している。複数の凸部６２は、複数の半導体チップ４０のそれぞれと第３面６６の間に設けられている。そして、複数の凸部６２は、第３面６６と接続されている。
図１（ｃ）に示すように、第２板部６４は、例えば合計２１個の凸部６２を有している。しかし、凸部６２の個数は、これに限定されるものではない。半導体チップ４０の形状が矩形である場合、Ｚ軸に垂直な面内又は第２面１６に平行な面内における凸部６２の頂面６２ａは、半導体チップ４０の形状と同じ矩形形状を有する。例えば図２（ａ）に示した半導体チップ４０が用いられている場合、Ｚ軸に垂直な面内又は第２面１６に平行な面内における凸部６２の頂面６２ａは、半導体チップ４０の第２チップ電極４６と同じ矩形形状を有する。また、例えば図２（ｂ）に示した半導体チップ４０が用いられている場合、Ｚ軸に垂直な面内又は第２面１６に平行な面内における凸部６２の頂面６２ａは、半導体チップ４０の第１チップ電極４２、半導体素子領域４４及び第２チップ電極４６と同じ矩形形状を有する。
第２板部６４は、第３面６６に平行な面内における、凸部６２の第１直径Ｌ１（図１（ｃ））より大きい、第２外径ｄ２を有している。ここで、凸部６２の第１直径Ｌ１とは、第３面６６に平行な面内において、複数の凸部６２のうち最も外側に設けられた複数の凸部６２に外接する最小の円の直径である。また、かかる円の内部においては、凸部６２が、例えばマトリックス上に配列されている。
第３板部７０は、第５面７２と、第６面７４と、を有する。例えば、第５面７２及び第６面７４は、Ｚ軸に垂直な面内に設けられているものとする。第５面７２は、第２板部６４の第４面６８に接続されている。第３板部７０は、第１直径Ｌ１以下の第３外径ｄ３を有する。
第２緩衝部５０は、それぞれの半導体チップ４０とそれぞれの凸部６２の間に設けられている。第２緩衝部５０は、第１電極１０及び第２電極６０を圧接するときに、半導体チップ４０が受ける熱応力を緩和するために設けられている。第２緩衝部５０は、例えばＭｏ（モリブデン）等の導電性金属を含む。例えば、Ｚ軸に垂直な面内におけるそれぞれの第２緩衝部５０の形状及びサイズは、Ｚ軸に垂直な面内におけるそれぞれの半導体チップ４０の同一の形状及び同一のサイズである。
なお、図１においては、Ｚ軸に垂直な面内における第１緩衝部３０の形状及びサイズは、Ｚ軸に垂直な面内における第１板部１２の第２面１６と同一の形状及び同一のサイズである。また、Ｚ軸に垂直な面内における第２緩衝部５０の形状及びサイズは、Ｚ軸に垂直な面内における凸部６２の頂面６２ａと同一の形状及び同一のサイズである。しかし、第１緩衝部３０及び第２緩衝部５０の形状は、これに限定されるものではない。
なお、半導体チップ４０、第２緩衝部５０及び凸部６２の周囲に、図示しない樹脂製の支持体が設けられていても良い。また、半導体装置１００の周囲に、図示しないセラミック製の絶縁部材が設けられていても良い。
図３及び図４は、本実施形態の半導体装置１００の模式断面図の一例である。複数の凸部６２のうち最も外側に設けられた凸部６２の最も外側の端部６２ｂから、第３面６６の中心６６ａの垂線と第４面６８側で交差するように、第３面６６に対して４５度で引かれた第１仮想直線は、第３板部７０を通過していることが好ましい。図３は、第３板部７０の第３外径ｄ３が第１直径Ｌ１と等しい例である。第１仮想直線は、第３板部７０を通過している。図４は、第１仮想直線が、第３板部７０の側面７５の上端を通過する例である。図４に示した例の場合よりも第３外径ｄ３が小さい場合、第１仮想直線は第３板部７０を通過しない。
第４板部１８は、第７面２０と、第８面２２と、を有する。第４板部１８の第８面２２は、第１板部１２の第１面１４に接続されている。第４板部１８は、第１板部１２の第２面１６に平行な面内において複数の半導体チップ４０のうち最も外側に設けられた複数の半導体チップ４０に外接する最小の円の第２直径Ｌ２以下の第４外径ｄ４を有する。
図５及び図６は、本実施形態の半導体装置１００の模式断面図の一例である。Ｚ軸に垂直な面内又は第１板部１２の第２面１６に平行な面内における半導体チップ４０の最も外側の端部４０ａから、第２面１６の中心１６ａの垂線と第１面１４側で交差するように、第２面１６に対して４５度で引かれた第２仮想直線は、第４板部１８を通過していることが好ましい。ここで、第２仮想直線は、例えば、半導体チップ４０の下面から引く。図５は、第４板部１８の第４外径ｄ４が第２直径Ｌ２と等しい例である。第２仮想直線は、第４板部１８を通過している。図６は、第２仮想直線が、第４板部１８の側面１５の下端を通過する例である。図６に示した例の場合よりも第４外径ｄ４が小さい場合、第１仮想直線は第４板部１８を通過しない。
第１板部１２、第２板部６４、第３板部７０及び第４板部１８の、Ｚ軸に垂直な平面内における形状は、例えば円である。しかし、第１板部１２、第２板部６４、第３板部７０及び第４板部１８の、Ｚ軸に垂直な平面内における形状は、例えば正方形又は長方形の形状に対して、角部が面取りされたものであってもかまわない。
第１板部１２及び第４板部１８は、例えば、単一の金属の塊から、一体的に、機械研削等により形成される。
凸部６２、第２板部６４及び第３板部７０は、例えば、単一の金属の塊から、一体的に、機械研削等により形成される。
次に、本実施形態の半導体装置１００の作用効果を記載する。
図７は、本実施形態の比較形態となる半導体装置１０００の模式図である。半導体装置１０００においては、第４板部１８及び第３板部７０は設けられていない。かかる場合、半導体装置１０００の使用のため、第１電極ブロックＢ１及び第２電極ブロックＢ２を用いて半導体装置１０００を上下から圧接する（図７（ａ））と、凸部６２より外側の第２板部６４が、平面性を保つことが出来ずに、下方に変形してしまう（垂れてしまう）という問題があった（図７（ｂ））。この、第２板部６４が下方に変形する領域は、例えば、図７（ｃ）に示したように、第２板部６４の外側に分布している。このときに、特に凸部６２より外側の部分で、圧力の抜けが発生しやすくなるという問題があった。すると、凸部６２の外側の部分の下にある半導体チップ４０の熱抵抗が高くなってしまい、半導体チップ４０の破壊がおこるという問題があった。
そこで、本実施形態の半導体装置１００は、第１面１４と、第１面１４に対向する第２面１６と、を有する第１板部１２を有する第１電極１０と、第２面１６の上に設けられた複数の半導体チップ４０と、複数の半導体チップ４０の上に設けられ、第２面１６に対向する第３面６６と、第３面６６に対向する第４面６８と、を有する第２板部６４であって、複数の半導体チップ４０のそれぞれと第３面６６の間に設けられ、第３面６６に接続され、第２面１６に平行な面内において、それぞれ半導体チップ４０と同じ形状の頂面６２ａを有する複数の凸部６２を有し、第２板部６４は、第３面６６に平行な面内において複数の凸部６２のうち最も外側に設けられた複数の凸部６２に外接する最小の円の第１直径Ｌ１より大きい第２外径ｄ２を有する第２板部６４と、第４面６８に接続された第５面７２と、第５面７２に対向する第６面７４と、を有し、第１直径Ｌ１以下の第３外径ｄ３を有する第３板部７０と、を有する第２電極６０と、を備える。
本実施形態の半導体装置１００は、簡易な構造で圧力の抜けを抑制するために、凸部６２が、第２面１６に平行な面内において、それぞれ半導体チップ４０と同じ形状の頂面６２ａを有するものとしている。そして、上記のような第３板部７０が設けられている。
図８は、本実施形態の半導体装置の作用効果を説明するための図である。第２電極ブロックＢ２により直接押されるのは第３板部７０である。ここで、第３板部７０の第３外径ｄ３は、第１直径Ｌ１以下である。そのため、凸部６２の外側の第２板部６４は、下方に変形しにくくなる。そのため、半導体チップ４０の圧力の抜けは発生しづらくなる。よって、信頼性の高い半導体装置の提供が可能となる。
また、第３板部７０を設けても、凸部６２や半導体チップ４０の周辺には、容積変化等の特段の変化を伴わない。そのため、容易に圧力の抜けを抑制することが可能となっている。
また、複数の凸部６２のうち最も外側に設けられた凸部６２の最も外側の端部６２ｂから、第３面６６の中心６６ａの垂線と第４面６８側で交差するように、第３面６６に対して４５度で引かれた第１仮想直線は、第３板部７０を通過していることが好ましい。第２電極ブロックＢ２により第３板部７０に加えられる圧力が、鉛直下向きから４５度の範囲内で分散すると考える。すると、上記の範囲内に第３板部７０が存在していれば、凸部６２の外側の第２板部６４に対して圧力がかかりづらくなり、半導体チップ４０の圧力の抜けが抑制されるためである。
さらに、第１板部１２が第１電極ブロックＢ１により押される場合、半導体チップ４０の外側の第１板部１２が上方に変形してしまうという問題があった。すると、凸部６２の外側の部分の下にある半導体チップ４０の、熱抵抗が高くなってしまい、半導体チップ４０の破壊がおこるという問題があった。
そこで、第１電極１０は、第２面１６に平行な面内において複数の半導体チップ４０のうち最も外側に設けられた複数の半導体チップ４０に外接する最小の円の第２直径Ｌ２以下の第４外径ｄ４を有し、第１面１４と接続された第４板部１８を有することが好ましい。第１電極ブロックＢ１により直接押されるのは第４板部１８である。ここで、第４板部１８の第４外径ｄ４は、第２直径Ｌ２以下である。そのため、半導体チップ４０の外側の第１板部１２は、上方に変形しにくくなる。そのため、半導体チップ４０の圧力の抜けは発生しづらくなる。よって、信頼性の高い半導体装置の提供が可能となる。
また、第４板部１８を設けても、凸部６２や半導体チップ４０の周辺には、容積変化等の特段の変化を伴わない。そのため、容易に圧力の抜けを抑制することが可能となっている。
また、複数の半導体チップ４０のうち最も外側に設けられた半導体チップの最も外側の端部４０ａから、第２面１６の中心１６ａの垂線と第１面１４側で交差するように、第２面１６に対して４５度で引かれた第２仮想直線は、第４板部１８を通過することが好ましい。第１電極ブロックＢ１により第４板部１８に加えられる圧力が、鉛直上向きから４５度の範囲内で分散すると考える。すると、上記の範囲内に第４板部１８が存在していれば、複数の半導体チップ４０の外側の第１板部１２に対して圧力がかかりづらくなり、半導体チップ４０の圧力の抜けが抑制されるためである。
本実施形態の半導体装置１００によれば、信頼性の高い半導体装置の提供が可能となる。
（第２実施形態）
本実施形態の半導体装置は、第１面と、第１面に対向する第２面と、を有する第１板部を有する第１電極と、第２面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第２面に対向する第３面と、第３面に対向する第４面と、を有する第２板部を有する第２電極であって、複数の半導体チップのそれぞれと第３面の間に設けられ、第３面に接続された複数の凸部を有し、第２板部は、第３面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の直径と等しい第２外径を有する第２電極と、を備える。ここで、第１実施形態と重複する内容の記載は省略する。
図９は、本実施形態の半導体装置１１０の模式断面図である。
第２板部６４の第２外径ｄ２は、第１直径Ｌ１と等しい。また、第１板部１２の第１外径ｄ１は、第２直径Ｌ２と等しい。なお、図９においては、ｄ２＝Ｌ１＝Ｌ２＝ｄ１である。
これによっても、凸部６２の外側の第２板部６４は、下方に変形しにくくなる。さらに、半導体チップ４０の外側の第１板部１２は、上方に変形しにくくなる。そのために、半導体チップ４０の圧力の抜けが抑制される。
本実施形態の半導体装置１１０によっても、信頼性の高い半導体装置の提供が可能となる。
（第３実施形態）
本実施形態の半導体装置は、第１面と、第１面に対向する第２面と、を有する第１板部を有する第１電極と、第２面の上に設けられた複数の半導体チップと、複数の半導体チップの上に設けられ、第２面に対向する第３面と、第３面と対向する第４面と、を有する第２板部であって、複数の半導体チップのそれぞれと第３面の間に設けられ、第３面に接続された複数の凸部を有し、第３面に平行な面内において複数の凸部のうち最も外側に設けられた複数の凸部に外接する最小の円の第１直径より大きい第２外径を有する第２板部と、第３面の端部と複数の凸部のうち最も外側に設けられた凸部の間の第３面に設けられた第５板部と、を有する第２電極と、を備える。ここで、第１実施形態及び第２実施形態と重複する内容の記載は省略する。
図１０は、本実施形態の半導体装置１２０の模式断面図である。
第３面６６の端部６６ｂと、複数の凸部６２のうち最も外側に設けられた凸部６２の間の第３面６６に、第５板部８０が設けられている。具体的には、第５板部８０としての、第５板部８０ａ、第５板部８０ｂ、第５板部８０ｃ及び第５板部８０ｄが設けられている。
第５板部８０により、複数の凸部６２のうち最も外側に設けられた凸部６２の外側の第２板部６４は、下方に変形しにくくなる。そのために、半導体チップ４０の圧力の抜けが抑制される。
なお、第５板部８０は、複数の凸部６２のうち最も外側に設けられた凸部６２の外側面（側面）６２ｃと接していることが好ましい。第５板部８０が凸部６２の外側面６２ｃと接することにより、さらに凸部６２の外側の第２板部６４の強度が増加し、下方に変形しにくくなるためである。
また、第５板部８０の膜厚ｔは、凸部６２の外側の第２板部６４の強度を増加させるために、凸部６２の高さｈの２０％以上であることが好ましい。
本実施形態の半導体装置１２０によっても、信頼性の高い半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ：第１電極
１２ ：第１板部
１４ ：第１面
１５ ：側面
１６ ：第２面
１６ａ ：中心
１８ ：第４板部
４０ ：半導体チップ
４０ａ ：端部
６０ ：第２電極
６２ ：凸部
６２ａ ：頂面
６２ｂ ：端部
６２ｃ ：側面（外側面）
６４ ：第２板部
６６ ：第３面
６６ａ ：中心
６６ｂ ：端部
６８ ：第４面
７０ ：第３板部
７２ ：第５面
７４ ：第６面
７５ ：側面
８０ ：第５板部
１００ ：半導体装置
１１０ ：半導体装置
１２０ ：半導体装置
Ｌ１ ：第１直径
Ｌ２ ：第２直径
ｄ１ ：第１外径
ｄ２ ：第２外径
ｄ３ ：第３外径
ｄ４ ：第４外径
ｈ ：高さ
ｔ ：膜厚

Claims (6)

  1. 第１面と、前記第１面に対向する第２面と、を有する第１板部を有する第１電極と、
    前記第２面の上に設けられた複数の半導体チップと、
    前記複数の半導体チップの上に設けられ、前記第２面に対向する第３面と、前記第３面に対向する第４面と、を有する第２板部であって、前記複数の半導体チップのそれぞれと前記第３面の間に設けられ、前記第３面に接続され、前記第２面に平行な面内において、それぞれ前記半導体チップと同じ形状の頂面を有する複数の凸部を有し、前記第２板部は、前記第３面に平行な面内において前記複数の凸部のうち最も外側に設けられた前記複数の凸部に外接する最小の円の第１直径より大きい第２外径を有する前記第２板部と、
    前記第４面に接続された第５面と、前記第５面に対向する第６面と、を有し、前記第１直径以下の第３外径を有する第３板部と、
    を有する第２電極と、
    を備える半導体装置。
  2. 前記複数の凸部のうち最も外側に設けられた前記凸部の最も外側の端部から、前記第３面の中心の垂線と前記第４面側で交差するように、前記第３面に対して４５度で引かれた第１仮想直線は、前記第３板部を通過する、
    請求項１記載の半導体装置。
  3. 前記第１電極は、前記第２面に平行な面内において前記複数の半導体チップのうち最も外側に設けられた前記複数の半導体チップに外接する最小の円の第２直径以下の第４外径を有し、前記第１面と接続された第４板部を有する、
    請求項１又は請求項２記載の半導体装置。
  4. 前記複数の半導体チップのうち最も外側に設けられた前記半導体チップの最も外側の端部から、前記第２面の中心の垂線と前記第１面側で交差するように、前記第２面に対して４５度で引かれた第２仮想直線は、前記第４板部を通過する、
    請求項３記載の半導体装置。
  5. 第１面と、前記第１面に対向する第２面と、を有する第１板部を有する第１電極と、
    前記第２面の上に設けられた複数の半導体チップと、
    前記複数の半導体チップの上に設けられ、前記第２面に対向する第３面と、前記第３面と対向する第４面と、を有する第２板部であって、前記複数の半導体チップのそれぞれと前記第３面の間に設けられ、前記第３面に接続された複数の凸部を有し、前記第３面に平行な面内において前記複数の凸部のうち最も外側に設けられた前記複数の凸部に外接する最小の円の第１直径より大きい第２外径を有する第２板部と、
    前記第３面の端部と前記複数の凸部のうち最も外側に設けられた前記凸部の間の前記第３面に設けられた第５板部であって、前記第５板部の側面は前記複数の凸部のうち最も外側に設けられた前記凸部の側面と接する前記第５板部と、
    を有する第２電極と、
    を備える半導体装置。
  6. 前記第５板部の膜厚は、前記凸部の高さの２０％以上である、
    請求項５記載の半導体装置。
JP2020158215A 2020-09-23 2020-09-23 半導体装置 Active JP7395452B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020158215A JP7395452B2 (ja) 2020-09-23 2020-09-23 半導体装置
CN202110115501.4A CN114300433A (zh) 2020-09-23 2021-01-28 半导体装置
US17/193,703 US20220093562A1 (en) 2020-09-23 2021-03-05 Semiconductor device
EP21161246.0A EP3975239A1 (en) 2020-09-23 2021-03-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020158215A JP7395452B2 (ja) 2020-09-23 2020-09-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2022052059A JP2022052059A (ja) 2022-04-04
JP7395452B2 true JP7395452B2 (ja) 2023-12-11

Family

ID=74867397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020158215A Active JP7395452B2 (ja) 2020-09-23 2020-09-23 半導体装置

Country Status (4)

Country Link
US (1) US20220093562A1 (ja)
EP (1) EP3975239A1 (ja)
JP (1) JP7395452B2 (ja)
CN (1) CN114300433A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087438A (ja) 2008-10-03 2010-04-15 Toshiba Corp 圧接型半導体装置
US9818705B1 (en) 2016-09-15 2017-11-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2019047591A (ja) 2017-08-31 2019-03-22 東芝三菱電機産業システム株式会社 電力変換装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402004A (en) * 1978-01-07 1983-08-30 Tokyo Shibaura Denki Kabushiki Kaisha High current press pack semiconductor device having a mesa structure
JPS5929143B2 (ja) * 1978-01-07 1984-07-18 株式会社東芝 電力用半導体装置
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
JP3480811B2 (ja) * 1997-07-15 2003-12-22 株式会社東芝 電圧駆動型電力用半導体装置
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JPH11274400A (ja) * 1998-03-23 1999-10-08 Toshiba Corp 電力用圧接型半導体装置
JP2930074B1 (ja) * 1998-06-02 1999-08-03 富士電機株式会社 半導体装置
JP3676240B2 (ja) * 2000-02-07 2005-07-27 株式会社東芝 圧接型半導体装置
JP3954314B2 (ja) * 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP2004023083A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 圧接型半導体装置
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
US9275926B2 (en) * 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102013217801B4 (de) * 2013-09-05 2019-07-18 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013217802B4 (de) * 2013-09-05 2020-01-09 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
DE102014102493A1 (de) * 2014-02-26 2015-08-27 Infineon Technologies Bipolar Gmbh & Co. Kg Verbesserte Scheibenzelle für mehrere druckkontaktierte Halbleiterbauelemente
CN105575924B (zh) * 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
KR101755769B1 (ko) * 2014-10-29 2017-07-07 현대자동차주식회사 양면 냉각 파워 모듈 및 이의 제조 방법
DE102014115909B4 (de) * 2014-10-31 2017-06-01 Infineon Technologies Ag Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
JP6359573B2 (ja) * 2016-01-19 2018-07-18 株式会社東芝 半導体装置
US10014280B2 (en) * 2016-03-29 2018-07-03 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US10403601B2 (en) * 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
KR101956996B1 (ko) * 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
EP3462479B1 (en) * 2017-10-02 2020-12-09 General Electric Technology GmbH Semiconductor assembly with fault protection
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures
DE102018212436A1 (de) * 2018-07-25 2020-01-30 Infineon Technologies Ag Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
SG11202100905XA (en) * 2018-08-08 2021-02-25 Agency Science Tech & Res Semiconductor package and method of forming the same
DE102019115857A1 (de) * 2019-06-11 2020-12-17 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
JP2021182575A (ja) * 2020-05-18 2021-11-25 現代自動車株式会社Hyundai Motor Company 半導体装置内部スナバ回路接続構造及びこれを用いたパワーモジュール構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087438A (ja) 2008-10-03 2010-04-15 Toshiba Corp 圧接型半導体装置
US9818705B1 (en) 2016-09-15 2017-11-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2018046190A (ja) 2016-09-15 2018-03-22 株式会社東芝 半導体装置
CN107833913A (zh) 2016-09-15 2018-03-23 株式会社东芝 半导体装置
JP2019047591A (ja) 2017-08-31 2019-03-22 東芝三菱電機産業システム株式会社 電力変換装置

Also Published As

Publication number Publication date
CN114300433A (zh) 2022-04-08
EP3975239A1 (en) 2022-03-30
JP2022052059A (ja) 2022-04-04
US20220093562A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP4954356B1 (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP6033522B1 (ja) 絶縁回路基板、パワーモジュールおよびパワーユニット
US20190229033A1 (en) Power module and method for manufacturing the same
JP2008060531A (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
KR20170083515A (ko) 반도체 장치
US9870974B2 (en) Power conversion apparatus including wedge inserts
US9589863B2 (en) Power module and thermal interface structure thereof
JP7395452B2 (ja) 半導体装置
JP7170614B2 (ja) 半導体装置
JP2015122453A (ja) パワーモジュール
US10201090B2 (en) Fabrication method of circuit structure
WO2017179264A1 (ja) 半導体装置の放熱構造
JP5951967B2 (ja) 大容量モジュールの周辺回路用の回路基板および当該回路基板を用いる周辺回路を含む大容量モジュール
JP6841367B1 (ja) 半導体モジュール、電力変換装置及び半導体モジュールの製造方法
US20150179540A1 (en) Semiconductor device
JP6452748B2 (ja) 積層部材の製造方法
CN111584422A (zh) 半导体装置及其制造方法
JP7278986B2 (ja) 半導体装置
JP6724668B2 (ja) 半導体装置
JP2019102646A (ja) 半導体装置
JP2019149390A (ja) 半導体装置
US11114387B2 (en) Electronic packaging structure
JP2023140154A (ja) 半導体装置及び実装基板
JP2021015964A (ja) 半導体パッケージ、電子装置、および半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231129

R150 Certificate of patent or registration of utility model

Ref document number: 7395452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150