DE102014115909B4 - Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle - Google Patents

Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle Download PDF

Info

Publication number
DE102014115909B4
DE102014115909B4 DE102014115909.8A DE102014115909A DE102014115909B4 DE 102014115909 B4 DE102014115909 B4 DE 102014115909B4 DE 102014115909 A DE102014115909 A DE 102014115909A DE 102014115909 B4 DE102014115909 B4 DE 102014115909B4
Authority
DE
Germany
Prior art keywords
press
main electrode
contact plate
pack cell
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014115909.8A
Other languages
English (en)
Other versions
DE102014115909A1 (de
Inventor
Olaf Hohlfeld
Jürgen Högerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115909.8A priority Critical patent/DE102014115909B4/de
Priority to US14/926,615 priority patent/US9972596B2/en
Publication of DE102014115909A1 publication Critical patent/DE102014115909A1/de
Application granted granted Critical
Publication of DE102014115909B4 publication Critical patent/DE102014115909B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Press-Pack-Zelle mit einer elektrisch leitenden oberen Kontaktplatte (41) und einer elektrisch leitenden unteren Kontaktplatte (42), sowie mit einem Chipverbund und einer elektrischen Anschlussleitung (811), wobei der Chipverbund Folgendes aufweist: eine Anzahl von Halbleiterchips (1), von denen ein jeder aufweist: – einen Halbleiterkörper (10) mit einer Unterseite (10b), sowie mit einer Oberseite (10t), die in einer vertikalen Richtung (v) von der Unterseite (10b) beabstandet ist; – eine auf der Oberseite (10t) angeordnete obere Hauptelektrode (11); – eine auf der Unterseite (10b) angeordnete untere Hauptelektrode (12); – eine Steuerelektrode (13), mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode (11) und der unteren Hauptelektrode (12) gesteuert werden kann; eine dielektrische Einbettmasse (4), durch die die Halbleiterchips (1) stoffschlüssig zu einem festen Verbund miteinander verbunden sind; einen gemeinsamen Steueranschluss (701), der über eine Steuerelektrodenverschaltungsstruktur (70) mit jeder der Steuerelektroden (13) elektrisch leitend verbunden ist; und einen gemeinsamen Referenzpotentialanschluss (801), der über eine Hauptelektrodenverschaltungsstruktur (80) mit jeder der oberen Hauptelektroden (11) elektrisch leitend verbunden ist, wobei für jeden der Halbleiterchips (1) ein eigenes, elektrisch leitendes oberes Ausgleichsplättchen (21) vorhanden ist, das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und stoffschlüssig sowie elektrisch leitend mit der oberen Hauptelektrode (11) verbunden ist; wobei der Chipverbund derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist, dass sich die ersten Hauptelektroden (11) an der der oberen Kontaktplatte (41) zugewandten Seite des jeweiligen Halbleiterchips (1) befinden, und die zweiten Hauptelektroden (12) an der der unteren Kontaktplatte (42) zugewandten Seite des jeweiligen Halbleiterchips (1); und wobei die elektrische Anschlussleitung (811) von der Außenseite der Press-Pack-Zelle her zugänglich ist und so elektrisch kontaktiert werden kann und sie elektrisch leitend mit dem Referenzpotentialanschluss (801) verbunden ist, wobei zwischen der Anschlussleitung (811) und einer jeden der ersten Hauptelektroden (11) eine elektrisch leitende Verbindung besteht, die nicht über die obere Kontaktplatte (41) führt.

Description

  • Die vorliegende Erfindung betrifft eine Press-Pack-Zelle und ein Verfahren zum Betrieb einer Press-Pack-Zelle.
  • Bei herkömmlichen Press-Pack-Zellen, wie sie beispielsweise aus DE 10 2013 217 801 A1 bekannt sind, werden Halbleiterchips zwischen zwei elektrisch leitende Druckkontaktstücke gepresst und dabei elektrisch kontaktiert und elektrisch parallel geschaltet. Sofern die Halbleiterchips jeweils einen steuerbaren Halbleiterschalter enthalten, weisen die Halbleiterchips außerdem eine Steuerelektrode auf. Beim Betrieb der Press-Pack-Zelle wird dieser eine Ansteuerspannung zugeführt, wobei als Bezugspotential das elektrische Potential eines der Druckkontaktstücke verwendet wird. Da beim Betrieb der Press-Pack-Zelle ein starker elektrischer Strom über das betreffende Druckkontaktstück fließt, kommt es zu einem Spannungsabfall, wodurch sich die an den einzelnen Halbleiterchips anliegende Steuerspannung signifikant von der der Press-Pack-Zelle zugeführten Ansteuerspannung unterscheiden kann. Dies kann beispielsweise zu zeitlichen Schaltverzögerungen beim Ein- oder Ausschalten der Halbleiterschalter führen. Es besteht daher ein Bedarf nach einer verbesserten Lösung für das genannte Problem.
  • Dieses Problem wird durch eine Press-Pack-Zelle gemäß Patentanspruch 1 bzw. durch ein Verfahren zum Betrieb einer Press-Pack-Zelle gemäß Patentanspruch 15 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein erster Aspekt betrifft eine Press-Pack-Zelle mit einer elektrisch leitenden oberen Kontaktplatte, einer elektrisch leitenden untere Kontaktplatte, einem Chipverbund, und einer elektrischen Anschlussleitung, die von der Außenseite der Press-Pack-Zelle her zugänglich ist und so elektrisch kontaktiert werden kann. Der Chipverbund weist eine Anzahl von Halbleiterchips auf. Ein jeder der Halbleiterchips weist einen Halbleiterkörper mit einer Unterseite auf, sowie mit einer Oberseite, die in einer vertikalen Richtung von der Unterseite beabstandet ist. Außerdem weist ein jeder der Halbleiterchips eine obere Hauptelektrode auf, die auf der Oberseite angeordnet ist, eine untere Hauptelektrode, die auf der Unterseite angeordnet ist, und eine Steuerelektrode, mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode und der unteren Hauptelektrode gesteuert werden kann. Die Halbleiterchips sind durch eine dielektrische Einbettmasse stoffschlüssig zu einem festen Verbund miteinander verbunden. Der Chipverbund weist noch einen gemeinsamen Steueranschluss auf, sowie eine Steuerelektrodenverschaltungsstruktur, die den Steueranschluss mit einer jeden der Steuerelektroden elektrisch leitend verbindet. Außerdem weist der Chipverbund einen gemeinsamen Referenzpotentialanschluss auf, sowie eine Hauptelektrodenverschaltungsstruktur, die den Referenzpotentialanschluss mit einer jeden der ersten Hauptelektroden elektrisch leitend verbindet. Dabei ist für jeden der Halbleiterchips ein eigenes, elektrisch leitendes oberes Ausgleichsplättchen vorhanden, das auf der dem Halbleiterkörper abgewandten Seite der oberen Hauptelektrode angeordnet und stoffschlüssig sowie elektrisch leitend mit der oberen Hauptelektrode verbunden ist. Der Chipverbund ist derart zwischen der oberen Kontaktplatte und der unteren Kontaktplatte angeordnet, dass sich die ersten Hauptelektroden an der der oberen Kontaktplatte zugewandten Seite des jeweiligen Halbleiterchips befinden, und die zweiten Hauptelektroden an der der unteren Kontaktplatte zugewandten Seite des jeweiligen Halbleiterchips. Die elektrische Anschlussleitung ist elektrisch leitend mit dem Referenzpotentialanschluss verbunden, wobei zwischen der Anschlussleitung und einer jeden der ersten Hauptelektroden eine elektrisch leitende Verbindung besteht, die nicht über die obere Kontaktplatte führt.
  • Ein zweiter Aspekt betrifft ein Verfahren zum Betrieb einer Press-Pack-Zelle. Hierzu wird eine Press-Pack-Zelle bereitgestellt, die gemäß dem ersten Aspekt ausgebildet ist. Ebenfalls bereitgestellt werden ein elektrisch leitendes oberes Druckkontaktstück und ein elektrisch leitendes unteres Druckkontaktstück. Die Press-Pack-Zelle wird derart zwischen dem oberen Druckkontaktstück und dem unteren Druckkontaktstück eingespannt, dass zwischen dem oberen Druckkontaktstück und der oberen Kontaktplatte ein reiner elektrischer Druckkontakt besteht, und dass zwischen dem unteren Druckkontaktstück und der unteren Kontaktplatte ein reiner elektrischer Druckkontakt besteht. Das obere Druckkontaktstücks und das untere Druckkontaktstücks werden an eine elektrische Spannungsquelle angeschlossen, so dass an dem oberen Druckkontaktstück und dem unteren Druckkontaktstück unterschiedliche elektrische Potentiale anliegen. Außerdem wird zwischen dem Referenzpotentialanschluss und dem Steueranschluss eine Steuerspannung angeschlossen.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder gleich wirkende Elemente. Es zeigen:
  • 1 bis 17 verschiedene Schritte eines Verfahrens zur Herstellung eines Chipverbunds, bei dem eine als Leiterrahmen ausgebildete Steuerelektrodenverschaltungsstruktur in eine Einbettmasse eingebettet ist, die mehrere Halbleiterchips miteinander verbindet, und bei dem eine Hauptelektrodenverschaltungsstruktur auf der Oberfläche des Verbunds zwischen den Halbleiterchips und der Einbettmasse angeordnet ist.
  • 18 bis 20 verschiedene Schritte eines Verfahrens zur Herstellung einer Press-Pack-Zelle, bei der ein Chipverbund zwischen zwei elektrisch leitenden Kontaktplatten eines Gehäuses angeordnet ist.
  • 21 einen Chipverbund, der sich von dem Chipverbund gemäß 17 lediglich dadurch unterscheidet, dass die Steuerelektrodenverschaltungsstruktur nicht als Leiterrahmen ausgebildet ist, sondern als Leiterbahn einer vorgefertigten Leiterplatte, die in die Einbettmasse eingebettet ist.
  • 22 bis 26 verschiedene Schritte eines Verfahrens zur Herstellung eines Chipverbunds, bei dem die Steuerelektrodenverschaltungsstruktur und die Hauptelektrodenverschaltungsstruktur jeweils Leiterbahnen einer vorgefertigten Leiterplatte aufweisen, die in die Einbettmasse eingebettet ist, und bei dem die Hauptelektrodenverschaltungsstruktur außerdem Federelemente aufweist, die eine elektrisch leitende Verbindung zwischen der Hauptelektrodenverschaltungsstruktur und den ersten Hauptelektroden der Halbleiterchips bewirken.
  • 27 eine Draufsicht auf eine Press-Pack-Zelle, die einen gemäß 26 ausgebildeten Chipverbund aufweist.
  • 28 einen Vertikalschnitt durch einen Abschnitt eines Chipverbunds, bei dem die Steuerelektrodenverschaltungsstruktur und die Hauptelektrodenverschaltungsstruktur als Leiterbahnen einer strukturierten Metallisierungsschicht ausgebildet sind, die auf die Oberfläche eines Verbunds aufgebracht wurde, bei dem mehrere Halbleiterchips durch eine Einbettmasse fest verbunden sind.
  • 29 eine Draufsicht auf den Chipverbund gemäß 28.
  • 30 einen Vertikalschnitt durch einen Abschnitt einer Press-Pack-Zelle, die einen gemäß den 28 und 29 ausgebildeten Chipverbund aufweist.
  • 31 bis 41 verschiedene Schritte eines Verfahrens zur Herstellung eines Chipverbunds, bei dem die Steuerelektrodenverschaltungsstruktur und die Hauptelektrodenverschaltungsstruktur als Leiterbahnen einer strukturierten Metallisierungsschicht ausgebildet sind, die auf die Oberfläche eines Verbunds aufgebracht wurde, bei dem mehrere Halbleiterchips durch eine Einbettmasse fest verbunden sind.
  • 42 einen Vertikalschnitt durch einen Abschnitt einer Press-Pack-Zelle, die einen gemäß den 39 bis 41 ausgebildeten Chipverbund aufweist.
  • 43 einen Vertikalschnitt durch einen Anordnung, bei der eine Press-Pack-Zelle zwischen zwei Druckkontaktstücke eingespannt und dabei durch diese elektrisch kontaktiert wird.
  • 1 zeigt einen Halbleiterchip 1, sowie weitere Teile zur Herstellung eines Zwischenprodukts, wie es in den 3 dargestellt ist. Der Halbleiterchip 1 weist einen Halbleiterkörper 10 aus einem Halbleitergrundmaterial auf, in dem zur Realisierung eines in den Halbleiterkörper 10 integrierten Leistungshalbleiterbauelements insbesondere p-leitende und n-leitende Halbleiterzonen enthalten sein können. Außerdem kann der Halbleiterchip 1 noch beliebig viele elektrisch leitende Schichten aufweisen wie zum Beispiel Metallisierungen, Silizidschichten oder Schichten aus dotiertem polykristallinem Halbleitermaterial (z. B. polykristallines Silizium), aber auch beliebig viele dielektrische Schichten wie beispielsweise Nitridschichten (z. B. Siliziumnitrid) oder Oxidschichten (z. B. Siliziumoxid), oder Passivierungsschichten wie z. B. Imidschichten. Bei dem Halbleitergrundmaterial kann es sich um jedes bekannte zur Herstellung von Halbleiterbauelementen übliche Halbleitergrundmaterial handeln, beispielsweise um beliebige Elementhalbleiter (z. B. Silizium, Germanium), um beliebige Verbindungshalbleiter (z. B. II-VI-Halbleiter wie Zinkselenid oder Cadmiuimsulfid, III-V-Halbleiter wie Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, oder IV-IV-Halbleiter wie Silziumkarbid oder Siliziumgermanium).
  • Der Halbleiterkörper 10 weist eine Oberseite 10t auf, sowie eine der Oberseite entgegengesetzte Unterseite 10b. Die Oberseite 10t ist in einer vertikalen Richtung v von der Unterseite 10b beabstandet, wobei die vertikale Richtung v senkrecht zur Unterseite 10b verläuft. Auf der Oberseite 10t ist eine obere Hauptelektrode 11 angeordnet, auf der Unterseite 10b eine untere Hauptelektrode 12. Ebenfalls auf der Oberseite 10t befindet sich eine Steuerelektrode 13. Weiterhin kann auf die Oberseite 10t eine optionale obere dielektrische Passivierungsschicht 15 aufgebracht sein. Diese Passivierungsschicht 15 kann zum Beispiel ein Polyimid sein.
  • Bei der oberen Hauptelektrode 11, der unteren Hauptelektrode 12 und der Steuerelektrode 13 kann es sich beispielsweise um dünne Metallisierungsschichten handeln. Derartige Metallisierungsschichten können zum Beispiel bereits während der Herstellung des Halbleiterchips 1 im Waferverbund mit weiteren, identischen Halbleiterchips 1 auf den Halbleiterkörper 10 aufgebracht werden, also noch vor dem Vereinzeln des Wafers zu voneinander unabhängigen Halbleiterchips 1.
  • Wie in 2 dargestellt ist, werden mehrere derartige Halbleiterchips 1 gemeinsam und voneinander beabstandet auf einem elektrisch leitenden unteren Ausgleichsplättchen 22 montiert, indem sie jeweils an ihrer unteren Hauptelektrode 12 mittels einer unteren Verbindungsschicht 32 stoffschlüssig und elektrisch leitend mit dem unteren Ausgleichsplättchen 22 verbunden werden. Das untere Ausgleichsplättchen 22 befindet sich dann auf der dem Halbleiterkörper 10 abgewandten Seite der unteren Hauptelektrode 12.
  • Vor, simultan mit oder – wie vorliegend gezeigt – nach der Montage der Halbleiterchips 1 auf dem unteren Ausgleichsplättchen 22 wird jeder Halbleiterchips 1 stoffschlüssig mit einem eigenen, elektrisch leitenden oberen Ausgleichsplättchen 21 versehen, indem das obere Ausgleichsplättchen 21 mittels einer oberen Verbindungsschicht 31 stoffschlüssig mit der oberen Hauptelektrode 11 verbunden wird. Das obere Ausgleichsplättchen 21 befindet sich dann auf der dem Halbleiterkörper 10 des betreffenden Halbleiterchips 1 abgewandten Seite von dessen oberer Hauptelektrode 11.
  • An der Steuerelektrode 13 eines jeden der Halbleiterchips 1 kann optional noch ein elektrisch leitendes Kontaktstück 23 angebracht sein, das mittels der oberen Verbindungsschicht 31 stoffschlüssig und elektrisch leitend mit der Steuerelektrode 13 verbunden ist. Sofern ein derartiges Kontaktstück 23 vorgesehen ist, kann das daneben liegende obere Ausgleichsplättchen 21 eine Aussparung 213 (1) aufweisen, in der das Kontaktstück 23 platziert wird.
  • Die Ausgleichsplättchen 21 und 22 dienen insbesondere dazu, mechanische Spannungen abzubauen, die auftreten, wenn ein derartiges Ausgleichsplättchen 21, 22 durch eine später erläuterte Kontaktplatte 41 bzw. 42 (z. B. aus Kupfer), die einen vom thermischen Ausdehnungskoeffizienten des Halbleiterkörpers 10 stark unterschiedlichen thermischen Ausdehnungskoeffizienten aufweist, druckkontaktiert wird. Bei fehlendem Ausgleichsplättchen 21, 22 würden die Kontaktplatten 41 und 42 die sehr dünne Hauptelektrode 11 bzw. 12 unmittelbar kontaktieren. Aufgrund der dabei entstehenden thermomechanischen Spannungen würden sich im besten Fall die elektrischen Eigenschaften des Halbleiterchips 1 verändern, im ungünstigsten Fall kann der Halbleiterchip 1 auch reißen.
  • Die Ausgleichsplättchen 21 und 22 weisen (vor der Montage auf der oberen Hauptelektrode 11 bzw. der unteren Hauptelektrode 12 sowie unmittelbar nach der Monatage) in der vertikalen Richtung v – unabhängig voneinander und in beliebigen Kombinationen miteinander – relativ große Dicken d21' bzw. d22', beispielsweise wenigstens 0,5 mm, wenigstens 1 mm, oder wenigstens 1,5 mm auf. Durch die großen Dicken soll eine Beschädigung der Hauptelektroden 11 bzw. 12 vermieden werden, wenn die Ausgleichsplättchen 21 und/oder 22, wie später noch erläutert wird, beschliffen werden.
  • Optional können die oberen Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 jeweils einen linearen thermischen Ausdehnungskoeffizienten aufweisen, der signifikant geringer ist als der lineare thermische Ausdehnungskoeffizient der noch zu beschreibenden Kontaktplatten 41, 42, um eine Anpassung eines hohen linearen thermischen Ausdehnungskoeffizienten der Kontaktplatten 41, 42 an den geringen linearen thermischen Ausdehnungskoeffizienten des Halbleiterkörpers 10 zu erreichen. Beispielsweise können die oberen Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 bei einer Temperatur von 20°C einen linearen thermischen Ausdehnungskoeffizienten von weniger als 11 ppm/K aufweisen, oder sogar von weniger als 7 ppm/K. Das obere Ausgleichsplättchen 21 und/oder das untere Ausgleichsplättchen 22 können dabei beispielsweise aus einem der folgenden Materialien bestehen, eines der folgenden Materialien aufweisen bzw. einen der folgenden Aufbauten besitzen: Molybdän; ein Metallmatrixkompositmaterial (MMC material), beispielsweise AlSiC (Aluminium-Silizium-Karbid); ein Mehrschichtmaterial mit zwei oder mehr Metallschichten, beispielsweise ein Dreischichtmaterial mit der Schichtfolge Kupfer-Molybdän-Kupfer (Cu-Mo-Cu), z. B. mit Schichtdicken im Verhältnis von 1:4:1, was einen Ausdehnungskoeffizienten des Cu-Mo-Cu-Dreischichtmaterials von ca. 7,3 ppm/K ergibt.
  • Die oberen Verbindungsschichten 31 können beispielsweise als beliebige Lotschichten ausgebildet sein, insbesondere auch als Diffusionslotschichten, als gesinterte Schichten, die ein gesintertes Metallpulver (z. B. Silberpulver oder Silberflocken) enthalten, oder als elektrisch leitende Klebeschicht. Unabhängig davon kann auch die untere Verbindungsschicht 32 als beliebige Lotschicht ausgebildet sein, insbesondere auch als Diffusionslotschicht, als gesinterte Schicht, die ein gesintertes Metallpulver (z. B. Silberpulver oder Silberflocken) enthält, oder als elektrisch leitende Klebeschicht. Die obere Verbindungsschicht 31 und die untere Verbindungsschicht 32 können insbesondere aus demselben Material bestehen, es können aber auch beliebige Kombinationen der für die beiden Schichten genannten Materialen verwendet werden.
  • In 1 sind die Ausgangsmaterialien, die zur Herstellung der oberen Verbindungsschicht 31 bzw. der unteren Verbindungsschicht 32 eingesetzt werden, mit 31' bzw. mit 32' bezeichnet. Damit soll zum Ausdruck gebracht werden, dass die ursprünglichen Verbindungsmittel 31' und 32' nach der Herstellung der Verbindung in veränderter Form vorliegen können.
  • Bei einem als Lot ausgebildeten Ausgangsmaterial 31', 32' (beispielsweise ein Zinn enthaltendes Lot) kann die resultierende Verbindungsschicht 31 bzw. 32 ein Material (z. B. Kupfer) enthalten, das während des Verbindungsprozesses aus der oberen Hauptelektrode 11 bzw. der unteren Hauptelektrode 12 in das Lot eindiffundiert ist und damit einen Bestandteil der fertigen Verbindungsschicht 31 bzw. 32 darstellt. Zur Herstellung der Verbindungen kann das Lot 31', 32' beispielsweise in Form einer Lotpaste auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen aufgetragen werden (beispielsweise durch Sieb- oder Schablonendruck). Ebenso kann das Lot 31', 32' aber auch in Form eines vorgefertigten Lotplättchens (”Preform Lot”) jeweils zwischen das obere Ausgleichsplättchen 21 und die obere Hauptelektrode 11 des betreffenden Halbleiterchips 1 bzw. zwischen das untere Ausgleichsplättchen 22 und die unteren Hauptelektroden 12 eingelegt werden. In jedem Fall werden die Lotpaste bzw. das/die Lotplättchen zur Herstellung der erläuterten Verbindungen aufgeschmolzen und nachfolgend abgekühlt, so dass zwischen dem oberen Ausgleichsplättchen 21 und der oberen Hauptelektrode 11 bzw. zwischen dem unteren Ausgleichsplättchen 22 und der unteren Hauptelektrode 12 jeweils eine stoffschlüssige Verbindung entsteht.
  • Bei einer als gesinterte Schicht ausgebildeten Verbindungsschicht 31 bzw. 32 kann das dieser zugrunde liegende Ausgangsmaterial 31' bzw. 32' als Paste ausgebildet sein, die ein Metallpulver (z. B. Silberpulver oder Silberflocken) enthält, sowie ein Lösungsmittel. Zur Herstellung der Verbindungen kann die Paste beispielsweise auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen 21, 22 aufgetragen werden (beispielsweise durch Sieb- oder Schablonendruck). Eine aus der Paste gebildete Pastenschicht ist dann jeweils zwischen der oberen Hauptelektrode 11 und dem oberen Ausgleichsplättchen 21 angeordnet und kontaktiert diese jeweils. Entsprechend ist eine aus der Paste gebildete weitere Pastenschicht zwischen den unteren Hauptelektroden 12 und dem unteren Ausgleichsplättchen 22 angeordnet und kontaktiert dieses jeweils. In diesem Zustand werden die Pastenschichten durch Verdunsten des darin enthaltenen Lösungsmittels getrocknet und dann gesintert, wobei das Sintern bei Temperaturen von deutlich unter 250°C erfolgen kann. Durch das Sintern bilden sich aus den Pastenschichten die (elektrisch leitenden) oberen Verbindungsschichten 31 bzw. die (elektrisch leitenden) unteren Verbindungsschichten 32.
  • Bei einer als elektrisch leitende Klebeschicht ausgebildeten Verbindungsschicht 31 bzw. 32 ist das dieser zugrunde liegende Ausgangsmaterial 31' bzw. 32' als elektrisch leitender Kleber ausgebildet. Zur Herstellung der Verbindungen kann der Kleber beispielsweise auf die Hauptelektroden 11, 12 und/oder auf die Ausgleichsplättchen 21, 22 aufgetragen werden (beispielsweise durch Sieb- oder Schablonendruck). Jeweils eine aus dem Kleber gebildete obere Klebstoffschicht ist zwischen der oberen Hauptelektrode 11 und dem oberen Ausgleichsplättchen 21 angeordnet und kontaktiert diese jeweils. Durch das nachfolgende Aushärten bilden sich aus den oberen Klebstoffschichten die elektrisch leitenden oberen Verbindungsschichten 31. Entsprechend sind aus einem Kleber gebildete untere Klebstoffschichten zwischen den unteren Hauptelektroden 12 und dem unteren Ausgleichsplättchen 22 angeordnet und kontaktieren dieses jeweils. Durch das nachfolgende Aushärten bilden sich aus den unteren Klebstoffschichten die elektrisch leitenden unteren Verbindungsschichten 32.
  • Sofern ein optionales Kontaktstück 23 vorgesehen ist, kann dieses mittels einer beliebigen der Verbindungstechniken stoffschlüssig mit der Steuerelektrode 13 verbunden werden, wie sie bereits für die Verbindung zwischen den oberen Ausgleichsplättchen 21 und den oberen Hauptelektroden 11 erläutert wurden, und zwar unabhängig von der für die Verbindungen zwischen den oberen Ausgleichsplättchen 21 und der oberen Hauptelektrode 11 gewählten Verbindungstechniken.
  • Wie weiterhin in 4 im Vertikalschnitt gezeigt ist, wird dann eine Steuerelektrodenverschaltungsstruktur 70 bereitgestellt. Bei dieser handelt es sich um eine elektrisch leitende Struktur, die dazu dient, die Steuerelektroden 13 der Halbleiterchips 1 elektrisch leitend miteinander zu verbinden, sowie mit einer Anschlussstelle, über sämtlichen Steuerelektroden 13 dasselbe Steuersignal zugeführt werden kann. Bei der Ausgestaltung gemäß 4 ist die Steuerelektrodenverschaltungsstruktur 70 lediglich beispielhaft als metallischer Leiterrahmen (”Leadframe”) ausgebildet. Andere Ausgestaltungen sind jedoch ebenfalls möglich, solange damit der erläuterte Zweck erreicht wird.
  • 5 ist eine Draufsicht auf die gesamte Anordnung, bei der lediglich beispielhaft 16 Halbleiterchips 1 in Form einer 4×4 Matrix nebeneinander auf der unteren Ausgleichsschicht 22 angeordnet sind, nach dem elektrisch leitenden und stoffschlüssigen Verbinden der Steuerelektrodenverschaltungsstruktur 70 mit den Steuerelektroden 13 der Halbleiterchips 1. 6 zeigt einen Vertikalschnitt entsprechend 4 nach dem elektrisch leitenden und stoffschlüssigen Verbinden der Steuerelektrodenverschaltungsstruktur 70 mit den Steuerelektroden 13 der Halbleiterchips 1. Die Herstellung der elektrisch leitenden Verbindungen kann wiederum unter Verwendung von Verbindungsschichten erfolgen, wie sie vorangehend bereits für die oberen oder unteren Verbindungsschichten 31, 32 erläutert wurden (also z. B. Löten, Diffusionslöten, Sintern, Kleben). Die Verbindungsschichten, die jeweils zwischen einer Steuerelektrode 13 und der Steuerelektrodenverschaltungsstruktur 70 angeordnet sind, sind in 6 aus Gründen der Übersichtlichkeit nicht detailliert dargestellt.
  • Wie 5 weiterhin zu entnehmen ist, können jeweils vier der Halbleiterchips 1 in einer 2×2 Matrix derart nebeneinander auf der unteren Ausgleichsschicht 22 angeordnet sein, dass sich die Steuerelektroden 13 (in 5 von der Steuerelektrodenverschaltungsstruktur 70 verdeckt; sie befinden sich jeweils in einer Aussparung 213 eines oberen Ausgleichsplättchens 21), jeweils an den einander zugewandten Ecken der vier Halbleiterchips 1 befinden. Ein vergrößerter Abschnitt der Ansicht gemäß 5 ist in 7 gezeigt.
  • Nach oder vor dem stoffschlüssigen Verbinden der Steuerelektrodenverschaltungsstruktur 70 mit den Steuerelektroden 13, optional bereits vor der Montage der oberen Ausgleichsplättchen 21 auf den Halbleiterchips 1 oder gar vor der Montage der Halbleiterchips 1 auf dem unteren Ausgleichsplättchen 22, kann das untere Ausgleichsplättchen 22 zur weiteren Verarbeitung vorübergehend, ggf. mit den damit bereits stoffschlüssig verbundenen Halbleiterchips 1 und/oder den mit den Halbleiterchips 1 stoffschlüssig verbundenen oberen Ausgleichsplättchen 21, auf einem Hilfsträger 300 befestigt werden. Hierzu kann der Hilfsträger 300 beispielsweise eine adhäsive Oberfläche aufweisen. Es kann auch eine doppelseitige Klebefolie verwendet werden, mittels der das untere Ausgleichsplättchen 22 mit dem Hilfsträger 300 verklebt wird. 8 zeigt das auf dem Hilfsträger 300 angeordnete und mit den Halbleiterchips 1 bestückte untere Ausgleichsplättchen 22. Außerdem sind die Steuerelektroden der Halbleiterchips 1 durch die Steuerelektrodenverschaltungsstruktur 70 elektrisch leitend verbunden. Im Ergebnis befinden sich die die oberen Ausgleichsplättchen 21 jeweils auf der dem Hilfsträger 300 abgewandten Seite des betreffenden Halbleiterchips 1, während das untere Ausgleichsplättchen 22 zwischen den Halbleiterchips 1 einerseits und dem Hilfsträger 300 andererseits angeordnet ist.
  • Wie weiterhin in 9 dargestellt ist, wird danach eine zähflüssige Einbettmasse 4 über die auf dem Träger 300 befindlichen und mit den oberen Ausgleichsplättchen 21 versehenen Halbleiterchips 1 aufgebracht. Danach wird die Einbettmasse 4 mittels eines Stempels 310 gegen den Träger 300 gepresst, so dass zumindest die zwischen jeweils benachbarten Halbleiterchips 1 befindlichen Zwischenräume mit der Einbettmasse 4 verfüllt sind. Hierzu kann ein Stempel 310 von den dem Hilfsträger 300 abgewandten Seiten der Halbleiterchips 1 und der Einbettmasse 4 gegen die Einbettmasse 4 drücken, um die Einbettmasse 4 gleichmäßig über die Halbleiterchips 1 zu verteilen und dabei die zwischen den Halbleiterchips 1 befindlichen Zwischenräume mit der Einbettmasse 4 zu verfüllen, was im Ergebnis in 10 gezeigt ist.
  • Danach wird die Einbettmasse 4 ausgehärtet, so dass die in die Einbettmasse 4 eingebetteten Halbleiterchips 1 zusammen mit der Einbettmasse 4 einen festen Verbund bilden. Die Halbleiterchips 1 sind also durch die Einbettmasse 4 fest miteinander verbunden. Die Einbettmasse 4 ist zumindest im ausgehärteten Zustand dielektrisch. Als Einbettmasse 4 eignen sich beispielsweise polykondensierte Polymere (z. B. ein Epoxidharz oder ein polyurethan-basiertes Vergussmaterial). Prinzipiell können jedoch für sämtliche Ausgestaltungen der Erfindung beliebige Einbettmassen 4 verwendet werden, sofern diese im ausgehärteten Zustand dielektrisch sind. Insbesondere kann eine Einbettmasse 4 gemäß der vorliegenden Erfindung aus einem homogenen Material oder einer homogenen Materialmischung gebildet sein.
  • Wie weiterhin in 11 gezeigt ist, kann der Stempel 310 nach dem Aushärten der Einbettmasse 4 von dem festen Verbund abgehoben werden. Außerdem kann der Verbund von dem Hilfsträger 300 abgenommen und an den seitlichen Rändern durch Entfernen überschüssiger Einbettmasse 4 beschnitten werden, so dass ein Restverbund 5 zurückbleibt, was im Ergebnis in 12 gezeigt ist. Auch nach dem Beschneiden bewirkt die Einbettmasse 4, dass die Halbleiterchips 1 fest und stoffschlüssig miteinander verbunden sind.
  • Nun kann der Verbund 5 beschliffen werden, so dass der verbleibende Restverbund 6, wie im Ergebnis in 13 gezeigt ist, planparallele Oberseiten und Unterseiten 6t bzw. 6b aufweist. Nach dem Beschleifen liegt ein jedes der (geringfügig beschliffenen) oberen Ausgleichsplättchen 21 an der Oberseite 5t frei, so dass sie elektrisch kontaktiert werden können. Die Steuerelektrodenverschaltungsstruktur 70 ist in die Einbettmasse 4 eingebettet, d. h. die Steuerelektrodenverschaltungsstruktur 70 ist von einer aus der Einbettmasse 4 gebildeten Deckschicht abgedeckt. In jeden Fall sorgt die Einbettmasse 4 auch nach dem Beschleifen dafür, dass die Halbleiterchips 1 fest und stoffschlüssig miteinander verbunden sind. Das Beschleifen kann beispielsweise durch Bearbeiten (Schleifen, Polieren, Läppen, etc.) des Verbunds in einer konventionellen Waferschleifanlage erfolgen.
  • Durch das Beschleifen sind die Dicken d21 der oberen Ausgleichsplättchen 21 gegenüber ihren ursprünglichen Dicken d21' (siehe 1) geringfügig verringert, beispielsweise um etwa 0,1 mm. Die reduzierte Dicke d21 kann aber immer noch beispielsweise wenigstens 0,4 mm betragen, wenigstens 0,9 mm, oder wenigstens 1,4 mm. Außerdem kann die Dicke d22 des unteren Ausgleichsplättchens 22 durch das Beschleifen gegenüber seiner ursprünglichen Dicke d22' (siehe 1) verringert sein, beispielsweise um etwa 0,1 mm. Die reduzierte Dicke d22 kann aber immer noch beispielsweise wenigstens 0,4 mm betragen, wenigstens 0,9 mm, oder wenigstens 1,4 mm.
  • 14 zeigt eine Draufsicht auf die Oberseite 5t des Restverbunds 6 mit den in der Einbettmasse 4 freiliegenden oberen Ausgleichsplättchen 21. Die in die Einbettmasse 4 eingebettete und von dieser verdeckte Steuerelektrodenverschaltungsstruktur 70 ist anhand einer gestrichelten Linie dargestellt. Eine Anschlussstelle 701 der Steuerelektrodenverschaltungsstruktur 70 dient später als Anschlussstelle zur gemeinsamen elektrischen Kontaktierung der Steuerelektroden 13. Die Anschlussstelle stellt somit einen gemeinsamen Steueranschluss der Steuerelektroden dar.
  • Wie weiterhin in 15 gezeigt ist, kann auf die Oberseite 5t des Restverbunds 6 noch eine dünne, elektrisch leitende Verbindungsschicht 80 aufgebracht werden, die die oberen Ausgleichsplättchen 21 elektrisch leitend miteinander verbindet und deshalb nachfolgend auch als ”Hauptelektrodenverschaltungsstruktur” bezeichnet wird.
  • Ein vergrößerter Abschnitt des Chipverbunds gemäß 15 ist in 17 dargestellt. 16 zeigt eine Draufsicht auf die Anordnung gemäß 15 mit Blick auf die elektrisch leitende Verbindungsschicht 80. Die Verbindungsschicht 80 kann beispielsweise in Dünnschichttechnik ausgeführt sein, indem sie mittels eines Abscheideverfahrens, beispielsweise PVD (= Physical Vapor Depsition, z. B. Sputtern), CVD (= Chemical Vapor Deposition) oder Galvanisieren, auf der Oberseite 5t abgeschieden wird. Die Verbindungsschicht 80 kann beispielsweise Ruthenium aufweisen oder aus Ruthenium bestehen, und/oder sie kann z. B. Aluminium aufweisen oder aus Aluminium bestehen. Die Verbindungsschicht 80 dient außerdem bei der später noch erläuterten Druckkontaktierung als Gleitmedium, um die bei der Druckkontaktierung typischerweise entstehenden mechanischen Spannungen zu verringern und damit in dem Chipverbund eine Rissbildung zu vermeiden.
  • Die Verbindungsschicht 80 kann weiterhin mit einer Anschlussstelle 801 versehen sein, die später als Hilfselektroden-Anschlussstelle dient, an dem in guter Näherung das elektrische Potential der oberen Hauptelektroden 21 anliegt. Die Anschlussstelle 801 bildet damit eine Anschlussstelle für ein Referenzpotential zur Ansteuerung der Halbleiterchips 1.
  • Unter Verwendung eines beschliffenen Restverbunds 6 mit zwei oder mehr (optional identischen) Halbleiterchips 1 lässt sich nun eine Halbleiteranordnung herstellen, wie sie im Ergebnis in 19 gezeigt ist. 18 zeigt eine Explosionsdarstellung der fertigen Halbleiteranordnung gemäß 19. Wie aus den 18 und 19 hervorgeht, umfasst die Halbleiteranordnung eine elektrisch leitende obere Kontaktplatte 41, eine elektrisch leitende untere Kontaktplatte 42, sowie einen dielektrischen Abstandsring 50. Der beschliffene und mit der Verbindungsschicht 80 versehene Restverbund 6 ist zwischen der oberen Kontaktplatte 41 und der unteren Kontaktplatte 42 angeordnet. Die obere Kontaktplatte 41 dient dazu, von einem jeden der Halbleiterchips 1 das der oberen Kontaktplatte 41 zugewandte obere Ausgleichsplättchen 21 elektrisch und mechanisch zu kontaktieren. Entsprechend dient die untere Kontaktplatte 42 dazu, das untere Ausgleichsplättchen 22 elektrisch und mechanisch zu kontaktieren. Die elektrische Kontaktierung kann dabei jeweils eine reine Druckkontaktierung sein.
  • Als Materialen für das obere Kontaktstück 41 und/oder das untere Kontaktstück 42 eignen sich beispielsweise Kupfer oder eine Kupferlegierung. Optional können das obere Kontaktstück 41 und/oder das untere Kontaktstück 42 mit einer dünnen Nickelschicht versehen sein. Grundsätzlich können jedoch auch beliebige andere elektrisch leitende Materialien, insbesondere Metalle oder Metalllegierungen verwendet werden, beispielsweise Aluminium oder eine Aluminiumlegierung oder eine Kupferlegierung.
  • Der Abstandsring 50, der zwischen den Kontaktplatten 41 und 42 angeordnet ist und der den Verbund 5 ringförmig umgibt, besteht aus einem dielektrischen Material, beispielsweise Keramik, um die Kontaktplatten 41 und 42 elektrisch voneinander zu isolieren. Wie auch bei allen anderen Ausgestaltungen der Erfindung kann der Abstandsring 50 sowohl mit der oberen Kontaktplatte 41 als auch mit der unteren Kontaktplatte 42 stoffschlüssig, beispielsweise durch Löten, Kleben oder Sintern, verbunden sein. Die Kontaktplatten 41 und 42 bilden zusammen mit dem Abstandsring 50 ein Gehäuse, in dem die durch die Einbettmasse 4 fest miteinander verbundenen Halbleiterchips 1, die Steuerelektrodenverschaltungsstruktur 70 und die Verbindungsschicht 80 angeordnet sind.
  • 20 zeigt eine Draufsicht auf die Anordnung gemäß 19. Die Verläufe der elektrisch leitenden Verbindungsschicht 80 und der Steuerelektrodenverschaltungsstruktur 70 sind jeweils gestrichelt dargestellt. Die elektrischen Anschlussstellen 801 und 701 können von außerhalb der fertig gestellten Halbleiteranordnung elektrisch kontaktiert werden. Hierzu können beispielsweise ein erster Anschlusskontakt 101 und ein zweiter Anschlusskontakt 102 durch eine gemeinsame oder jeweils durch eine in dem Abstandsring 50 ausgebildete Durchgangsöffnung oder Nut hindurch von der Außenseite des Abstandsrings 50 in dessen Innenbereich eingeführt werden und die Anschlussstellen 801 bzw. 701 elektrisch kontaktieren.
  • Zur Realisierung der elektrischen Verbindung zwischen dem ersten Anschlusskontakt 101 und der Verbindungsschicht 80 kann der erste Anschlusskontakt 101 beispielsweise eine Kontaktfeder aufweisen, die federnd an die Anschlussstelle 801 gepresst wird. Alternativ oder zusätzlich zum Anpressen kann der erste Anschlusskontakt 101 jedoch auch stoffschlüssig, beispielsweise durch Löten, elektrisch leitendes Kleben oder mittels einer gesinterten Verbindung, mit der Anschlussstelle 801 verbunden werden. Ebenso ist es möglich, dass der erste Anschlusskontakt 101, wie dargestellt, als Schraube ausgebildet ist und derart in den Verbund eingeschraubt wird, dass sie die Anschlussstelle 801 elektrisch kontaktiert. In jedem Fall besteht im Ergebnis eine elektrisch leitende Verbindung zwischen dem ersten Anschlusskontakt 101 und der Anschlussstelle 801 und damit auch zwischen dem ersten Anschlusskontakt 101 und den ersten Lastanschlüssen 11 der Halbleiterchips 1.
  • Die Realisierung der elektrischen Verbindung zwischen dem zweiten Anschlusskontakt 102 und der Steuerelektrodenverschaltungsstruktur 70 kann auf eine derselben Arten erfolgen wie dies für die Realisierung der elektrischen Verbindung zwischen dem ersten Anschlusskontakt 101 und der Verbindungsschicht 80 erläutert wurde. Sofern die Verbindungstechnik hierbei (wie die Varianten ”Kontaktfeder” oder ”stoffschlüssige Verbindung”) erfordert, dass die Anschlussstelle 701 an dem Verbund frei liegt, kann die Steuerelektrodenverschaltungsstruktur 70 so ausgebildet sein, dass sie (im Fall einer als Leiterrahmen ausgebildeten Steuerelektrodenverschaltungsstruktur 70 beispielsweise durch eine stufige Biegung des Leiterrahmens) oder ein mit ihr elektrisch leitend verbundenes Kontaktstück, das in die Einbettmasse 4 mit eingebettet wurde, nach dem Beschleifen frei liegt. Die Verbindungstechnik für die elektrische Verbindung zwischen dem ersten Anschlusskontakt 101 und der Verbindungsschicht 80 und die elektrischen Verbindung zwischen dem zweiten Anschlusskontakt 102 und der Steuerelektrodenverschaltungsstruktur 70 können beliebig miteinander kombiniert werden. In jedem Fall können externe elektrische Anschlussleitungen 110 und 112 elektrisch leitend mit den Anschlussstellen 801 bzw. 701 verbunden werden.
  • Während die Steuerelektrodenverschaltungsstruktur 70 bei dem vorangehenden Beispiel ein metallischer Leiterrahmen war, ist sie bei dem Chipverbund gemäß 21 als Metallisierungsschicht einer vorgefertigten Leiterplatte (PCB) ausgebildet. Wie in 21 dargestellt ist, weist die Leiterplatte eine dielektrische Trägerschicht 75 auf, auf die die Steuerelektrodenverschaltungsstruktur 70 in Form einer Metallisierungsschicht flächig aufgebracht ist. Die Steuerelektrodenverschaltungsstruktur 70 ist dabei auf der der unteren Ausgleichsschicht 22 zugewandten Seite der dielektrischen Trägerschicht 75 angeordnet, so dass sie problemlos mit den Steuerelektroden 13 elektrisch leitend verbunden werden kann. Im Übrigen kann die Herstellung eines Verbunds und dessen Anordnung in einem Gehäuse, das eine elektrisch leitende obere Kontaktplatte 41, eine elektrisch leitende untere Kontaktplatte 42, sowie einen dielektrischen Abstandsring 50 aufweist, auf dieselbe Weise erfolgen wie dies anhand des Beispiels gemäß den 1 bis 20 erläutert wurde.
  • Bei einem weiteren, anhand der 22 bis 26 erläuterten Beispiel kann eine vorgefertigte Leiterplatte (PCB) ergänzend auch zur Herstellung der elektrisch leitenden Verbindungen zwischen den ersten Lastanschlüssen 11 verwendet werden. Der Aufbau der Leiterplatte entspricht zunächst dem Aufbau der Leiterplatte, wie sie bei dem Beispiel gemäß 21 erläutert wurde. Zusätzlich weist die Leiterplatte auf der Seite der dielektrischen Trägerschicht 75, die der die Steuerelektrodenverschaltungsstruktur 70 bildenden Metallisierungsschicht abgewandt ist, eine Hauptelektrodenverschaltungsstruktur 80 auf, die eine Metallisierungsschicht der Leiterplatte umfasst, sowie Federelemente 85, die elektrisch leitend (z. B. durch Verlöten etc.) mit dieser Metallisierungsschicht verbunden sind.
  • 22 zeigt unterhalb der mit den Federelementen 85 bestückten Leiterplatte eine Anordnung, deren Aufbau der Anordnung entspricht und die auf dieselbe Weise hergestellt werden kann, wie die in 4 unter dem Leiterrahmen 70 erläuterte Anordnung.
  • Nach dem Aufsetzen der Leiterplatte und dem Herstellen der elektrisch leitenden Verbindung zwischen der Steuerelektrodenverschaltungsstruktur 70 und den Steuerelektroden 13 entsprechend den vorherigen Beispielen liegt eine Anordnung vor, wie sie in 23 beispielhaft dargestellt ist. Beim Aufsetzen der Leiterplatte werden die Federelement 85 vorgespannt, so dass sie jeweils gegen eine Seitenwand eines oberen Ausgleichsplättchens 21 drücken und dieses elektrisch kontaktieren. Die Anpressrichtung kann dabei senkrecht zur vertikalen Richtung v verlaufen. 24 zeigt die Anordnung in Draufsicht mit mehreren Federelementen 85.
  • Danach kann die Anordnung – wie unter Bezugnahme auf die vorangehenden Figuren erläutert – in eine Einpressmasse 4 eingebettet, beschliffen, und optional an ihrer Oberseite 6t mit einer die oberen Ausgleichsplättchen 21 und damit die ersten Lastanschlüsse 11 elektrisch leitend verbindenden Verbindungsschicht 80 versehen (26), in einem Gehäuse 41, 42, 50 angeordnet und von außerhalb des Gehäuses 41, 42, 50 elektrisch kontaktiert werden. Das Gehäuse 41, 42, 50 kann dabei wie bereits erläutert eine elektrisch leitende obere Kontaktplatte 41, eine elektrisch leitende untere Kontaktplatte 42, sowie einen dielektrischen Abstandsring 50 aufweisen. Die 25 und 26 zeigen die Anordnung gemäß 23 nach dem Umpressen der Halbleiterchips 1 mit der Einbettmasse 4 und dem nachfolgenden Aushärten und Beschleifen im Querschnitt (25) bzw. in Draufsicht (26). In 27, die eine Draufsicht auf den Chipverbund gemäß 26 zeigt, sind die Leiterplatte und die Federelemente 85, die von der Verbindungsschicht 80 und der Einbettmasse 4 verdeckt sind, sowie die in der Einbettmasse 4 frei liegenden aber von der Verbindungsschicht 80 verdeckten oberen Ausgleichsplättchen 21 gestrichelt dargestellt.
  • Wie aus 26 hervorgeht, kann ein Chipverbund optional auch zwei oder mehr Hauptelektrodenverschaltungsstrukturen 80 aufweisen, von denen jede eine dauerhaft elektrisch leitende Verbindung zwischen den ersten Lastanschlüssen 11 bewirkt. Bei der Anordnung gemäß 26 beispielsweise dient die Verbindungsschicht 80, die die oberen Ausgleichsplättchen 21 auf deren den Halbleiterchips 1 abgewandten Seiten dauerhaft elektrisch leitend verbindet, ebenso wie die Verbindungsschicht 80 gemäß den 17 und 21 bei der später noch erläuterten Druckkontaktierung als Gleitmedium, um die bei der Druckkontaktierung typischerweise entstehenden mechanischen Spannungen zu verringern und damit in dem Chipverbund eine Rissbildung zu vermeiden.
  • Anstelle einer vorgefertigten Leiterplatte können die Steuerelektrodenverschaltungsstruktur 70 und die Hauptelektrodenverschaltungsstruktur 80 jeweils auch als metallischer Leiterrahmen ausgebildet und durch eine dazwischen liegende Dielektrikumsschicht 75 elektrisch voneinander isoliert sein. Bei der Dielektrikumsschicht 75 kann es sich zum Beispiel um eine Folie handeln, beispielsweise aus Polyimid. Optional können die beiden Leiterrahmen zusammen mit der dazwischen liegenden Dielektrikumsschicht 75 als Verbund, bei dem die beiden Leiterrahmen mit der dazwischen liegenden Dielektrikumsschicht 75 verklebt sind, vorgefertigt werden.
  • Anstelle der Verwendung einer vorgefertigten Leiterplatte können die Steuerelektrodenverschaltungsstruktur 70 und die Hauptelektrodenverschaltungsstruktur 80 jeweils auch als metallischer Leiterrahmen ausgebildet und voneinander beabstandet auf den Halbleiterchips 1 montiert werden. Wenn die Halbleiterchips 1 danach durch die Einbettmasse 4 miteinander verbunden werden, dringt die Einbettmasse 4 auch in den Spalt zwischen die beiden Leiterrahmen ein und bildet dort die Dielektrikumsschicht 75.
  • Wie anhand vorangehend erläuterten Ausführungsbeispiele gezeigt wurde, kann eine Steuerelektrodenverschaltungsstruktur 70 in die Einbettmasse 4 eingebettet und in dieser vergraben sein. Hierbei kann die Steuerelektrodenverschaltungsstruktur 70 auf ihrer den Halbleiterchips 1 abgewandten Seite von einem Abschnitt der Einbettmasse 4 überdeckt sein. Wie ebenfalls gezeigt wurde, kann auch die Hauptelektrodenverschaltungsstruktur 80 in die Einbettmasse 4 eingebettet und in dieser vergraben sein. Hierbei kann die Hauptelektrodenverschaltungsstruktur 80 auf ihrer den Halbleiterchips 1 abgewandten Seite von einem Abschnitt der Einbettmasse 4 überdeckt sein. Alternativ kann die Hauptelektrodenverschaltungsstruktur 80 aber auch auf die Einbettmasse 4 und die in diese eingebetteten oberen Ausgleichsplättchen 21 aufgebracht sein.
  • Gemäß einem weiteren, anhand der 28 bis 30 erläuterten Ausführungsbeispiel ist es aber auch möglich, sowohl die Steuerelektrodenverschaltungsstruktur 70 als auch die Hauptelektrodenverschaltungsstruktur 80 nicht als vergrabene Strukturen in der Einbettmasse 4 auszubilden, sondern auf einen zuvor hergestellten Verbund mit den Halbleiterchips 1 und der die Halbleiterchips 1 fest miteinander verbindenden Einbettmasse 4.
  • Hierzu wird zunächst eine Anordnung hergestellt, wie sie anhand von 13 erläutert wurde, allerdings mit den Unterschieden, dass die Steuerelektroden 13 zunächst noch nicht elektrisch mit einer Steuerelektrodenverschaltungsstruktur 70 verbunden werden und dass die Dicken der Kontaktelemente 23 gleich oder in etwa gleich den Dicken der oberen Ausgleichsplättchen 21 gewählt werden, wobei die Dicken jeweils in der vertikalen Richtung v zu ermitteln sind. Hierdurch entsteht durch das Beschleifen des Verbunds 5 ein Restverbund, bei dem die in die Einbettmasse 4 eingebetteten oberen Ausgleichsplättchen 21 und Kontaktelemente 23 frei liegen und somit elektrisch kontaktiert werden können. Dies erfolgt mittels einer Leiterbahnstruktur, die, wie in den 28 und 29 im Querschnitt bzw. in Draufsicht dargestellt ist, auf den Verbund mit den Halbleiterchips 1, den oberen Ausgleichsplättchen 21, den Kontaktelementen 23 und der Einbettmasse 4 aufgebracht ist. Die Leiterbahnstruktur kann wie gezeigt als Metallisierungsschicht ausgebildet sein, in der eine Leiterbahn die Steuerelektrodenverschaltungsstruktur 70 bildet, und eine weitere Leiterbahn die Hauptelektrodenverschaltungsstruktur 80. Optional kann die Steuerelektrodenverschaltungsstruktur 70 auf ihrer den Halbleiterchips 1 abgewandten Seite dann noch von einer Dielektrikumsschicht 75 (in 29 weg gelassen) abgedeckt werden, um spätere Kurzschlüsse zu vermeiden.
  • 30 zeigt den von einer oberen und einer unteren Kontaktplatten 41 und 42 (rein) druckkontaktierten Chipverbund gemäß 28 nach dem Einbau in ein Gehäuse 41, 42, 50 wie oben erläutert. Für jeden der Halbleiterchips 1 weist die obere Kontaktplatte 41 auf ihrer dem Chipverbund zugewandten Seite einen eigenen Kontaktvorsprung 411 auf, der die Hauptelektrodenverschaltungsstruktur 80 auf deren dem betreffenden Halbleiterchip 1 abgewandter Seite kontaktiert.
  • Die Verbindungsschicht 80 kann beispielsweise Ruthenium aufweisen oder aus Ruthenium bestehen, und/oder sie kann z. B. Aluminium aufweisen oder aus Aluminium bestehen. Die Verbindungsschicht 80 dient außerdem als Gleitmedium, um die bei der Druckkontaktierung typischerweise entstehenden mechanischen Spannungen zu verringern und damit in dem Chipverbund eine Rissbildung zu vermeiden.
  • Ein weiteres Ausführungsbeispiel wird nun bezugnehmend auf die 31 bis 42 erläutert. 31 zeigt einen Halbleiterchip 1, der den bereits anhand von 1 erläuterten Aufbau besitzt. Ein unteres Ausgleichsplättchen 22 wird mittels einer aus einem Verbindungsmaterial 32' gebildeten Verbindungsschicht 32 an der unteren Hauptelektrode 12 stoffschlüssig mit dem Halbleiterchip 1 verbunden, so dass eine Chipbaugruppe 2 entsteht, wie sie in 32 dargestellt ist. Für das Verbindungsmaterial 32', das Material und die Dicke d22' des unteren Ausgleichsplättchens 22 gelten die entsprechenden Angaben aus der Beschreibung der 1.
  • Wie weiter in 33 gezeigt ist, werden mehrere solche Chipbaugruppen 2 in einer vorgegebenen Anordnung so auf einem Hilfsträger 300 platziert, dass die oberen Hauptelektroden 11 und die Steuerelektroden 13 dem Hilfsträger 300 zugewandt sind. Um ein Verrutschen der Chipbaugruppen 2 auf dem Hilfsträger 300 zu vermeiden, kann dieser eine adhäsive Oberfläche aufweisen, oder es kann eine Klebefolie verwendet werden, um die Chipbaugruppen 2 auf dem Hilfsträger 300 zu fixieren. Die Passivierungsschichten 15 der Halbleiterchips 1 können dabei auf dem Hilfsträger 300 oder gegebenenfalls auf einer zwischen den Halbleiterchips 1 und dem Hilfsträger 300 befindlichen Klebefolie aufliegen. Hierdurch wird beim nachfolgenden Umpressen der Halbleiterchips 1 mit einer Einbettmasse 4 verhindert, dass die Einbettmasse 4 die oberen Hauptelektroden 11 und die Steuerelektroden 13 bedeckt. Nach dem Umpressen und Aushärten der Einbettmasse wird der gebildete Verbund an seiner den oberen Hauptelektroden 11 und den Steuerelektroden 13 abgewandten Seite beschliffen, so dass die unteren Ausgleichsplättchen 22 frei liegen, was im Ergebnis in 34 gezeigt ist.
  • Nach dem Abnehmen des beschliffenen Verbunds vom Hilfsträger 300 kann auf dem Verbund, wie im Ergebnis in 35 dargestellt ist, eine strukturierte Metallisierungsschicht mit Leiterbahnen erzeugt werden. Eine der Leiterbahnen bildet eine Steuerelektrodenverschaltungsstruktur 70, welche die Steuerelektroden 13 elektrisch leitend miteinander verbindet, und eine andere Leiterbahn bildet die Hauptelektrodenverschaltungsstruktur 80, welche die oberen Ausgleichsplättchen 21 und damit die ersten Hauptelektroden 21 elektrisch leitend miteinander verbindet.
  • Die strukturierte Metallisierungsschicht kann beispielsweise in Dünnschichttechnik ausgeführt sein, indem sie mittels eines Abscheideverfahrens, beispielsweise PVD (= Physical Vapor Depsition, z. B. Sputtern), CVD (= Chemical Vapor Deposition) oder Galvanisieren, konform auf dem Verbund mit den Halbleiterchips 1 und der Einbettmasse 4 abgeschieden wird. Hierbei kann zum Beispiel zunächst eine flächig geschlossene, d. h. unstrukturierte, Metallschicht konform abgeschieden und nachfolgend auf beliebige Weise zu Leiterbahnen strukturiert werden, beispielsweise durch eine maskierte Ätzung unter Verwendung einer fotolithographisch strukturierten Ätzmaske. Aufgrund der Herstellung mittels eines Abscheideverfahrens folgt die Metallisierungsschicht der Kontur der Unterlage, auf die sie aufgebracht wird. Daher kann die Steuerelektrodenverschaltungsstruktur 70 und/oder die Hauptelektrodenverschaltungsstruktur 80 jeweils uneben ausgebildet sein: Optional kann beispielsweise die Steuerelektrodenverschaltungsstruktur 70 bei einem jeden der Halbleiterchips 1 sowohl dessen Steuerelektrode 13 als auch dessen auf der Oberseite 10t befindliche Passivierungsschicht 15 jeweils an deren dem Halbleiterkörper 10 abgewandten Seite physisch kontaktieren. Dabei kann die Steuerelektrodenverschaltungsstruktur 70 außerdem unmittelbar auf der Einbettmasse 4 aufliegen. Ebenfalls optional kann beispielsweise die Hauptelektrodenverschaltungsstruktur 80 bei einem jeden der Halbleiterchips 1 sowohl dessen erste Hauptelektrode 11 als auch dessen auf der Oberseite 10t befindliche Passivierungsschicht 15 jeweils an deren dem Halbleiterkörper 10 abgewandten Seite physisch kontaktieren. Dabei kann die Hauptelektrodenverschaltungsstruktur 80 außerdem unmittelbar auf der Einbettmasse 4 aufliegen.
  • Die Steuerelektrodenverschaltungsstruktur 70 und/oder die Hauptelektrodenverschaltungsstruktur 80 können beispielsweise Ruthenium aufweisen oder aus Ruthenium bestehen, und/oder sie können z. B. Aluminium aufweisen oder aus Aluminium bestehen. Die Hauptelektrodenverschaltungsstruktur 80 dient außerdem als Gleitmedium, um die bei der Druckkontaktierung typischerweise entstehenden mechanischen Spannungen zu verringern und damit in dem Chipverbund eine Rissbildung zu vermeiden.
  • Die strukturierte Metallisierungsschicht kann beispielsweise in Dünnschichttechnik ausgeführt sein, indem sie mittels eines Abscheideverfahrens (z. B. Sputtern, PVD) konform abgeschieden wird. Hierbei kann zum Beispiel zunächst eine flächig geschlossene, d. h. unstrukturierte, Metallschicht konform abgeschieden und nachfolgend auf beliebige Weise zu Leiterbahnen strukturiert werden, beispielsweise durch eine maskierte Ätzung unter Verwendung einer fotolithographisch strukturierten Ätzmaske. Aufgrund der Herstellung mittels eines Abscheideverfahrens folgt die Metallisierungsschicht der Kontur der Unterlage, auf die sie aufgebracht wird. Daher kann die Steuerelektrodenverschaltungsstruktur 70 und/oder die Hauptelektrodenverschaltungsstruktur 80 jeweils uneben ausgebildet sein: Optional kann beispielsweise die Steuerelektrodenverschaltungsstruktur 70 bei einem jeden der Halbleiterchips 1 sowohl dessen Steuerelektrode 13 als auch dessen auf der Oberseite 10t befindliche Passivierungsschicht 15 jeweils an deren dem Halbleiterkörper 10 abgewandten Seite physisch kontaktieren. Dabei kann die Steuerelektrodenverschaltungsstruktur 70 außerdem unmittelbar auf der Einbettmasse 4 aufliegen. Ebenfalls optional kann beispielsweise die Hauptelektrodenverschaltungsstruktur 80 bei einem jeden der Halbleiterchips 1 sowohl dessen erste Hauptelektrode 11 als auch dessen auf der Oberseite 10t befindliche Passivierungsschicht 15 jeweils an deren dem Halbleiterkörper 10 abgewandten Seite physisch kontaktieren. Dabei kann die Hauptelektrodenverschaltungsstruktur 80 außerdem unmittelbar auf der Einbettmasse 4 aufliegen.
  • Die Dicken derartiger Leiterbahnen 70 und/oder können prinzipiell beliebig gewählt werden, sie können beispielweise im Bereich von 30 μm bis 70 μm liegen.
  • Wie weiterhin im Ergebnis in 37 gezeigt ist, wird oberhalb eines jeden der Halbleiterchips 1, d. h. auf dessen der Hauptelektrodenverschaltungsstruktur 80 abgewandten Seite, mittels einer oberen Verbindungsschicht 31 ein oberes Ausgleichsplättchen 21 stoffschlüssig und elektrisch leitend mit der Hauptelektrodenverschaltungsstruktur 80 verbunden, so dass zwischen einem jeden der Halbleiterchips 1 und dem betreffenden, oberhalb dieses Halbleiterchips 1 angeordneten oberen Ausgleichsplättchen 21 ein Abschnitt der Hauptelektrodenverschaltungsstruktur 80 angeordnet ist. Die Anordnung weist also eine der Anzahl der Halbleiterchips 1 entsprechende Anzahl von Paaren mit jeweils einem oberen Ausgleichsplättchen 21 und einem unteren Ausgleichsplättchen 22 auf, wobei zwischen dem oberen und dem unteren Ausgleichsplättchen 21, 22 eines jeden der Paare genau einer der Halbleiterchips 1 angeordnet ist. Ebenfalls mittels der oberen Verbindungsschicht 31 wird zur Erzeugung einer Anschlussstelle 701 der Steuerelektrodenverschaltungsstruktur 70 sowie zur Erzeugung einer Anschlussstelle 801 der Hauptelektrodenverschaltungsstruktur 80 jeweils ein elektrisch leitendes Kontaktstück stoffschlüssig und elektrisch leitend mit der Steuerelektrodenverschaltungsstruktur 70 bzw. mit der Hauptelektrodenverschaltungsstruktur 80 verbunden. 36 zeigt die bereitgestellten oberen Ausgleichsplättchen 21, das Kontaktstück 701 und das Kontaktstück 801 sowie die das ursprüngliche Verbindungsmittel 31', aus dem nach der Herstellung der stoffschlüssigen und elektrisch leitenden Verbindungen die obere Verbindungsschicht entsteht. Für das Verbindungsmaterial 31', das Material und die Dicken d21' der oberen Ausgleichsplättchens 21 gelten die entsprechenden Angaben aus der Beschreibung der 1. Die Kontaktstücke 701 und/oder 801 können optional aus demselben Material oder derselben Materialzusammensetzung bestehen wie die oberen Ausgleichsplättchen 21.
  • Im Weiteren wird der vorliegende Verbund, wie er bezugnehmend auf 37 erläutert wurde, von seiner den unteren Ausgleichsplättchen 22 abgewandten Seite entsprechend dem anhand der 8 bis 12 erläuterten Verfahren mit Einbettmasse 4 umspritzt, was im Ergebnis in 38 gezeigt ist.
  • Nun kann der Verbund 5 gemäß 38 an seiner den unteren Ausgleichsplättchen 22 abgewandten Seite beschliffen werden, so dass der verbleibende Restverbund 6 einen Chipverbund darstellt, wie er im Ergebnis in den 39, 40 und 41 anhand verschiedener Schnittansichten gezeigt ist, planparallele Oberseiten und Unterseiten 6t bzw. 6b aufweist. Nach dem Beschleifen liegt ein jedes der (geringfügig beschliffenen) oberen Ausgleichsplättchen 21 an der Oberseite 5t frei, so dass sie elektrisch kontaktiert werden können. Die Steuerelektrodenverschaltungsstruktur 70 ist in die Einbettmasse 4 eingebettet, d. h. die Steuerelektrodenverschaltungsstruktur 70 ist von einer aus der Einbettmasse 4 gebildeten Deckschicht abgedeckt. In jeden Fall sorgt die Einbettmasse 4 auch nach dem Beschleifen dafür, dass die Halbleiterchips 1 fest und stoffschlüssig miteinander verbunden sind. Das Beschleifen kann beispielsweise durch Bearbeiten (Schleifen, Polieren, Läppen, etc.) des Verbunds in einer konventionellen Waferschleifanlage erfolgen.
  • Durch das Beschleifen sind die Dicken d21 (in der vertikalen Richtung v, siehe 13) der oberen Ausgleichsplättchen 21 gegenüber ihren ursprünglichen Dicken d21' (siehe 1) geringfügig verringert, beispielsweise um etwa 0,1 mm. Die reduzierte Dicke d21 kann aber immer noch beispielsweise wenigstens 0,4 mm betragen, wenigstens 0,9 mm, oder wenigstens 1,4 mm.
  • Die Schnittansicht gemäß 39 verläuft durch eines der oberen Ausgleichsplättchen 21 und das Kontaktstück 701, die Schnittansicht gemäß 40 durch eines der oberen Ausgleichsplättchen 21 und das Kontaktstück 801, und die Schnittansicht gemäß 41 durch eines der oberen Ausgleichsplättchen 21. Der Chipverbund weist dabei nur genau ein Kontaktstück 701 sowie genau ein Kontaktstück 801 auf.
  • Ein Chipverbund, wie er anhand der 39 bis 41 erläutert wurde, kann wie bereits erläutert in ein Gehäuse eingebaut werden, das eine obere Kontaktplatte 41, eine untere Kontaktplatte 42 sowie einen zwischen diesen angeordneten, dielektrischen Abstandsring 50 aufweist. Für jeden der Halbleiterchips 1 weist die obere Kontaktplatte 41 auf ihrer dem Chipverbund zugewandten Seite einen eigenen Kontaktvorsprung 411 auf, der die Hauptelektrodenverschaltungsstruktur 80 auf deren dem betreffenden Halbleiterchip 1 abgewandter Seite kontaktiert, was in 42 dargestellt ist.
  • Vorangehend wurde anhand von verschiedenen Beispielen erläutert, wie ein Chipverbund aufgebaut sein bzw. hergestellt werden kann, bei dem mehrere Halbleiterchips 1 durch eine Einbettmasse 4 fest miteinander verbunden sind und der insbesondere eine Hauptelektrodenverschaltungsstruktur 80 aufweist, die die ersten Hauptelektroden 11 der Halbleiterchips 1 dauerhaft elektrisch leitend miteinander verbindet. Dabei sind die einzelnen Halbleiterchips 1 elektrisch zueinander parallel geschaltet, was bedeutet, dass sämtliche ersten Hauptelektroden 11 dauerhaft elektrisch leitend miteinander verbunden sind, dass sämtliche zweiten Hauptelektroden 12 (optional: dauerhaft) elektrisch leitend miteinander verbunden sind, und dass sämtliche Steuerelektroden 13 dauerhaft elektrisch leitend miteinander verbunden sind. Außerdem weist ein solcher Chipverbund eine Kontaktstelle 801 auf, an der beim Betrieb das an den ersten Hauptelektroden 11 vorliegende Bezugspotential zur Ansteuerung der Halbleiterchips 1 anliegt.
  • Die Halbleiterchips 1 können beispielsweise ein steuerbares Halbleiterbauelement enthalten, bei dem zwischen der ersten Hauptelektrode 11 und der zweiten Hauptelektrode 12 eine elektrische Laststrecke ausgebildet ist und bei dem ein elektrischer Strom durch die elektrische Laststrecke gesteuert, eingeschaltet oder ausgeschaltet werden kann, indem ein Steuersignal (z. B. ein elektrisches Ansteuerpotential) an die Steuerelektrode 13 angelegt wird. Beispielsweise kann hierzu eine Ansteuerspannung zwischen die Anschlussstelle 801 (= Bezugspotential für Ansteuerpotential) und die Anschlussstelle 701 angelegt werden, so dass bei einem jeden der Halbleiterchips 1 im Wesentlichen dieselbe Ansteuerspannung zwischen dessen erster Hauptelektrode 11 und dessen Steuerelektrode 13 anliegt. Auf diese Weise können die parallel geschalteten Halbleiterchips 1 bzw. die darin enthaltenen, parallel geschalteten Halbleiterbauelemente synchron und phasengleich geschaltet werden. Prinzipiell können sämtliche Halbleiterchips 1 identisch aufgebaut sein, es können aber auch verschieden aufgebaute Halbleiterchips 1 verwendet werden.
  • Geeignete steuerbare Halbleiterbauelemente sind z. B. Feldeffekt-Transistoren mit elektrisch isoliertem Gate, beispielsweise MOSFETs oder IGBTs. In diesen Fällen stellen die Gate-Elektroden die Steuerelektroden 13 dar. Im Fall von MOSFETs stellen die Source-Elektroden die ersten Hauptelektroden 11 dar und die Drain-Elektroden die zweiten Hauptelektroden 12, und im Fall von IGBTs stellen die Emitter-Elektroden die ersten Hauptelektroden 11 dar und die Kollektor-Elektroden die zweiten Hauptelektroden 12.
  • Wird ein Chipverbund, wie er vorangehend erläutert wurde, in ein Gehäuse 41, 42, 50 mit einer oberen Kontaktplatte 41, einer unteren Kontaktplatte 42 und einem dielektrischen Abstandsring 50 eingebaut, so entsteht eine Press-Pack-Zelle, bei der der Chipverbund derart zwischen der oberen Kontaktplatte 41 und der unteren Kontaktplatte 42 angeordnet ist, dass sich die ersten Hauptelektroden 11 der Halbleiterchips 1 an der der oberen Kontaktplatte 41 zugewandten Seite des jeweiligen Halbleiterchips 1 befinden, und die zweiten Hauptelektroden 12 der Halbleiterchips 1 an der der unteren Kontaktplatte 42 zugewandten Seite des jeweiligen Halbleiterchips 1.
  • Eine solche Press-Pack-Zelle (hier am Beispiel einer Press-Pack-Zelle gemäß 19) kann nun, wie in 43 (hier am Beispiel eines Chipverbunds gemäß 15) gezeigt ist, derart zwischen einem elektrisch leitenden oberen Druckkontaktstück 81 und einem elektrisch leitenden unteren Druckkontaktstück 82 eingespannt werden, dass zwischen dem oberen Druckkontaktstück 81 und der oberen Kontaktplatte 41 sowie zwischen dem unteren Druckkontaktstück 82 und der unteren Kontaktplatte 42 jeweils eine elektrische Druckkontaktverbindung besteht. Bei den Druckkontaktverbindungen kann es sich optional um reine Druckkontaktverbindungen handeln. Die fertige Druckkontaktanordnung 8 mit der Press-Pack-Zelle, dem oberen Druckkontaktstück 81 und dem unteren Druckkontaktstück 82 kann dann elektrisch verschaltet werden. Beispielsweise kann die Druckkontaktanordnung 8 in Reihe mit einer ohmschen und/oder induktiven Last 500 zwischen ein positives Versorgungspotential V+ und ein negatives Versorgungspotential V– geschaltet werden. Ein zur Ansteuerung der Press-Pack-Zelle verwendetes Bezugspotential Vref wird der Press-Pack-Zelle nicht über die obere Kontaktplatte 41 zugeführt, sondern von dieser unabhängig über eine separate Anschlussleitung 811. Außerdem wird der Press-Pack-Zelle ein zur Ansteuerung verwendetes Steuerpotential Vctrl über eine Anschlussleitung 711. Die separate Anschlussleitung 811 ist zwar ebenso wie die obere Kontaktplatte 11 elektrisch leitend mit den ersten Hauptelektroden 11 verbunden, allerdings existiert zwischen der separaten Anschlussleitung 811 und den ersten Hauptelektroden 11 (wenigstens) eine elektrisch leitende Verbindung (d. h. ein Strompfad), die (bzw. der) nicht über die obere Kontaktplatte 41 führt. Anders als bei herkömmlichen Press-Pack-Zellen wird das Bezugspotential zur elektrischen Ansteuerung nicht an der oberen Kontaktplatte 41 abgegriffen, sondern an der von der oberen Kontaktplatte 41 beabstandeten Anschlussstelle 801 des Chipverbunds.
  • Eine solche Druckkontaktanordnung 8 lässt sich nicht nur mit Press-Pack-Zellen realisieren, die gemäß 19 aufgebaut sind und einen Chipverbund gemäß 15 aufweisen, sondern auch mit Press-Pack-Zellen, die einen beliebigen anderen erläuterten Chipverbund enthalten.

Claims (15)

  1. Press-Pack-Zelle mit einer elektrisch leitenden oberen Kontaktplatte (41) und einer elektrisch leitenden unteren Kontaktplatte (42), sowie mit einem Chipverbund und einer elektrischen Anschlussleitung (811), wobei der Chipverbund Folgendes aufweist: eine Anzahl von Halbleiterchips (1), von denen ein jeder aufweist: – einen Halbleiterkörper (10) mit einer Unterseite (10b), sowie mit einer Oberseite (10t), die in einer vertikalen Richtung (v) von der Unterseite (10b) beabstandet ist; – eine auf der Oberseite (10t) angeordnete obere Hauptelektrode (11); – eine auf der Unterseite (10b) angeordnete untere Hauptelektrode (12); – eine Steuerelektrode (13), mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode (11) und der unteren Hauptelektrode (12) gesteuert werden kann; eine dielektrische Einbettmasse (4), durch die die Halbleiterchips (1) stoffschlüssig zu einem festen Verbund miteinander verbunden sind; einen gemeinsamen Steueranschluss (701), der über eine Steuerelektrodenverschaltungsstruktur (70) mit jeder der Steuerelektroden (13) elektrisch leitend verbunden ist; und einen gemeinsamen Referenzpotentialanschluss (801), der über eine Hauptelektrodenverschaltungsstruktur (80) mit jeder der oberen Hauptelektroden (11) elektrisch leitend verbunden ist, wobei für jeden der Halbleiterchips (1) ein eigenes, elektrisch leitendes oberes Ausgleichsplättchen (21) vorhanden ist, das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und stoffschlüssig sowie elektrisch leitend mit der oberen Hauptelektrode (11) verbunden ist; wobei der Chipverbund derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist, dass sich die ersten Hauptelektroden (11) an der der oberen Kontaktplatte (41) zugewandten Seite des jeweiligen Halbleiterchips (1) befinden, und die zweiten Hauptelektroden (12) an der der unteren Kontaktplatte (42) zugewandten Seite des jeweiligen Halbleiterchips (1); und wobei die elektrische Anschlussleitung (811) von der Außenseite der Press-Pack-Zelle her zugänglich ist und so elektrisch kontaktiert werden kann und sie elektrisch leitend mit dem Referenzpotentialanschluss (801) verbunden ist, wobei zwischen der Anschlussleitung (811) und einer jeden der ersten Hauptelektroden (11) eine elektrisch leitende Verbindung besteht, die nicht über die obere Kontaktplatte (41) führt.
  2. Press-Pack-Zelle nach Anspruch 1, bei der für jeden der Halbleiterchips (1) gilt, dass zwischen ihm und einem Abschnitt der Einbettmasse (4) ein Abschnitt der Hauptelektrodenverschaltungsstruktur (80) angeordnet ist.
  3. Press-Pack-Zelle nach Anspruch 1, bei der die Hauptelektrodenverschaltungsstruktur (80) unmittelbar auf einer äußeren Oberfläche der Einbettmasse (4) aufliegt.
  4. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der die Hauptelektrodenverschaltungsstruktur (80) für ein jedes der oberen Ausgleichsplättchen (21) ein eigenes Federelement (85) aufweist, das das betreffende obere Ausgleichsplättchen (21) elektrisch druckkontaktiert, indem es senkrecht zur vertikalen Richtung (v) federnd gegen dieses obere Ausgleichsplättchen (21) drückt, so dass dieses obere Ausgleichsplättchen (21) über das Federelement (85) mit dem Referenzpotentialanschluss (801) elektrisch leitend verbunden ist.
  5. Press-Pack-Zelle nach einem der Ansprüche 1 bis 3, bei der die Hauptelektrodenverschaltungsstruktur (80) für einen jeden der Halbleiterchips (1) zwischen diesem Halbleiterchip (1) und dem oberen Ausgleichsplättchen (21) dieses Halbleiterchips (1) angeordnet ist.
  6. Press-Pack-Zelle nach einem der Ansprüche 1 bis 3, bei der die Hauptelektrodenverschaltungsstruktur (80) für einen jeden der Halbleiterchips (1) dessen oberes Ausgleichsplättchen (21) an der dem betreffenden Halbleiterchip (1) abgewandten Seite elektrisch und physisch kontaktiert.
  7. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der die Hauptelektrodenverschaltungsstruktur (80) eine Leiterbahn einer Leiterplatte (75, 80) aufweist oder als solche ausgebildet ist.
  8. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der die Hauptelektrodenverschaltungsstruktur (80) eine Dünnschichtleiterbahn aufweist, die als konform abgeschiedene Leiterbahn ausgebildet ist, wobei die Dünnschichtleiterbahn bei einem jeden der Halbleiterchips (1) sowohl dessen erste Hauptelektrode (11) als auch eine auf die Oberseite (10t) von dessen Halbleiterkörper (10) aufgebrachte Chippassivierung (15) jeweils auf der dem Halbleiterkörper (10) abgewandten Seite physisch kontaktiert.
  9. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der ein jedes der oberen Ausgleichsplättchen (21) bei einer Temperatur von 20°C einen linearen thermischen Ausdehnungskoeffizienten von weniger als 11 ppm/K oder von weniger als 7 ppm/K aufweist.
  10. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der ein jedes der oberen Ausgleichsplättchen (21) Molybdän aufweist oder aus Molybdän besteht.
  11. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der der Referenzpotentialanschluss (801) an der Außenseite des Chipverbunds frei liegt und dadurch elektrisch kontaktiert werden kann.
  12. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der der Chipverbund nur genau einen Referenzpotentialanschluss (801) aufweist.
  13. Press-Pack-Zelle nach einem der vorangehenden Ansprüche mit einem dielektrischen Abstandsring (50), der zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist und mit zusammen mit diesen ein Gehäuse bildet, in dem der Chipverbund angeordnet ist.
  14. Press-Pack-Zelle nach einem der vorangehenden Ansprüche, bei der der Chipverbund lose zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist.
  15. Verfahren zum Betrieb einer Press-Pack-Zelle mit folgenden Schritten: Bereitstellen einer Press-Pack-Zelle, die gemäß einem der vorangehenden Ansprüche ausgebildet ist; Bereitstellen eines elektrisch leitenden oberen Druckkontaktstücks (81) und eines elektrisch leitenden unteren Druckkontaktstücks (82); Einspannen der Press-Pack-Zelle zwischen dem oberen Druckkontaktstück (81) und dem unteren Druckkontaktstück (82) derart, dass zwischen dem oberen Druckkontaktstück (81) und der oberen Kontaktplatte (41) ein reiner elektrischer Druckkontakt besteht, und dass zwischen dem unteren Druckkontaktstück (82) und der unteren Kontaktplatte (42) ein reiner elektrischer Druckkontakt besteht; und Anschließen des oberen Druckkontaktstücks (81) und des unteren Druckkontaktstücks (82) an eine elektrische Spannungsquelle, so dass an dem oberen Druckkontaktstück (81) und dem unteren Druckkontaktstück (82) unterschiedliche elektrische Potentiale (V+, V–) anliegen. Anschließen einer Steuerspannung (Vctrl – Vref) zwischen dem Referenzpotentialanschluss (801) und dem Steueranschluss (701).
DE102014115909.8A 2014-10-31 2014-10-31 Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle Active DE102014115909B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014115909.8A DE102014115909B4 (de) 2014-10-31 2014-10-31 Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
US14/926,615 US9972596B2 (en) 2014-10-31 2015-10-29 Chip assemblage, press pack cell and method for operating a press pack cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115909.8A DE102014115909B4 (de) 2014-10-31 2014-10-31 Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle

Publications (2)

Publication Number Publication Date
DE102014115909A1 DE102014115909A1 (de) 2016-05-04
DE102014115909B4 true DE102014115909B4 (de) 2017-06-01

Family

ID=55753586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115909.8A Active DE102014115909B4 (de) 2014-10-31 2014-10-31 Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle

Country Status (2)

Country Link
US (1) US9972596B2 (de)
DE (1) DE102014115909B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217801B4 (de) * 2013-09-05 2019-07-18 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102014222189B4 (de) * 2014-10-30 2022-06-30 Infineon Technologies Ag Halbleiterbaugruppe und Leistungshalbleitermodul
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置
DE102016125657B4 (de) * 2016-12-23 2020-03-26 Infineon Technologies Ag Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe
US20210242167A1 (en) 2020-02-04 2021-08-05 Semiconductor Components Industries, Llc Semiconductor packages using package in package systems and related methods
JP7395452B2 (ja) * 2020-09-23 2023-12-11 株式会社東芝 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217801A1 (de) * 2013-09-05 2015-03-05 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1403923A1 (de) * 2002-09-27 2004-03-31 Abb Research Ltd. Leistungshalbleitermodul in Druckpackung
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
DE102005054543A1 (de) * 2005-11-14 2007-05-31 Peter Köllensperger Halbleiterschalter mit integrierter Ansteuerschaltung
JP4858290B2 (ja) * 2006-06-05 2012-01-18 株式会社デンソー 負荷駆動装置
US7880280B2 (en) * 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
FR2947949B1 (fr) * 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
EP2330740B1 (de) * 2009-12-03 2016-05-25 ABB Technology AG System und Verfahren zur Steuerung von mindestens zwei parallel geschalteten Leistungshalbleitern
WO2013065182A1 (ja) * 2011-11-04 2013-05-10 トヨタ自動車株式会社 パワーモジュール、電力変換装置および電動車両
US9099316B2 (en) * 2013-10-15 2015-08-04 Ixys Corporation Sintered backside shim in a press pack cassette
JP6263014B2 (ja) * 2013-12-12 2018-01-17 株式会社日立製作所 半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
US9706643B2 (en) * 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217801A1 (de) * 2013-09-05 2015-03-05 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung

Also Published As

Publication number Publication date
US20160126212A1 (en) 2016-05-05
DE102014115909A1 (de) 2016-05-04
US9972596B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE102014116082A1 (de) Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102009015722A1 (de) Halbleitermodul
DE102015210587B4 (de) Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102015112085A1 (de) Batchprozess zur Verbindung von Chips mit einem Träger
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102016212506A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000402A1 (de) Halbleiteranordnung
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative