DE102008036112B4 - Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls - Google Patents
Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls Download PDFInfo
- Publication number
- DE102008036112B4 DE102008036112B4 DE102008036112.7A DE102008036112A DE102008036112B4 DE 102008036112 B4 DE102008036112 B4 DE 102008036112B4 DE 102008036112 A DE102008036112 A DE 102008036112A DE 102008036112 B4 DE102008036112 B4 DE 102008036112B4
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- semiconductor module
- metal layer
- multilayer substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 207
- 229910052751 metal Inorganic materials 0.000 claims abstract description 170
- 239000002184 metal Substances 0.000 claims abstract description 170
- 239000000919 ceramic Substances 0.000 claims abstract description 114
- 239000000945 filler Substances 0.000 claims abstract description 37
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 266
- 238000001465 metallisation Methods 0.000 description 26
- 239000012071 phase Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000004382 potting Methods 0.000 description 8
- VIJSPAIQWVPKQZ-BLECARSGSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-acetamido-5-(diaminomethylideneamino)pentanoyl]amino]-4-methylpentanoyl]amino]-4,4-dimethylpentanoyl]amino]-4-methylpentanoyl]amino]propanoyl]amino]-5-(diaminomethylideneamino)pentanoic acid Chemical compound NC(=N)NCCC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](CC(C)(C)C)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](CCCNC(N)=N)NC(C)=O VIJSPAIQWVPKQZ-BLECARSGSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 241001295925 Gegenes Species 0.000 description 4
- 238000005266 casting Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- SNAAJJQQZSMGQD-UHFFFAOYSA-N aluminum magnesium Chemical compound [Mg].[Al] SNAAJJQQZSMGQD-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
- C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/343—Alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/366—Aluminium nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/368—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/402—Aluminium
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/407—Copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Leistungshalbleitermodul (1) miteinem Mehrschichtsubstrat (3), das mehrere Metallschichten (11, 12, 13) und mehrere Keramikschichten (21, 22) aufweist, wobei eine Keramikschicht (21, 22) zwischen zwei Metallschichten (11, 12, 13) angeordnet ist;einem oder mehreren auf dem Mehrschichtsubstrat (3) angeordneten Halbleiterchips (40);einem elektrischen Stromkreis, der mindestens einen Leistungshalbleiterchip (40) aufweist;einer Gehäuseabdeckung (4), die eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine zum Mehrschichtsubstrat (3) gewandte untere Oberfläche (4f) aufweist; undeinem elastischen Füllmittel (7),wobeidas Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet, so dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann,die mehreren Metallschichten (11, 12, 13) mindestenseine erste Metallschicht (11), eine zweite Metallschicht (12) und eine dritte Metallschicht (13) aufweisen,die mehreren Keramikschichten (21, 22) mindestens eineerste Keramikschicht (21) und eine zweite Keramikschicht (22)aufweisen, unddas elastische Füllmittel (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22) angeordnet ist.
Description
- Die Erfindung betrifft Leistungshalbleitermodule, Leistungshalbleiteranordnungen und Verfahren zum Herstellen eines Leistungshalbleitermoduls.
- Herkömmliche Leistungshalbleitermodule enthalten einen oder mehrere Leistungshalbleiterchips, die auf einem flachen Keramiksubstrat angeordnet sind, das auf mindestens einer Seite eine Metallisierung enthält. Mindestens ein solches Keramiksubstrat ist an eine metallische Basisplatte des Moduls gelötet. Um die Kühlung des Moduls zu verbessern, kann die Basisplatte gegen einen Kühlkörper gedrückt werden.
- Die Druckschrift US 2003 / 0 168 729 A1 offenbart ein isolierendes Substrat das übereinandergelegte isolierende Keramikschichten, eine Zwischenschicht aus einem von einem Material der Keramikschichten verschiedenen Material, die zwischen benachbarten der Keramikschichten angeordnet ist, auf Verbinden der benachbarten Keramikschichten miteinander, eine erste leitfähige Schicht, die mit der oberen Oberfläche einer oberen der Keramikschichten verbunden ist, und eine zweite leitfähige Schicht aufweist, die mit der unteren Oberfläche einer unteren der Keramikschichten verbunden ist.
- Die Druckschrift US 2004 / 0 099 948 A1 offenbart ein mit einer Grundplatte oder direkt auf einem Kühlkörper montiertes Leistungshalbleitermodul mit einem Gehäuse, mindestens einem Leistungshalbleiterbauelement und mindestens einem beidseitig mit einer metallischen Schicht versehenen Substrat. Auf der ersten metallischen Schicht ist das mindestens eine Leistungshalbleiterbauelement angeordnet. Die zweite metallische Schicht ist auf der zweiten Hauptoberfläche des Substrats angeordnet. Auf der ersten Hauptfläche des Substrats ist eine zusätzliche leitfähige Schicht um den Rand des Substrats herum angeordnet und mit der metallischen Schicht auf der zweiten Hauptfläche des Substrats elektrisch leitend verbunden.
- Die Druckschrift
US 6 867 484 B2 offenbart eine Halbleitervorrichtung mit einem an einem Gehäuse befestigten Gehäuse, umfassend: ein Gehäuse, bei dem ein Halbleiterelement und ein mit dem Halbleiterelement verbundener Leitungsanschluss abgedichtet sind; und ein Gehäuse, das aus einem Rahmenelement und einem an dem Rahmenelement angeordneten externen Anschluss gebildet ist, dadurch gekennzeichnet, dass das Gehäuse innerhalb des Rahmens des Gehäuses angeordnet ist und der Leitungsanschluss mit dem externen Anschluss verbunden ist. - Die Druckschrift US 2007 / 0 007 280 A1 offenbart ein Verfahren zum Herstellen eines Schaltungsmoduls. Bei dem Verfahren wird beim Anbringen eines Halbleitersubstrats mit einer Unterseite an einer Oberseite eines Trägers durch Kleben eine Härtungstemperatur so gewählt und eingestellt, dass die Unterseite des Halbleitersubstrats in ihrer Form vollständig oder im Wesentlichen konform ist zu der Form der Oberseite des Trägers.
- Die Druckschrift
US 6 201 701 B1 offenbart ein integriertes Substrat mit einer Kühlkörperbasis und einer daran gebondeten Mehrschicht-Leiterplatte, wobei die Mehrschicht-Leiterplatte die Fähigkeit besitzt, sowohl Leistungs- als auch Steuerhalbleiterelemente miteinander zu verbinden und Wärme effizient davon abzuleiten. Ein wärmeleitendes und elektrisch isolierendes Verbindungsmaterial mit ausgezeichneten thermischen Eigenschaften verbindet die mehrschichtige Leiterplatte mit der Basis. Zwischen der oberen Oberfläche der Leiterplatte und der Kühlkörperbasis werden ein oder mehrere dicke elektrisch leitfähige Folienmuster gebildet, wobei das bzw. die dicken Folienmuster geeignet sind, Hochleistungs-Halbleiterelemente miteinander zu verbinden. Zwischen der oberen Oberfläche der Leiterplatte und der Kühlkörperbasis sind auch ein oder mehrere Verbindungsmuster enthalten, die Steuerhalbleiterelemente verdrahten. - Die Druckschrift
DE 196 15 481 A1 offenbart ein MetallKeramik-Substrat mit metallisierter Keramikschicht das um eine oder mehrere Achsen parallel zur Substratebene gekrümmt ist, so dass seine Unterseite konvex gekrümmt ist und der Abstand eines Substrats Kante, parallel zur Krümmungsachse, von einer Tangentialebene, die die Mitte der Substratkrümmung berührt, beträgt 0,1-0,8% der Längenabmessung des Substrats bzw. der Keramikschicht in Richtung senkrecht zur Krümmungsachse bzw. zur Substratkante. - Die Druckschrift
JP 2003 86 747 A - Bei anderen bekannten Modulen werden die metallisierten Keramiksubstrate ohne eine metallische Basisplatte gegen den Kühlkörper gedrückt.
- Um den Wärmeübertragungswiderstand zwischen dem Substrat und dem Kühlkörper zu reduzieren, ist bei beiden bekannten Modultypen eine Schicht aus einer wärmeleitenden Paste erforderlich. Da die Wärmeleitfähigkeit einer derartigen wärmeleitenden Paste begrenzt ist, muß die Dicke der Schicht aus wärmeleitender Paste sehr dünn sein. Allerdings biegen sich die Substrate seitlich neben den Stellen, auf die eine Abwärtskraft auf die Substrate ausgeübt wird, im allgemeinen nach oben, d.h. von dem Kühlkörper weg. Das Ergebnis ist eine ungleichförmige Dicke der wärmeleitenden Paste.
- Um dies zu vermeiden, ist es erforderlich, die Abwärtskraft gleichmäßig über das Substrat zu verteilen. Dazu werden üblicherweise mechanische Strukturen bereitgestellt, die möglichst gleichmäßig über das Substrat verteilt Druck auf das Substrat ausüben. Wegen der Anwesenheit von Halbleiterchips, Bonddrähten und anderen Komponenten sind die Möglichkeiten zum Ausüben von Druck über den ganzen Substratbereich jedoch begrenzt.
- Die Aufgabe der Erfindung besteht daher darin, ein Halbleitermodul bereitzustellen, das, wenn es an einen Kühlkörper angepresst wird, einen guter thermischen Kontakt zum Kühlkörper besitzt.
- Figurenliste
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres würdigen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 veranschaulicht eine vertikale Querschnittsansicht einer Anordnung mit einem Leistungshalbleitermodul einschließlich einem einzelnen Mehrschichtsubstrat als Basisplatte mit drei Metallschichten und zwei Keramikschichten, das mit dem Mehrschichtsubstrat gegen einen Kühlkörper gedrückt ist. -
2 veranschaulicht eine vergrößerte Ansicht eines Kantenbereichs des Leistungshalbleitermoduls von1 . -
3 veranschaulicht eine vertikale Querschnittsansicht eines modifizierten Kantenbereichs des Leistungshalbleitermoduls von1 , wobei eine Keramikschicht des Mehrschichtsubstrats eine Durchkontaktierung enthält, die die Metallschichten, die auf gegenüberliegenden Seiten der Keramikschicht angeordnet sind, elektrisch verbindet. -
4 veranschaulicht eine vertikale Querschnittsansicht eines weiteren modifizierten Kantenbereichs des Leistungshalbleitermoduls von1 , wobei die Seitenwand der Gehäuseabdeckung des Moduls ausgebildet ist, um einen Kontaktdruck gegen eine der Keramikschichten des Moduls auszuüben. -
5 veranschaulicht eine vertikale Querschnittsansicht noch eines weiteren Kantenbereichs des Leistungshalbleitermoduls von1 , wobei die Basisplatte mehr als drei Metallschichten und mehr als zwei Keramikschichten enthält und wobei einige der Keramikschichten Durchkontaktierungen enthalten, die unter einem Halbleiterchip angeordnet sind. -
6 veranschaulicht eine vertikale Querschnittsansicht einer Ausführungsform eines Mehrschichtsubstrats, wobei die obere Schicht eine strukturierte Metallschicht ist, die mit Leistungshalbleiterchips und Stromversorgungsanschlüssen ausgestattet ist, wobei ein Ausgangsanschluß gegenüber den Stromversorgungsanschlüssen liegt. -
7 veranschaulicht eine vertikale Querschnittsansicht einer weiteren Ausführungsform eines ausgestatteten Mehrschichtsubstrats, wobei eine der Keramikschichten eine Anzahl von Durchkontaktierungen enthält, die unter einem Leistungshalbleiterchip angeordnet sind, und wobei zwei Stromversorgungsanschlüsse und ein Ausgangsanschluß in dem gleichen Kantenbereich des Mehrschichtsubstrats angeordnet sind. -
8 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, bei dem einer der Stromversorgungsanschlüsse direkt an eine Metallschicht gelötet oder geschweißt ist, die von der oberen Metallschicht verschieden ist. -
9 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, bei dem der Ausgangsanschluß direkt an einer von der oberen Metallschicht verschiedenen Metallschicht gelötet oder geschweißt ist. -
10 veranschaulicht eine vertikale Querschnittsansicht einer vier Metallschichten und drei Keramikschichten enthaltenden ausgestatteten Mehrschichtsubstrats, wobei eine der von der oberen Metallschicht verschiedenen Metallschichten voneinander beabstandete Abschnitte aufweist. -
11 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats eines Leistungshalbleitermoduls, das gegen einen Kühlkörper gedrückt werden soll, wobei das Mehrschichtsubstrat relativ zu der Mitte des Leistungshalbleitermoduls konvex ausgebildet ist. -
12 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, das gegen einen Kühlkörper gedrückt wird und relativ zu der Mitte des Leistungshalbleitermoduls konkav ausgebildet ist. -
13a veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich eines einzelnen Schalters. -
13b veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich eines einzelnen Schalters, wobei eine Anzahl von Halbleiterchips parallel zueinander geschaltet sind. -
14 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich einer Halbbrücke („phase leg“). -
15 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich dreier Halbbrücken wie in14 dargestellt, die parallel zueinander geschaltet sind. -
16 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich dreier Halbbrücken wie in14 dargestellt mit separaten Phasenausgangsanschlüssen („Sechserpack“). -
17 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls mit einer H-Brücke. -
18 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines Teilsubstrats eines Mehrschichtsubstrats. -
19 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines Mehrschichtsubstrats. -
20 veranschaulicht verschiedene Prozesse einer anderen Prozedur zum Herstellen eines Mehrschichtsubstrats. -
21 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines vorgekrümmten Mehrschichtsubstrats. - Ausführliche Beschreibung
- In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „Vorderseite“, „Hinterseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können.
- Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anders angemerkt ist.
- Eine oder mehrere Ausführungsformen stellen ein Leistungshalbleitermodul mit einem Mehrschichtsubstrat bereit. Bei einer Ausführungsform enthält das Mehrschichtsubstrat eine Gruppe von Metallschichten mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten mit mindestens einer ersten Keramikschicht und einer zweiten Keramikschicht. Die Schichten der Gruppe von Metallschichten und die Schichten der Gruppe von Keramikschichten sind nacheinander in einer vertikalen Richtung derart angeordnet, dass die erste Keramikschicht zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist und dass die zweite Keramikschicht zwischen der zweiten Metallschicht und der dritten Metallschicht angeordnet ist. Die dritte Metallschicht bildet die Bodenschicht des Mehrschichtsubstrats. Die zweite Keramikschicht enthält eine obere Oberfläche, die von der dritten Metallschicht abgewandt ist. Ein elektrischer Stromkreis des Moduls enthält mindestens einen Leistungshalbleiterchip. Eine Gehäuseabdeckung des Moduls enthält eine Seitenwand einschließlich einer dem Mehrschichtsubstrat zugewandten unteren Oberfläche. Zwischen der unteren Oberfläche der Seitenwand und der oberen Oberfläche der zweiten Keramikschicht ist zumindest teilweise ein elastisches Füllmittel angeordnet.
- Eine weitere Ausführungsform stellt eine Leistungshalbleiteranordnung bereit, die ein derartiges Leistungshalbleitermodul und einen Kühlkörper enthält. Das Leistungshalbleitermodul wird mit dem Mehrschichtsubstrat voraus gegen den Kühlkörper gedrückt.
- Eine weitere Ausführungsform stellt ein Mehrschichtsubstrat für ein Leistungshalbleitermodul bereit. Das Mehrschichtsubstrat enthält eine Gruppe von Metallschichten mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten mit mindestens einer ersten Keramikschicht und einer zweiten Keramikschicht. Die Schichten der Gruppe von Metallschichten und die Schichten der Gruppe von Keramikschichten sind nacheinander in einer vertikalen Richtung derart angeordnet, dass die erste Keramikschicht zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist und dass die zweite Keramikschicht zwischen der zweiten Metallschicht und der dritten Metallschicht angeordnet ist. Die Dicke der ersten Metallschicht und die Dicke der dritten Metallschicht ist kleiner oder gleich 2 mm. Die dritte Metallschicht bildet eine äußere Oberflächenschicht des Mehrschichtsubstrats.
-
1 zeigt eine vertikale Querschnittsansicht einer Anordnung mit einem Leistungshalbleitermodul1 , das eine einzelne Basisplatte enthält, die als Mehrschichtsubstrat3 ausgebildet ist. Das Leistungshalbleitermodul1 ist so konfiguriert, dass es unter Verwendung von Schrauben5 gegen einen Kühlkörper9 gedrückt werden kann. Nach dem Einsetzen der Schrauben5 in Montagelöcher6 werden die Schrauben5 in das Innengewinde9a des Kühlkörpers9 geschraubt, so dass das Leistungshalbleitermodul1 lösbar mit dem Kühlkörper9 verbunden ist. Die durch die Schrauben5 erzeugte Abwärtskraft wirkt auf Montagebereiche4a einer Gehäuseabdeckung4 des Halbleitermoduls1 . Somit wird das Mehrschichtsubstrat3 durch die unteren Teile der Seitenwände4d der Gehäuseabdeckung4 gegen den Kühlkörper9 gedrückt. Wohingegen herkömmliche Leistungshalbleitermodule eine Basisplatte erfordern, an der das Modul montiert wird, bevor das Modul gegen einen Kühlkörper9 gedrückt wird, kann bei dem Leistungshalbleitermodul1 gemäß der vorliegenden Erfindung auf eine derartige zusätzliche Basisplatte verzichtet werden, d.h. das Leistungshalbleitermodul1 kann mit dem Mehrschichtsubstrat3 voraus direkt gegen einen Kühlkörper9 gedrückt werden. Optional kann eine wärmeleitende Paste zwischen dem Mehrschichtsubstrat3 und dem Kühlkörper9 angeordnet sein. Anstatt der oder zusätzlich zu den Schrauben5 kann ein beliebiger anderer Mechanismus angewendet werden, um das Mehrschichtsubstrat3 direkt oder indirekt gegen den Kühlkörper9 zu drücken. - Das Mehrschichtsubstrat
3 enthält drei Metallschichten11 ,12 ,13 und zwei Keramikschichten21 ,22 , die hintereinander und abwechselnd in einer vertikalen Richtung v angeordnet sind. Zwischen zwei beliebigen der Metallschichten11 ,12 ,13 ist mindestens eine der Keramikschichten21 ,22 angeordnet. - Die Metallschicht
11 ist die obere Schicht des Mehrschichtsubstrats3 , d.h. die dem inneren Bereich des Moduls1 zugewandte Schicht und zu Abschnitten11a ,11b ,11c ,11d ,11e ,11f strukturiert. Die Abschnitte11a-11f können Leitungen und/oder leitende Bereiche bilden. Mit den Abschnitten11a ,11c ,11d ,11f sind Leistungshalbleiterchips40 direkt verbunden und/oder elektrisch angeschlossen durch die Verwendung einer Bondschicht41 , zum Beispiel eines Weichlots, eines leitenden Klebers oder einer silberhaltigen Schicht, die das Ergebnis einer LTJ-Technik (Low Temperature Joining Technique) ist. Die Leistungshalbleiterchips können beispielsweise ein steuerbarer Leistungshalbleiter sein wie etwa zum Beispiel MOSFETs, IGBTs, Thyristoren oder Leistungsdioden. Die Oberseiten der Halbleiterchips40 sind durch Bonddrähte42 miteinander oder mit Abschnitten11b ,11e der oberen Metallisierung11 verbunden. Die Bonddrähte42 können zum Beispiel aus Aluminium oder einer Aluminiumlegierung, zum Beispiel einer Aluminium-Magnesium-Legierung, oder aus Kupfer oder einer Kupferlegierung hergestellt sein. Das Bonden kann zum Beispiel durch Ultraschallbonden erfolgen. Anstatt von Bonddrähten42 können Metallclips vorgesehen sein, die durch eine LTJ-Technik verbunden werden. - Leistungshalbleiterchips sind Halbleiterchips mit hohen Nennströmen und/oder hohen Nennspannungen. Beispielsweise können die Nennspannungen größer als 50 A oder größer als 75 A sein, die Nennspannungen größer als zum Beispiel 500 V. Zudem können die Leistungshalbleiterchips Chipgrößen von mehr als 5,5 mm x 5,5 mm oder von mehr als 7 mm x 7 mm beinhalten.
- Um das Leistungshalbleitermodul
1 extern zum Beispiel an eine Stromversorgung, eine Last, eine Steuereinheit usw. anzuschließen, sind Anschlüsse31 ,32 und34 vorgesehen. Die Anschlüsse31 ,32 können zum Beispiel als Stromversorgungsanschlüsse ausgebildet sein und elektrisch und/oder mechanisch mit denAbschnitten11a ,11b ,11c ,11d ,11e ,11f verbunden sein. Die Anschlüsse34 können zum Beispiel Steueranschlüsse für steuerbare der Leistungshalbleiterchips40 oder Ausgangsanschlüsse zum Liefern von Informationen hinsichtlich des Status des Moduls1 sein. - Über den Leistungshalbleiterchips
40 ist eine optionale gedruckte Leiterplatte (PCB)8 zum Verschalten interner Treiberanschlüsse vorgesehen. Die gedruckte Leiterplatte8 kann auch mit Steuerelektronik zum Ansteuern der steuerbaren der Leistungshalbleiterchips40 ausgestattet sein. Leistungshalbleitermodule, die eine Steuerelektronik enthalten, werden auch als intelligente Leistungsmodule (IPM - Intelligent Power Modules) bezeichnet. - Der untere Teil des Leistungshalbleitermoduls
1 ist mit einer optionalen weichen Vergußmasse51 , zum Beispiel einem Silikongel, vergossen. Die weiche Vergußmasse51 kann sich in der vertikalen Richtung v von dem Mehrschichtsubstrat3 mindestens über die Bonddrähte42 hinaus zum Beispiel zu der gedruckten Leiterplatte8 erstrecken. Über der weichen Vergußmasse51 ist eine optionale harte Vergußmasse52 , zum Beispiel aus Epoxid, angeordnet, um die Anschlüsse31 ,32 und34 und die gedruckte Leiterplatte8 elektrisch zu isolieren und mechanisch zu stabilisieren. Alternativ kann anstelle der harten Vergußmasse52 eine weiche Vergußmasse, zum Beispiel Silikon, vorgesehen werden. Weiterhin kann das ganze Leistungshalbleitermodul1 frei von jeder harten Vergußmasse, zum Beispiel Epoxid, sein. - Die Anschlüsse können direkt auf dem Mehrschichtsubstrat
3 montierte werden. Außerdem kann das Modul Anschlüsse enthalten, die in einen Kunststoffrahmen integriert sind, zum Beispiel in einen Gehäuserahmen oder in eine Gehäuseabdeckung, und können durch Drähte oder Bänder usw. an das Mehrschichtsubstrat3 oder an ein Bauelement, zum Beispiel einen darauf montierten Halbleiterchip40 und/oder die gedruckte Leiterplatte8 oder ein darauf montiertes Bauelement, zum Beispiel eine Steuerschaltung, gebondet sein. - Entlang der Außenkanten des Mehrschichtsubstrats
3 ist ein optionales Füllmittel7 vorgesehen, um die das Mehrschichtsubstrat3 an den Kühlkörper anpressende Abwärtskraft abzufedern. Anstatt eines von der weichen Vergußmasse51 verschiedenen Füllmittels7 kann das Füllmittel7 ein Teil der weichen Vergußmasse51 sein. Eine derartige Federung ist wichtig, da moderne Leistungshalbleitermodule1 eine große Anzahl von Leistungshalbleiterchips40 enthalten können, was ein Mehrschichtsubstrat3 mit einer großen Fläche von beispielsweise mehr als 6 cm x 8 cm erfordern kann. Beispielsweise können die Leistungshalbleiterchips40 in mehr als 2 Reihen und mehr als 2 Spalten angeordnet sein, d.h. die Anzahl der auf dem Mehrschichtsubstrat3 montierten Leistungshalbleiterchips40 kann 9 oder mehr betragen, oder zum Beispiel 24 oder mehr, oder 36 oder mehr. - Bei einer Ausführungsform kann das Füllmittel
7 dazu verwendet werden, mindestens einige der Metallschichten11 ,12 ,13 elektrisch voneinander zu isolieren. Abgesehen davon verteilt das Füllmittel7 den Abwärtsdruck von der Seitenwand4d der Gehäuseabdeckung4 das Mehrschichtsubstrat3 beeinflussend, wenn das Halbleitermodul1 mit dem Mehrschichtsubstrat3 voraus gegen den Kühlkörper9 gedrückt wird. Das Füllmittel7 kann eine Shore-A-Härte von weniger als 85 oder weniger als 65 beinhalten. Um eine erforderliche Steifheit sicherzustellen, kann die Shore-A-Härte des Füllmittels7 beispielsweise größer als 20 oder größer als 40 sein. - Wenn die Gehäuseabdeckung
4 des Leistungshalbleitermoduls1 mit dem Mehrschichtsubstrat3 voran gegen einen Kühlkörper gedrückt wird, wird das Füllmittel7 komprimiert, d.h. das Füllmittel7 verursacht einen Federungseffekt. Die effektive Länge d7 des Füllmittels7 , die für diesen Federungseffekt relevant ist, ist die kleinste Abmessung des Füllmittels7 , die zwischen einer Bodenfläche4f der Seitenwand4d und dem Mehrschichtsubstrat3 in der vertikalen Richtung erscheint. Wenn das Füllmittel7 nicht komprimiert wird, d.h. wenn das Leistungshalbleitermodul nicht gegen einen Kühlkörper gedrückt wird, kann die effektive Länge d7 zwischen 0,1 mm und 1 mm oder zwischen 0,3 mm und 2 mm betragen. Es wird hervorgehoben, dass die Oberfläche4f als untere Oberfläche bezeichnet ist, weil sie von der Oberseite4h der Gehäuseabdeckung weg und zu dem Mehrschichtsubstrat3 hin weist. Eine „untere Oberfläche“ der Seitenwand4d kann, muss aber nicht notwendigerweise die unterste Oberfläche4g der Seitenwand4d sein. Ebenso kann z.B. die Oberfläche4f , d.h. von den oberhalb des Mehrschichtsubstrats3 angeordneten Unterseiten die dem Mehrschichtsubstrat3 nächstgelegene Unterseite sein. - Da das Mehrschichtsubstrat
3 in der vertikalen Richtung den Montagebereich4a zu dem Äußeren des Leistungshalbleitermoduls1 um einen Abstand d1 überragt, wird das Füllmittel7 komprimiert, wenn das Leistungshalbleitermodul1 durch Verwendung des Montagebereichs4a mit dem Mehrschichtsubstrat3 voraus gegen einen Kühlkörper gedrückt wird. Der Abstand d1 kann beispielsweise 0,1 mm bis 1 mm, oder 0,1 mm bis 0,5 mm, oder 0,3 mm bis 2,0 mm betragen. - Das Leistungshalbleitermodul
1 enthält eine elektrisch Schaltung mit dem mindestens einen Halbleiterchip40 . Diese elektrische Schaltung ist elektrisch mit mindestens einer der Metallschichten11 ,12 ,13 des Mehrschichtsubstrats3 verbunden. - Somit kann der Randbereich der elektrisch mit der elektrischen Schaltung verbundenen Metallschichten elektrisch vollständig isoliert sein. In diesem Sinn ist der Randbereich einer Metallschicht der Bereich, der zwischen den benachbarten Keramikschichten
21 ,22 neben der jeweiligen Metallschicht frei liegt ist. - Im allgemeinen können alle Metallschichten des Mehrschichtsubstrats
3 , die elektrisch mit der elektrischen Schaltung verbunden sind, zur Vermeidung eines Kontaktes mit Luft oder Gas innerhalb des Moduls1 oder um das Leistungshalbleitermodul dieses herum vollständig isoliert sein. Die Isolierung kann durch die Verwendung der weichen Vergußmasse51 und/oder des Füllmittels/Klebers7 realisiert werden. In1 ist die untere Metallschicht13 potentialfrei, d.h. nicht mit der elektrischen Schaltung verbunden und deshalb nicht vollständig gegenüber einem Kontakt mit Luft oder Gas isoliert. - Optional können die unteren Schichten aller Metallschichten
11 ,12 ,13 des Mehrschichtsubstrats, die elektrisch mit der elektrischen Schaltung verbunden sind, und alle darüber liegenden Metallschichten, zum Beispiel wenigstens in ihrem Randbereich oder auch vollständig gegen einen Kontakt mit Luft oder Gas isoliert sein. - Für den Zusammenbau des Leistungshalbleitermoduls
1 kann das vorbereitete Mehrschichtsubstrat3 mit den Leistungshalbleiterchips40 , den Bonddrähten42 , der gedruckten Leiterplatte8 , den Sammelschienen35 und36 und den Anschlüssen31 ,32 und34 ausgestattet sein. Dann kann das ausgestattete Mehrschichtsubstrat3 mit den Anschlüssen31 ,32 und34 voraus in die Gehäuseabdeckung4 eingeführt und an die Seitenwand4d der Gehäuseabdeckung4 geklebt werden. Der Kleber kann zusätzlich zu dem Füllmittel7 aufgebracht werden. Alternativ kann das Füllmittel sowohl als Füllmittel als auch als Kleber eingesetzt werden. Als Füllmittel und/oder Kleber geeignete Materialien sind zum Beispiel Silikonkautschuk oder irgendein anderer elastischer Kleber. -
2 veranschaulicht einen vergrößerten Abschnitt des Leistungshalbleitermoduls1 gemäß1 . Der Abschnitt zeigt einen Montagebereich4a , den unteren Teil der Seitenwand4d , und eine Außenkante des Mehrschichtsubstrats. Der untere Teil der Seitenwand4d enthält ei- ne Vertiefung, in der sich das Mehrschichtsubstrat3 und die obere Metallschicht11 in der seitlichen Richtung r erstrecken. Die Lücke zwischen der Seitenwand4d und dem Mehrschichtsubstrat3 ist mit Füllmittel7 gefüllt. Jede der Schichten11 ,21 ,12 ,22 ,13 des Mehrschichtsubstrats3 enthält eine der Oberseite der Gehäuseabdeckung4 zugewandte Hauptfläche und eine von der Oberseite der Gehäuseabdeckung4 abgewandte weitere Hauptfläche. Jede der Hauptflächen der Schichten11 ,12 ,13 ,21 ,22 des Mehrschichtsubstrats3 enthält eine Außenkante11k ,12k ,13k ,21k bzw.22k . Im Kontext der vorliegenden Erfindung gibt der Ausdruck „Außenkante“ eine Schicht einer Außenkante der fertigen jeweiligen Schicht an, was zum Beispiel bedeutet, dass eine Kante einer Schicht mit Abschnitten, die voneinander entfernt sind, nicht als „Außenkante“ bezeichnet wird, wenn sie zu einer anderen Sektion dieser Schicht weist. - Das Füllmittel
7 isoliert die Außenkanten11k ,12k der Metallschichten11 bzw.12 , die Außenkanten21k der Keramikschicht21 und die Außenkante22k der Keramikschicht22 , der Mitte des Moduls1 zugewandt. Eine derartige Isolation kann erforderlich sein, wenn eine hohe Spannung von zum Beispiel über 1500 V an Metallschichten11 und/oder12 angelegt werden soll, da ein Kontakt zwischen Luft und der Metallschicht zu einer Teilentladung der Metallschicht führen kann. Bei den Ausführungsformen der1 und2 ist die untere Metallschicht13 des Substrats3 elektrisch gegenüber der ihr nächstgelegenen Metallschicht12 und gegenüber dem Stromkreis des Moduls durch die untere Keramikschicht22 isoliert. Deshalb bedeckt das Füllmittel7 nur die Außenkanten der oberen Metallschichten11 und12 , aber nicht die der unteren Metallschicht13 . - Das Mehrschichtsubstrat
3 enthält drei Metallisierungsschichten11 ,12 ,13 und zwei Keramikschichten21 ,22 , die in der vertikalen Richtung v angeordnet sind. Optional kann das Mehrschichtsubstrat3 zusätzliche Metallisierungsschichten und/oder zusätzliche Keramikschichten enthalten. Eine, einige oder alle der Metallisierungsschichten11 ,12 ,13 können eine Dicke dll, d12 bzw. d13 z.B. im Bereich zwischen 0,05 mm und 2 mm, oder zwischen 0,25 mm und 2,5 mm aufweisen. Die Keramikschichten21 ,22 können Dicken d21 bzw. d22 im Bereich von zum Beispiel 0,1 mm bis 2 mm oder von 0,25 mm bis 1 mm aufweisen. Die untere Metallschicht13 des Mehrschichtsubstrats3 kann eine Dicke d13 von zum Beispiel unter 2 mm oder unter 1 mm aufweisen. - Bei der Ausführungsform von
2 weisen die Metallschichten11 ,12 ,13 identische Dicken dll, d12 bzw. d13, zum Beispiel 0,5 mm, auf. Die obere Keramikschicht21 besitzt beispielsweise eine Dicke d21 von 0,25 mm, die untere Keramikschicht22 eine Dicke d22 von beispielsweise 0,38 mm oder 0,63 mm. Die Dicke d22 der unteren Keramikschicht22 der Keramikschichten21 ,22 des Mehrschichtsubstrats3 kann größer oder gleich der Dicke d21 irgendeiner anderen Keramikschicht21 des Mehrschichtsubstrats3 sein. Weiterhin kann die Dicke d13 der unteren Keramikschicht22 des Mehrschichtsubstrats3 zum Beispiel unter 2 mm oder unter 1 mm betragen. In der seitlichen Richtung r erstrecken sich die Keramikschichten21 ,22 über die Metallschichten11/12 bzw.12/13 hinaus, die bei der jeweiligen Keramikschicht21 ,22 angeordnet sind. Wenn insbesondere die untere Schicht13 des Mehrschichtsubstrats3 eine Metallschicht ist, kann sich die untere Keramikschicht22 über jene untere Metallschicht13 in jeder seitlichen Richtung r hinaus erstrecken, die senkrecht zu der vertikalen Richtung v verläuft. - Der Abwärtsdruck, mit dem das Mehrschichtsubstrat
3 gegen den Kühlkörper9 gedrückt wird, kann durch Verwendung eines Befestigungselements in einem Montagebereich4a erzeugt werden, der Teil der Gehäuseabdeckung4 sein kann. Bei der Ausführungsform gemäß den1 und2 enthält der Montagebereich4a Montagelöcher6 . Der Montagebereich4a , der außen an der Gehäuseabdeckung4 vorgesehen ist, kann Kunststoff- und/oder Metallteile enthalten und kann mittels einer elastischen Verbindung4b elastisch an der Gehäuseabdeckung4 befestigt sein. Die elastische Verbindung4b dient als Drucktransferelement und als Stoßdämpfer. Eine derartige elastische Verbindung4b ist passend zu dem erforderlichen Abwärtsdruck und der erforderlichen Dehnung ausgelegt und kann als elastisches Element ausgebildet sein, zum Beispiel aus Metall und/oder Kunststoff hergestellt sein, oder diese Materialien enthalten, beispielsweise ein elastisches Metall oder ein Kunststoff-Winkelstück oder eine Kunststoffolie. Eine elastische Verbindung4b kann ein integraler Teil der Gehäuseabdeckung4 sein, zum Beispiel ein aus Kunststoff hergestellter Stab einer Gehäuseabdeckung. Alternativ kann eine elastische Verbindung4b mit der Gehäuseabdeckung4 verbunden, zum Beispiel an sie angeformt sein. - Eine Modifikation von
2 veranschaulicht3 , in der mindestens eine Keramikschicht22 der Keramikschichten21 ,22 des Mehrschichtsubstrats3 einen oder mehrere Durchkontaktierungen10 enthält. Die Durchkontaktierungen10 können dazu dienen, die an gegenüberliegende Seiten der Keramikschicht22 angrenzenden Metallschichten12 und13 , in denen die Durchkontaktierung10 ausgebildet ist, elektrisch zu verbinden. Beispielsweise können die Durchkontaktierungen10 zylindrisch oder als Zylinderring ausgebildet sein und einen Durchmesser D von zum Beispiel weniger als 5 mm, oder zwischen 1 mm und 2,5 mm beinhalten. In3 ist die untere Schicht13 des Substrats3 , d.h. die der Mitte des Moduls1 abgewandte Schicht, als Metallschicht ausgebildet, die gegenüber dem elektrischen Stromkreis des Moduls1 elektrisch isoliert ist. Jedoch kann ein durch den elektrischen Stromkreis erzeugtes elektrisches Feld in die untere Metallisierungsschicht13 einkoppeln und eine elektrische Entladung insbesondere in dem Bereich der Außenkanten13k der unteren Metallisierungsschicht13 bewirken, da die höchste Stärke des elektrischen Feldes an Stellen auftritt, an denen die Oberfläche der Metallisierungsschicht ihren kleinsten Krümmungsradius enthält. Um eine derartige elektrische Entladung zu reduzieren oder zu vermeiden, sind die untere Metallisierungsschicht13 und die dieser nächstgelegene Metallisierungsschicht12 über mindestens eine Durchkontaktierung10 elektrisch miteinander verbunden, aber gegenüber dem elektrischen Stromkreis des Moduls1 und optional gegenüber allen anderen Metallisierungsschichten11 des Substrats3 elektrisch isoliert. Da die Metallisierungsschicht12 elektrisch mit dem elektrischen Potential der unteren Metallisierungsschicht13 verbunden ist, ist die Stärke des elektrischen Felds, das an den Außenkanten13k auftritt, im Vergleich zu dem elektrischen Feld reduziert, das an den Außenkanten13k auftritt, wenn die untere Schicht13 gegenüber der dieser nächstgelegenen Metallisierungsschicht12 elektrisch isoliert ist, weil zwei Metallisierungsschichten mit vier Außenkanten13k ,12k anstelle nur einer Metallisierungsschicht mit zwei Außenkanten13k mit dem gleichen elektrischen Potential verbunden sind. - Die Keramikschicht
22 ist zwischen der unteren Metallisierungsschicht13 und der Metallisierungsschicht12 neben der unteren Metallisierungsschicht13 angeordnet. - Die obere der Außenkanten
22k der Keramikschicht22 ist von der unteren Metallschicht13 abgewandt. Das Füllmittel7 bedeckt zum Beispiel vollständig mindestens diese obere der Außenkanten22k . Optional kann das Füllmittel7 auch die Außenkanten12k ,21k und11k von einer, einigen oder allen Schichten12 ,21 ,11 des Substrats3 bedecken, die auf der Seite der Keramikschicht22 angeordnet sind, die von der unteren Metallschicht13 wegweist. - Wie ebenfalls in
3 dargestellt ist, kann eine optionale mechanische Stütze an dem Mehrschichtsubstrat3 durch einen oder mehrere Pfosten4c angebracht sein, die von den Außenkanten des Mehrschichtsubstrats3 beabstandet sind. Die Pfosten4c können Teil der Gehäuseabdeckung4 sein oder können davon getrennt sein. - Bei den Ausführungsformen der
1 ,2 und3 beeinflußt der Abwärtsdruck von der Seitenwand4d der Gehäuseabdeckung4 die obere Schicht11 des Mehrschichtsubstrats3 . Alternativ ist es, wie in4 dargestellt, nicht erforderlich, dass der Abwärtsdruck die obere Metallschicht11 des Mehrschichtsubstrats3 beeinflußt. Bei der Ausführungsform von4 beeinflußt der durch die Seitenwand4d der Gehäuseabdeckung4 verursachte Abwärtsdruck die Keramikschicht22 . Um dies zuzulassen, erstreckt sich die Keramikschicht22 über die obigen Schichten11 ,21 und12 des Mehrschichtsubstrats3 hinaus. - Wie aus
5 zu sehen ist, kann das Mehrschichtsubstrat3 auch mehr als drei Metallisierungsschichten11 ,12 ,13 ,14 und mehr als drei Keramikschichten21 ,22 ,23 enthalten. Um die Wärmeableitung von einem auf dem Mehrschichtsubstrat3 angeordneten Leistungshalbleiterchip40 zu verbessern, können eine, einige oder alle der Keramikschichten21 ,22 ,23 des Mehrschichtsubstrats3 eine Anzahl von Durchkontaktierungen10 in ihren jeweiligen Bereichen unter dem Leistungshalbleiterchip40 enthalten. Außerdem können die Durchkontaktierungen10 zum elektrischen Verbinden benachbarter Metallisierungsschichten dienen. In der Vertiefung des unteren Teils der Seitenwand4d der Gehäuseabdeckung4 ist ein optionaler Graben4e vorgesehen. Dieser Graben4e dient als Reservoir für das Füllmittel7 , wenn das Mehrschichtsubstrat3 an die Gehäuseabdeckung4 geklebt wird. - In den
2 bis5 ist zu sehen, dass die Gehäuseabdeckung4 von dem Kühlkörper entfernt ist, wenn das Leistungshalbleitermodul1 mit dem Mehrschichtsubstrat3 voran an einem Kühlkörper angebracht ist, aber noch nicht an diesen angedrückt ist. Wenn der Abwärtsdruck zunimmt, wird das Füllmittel7 komprimiert. Der das Mehrschichtsubstrat3 beeinflussende Abwärtsdruck kann jedoch auf einen vorgegebenen Wert begrenzt werden, indem der Abstand d7 und/oder der Abstand d3 zwischen dem unteren Ende der Seitenwand4d und der Unterseite des Mehrschichtsubstrats3 in der vertikalen Richtung v dimensioniert wird. Diese Begrenzung ergibt sich aus dem unteren Ende der Seitenwand4d , das den Kühlkörper kontaktiert, wenn der Abwärtsdruck zunimmt. Sobald die Seitenwand4d mit dem Kühlkörper in Kontakt steht, wird eine weitere die Gehäuseabdeckung4 beeinflussende zunehmende Abwärtskraft nicht zu einer weiteren Zunahme der das Mehrschichtsubstrat3 beeinflussenden Abwärtskraft führen. Der Abstand d3 kann beispielsweise zwischen 0 µm und 50 µm, oder zwischen 50 µm und 300 µm betragen. - Eine weitere Begrenzung der das Mehrschichtsubstrat
3 beeinflussenden Abwärtskraft kann erreicht werden, indem der Abstand d2 zwischen der Seitenwand4d der Gehäuseabdeckung4 und der Mitte der Montagelöcher6 bestimmt wird. Der Abstand d2 kann zum Beispiel größer oder gleich 10 mm sein. -
6 ist eine vertikale Querschnittsansicht eines mit Leistungshalbleiterchips40 und mit Anschlüssen31 ,32 und33 ausgestatteten Mehrschichtsubstrats3 . Die Leistungshalbleiterchips40 sind elektrisch zu einer Halbbrücke verschaltet. Die elektrischen Verbindungen des bestückten Mehrschichtsubstrats3 werden durch Bonddrähte42 und durch Abschnitte11a ,11b ,11c ,11d der oberen Metallschicht11 , durch Durchkontaktierungen10 und durch die Metallschicht12 realisiert. Die Anschlüsse31 ,32 können an die Abschnitte11d bzw.11c gelötet oder geschweißt sein und können als Stromversorgungsanschlüsse dienen. Dementsprechend kann der Anschluß33 an die Sektion11a der oberen Metallschicht11 gelötet oder geschweißt sein und als Schicht für einen Phasenausgang dienen. Die elektrische Verbindung zwischen dem unteren der Leistungshalbleiterchips40 (in3 der linke) und dem Stromversorgungsanschluß31 wird durch Verwendung der Bondschicht41 , der Durchkontaktierungen10 und der Metallschicht12 realisiert. Beispielsweise können die Stromversorgungsanschlüsse31 ,32 einerseits und der Phasenausgangsanschluß33 andererseits in gegenüberliegenden Randbereichen des Mehrschichtsubstrats3 angeordnet sein. - Wie aus
7 zu sehen ist, können die Stromversorgungsanschlüsse31 ,32 und der Phasenausgangsanschluß33 innerhalb des gleichen Randbereichs des Mehrschichtsubstrats3 angeordnet sein. - Gemäß einer weiteren Ausführungsform, die in
8 dargestellt ist, sind die Stromversorgungsanschlüsse31 ,32 im gleichen Randbereich des Mehrschichtsubstrats3 angeordnet, wohingegen der Phasenausgangsanschluß33 im inneren Bereich des Mehrschichtsubstrats3 angeordnet ist. Gleichermaßen kann der Phasenausgangsanschluß33 in einem Randbereich des Mehrschichtsubstrats3 angeordnet sein, wohingegen die Stromversorgungsanschlüsse31 ,32 in einem inneren Bereich des Mehrschichtsubstrats3 angeordnet sind, der in9 zu sehen ist. In8 sind der Stromversorgungsanschluß31 und in9 der Phasenausgangsanschluß33 nicht an die obere Metallschicht11 gelötet oder geschweißt, sondern an eine andere 12 der übrigen Metallisierungsschichten12 ,13 . In9 enthält die Metallisierungsschicht12 Abschnitte12a und12b , die durch ein Dielektrikum15 voneinander beabstandet und elektrisch voneinander isoliert sind. - In den Ausführungsformen der
6 bis9 ist die untere Metallschicht13 des Mehrschichtsubstrats3 elektrisch gegenüber der ihr nächstgelegenen Metallschicht12 xxx isoliert. Alternativ kann auch die untere Schicht des Mehrschichtsubstrats3 elektrisch mit den Leistungshalbleiterchips40 verbunden sein. - Bei der Ausführungsform von
10 , die ein bestücktes Mehrschichtsubstrat3 mit vier Metallschichten11 ,12 ,13 ,14 und drei Keramikschichten21 ,22 ,23 darstellt, ist die untere Metallschicht14 elektrisch mit dem Stromversorgungsanschluß31 für die negative Stromversorgungsspannung verbunden. Alternativ kann die untere Metallschicht14 elektrisch mit dem Stromversorgungsanschluß32 für die positive Stromversorgungsspannung oder mit dem Phasenausgangsanschluß33 verbunden sein. Wie auch in10 gezeigt ist, können zum elektrischen Verbinden der Leistungshalbleiterchips40 eine aber auch mehrere der unteren Metallisierungsschichten12 ,13 ,14 verwendet werden. In10 enthält die Metallisierungsschicht13 Abschnitte13a ,13b und13c , die durch ein Dielektrikum15 voneinander beabstandet angeordnet und elektrisch voneinander isoliert sind. Das Dielektrikum15 , zum Beispiel die ungesinterte „grüne“ Keramik, kann während des Herstellungsprozesses des Mehrschichtsubstrats in Nuten gefüllt, zum Beispiel gedrückt, und in einem nachfolgenden Sinterschritt gesintert werden. Die Nuten können mit einem Material gefüllt sein, das identisch ist mit dem Material einer der Keramikschichten22 oder23 bei der Metallisierungsschicht13 , in der das Dielektrikum angeordnet ist. Alternativ oder zusätzlich können die Nuten mit einer dielektrischen Vergußmasse, zum Beispiel aus Kunststoff wie z.B. Polyimid, Epoxid oder Silikon, durch Öffnungen eingefüllt werden, die in den Metallschichten und in den Keramikschichten über der zu füllenden Nut vorgesehen sind. Danach kann die Vergußmasse zum Beispiel während eines Temperschrittes gehärtet werden. - Die Ausführungsformen der
6 bis10 veranschaulichen Mehrschichtsubstrate3 , die nur mit Leistungshalbleiterchips40 und mit Anschlüssen31 ,32 ,33 ausgestattet sind. Diese ausgestatteten Mehrschichtsubstrate3 können jedoch zu Leistungshalbleitermodulen ergänzt werden, einschließlich der Optionen wie unter Bezugnahme auf1 bis5 und die folgenden11 bis17 beschrieben. - Wenn ein ebenes Mehrschichtsubstrat
3 durch einen Abwärtsdruck wie unter Bezugnahme auf1 erläutert gegen den Kühlkörper gedrückt wird und der Abwärtsdruck das Mehrschichtsubstrat3 beispielsweise im Randbereich beeinflußt, hebt sich das Mehrschichtsubstrat3 von dem Kühlkörper im inneren Bereich des Mehrschichtsubstrats3 ab. Wenn die Abwärtskraft, die das Mehrschichtsubstrat3 gegen einen Kühlkörper im inneren Bereich eines ebenen Mehrschichtsubstrats3 drückt, hebt sich gleichermaßen das Mehrschichtsubstrat3 von dem Kühlkörper9 im Randbereich des Mehrschichtsubstrats3 ab. In beiden Fällen steigt der Wärmeübertragungswiderstand zwischen dem Mehrschichtsubstrat3 und dem Kühlkörper9 wegen der reduzierten Wärmeleitfähigkeit in den abgehobenen Bereichen. - Wie in den
11 und12 dargestellt ist, kann durch die Verwendung eines vorgekrümmten Mehrschichtsubstrates3 vermieden werden. In11 ist das Mehrschichtsubstrat3 relativ zur Mitte des Leistungshalbleitermoduls1 konvex vorgekrümmt, was aus den Bereichen2 zu sehen ist, in denen das Mehrschichtsubstrat3 von dem Kühlkörper9 beabstandet ist. Wenn eine Abwärtskraft auf den Randbereich des Mehrschichtsubstrates3 einwirkt, , die das Substrat3 gegen die ebene Oberfläche des Kühlkörpers9 drückt, so verformt sich das Mehrschichtsubstrat3 aus seiner vorgekrümmten Gestalt zu einem im Idealfall ebenen Mehrschichtsubstrat3 . - In
12 ist das Mehrschichtsubstrat3 relativ zur Mitte des Leistungshalbleitermoduls1 konkav vorgekrümmt, was aus einem Bereich2 ersichtlich ist, in dem das Mehrschichtsubstrat3 von dem Kühlkörper9 beabstandet ist. Wenn ein Abwärtsdruck, der von einer Mittelschraube5 erzeugt und über einen Pfosten4c der Gehäuseabdeckung4 übertragen wird, auf das Mehrschichtsubstrat3 in dem Mittelbereich des Mehrschichtsubstrats3 einwirkt, wird das Substrat3 gegen die ebene Oberfläche des Kühlkörpers9 gedrückt und das Mehrschichtsubstrat3 verformt sich aus seiner vorgekrümmten Gestalt zu einem fast ebenen Mehrschichtsubstrat3 . Am unteren Ende des Pfostens4c kann ein Füllmittel7 vorgesehen sein. Dieses Füllmittel7 kann die gleichen Eigenschaften aufweisen wie das Füllmittel7 zwischen den unteren Enden der Seitenwände4d . - Bei den oben beschriebenen Ausführungsformen können die Leistungshalbleitermodule mindestens einen Leistungshalbleiterchip enthalten. Die folgenden
13 bis17 veranschaulichen Schaltungsdiagramme von Ausführungsformen von Leistungshalbleitermodulen1 einschließlich einem Mehrschichtsubstrat wie oben beschrieben. -
13a ist ein Schaltungsdiagramm eines einzelnen Schaltleistungshalbleitermoduls1 . Der einzelne Schalter enthält einen IGBT40a und eine antiparallel zum IGBT40a geschaltete optionale Freilaufdiode40b . Das Modul1 enthält für seine externen Verbindungen Anschlüsse31 ,32 zur Stromversorgung und einen Steueranschluß34 . Der IGBT40a kann aus einem einzelnen Halbleiterchip bestehen oder alternativ, wie in13b dargestellt, eine Reihe von parallel zueinander geschalteten Halbleiterchips40a' enthalten. -
14 ist ein Schaltungsdiagramm eines Halbbrücken-Leistungshalbleitermoduls1 . Die Halbbrücke („phase leg“ - Phasenzweig) enthält einen oberen Zweig I und einen unteren Zweig II. Der obere Zweig I enthält einen IGBT40a und eine antiparallele Freilaufdiode40b , der untere Zweig einen IGBT40c und eine antiparallele Freilaufdiode40d . Die Laststrecken der IGBTs40a ,40c sind in Reihe geschaltet. Beim normalen Betrieb sind keine oder eine, aber nicht beide IGBTs40a ,40c zur gleichen Zeit eingeschaltet. Eine derartige Halbbrücke gestattet das Verbinden eines der an die Stromversorgungsanschlüsse31 und32 angelegten elektrischen Potentials mit dem Phasenausgangsanschluß33 und mit einer damit verbundenen Last60 . - Zur Verbesserung der Belastbarkeit kann jeder der Zweige I, II anstatt lediglich eines IGBT und einer Freilaufdiode pro Zweig I, II mehr als einen IGBT und/oder mehr als eine Freilaufdiode pro Zweig enthalten.
15 ist ein Schaltungsdiagramm eines derartigen Leistungshalbleitermoduls1 . Der obere Zweig I enthält eine Anzahl von IGBTs40a' , die parallel zueinander geschaltet sind, und eine Reihe von Freilaufdioden40b' , die parallel zueinander geschaltet sind. Die IGBTs sind antiparallel zu den Freilaufdioden geschaltet. Auf die gleiche Weise enthält der untere Zweig II eine Anzahl von IGBTs40c' und Freilaufdioden40d' , die miteinander verbunden sind. -
16 ist ein Schaltungsdiagramm eines Leistungshalbleitermoduls1 , das drei Phasenzweige L1, L2, L3 enthält, wie in14 dargestellt. Die Phasenausgänge der Phasenzweige L1, L2, L3 sind an unabhängige Phasenausgangsanschlüsse33' ,33'' bzw.33''' unabhängig voneinander angeschlossen. Die Steuereingänge der IGBTs40a ,40c sind ebenfalls unabhängig voneinander und an unabhängige Steuereingangsanschlüsse34 angeschlossen. Wie in16 dargestellt ist, können die Phasenzweige L1, L2, L3 gemeinsame Stromversorgungsanschlüsse31 ,32 enthalten. Alternativ können einer, einige oder alle der Phasenzweige L1, L2, L3 des Moduls individuelle Stromversorgungsanschlüsse enthalten. -
17 veranschaulicht eine Ausführungsform eines Leistungshalbleitermoduls1 , das eine H-Brücke enthält. Das Modul weist zwei Halbbrücken1a und1b auf, von denen jede ähnlich der unter Bezugnahme auf14 beschriebenen Halbbrücke ausgelegt ist. Der Ausgang der Halbbrücke1a ist elektrisch an einen ersten Phasenausgangsanschluß33a angeschlossen, der Ausgang der Halbbrücke1b an einen zweiten Phasenausgangsanschluß33b . Eine externe Last61 , zum Beispiel ein Motor, ist an die Phasenausgangsanschlüsse33a ,33b angeschlossen. Abhängig von an die Steueranschlüsse34 des Moduls1 angelegten Eingangssignalen können die Drehrichtung sowie die Drehzahl des Motors61 variiert werden. Wenn beispielsweise die IGBTs in dem oberen Zweig Ia der Halbbrücke1a und in dem unteren Zweig IIb der Halbbrücke1b eingeschaltet werden und die IGBTs in dem oberen Zweig Ib der Halbbrücke1b und im unteren Zweig IIa der Halbbrücke1a ausgeschaltet werden, ist die Drehrichtung des Motors derjenigen Drehrichtung entgegengesetzt, die der Motor annimmt, wenn die IGBTs in dem oberen Zweig1a der Halbbrücke1a und im unteren Zweig IIb der Halbbrücke1b ausgeschaltet sind und die IGBTs im unteren Zweig Ib der Halbbrücke1b und im unteren Zweig IIa der Halbbrücke1a eingeschaltet sind. - Unter Bezugnahme auf die
13 bis17 sind ein einzelner Schalter, eine Halbbrücke, „Sechserpack“ und eine H-Brücke beschrieben worden. Andere Ausführungsformen können jedoch Leistungshalbleitermodule betreffen, die andere Konfigurationen enthalten, einschließlich einen oder mehrere Leistungshalbleiterchips, zum Beispiel Leistungshalbleitermodule, die als Vollinverter („Sechserpack“) oder als Teileinheiten davon ausgelegt sind. - Die in
1 bis12 beschriebenen Leistungshalbleitermodule enthalten Mehrschichtsubstrate3 . Jedes der Mehrschichtsubstrate3 enthält mindestens drei Metallschichten und mindestens zwei Keramikschichten. Eine derartige Metallschicht kann zum Beispiel aus Kupfer, Aluminium oder Silber bestehen oder mindestens eines dieser Metalle, zum Beispiel eine Legierung, enthalten. Im Fall einer Legierung können auch andere Materialien enthalten sein. Optional kann eine Metallschicht Teilschichten enthalten. Jede der Keramikschichten eines derartigen Mehrschichtsubstrats3 kann zum Beispiel aus Al2O3 (Aluminiumoxid), AlN (Aluminiumnitrid) oder Si3N4 (Siliziumnitrid) bestehen oder dies enthalten. Die Mehrschichtsubstrate3 können unter Verwendung eines AMB-Prozesses (Active Metal Brazing), eines DAB-Prozesses (Direct Aluminium Bonding) oder eines DCB-Prozesses (Direct Copper Bonding) hergestellt werden. - Eine Möglichkeit zum Herstellen eines Mehrschichtsubstrats besteht darin, Metallschichten und Keramikschichten abwechselnd und nacheinander zu stapeln und danach die gestapelten Schichten durch Ausüben von Druck und hoher Temperatur auf den Stapel aneinander zu bonden. Die erforderliche Temperatur hängt von dem ausgewählten Bondprozeß ab. Die Metallschichten und/oder die Keramikschichten können vor dem Stapeln strukturiert werden. Optional können die Keramikschichten vor dem Bonden mit Öffnungen versehen werden, in die elektrisch leitendes Material, zum Beispiel Kupferkugeln oder eine Silberpaste, eingefügt wird. Im Fall des Stapelns und Bondens von strukturierten Metallschichten und/oder Keramikschichten können die Metallschichten und/oder Keramikschichten vor dem Bondschritt ausgerichtet werden.
- Gemäß einer weiteren Möglichkeit können einige der Metallschichten und einige der Keramikschichten separat gebondet werden, um ein Teilsubstrat zu bilden. Danach kann ein derartiges Teilsubstrat mit weiteren Metallschichten und/oder weiteren Keramikschichten und/oder weiteren Teilsubstraten verbunden werden. Der Bereich einer Metallschicht eines Teilsubstrats kann, sofern er zugänglich ist, vor dem Verbinden des Teilsubstrats mit den weiteren Metallschichten und/oder mit weiteren Keramikschichten und/oder mit weiteren Teilsubstraten strukturiert werden. Ein Teilsubstrat kann zum Beispiel eine Keramikschicht umfassen, die mit einer Metallschicht verbunden ist oder mit zwei Metallschichten, die auf gegenüberliegenden Seiten der Keramikschicht angeordnet und damit verbunden sind. Für beide Möglichkeiten können AMB, DAB, DCB als Verbindungstechnik angewendet werden. Weitere Techniken sind Vakuumlöten, LTJT, TLP-Löten (TLP = Transient Liquid Phase) oder Kleben mit einem leitenden Kleber.
-
18 veranschaulicht verschiedene Schritte eines Verfahrens zur Herstellung eines Teilsubstrats eines Mehrschichtsubstrats. Gemäß18a werden zwei Metallschichten11' ,12' und eine Keramikschicht21' bereitgestellt. Bei einem optionalen Schritt kann eine Öffnung18 in der Keramikschicht21 hergestellt werden (18b) . In die Öffnung18 kann ein leitendes Material10 , zum Beispiel eine Silberpaste oder eine Kupferkugel, eingeführt werden (18c ). Danach können die Metallschichten11' ,12' und die Keramikschicht21' derart gestapelt werden, dass die Keramikschicht21' zwischen den Metallschichten11' ,12' angeordnet ist (18d und18e) . Zwischen benachbarten Schichten11' ,12' ,21' kann zusätzliches Material, zum Beispiel Silberpaste oder Klebstoff, angeordnet sein, um die Fügeeigenschaften zu verbessern. Dann wird diese gestapelte Anordnung zwischen Klemmbacken20 (18f) derart eingespannt, dass die Schichten11' ,12' ,21' aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden.18g veranschaulicht das Teilsubstrat3' nach dem Wegnehmen des Drucks. Es kommt zu dem Teilsubstrat3 einschließlich zweier Metallschichten11' ,12' und einer Durchkontaktierung10 (18g) . - Optional können Nuten
19' in mindestens einer der Metallschichten11' ,12' hergestellt werden. Wegen der Nuten19' ist die jeweilige Metallschicht12' in Abschnitte12a' ,12b' ,12c' unterteilt, die voneinander entfernt und elektrisch isoliert sind (18h) . Die Nuten19' können durch herkömmliche Maskierungs- und Ätztechnik hergestellt werden. Alternativ können die Nuten19' auch durch Fräsen hergestellt werden. - Anstatt ein Teilsubstrat mit einer Keramikschicht
12' und zwei Metallschichten11' ,12' herzustellen, können Teilsubstrate mit einer Keramikschicht und nur einer Metallschicht auf entsprechende Weise hergestellt werden. Eine weitere Modifikation kann ein Teilsubstrat mit einer Metallschicht sein, die zwischen zwei Keramikschichten angeordnet ist. - Unter Bezugnahme auf
19a werden zwei Teilsubstrate3' ,3" bereitgestellt. Jedes der Teilsubstrate3' ,3" kann wie oben beschrieben hergestellt werden. Jede der unteren Metallschicht12' des Teilsubstrats3' und der oberen Metallschicht12" des Teilsubstrats3" enthält eine Anzahl von Nuten19' . Die Teilsubstrate3' ,3" sind derart gestapelt und ausgerichtet, dass die Nuten19' der Metallschicht12' und die Nuten der Metallschicht12" übereinstimmen. Zwischen benachbarten Teilsubstraten3' ,3" kann zusätzliches Material, zum Beispiel Silberpaste oder leitender Kleber, angeordnet sein, um die Fügeeigenschaften zu verbessern. Dann wird diese gestapelte Anordnung zwischen zwei Klemmbacken20 (19b) derart eingespannt, dass die Teilsubstrate3' ,3" aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden.19c zeigt das Mehrschichtsubstrat3 nach dem Wegnehmen des Drucks. Benachbarte Nuten19' von benachbarten Metallschichten12' ,12" bilden Nuten19 , aufgrund derer die Metallschicht12 , die aus den Metallschichten12' ,12" ausgebildet ist, in Abschnitte12a ,12b ,12c unterteilt ist, die voneinander entfernt und elektrisch isoliert sind. Optional können andere Nuten19 in mindestens einer der oberen Metallschicht11 und der unteren Metallschicht13 hergestellt werden (19d ). - Eine weitere Ausführungsform für ein Verfahren zum Herstellen eines Mehrschichtsubstrats
3 wird unter Bezugnahme auf20 erläutert.20a zeigt Metallschichten11' ,12' ,13' und Keramikschichten21' ,22' . Die Keramikschicht21' ist mit einer Öffnung18 versehen, die mit leitendem Material gefüllt werden kann, zum Beispiel einer Silberpaste oder Kupferkugeln. Die Metallschicht12' enthält Abschnitte12'a ,12'b ,12'c , die voneinander entfernt sind. Nach dem Justieren und Stapeln der Metallschichten11' ,12' ,13' und der Keramikschichten21' ,22' wird der Stapel zwischen Klemmbacken20 (20b) derart eingespannt, dass die Schichten11' ,21' ,12' ,22' ,13' aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden. Nach dem Wegnehmen des Drucks existiert ein Mehrschichtsubstrat, das von dem Mehrschichtsubstrat3 von19c dadurch differiert, dass die mittlere Metallschicht12 aus einem Stück hergestellt ist. Anstelle von Nuten19 sind die Abschnitte12a ,12b ,12c der Metallschicht12 durch Zwischenräume16 beabstandet. - Wenn zum Beispiel die Metallschichten
11' ,12' ,12" ,13' identische Dicken aufweisen, beträgt die Dicke d11 der oberen Metallschicht11 und die Dicke d13 der unteren Metallschicht13 (19d ,20b) des Mehrschichtsubstrats3 etwa die Hälfte der Dicke d12 aller anderen Metallschichten12 des Mehrschichtsubstrats3 . -
21 zeigt verschiedene Schritte eines Verfahrens zur Herstellung eines vorgekrümmten Mehrschichtsubstrats. Die Schritte können mit den unter Bezugnahme auf die19 und20 beschriebenen Schritten identisch sein. Die Vorkrümmung kann jedoch dadurch erreicht werden, dass anstelle von unter Bezugnahme auf18f beschriebenen ebenen Klemmbacken20 gekrümmte Klemmbacken20 (21a) verwendet werden.21b zeigt das vorgekrümmte Teilsubstrat3' nach dem Wegnehmen des durch die gekrümmten Klemmbacken20 ausgeübten Drucks. Auf die gleiche Weise können vorgekrümmte Mehrschichtsubstrate hergestellt werden, indem gekrümmte Klemmbacken20 anstelle von unter Bezugnahme auf die19b und20b beschriebenen ebenen Klemmbacken20 verwendet werden.
Claims (29)
- Leistungshalbleitermodul (1) mit einem Mehrschichtsubstrat (3), das mehrere Metallschichten (11, 12, 13) und mehrere Keramikschichten (21, 22) aufweist, wobei eine Keramikschicht (21, 22) zwischen zwei Metallschichten (11, 12, 13) angeordnet ist; einem oder mehreren auf dem Mehrschichtsubstrat (3) angeordneten Halbleiterchips (40); einem elektrischen Stromkreis, der mindestens einen Leistungshalbleiterchip (40) aufweist; einer Gehäuseabdeckung (4), die eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine zum Mehrschichtsubstrat (3) gewandte untere Oberfläche (4f) aufweist; und einem elastischen Füllmittel (7), wobei das Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet, so dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann, die mehreren Metallschichten (11, 12, 13) mindestens eine erste Metallschicht (11), eine zweite Metallschicht (12) und eine dritte Metallschicht (13) aufweisen, die mehreren Keramikschichten (21, 22) mindestens eine erste Keramikschicht (21) und eine zweite Keramikschicht (22)aufweisen, und das elastische Füllmittel (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22) angeordnet ist.
- Leistungshalbleitermodul (1) nach
Anspruch 1 , bei dem die zweite Metallschicht (12) eine der zweiten Keramikschicht (22) zugewandte untere Oberfläche aufweist, wobei die untere Oberfläche der zweiten Metallschicht (12) eine Außenkante (12k) aufweist, wobei das elastische Füllmittel (7) mindestens die Außenkante (12k) der unteren Oberfläche der zweiten Metallschicht (12) gegen einen Kontakt mit Luft oder Gas isoliert. - Leistungshalbleitermodul (1) nach
Anspruch 1 oder2 , bei dem die zweite Metallschicht (12) die der dritten Metallschicht (13) nächstgelegene Metallschicht ist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis3 , bei dem die zweite Metallschicht (12) und die dritte Metallschicht (13) elektrisch miteinander verbunden sind und elektrisch gegenüber dem elektrischen Stromkreis isoliert sind. - Leistungshalbleitermodul (1) nach
Anspruch 4 , bei dem die zweite Metallschicht (12) und die dritte Metallschicht (13) durch mindestens eine in der zweiten Keramikschicht (22) ausgebildete Durchkontaktierung (10) elektrisch miteinander verbunden sind. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis5 , bei dem ein Leistungshalbleiterchip (40) ein Halbleiterchip (40) mit Nennströmen von mehr als 50 A und/oder mit Nennspannungen von mehr als 500 V ist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis6 , bei dem ein Leistungshalbleiterchip (40) als Halbleiterchip (40) mit einer Chipgröße von mehr als 5,5 mm x 5,5 mm ausgebildet ist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis7 , bei dem das Mehrschichtsubstrat (3) zusammen mit der Gehäuseabdeckung (4) ein Gehäuse des Leistungshalbleitermoduls (1) bildet. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis8 , bei dem sich das Mehrschichtsubstrat (3) in einer Ebene senkrecht zu einer vertikalen Richtung erstreckt, wobei die kleinste Abmessung des Füllmittels (7), das sich zwischen der unteren Oberfläche der Seitenwand (4d) und dem Mehrschichtsubstrat (3) in der vertikalen Richtung befindet, zwischen 0,1 mm und 2 mm beträgt. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis9 , bei dem das Mehrschichtsubstrat (3) eine obere Schicht aufweist, die durch die erste Metallschicht (11) ausgebildet ist und die voneinander beabstandete, leitende Abschnitte (11a, 11b, 11c, 11d, lle, llf) aufweist. - Leistungshalbleitermodul (1) nach
Anspruch 10 , bei dem mindestens ein Leistungshalbleiterchip (40) elektrisch mit einem der Abschnitte (11a, 11b, 11c, 11d, 11e, 11f) der ersten Metallschicht (11) verbunden ist. - Leistungshalbleitermodul (1) nach
Anspruch 10 oder11 , bei dem sich die obere Metallschicht (11) des Mehrschichtsubstrats (3) unter einer Vertiefung der Seitenwand (4d) der Gehäuseabdeckung (4) erstreckt. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis12 , bei dem mindestens eine der Keramikschichten (21, 22) eine Anzahl von Durchkontaktierungen (10) aufweist, die zwischen mindestens einem der Leistungshalbleiterchips (40) und der dritten Metallschicht (13) angeordnet sind. - Leistungshalbleitermodul (1) nach
Anspruch 13 bei dem die Durchkontaktierungen (10) Wärme leitend sind und Durchmesser unter 5 mm aufweisen. - Leistungshalbleitermodul (1) nach
Anspruch 14 , bei dem die Wärme leitenden Durchkontaktierungen (10) Durchmesser von 1 mm bis 2,5 mm aufweisen. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis15 , bei dem das Mehrschichtsubstrat (3) relativ zur Mitte des Leistungshalbleitermoduls (1) konvex gekrümmt ist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis15 , bei dem das Mehrschichtsubstrat (3) relativ zur Mitte des Leistungshalbleitermoduls (1) konkav gekrümmt ist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis17 , bei dem mindestens eine der Metallschichten (11, 12, 13) aus Kupfer, Aluminium oder Silber besteht oder mindestens eines dieser Metalle aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis18 , bei dem mindestens eine der Keramikschichten (21, 22) die Substanzen Al2O3, AlN oder Si3N4 aufweist oder daraus besteht. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis19 , bei dem mindestens eine der Metallschichten (11, 12, 13) eine Dicke im Bereich von 0, 05 mm bis 2 mm aufweist. - Leistungshalbleitermodul (1) nach
Anspruch 20 , bei dem mindestens eine der Metallschichten (11, 12, 13) eine Dicke im Bereich von 0,25 mm bis 0,5 mm aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis21 , bei dem mindestens eine der Keramikschichten (21, 22) eine Dicke im Bereich von 0,1 mm bis 2 mm aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis22 , bei dem mindestens eine der Keramikschichten (21, 22) eine Dicke im Bereich von 0,25 mm bis 1 mm aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis23 , bei dem die dritte Metallschicht (13) eine Dicke von kleiner oder gleich 2 mm aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis24 , bei dem die dritte Metallschicht (13) eine Dicke von kleiner oder gleich 1 mm aufweist. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis25 , bei dem die Dicke der ersten Metallschicht (11) und die Dicke der dritten Metallschicht (13) jeweils etwa die Hälfte der Dicke jeder der zusätzlichen Metallschichten (12) beträgt. - Leistungshalbleitermodul (1) nach einem der
Ansprüche 1 bis26 , bei dem mit Ausnahme der unteren Metallschicht der Gruppe von Metallschichten (11, 12, 13) jede der Metallschichten (11, 12, 13) des Mehrschichtsubstrats (3) elektrisch mit der elektrischen Schaltung verbunden und vollständig gegen einen Kontakt mit Luft oder Gas isoliert ist. - Leistungshalbleiteranordnung aufweisend ein Leistungshalbleitermodul (1) gemäß einem der
Ansprüche 1 bis27 , sowie einen Kühlkörper (9), gegen den das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) voran gedrückt wird. - Verfahren zum Herstellen eines Leistungshalbleitermoduls (1) mit den Schritten: Bereitstellen eines Mehrschichtsubstrats (3) aufweisend eine Gruppe von Metallschichten (11, 12, 13) mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten (21, 22) mit mindestens einer ersten Keramikschicht (21) und einer zweiten Keramikschicht (22), wobei die Schichten der Gruppe von Metallschichten (11, 12, 13) und die Schichten der Gruppe von Keramikschichten (21, 22) nacheinander in einer vertikalen Richtung derart angeordnet sind, dass die erste Keramikschicht (21) zwischen der ersten Metallschicht (11) und der zweiten Metallschicht (12) angeordnet ist und dass die zweite Keramikschicht (22) zwischen der zweiten Metallschicht (12) und der dritten Metallschicht (13) angeordnet ist; Bereitstellen mindestens eines Leistungshalbleiterchips (40); Bereitstellen einer Gehäuseabdeckung (4), die eine Oberseite und eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine von der Oberseite weg weisende untere Oberfläche (4f) aufweist; Bereitstellen eines elastischen Füllmittels (7); Ausbilden eines elektrischen Stromkreises, der den mindestens einen Leistungshalbleiterchip (40) aufweist; und Zusammenbauen des bestückten Mehrschichtsubstrats (3) und der Gehäuseabdeckung (4) durch Anordnen des elastischen Füllmittels (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22), wobei das Mehrschichtsubstrat (3) derart angeordnet wird, dass die dritte Metallschicht von der Oberseite der Gehäuseabdeckung (4) weg weist, so dass das Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet derart, dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/834,395 | 2007-08-06 | ||
US11/834,395 US8154114B2 (en) | 2007-08-06 | 2007-08-06 | Power semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008036112A1 DE102008036112A1 (de) | 2009-02-26 |
DE102008036112B4 true DE102008036112B4 (de) | 2021-09-30 |
Family
ID=40280395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008036112.7A Expired - Fee Related DE102008036112B4 (de) | 2007-08-06 | 2008-08-01 | Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls |
Country Status (3)
Country | Link |
---|---|
US (1) | US8154114B2 (de) |
JP (1) | JP4861382B2 (de) |
DE (1) | DE102008036112B4 (de) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8679674B2 (en) * | 2005-03-25 | 2014-03-25 | Front Edge Technology, Inc. | Battery with protective packaging |
US7846579B2 (en) | 2005-03-25 | 2010-12-07 | Victor Krasnov | Thin film battery with protective packaging |
US8018047B2 (en) * | 2007-08-06 | 2011-09-13 | Infineon Technologies Ag | Power semiconductor module including a multilayer substrate |
US8154114B2 (en) | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
US7799614B2 (en) | 2007-12-21 | 2010-09-21 | Infineon Technologies Ag | Method of fabricating a power electronic device |
BRPI0916519B1 (pt) * | 2008-07-28 | 2019-07-16 | Trw Automotive U.S. Llc | Conjunto sensor de colisão, e, método para montar um sensor de colisão |
DE102009001722B4 (de) * | 2009-03-20 | 2012-04-05 | Infineon Technologies Ag | Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche |
JP5549278B2 (ja) * | 2009-04-13 | 2014-07-16 | パナソニック株式会社 | 車両用スイッチ |
DE202009005837U1 (de) * | 2009-04-18 | 2010-09-16 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt | Schaltungsanordnung zum Betrieb eines Gleichstrommotors |
DE102009002993B4 (de) * | 2009-05-11 | 2012-10-04 | Infineon Technologies Ag | Leistungshalbleitermodul mit beabstandeten Schaltungsträgern |
EP3633723B1 (de) * | 2009-05-14 | 2023-02-22 | Rohm Co., Ltd. | Halbleiterbauelement |
DE102009026558B3 (de) * | 2009-05-28 | 2010-12-02 | Infineon Technologies Ag | Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls |
DE102010002627B4 (de) * | 2010-03-05 | 2023-10-05 | Infineon Technologies Ag | Niederinduktive Leistungshalbleiterbaugruppen |
DE102010020900C5 (de) * | 2010-05-18 | 2013-06-06 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung von Leistungshalbleitersubstraten |
US8405998B2 (en) | 2010-10-28 | 2013-03-26 | International Business Machines Corporation | Heat sink integrated power delivery and distribution for integrated circuits |
US8253234B2 (en) | 2010-10-28 | 2012-08-28 | International Business Machines Corporation | Optimized semiconductor packaging in a three-dimensional stack |
US8427833B2 (en) * | 2010-10-28 | 2013-04-23 | International Business Machines Corporation | Thermal power plane for integrated circuits |
EP2503595A1 (de) * | 2011-02-18 | 2012-09-26 | ABB Research Ltd. | Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls |
FR2975528B1 (fr) * | 2011-05-17 | 2014-02-28 | Alstom Transport Sa | Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur |
JP5798412B2 (ja) * | 2011-08-25 | 2015-10-21 | 日産自動車株式会社 | 半導体モジュール |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
EP2754177A1 (de) * | 2011-09-11 | 2014-07-16 | Cree, Inc. | Strommodul mit hoher stromdichte und transistoren mit verbesserter konzeption |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
US8865340B2 (en) | 2011-10-20 | 2014-10-21 | Front Edge Technology Inc. | Thin film battery packaging formed by localized heating |
US9887429B2 (en) | 2011-12-21 | 2018-02-06 | Front Edge Technology Inc. | Laminated lithium battery |
US8864954B2 (en) | 2011-12-23 | 2014-10-21 | Front Edge Technology Inc. | Sputtering lithium-containing material with multiple targets |
US9257695B2 (en) | 2012-03-29 | 2016-02-09 | Front Edge Technology, Inc. | Localized heat treatment of battery component films |
US9077000B2 (en) | 2012-03-29 | 2015-07-07 | Front Edge Technology, Inc. | Thin film battery and localized heat treatment |
FR2990795B1 (fr) * | 2012-05-16 | 2015-12-11 | Sagem Defense Securite | Agencement de module electronique de puissance |
US8723338B2 (en) * | 2012-08-15 | 2014-05-13 | Stats Chippac Ltd. | Integrated circuit packaging system with array contacts and method of manufacture thereof |
CN103633053B (zh) * | 2012-08-27 | 2016-02-03 | 美的集团股份有限公司 | 一种智能功率模块及其制造方法 |
JP6171622B2 (ja) * | 2012-08-31 | 2017-08-02 | 三菱マテリアル株式会社 | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法 |
WO2014041936A1 (ja) * | 2012-09-13 | 2014-03-20 | 富士電機株式会社 | 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法 |
US9159964B2 (en) | 2012-09-25 | 2015-10-13 | Front Edge Technology, Inc. | Solid state battery having mismatched battery cells |
US8753724B2 (en) | 2012-09-26 | 2014-06-17 | Front Edge Technology Inc. | Plasma deposition on a partially formed battery through a mesh screen |
JP5831419B2 (ja) * | 2012-09-27 | 2015-12-09 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
US9356320B2 (en) | 2012-10-15 | 2016-05-31 | Front Edge Technology Inc. | Lithium battery having low leakage anode |
WO2014083717A1 (ja) * | 2012-11-28 | 2014-06-05 | 三菱電機株式会社 | パワーモジュール |
US9391055B2 (en) * | 2012-12-05 | 2016-07-12 | Lockheed Martin Corporation | Power module having stacked substrates arranged to provide tightly-coupled source and return current paths |
JP6040803B2 (ja) * | 2013-02-22 | 2016-12-07 | 三菱マテリアル株式会社 | パワーモジュール |
US20150001700A1 (en) * | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Power Modules with Parylene Coating |
CN103426833B (zh) * | 2013-08-06 | 2016-03-02 | 深圳市依思普林科技有限公司 | 压接式功率模块 |
CN104112732A (zh) * | 2013-08-19 | 2014-10-22 | 广东美的集团芜湖制冷设备有限公司 | 集成电路模块及其制造方法 |
JP6323325B2 (ja) * | 2014-04-21 | 2018-05-16 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
CN105765716B (zh) * | 2014-05-15 | 2018-06-22 | 富士电机株式会社 | 功率半导体模块和复合模块 |
US9706643B2 (en) * | 2014-06-19 | 2017-07-11 | Panasonic Intellectual Property Management Co., Ltd. | Electronic device and method for manufacturing the same |
CN106489203B (zh) | 2014-07-03 | 2018-09-18 | 日产自动车株式会社 | 半桥式功率半导体模块及其制造方法 |
JP5992028B2 (ja) * | 2014-11-07 | 2016-09-14 | 三菱電機株式会社 | 回路基板 |
CN107155372B (zh) * | 2014-11-28 | 2019-10-01 | 日产自动车株式会社 | 半桥功率半导体模块及其制造方法 |
JP6327140B2 (ja) * | 2014-12-15 | 2018-05-23 | 株式会社デンソー | 電子装置 |
WO2016121660A1 (ja) * | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | 回路基板および電子装置 |
JP6330690B2 (ja) * | 2015-02-19 | 2018-05-30 | 株式会社オートネットワーク技術研究所 | 基板ユニット |
US10008739B2 (en) | 2015-02-23 | 2018-06-26 | Front Edge Technology, Inc. | Solid-state lithium battery with electrolyte |
JP6739453B2 (ja) * | 2015-05-22 | 2020-08-12 | アーベーベー・シュバイツ・アーゲーABB Schweiz AG | パワー半導体モジュール |
DE102015115271B4 (de) | 2015-09-10 | 2021-07-15 | Infineon Technologies Ag | Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe |
JP6326038B2 (ja) * | 2015-12-24 | 2018-05-16 | 太陽誘電株式会社 | 電気回路装置 |
EP3341965B1 (de) | 2016-02-24 | 2019-04-24 | ABB Schweiz AG | Leistungsmodul auf basis einer mehrschichtigen leiterplatte |
US10177057B2 (en) | 2016-12-15 | 2019-01-08 | Infineon Technologies Ag | Power semiconductor modules with protective coating |
US10008411B2 (en) | 2016-12-15 | 2018-06-26 | Infineon Technologies Ag | Parallel plate waveguide for power circuits |
US10410952B2 (en) | 2016-12-15 | 2019-09-10 | Infineon Technologies Ag | Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers |
EP3352214A1 (de) | 2017-01-23 | 2018-07-25 | Siemens Aktiengesellschaft | Halbleitermodul mit bodenplatte mit hohlwölbung |
DE112017003669B4 (de) * | 2017-02-13 | 2022-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
WO2019011890A1 (en) | 2017-07-12 | 2019-01-17 | Abb Schweiz Ag | POWER SEMICONDUCTOR MODULE |
JP7214966B2 (ja) * | 2018-03-16 | 2023-01-31 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102018111989B4 (de) * | 2018-05-18 | 2024-05-08 | Rogers Germany Gmbh | Elektronikmodul und Verfahren zur Herstellung desselben |
DE102018127045A1 (de) | 2018-10-30 | 2020-04-30 | Infineon Technologies Ag | Kontaktelement, leistungshalbleitermodul mit einem kontaktelement und verfahren zum herstellen eines kontaktelementes |
JP7045978B2 (ja) * | 2018-12-07 | 2022-04-01 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
DE102019129675A1 (de) * | 2018-12-11 | 2020-06-18 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
JP7211822B2 (ja) * | 2019-01-09 | 2023-01-24 | 株式会社東京精密 | 電子部品のポッティング方法及びそれを用いた電子装置 |
JP7346178B2 (ja) * | 2019-09-05 | 2023-09-19 | 株式会社東芝 | 半導体装置 |
US11527456B2 (en) * | 2019-10-31 | 2022-12-13 | Ut-Battelle, Llc | Power module with organic layers |
DE102020106521A1 (de) * | 2020-03-10 | 2021-09-16 | Rogers Germany Gmbh | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls |
US20210305123A1 (en) * | 2020-03-27 | 2021-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package and Method for Manufacturing the Same |
JP7494521B2 (ja) | 2020-03-30 | 2024-06-04 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11444002B2 (en) * | 2020-07-29 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure |
US20220093486A1 (en) * | 2020-09-22 | 2022-03-24 | Infineon Technologies Ag | Power semiconductor module with clamping device |
EP4012759B8 (de) * | 2020-12-10 | 2024-01-03 | Hitachi Energy Ltd | Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zur herstellung eines leistungshalbleitermoduls |
DE102020215811A1 (de) | 2020-12-14 | 2022-06-15 | Robert Bosch Gesellschaft mit beschränkter Haftung | Kontaktanordnung |
WO2023208348A1 (en) * | 2022-04-28 | 2023-11-02 | Hitachi Energy Switzerland Ag | Semiconductor power module and method for manufacturing a semiconductor power module |
DE102022122799A1 (de) * | 2022-09-08 | 2024-03-14 | Rogers Germany Gmbh | Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls |
FR3140208A1 (fr) * | 2022-09-27 | 2024-03-29 | Valeo Equipements Electriques Moteur | élément de liaison destiné à mettre en contact thermique UNE PIECE A REFROIDIR ET UN DISSIPATEUR DE CHALEUR |
FR3140209A1 (fr) * | 2022-09-27 | 2024-03-29 | Valeo Equipements Electriques Moteur | élément de liaison destiné à mettre en contact thermique UNE PIECE A REFROIDIR ET UN DISSIPATEUR DE CHALEUR |
EP4376074A1 (de) * | 2022-11-25 | 2024-05-29 | Infineon Technologies AG | Stromschiene und leistungshalbleitermodulanordnung mit einer stromschiene |
DE102022213629A1 (de) | 2022-12-14 | 2024-06-20 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsmodul |
DE102022213628A1 (de) | 2022-12-14 | 2024-06-20 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungsmodul |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19615481A1 (de) | 1996-04-03 | 1997-10-09 | Schulz Harder Juergen | Metall-Keramik-Substrat |
US6201701B1 (en) | 1998-03-11 | 2001-03-13 | Kimball International, Inc. | Integrated substrate with enhanced thermal characteristics |
JP2003061747A (ja) | 2001-08-22 | 2003-03-04 | Shinohara:Kk | 塗布用ねじりブラシ |
US20030168729A1 (en) | 1998-12-10 | 2003-09-11 | Kabushiki Kaisha Toshiba | Insulating substrate, manufacturing method thereof, and module semiconductor device with insulating substrate |
US20040099948A1 (en) | 2002-10-05 | 2004-05-27 | Thomas Stockmeier | Power semiconductor module with improved insulation strength |
US6867484B2 (en) | 2001-09-20 | 2005-03-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US20070007280A1 (en) | 2005-07-08 | 2007-01-11 | Reinhold Bayerer | Method for producing a circuit module |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3538933A1 (de) | 1985-11-02 | 1987-05-14 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul |
DE3930000A1 (de) | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
DE3937045A1 (de) | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
US5804870A (en) | 1992-06-26 | 1998-09-08 | Staktek Corporation | Hermetically sealed integrated circuit lead-on package configuration |
US5597494A (en) | 1993-03-26 | 1997-01-28 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer ceramic electronic component |
US5641988A (en) | 1993-12-22 | 1997-06-24 | Vlsi Technology, Inc. | Multi-layered, integrated circuit package having reduced parasitic noise characteristics |
US5811878A (en) | 1996-07-09 | 1998-09-22 | Asea Brown Boveri Ag | High-power semiconductor module |
US5792677A (en) | 1997-01-16 | 1998-08-11 | Ford Motor Company | Embedded metal planes for thermal management |
EP1063700B1 (de) | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP3407716B2 (ja) | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
JP2002076214A (ja) | 2000-08-28 | 2002-03-15 | Toshiba Corp | 絶縁基板、その製造方法、およびそれを用いた半導体装置 |
JP3666411B2 (ja) | 2001-05-07 | 2005-06-29 | ソニー株式会社 | 高周波モジュール装置 |
JP3785966B2 (ja) | 2001-08-23 | 2006-06-14 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
JP2003086747A (ja) | 2001-09-10 | 2003-03-20 | Hitachi Ltd | 絶縁回路基板とその製法およびそれを用いた半導体パワー素子 |
JP4168114B2 (ja) | 2001-09-28 | 2008-10-22 | Dowaホールディングス株式会社 | 金属−セラミックス接合体 |
US20030150641A1 (en) | 2002-02-14 | 2003-08-14 | Noyan Kinayman | Multilayer package for a semiconductor device |
US6608376B1 (en) | 2002-03-25 | 2003-08-19 | Lsi Logic Corporation | Integrated circuit package substrate with high density routing mechanism |
DE10235332A1 (de) | 2002-08-01 | 2004-02-19 | Infineon Technologies Ag | Mehrlagiger Schaltungsträger und Herstellung desselben |
US6954350B2 (en) | 2002-10-15 | 2005-10-11 | Matsushita Electric Industrial Co., Ltd. | Ceramic layered product and method for manufacturing the same |
DE10300955B4 (de) | 2003-01-13 | 2005-10-27 | Epcos Ag | Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen |
US8298754B2 (en) | 2003-11-25 | 2012-10-30 | Murata Manufacturing Co., Ltd. | Method for forming thick film pattern, method for manufacturing electronic component, and photolithography photosensitive paste |
US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
WO2005082807A1 (ja) | 2004-02-27 | 2005-09-09 | Murata Manufacturing Co., Ltd. | 誘電体セラミック組成物及び積層セラミックコンデンサ |
JP3988735B2 (ja) | 2004-03-15 | 2007-10-10 | 日立金属株式会社 | 半導体装置及びその製造方法 |
JP4525680B2 (ja) | 2004-07-08 | 2010-08-18 | 株式会社村田製作所 | 誘電体セラミック組成物および積層セラミックコンデンサ |
JP4271112B2 (ja) | 2004-09-21 | 2009-06-03 | 株式会社東芝 | 半導体装置 |
JP2006147676A (ja) | 2004-11-17 | 2006-06-08 | Nec Corp | 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置 |
US7269017B2 (en) * | 2004-11-19 | 2007-09-11 | Delphi Technologies, Inc. | Thermal management of surface-mount circuit devices on laminate ceramic substrate |
US7650694B2 (en) | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
CN101213890B (zh) | 2005-07-12 | 2012-02-01 | 株式会社村田制作所 | 多层布线基板及其制造方法 |
US7705423B2 (en) | 2005-10-21 | 2010-04-27 | Georgia Tech Research Corporation | Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit |
CN101371352B (zh) | 2006-02-14 | 2010-11-10 | 株式会社村田制作所 | 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法 |
US20080277761A1 (en) | 2007-05-08 | 2008-11-13 | Texas Instruments, Inc. | On-chip isolation capacitors, circuits therefrom, and methods for forming the same |
US8154114B2 (en) | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
-
2007
- 2007-08-06 US US11/834,395 patent/US8154114B2/en not_active Expired - Fee Related
-
2008
- 2008-08-01 DE DE102008036112.7A patent/DE102008036112B4/de not_active Expired - Fee Related
- 2008-08-06 JP JP2008202787A patent/JP4861382B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19615481A1 (de) | 1996-04-03 | 1997-10-09 | Schulz Harder Juergen | Metall-Keramik-Substrat |
US6201701B1 (en) | 1998-03-11 | 2001-03-13 | Kimball International, Inc. | Integrated substrate with enhanced thermal characteristics |
US20030168729A1 (en) | 1998-12-10 | 2003-09-11 | Kabushiki Kaisha Toshiba | Insulating substrate, manufacturing method thereof, and module semiconductor device with insulating substrate |
JP2003061747A (ja) | 2001-08-22 | 2003-03-04 | Shinohara:Kk | 塗布用ねじりブラシ |
US6867484B2 (en) | 2001-09-20 | 2005-03-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US20040099948A1 (en) | 2002-10-05 | 2004-05-27 | Thomas Stockmeier | Power semiconductor module with improved insulation strength |
US20070007280A1 (en) | 2005-07-08 | 2007-01-11 | Reinhold Bayerer | Method for producing a circuit module |
Also Published As
Publication number | Publication date |
---|---|
JP4861382B2 (ja) | 2012-01-25 |
DE102008036112A1 (de) | 2009-02-26 |
JP2009044152A (ja) | 2009-02-26 |
US20090039498A1 (en) | 2009-02-12 |
US8154114B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008036112B4 (de) | Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102007012154B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102014116383B4 (de) | Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung | |
DE102009002191B4 (de) | Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102006008632B4 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE10310809B4 (de) | Leistungshalbleitereinrichtung | |
DE102005055761B4 (de) | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben | |
DE102009005650B4 (de) | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls | |
DE102006031405B4 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102006049949B3 (de) | Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben | |
DE102006034679A1 (de) | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102015118633A1 (de) | Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul | |
EP2019429A1 (de) | Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102008001414A1 (de) | Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen | |
DE102014115909B4 (de) | Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
DE102021100717A1 (de) | Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |