DE102008036112B4 - Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls - Google Patents

Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls Download PDF

Info

Publication number
DE102008036112B4
DE102008036112B4 DE102008036112.7A DE102008036112A DE102008036112B4 DE 102008036112 B4 DE102008036112 B4 DE 102008036112B4 DE 102008036112 A DE102008036112 A DE 102008036112A DE 102008036112 B4 DE102008036112 B4 DE 102008036112B4
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
metal layer
multilayer substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008036112.7A
Other languages
English (en)
Other versions
DE102008036112A1 (de
Inventor
Dr. Bayerer Reinhold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008036112A1 publication Critical patent/DE102008036112A1/de
Application granted granted Critical
Publication of DE102008036112B4 publication Critical patent/DE102008036112B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165Containers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/366Aluminium nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/368Silicon nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/402Aluminium
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8484Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731Ceramic materials or glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0379Stacked conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungshalbleitermodul (1) miteinem Mehrschichtsubstrat (3), das mehrere Metallschichten (11, 12, 13) und mehrere Keramikschichten (21, 22) aufweist, wobei eine Keramikschicht (21, 22) zwischen zwei Metallschichten (11, 12, 13) angeordnet ist;einem oder mehreren auf dem Mehrschichtsubstrat (3) angeordneten Halbleiterchips (40);einem elektrischen Stromkreis, der mindestens einen Leistungshalbleiterchip (40) aufweist;einer Gehäuseabdeckung (4), die eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine zum Mehrschichtsubstrat (3) gewandte untere Oberfläche (4f) aufweist; undeinem elastischen Füllmittel (7),wobeidas Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet, so dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann,die mehreren Metallschichten (11, 12, 13) mindestenseine erste Metallschicht (11), eine zweite Metallschicht (12) und eine dritte Metallschicht (13) aufweisen,die mehreren Keramikschichten (21, 22) mindestens eineerste Keramikschicht (21) und eine zweite Keramikschicht (22)aufweisen, unddas elastische Füllmittel (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22) angeordnet ist.

Description

  • Die Erfindung betrifft Leistungshalbleitermodule, Leistungshalbleiteranordnungen und Verfahren zum Herstellen eines Leistungshalbleitermoduls.
  • Herkömmliche Leistungshalbleitermodule enthalten einen oder mehrere Leistungshalbleiterchips, die auf einem flachen Keramiksubstrat angeordnet sind, das auf mindestens einer Seite eine Metallisierung enthält. Mindestens ein solches Keramiksubstrat ist an eine metallische Basisplatte des Moduls gelötet. Um die Kühlung des Moduls zu verbessern, kann die Basisplatte gegen einen Kühlkörper gedrückt werden.
  • Die Druckschrift US 2003 / 0 168 729 A1 offenbart ein isolierendes Substrat das übereinandergelegte isolierende Keramikschichten, eine Zwischenschicht aus einem von einem Material der Keramikschichten verschiedenen Material, die zwischen benachbarten der Keramikschichten angeordnet ist, auf Verbinden der benachbarten Keramikschichten miteinander, eine erste leitfähige Schicht, die mit der oberen Oberfläche einer oberen der Keramikschichten verbunden ist, und eine zweite leitfähige Schicht aufweist, die mit der unteren Oberfläche einer unteren der Keramikschichten verbunden ist.
  • Die Druckschrift US 2004 / 0 099 948 A1 offenbart ein mit einer Grundplatte oder direkt auf einem Kühlkörper montiertes Leistungshalbleitermodul mit einem Gehäuse, mindestens einem Leistungshalbleiterbauelement und mindestens einem beidseitig mit einer metallischen Schicht versehenen Substrat. Auf der ersten metallischen Schicht ist das mindestens eine Leistungshalbleiterbauelement angeordnet. Die zweite metallische Schicht ist auf der zweiten Hauptoberfläche des Substrats angeordnet. Auf der ersten Hauptfläche des Substrats ist eine zusätzliche leitfähige Schicht um den Rand des Substrats herum angeordnet und mit der metallischen Schicht auf der zweiten Hauptfläche des Substrats elektrisch leitend verbunden.
  • Die Druckschrift US 6 867 484 B2 offenbart eine Halbleitervorrichtung mit einem an einem Gehäuse befestigten Gehäuse, umfassend: ein Gehäuse, bei dem ein Halbleiterelement und ein mit dem Halbleiterelement verbundener Leitungsanschluss abgedichtet sind; und ein Gehäuse, das aus einem Rahmenelement und einem an dem Rahmenelement angeordneten externen Anschluss gebildet ist, dadurch gekennzeichnet, dass das Gehäuse innerhalb des Rahmens des Gehäuses angeordnet ist und der Leitungsanschluss mit dem externen Anschluss verbunden ist.
  • Die Druckschrift US 2007 / 0 007 280 A1 offenbart ein Verfahren zum Herstellen eines Schaltungsmoduls. Bei dem Verfahren wird beim Anbringen eines Halbleitersubstrats mit einer Unterseite an einer Oberseite eines Trägers durch Kleben eine Härtungstemperatur so gewählt und eingestellt, dass die Unterseite des Halbleitersubstrats in ihrer Form vollständig oder im Wesentlichen konform ist zu der Form der Oberseite des Trägers.
  • Die Druckschrift US 6 201 701 B1 offenbart ein integriertes Substrat mit einer Kühlkörperbasis und einer daran gebondeten Mehrschicht-Leiterplatte, wobei die Mehrschicht-Leiterplatte die Fähigkeit besitzt, sowohl Leistungs- als auch Steuerhalbleiterelemente miteinander zu verbinden und Wärme effizient davon abzuleiten. Ein wärmeleitendes und elektrisch isolierendes Verbindungsmaterial mit ausgezeichneten thermischen Eigenschaften verbindet die mehrschichtige Leiterplatte mit der Basis. Zwischen der oberen Oberfläche der Leiterplatte und der Kühlkörperbasis werden ein oder mehrere dicke elektrisch leitfähige Folienmuster gebildet, wobei das bzw. die dicken Folienmuster geeignet sind, Hochleistungs-Halbleiterelemente miteinander zu verbinden. Zwischen der oberen Oberfläche der Leiterplatte und der Kühlkörperbasis sind auch ein oder mehrere Verbindungsmuster enthalten, die Steuerhalbleiterelemente verdrahten.
  • Die Druckschrift DE 196 15 481 A1 offenbart ein MetallKeramik-Substrat mit metallisierter Keramikschicht das um eine oder mehrere Achsen parallel zur Substratebene gekrümmt ist, so dass seine Unterseite konvex gekrümmt ist und der Abstand eines Substrats Kante, parallel zur Krümmungsachse, von einer Tangentialebene, die die Mitte der Substratkrümmung berührt, beträgt 0,1-0,8% der Längenabmessung des Substrats bzw. der Keramikschicht in Richtung senkrecht zur Krümmungsachse bzw. zur Substratkante.
  • Die Druckschrift JP 2003 - 86 747 A offenbart eine Isolationsleiterplatte die eine Struktur aufweist, bei der eine oder mehrere Schichten einer Wärmeverteilerplatte, in der eine Keramikplatte angeordnet ist, zwischen einer Leiterplatte und einer Strahlungsplatte angeordnet sind, wobei die Wärmeverteilerplatte zu einem Stromflusspfad der Halbleiterleistung gemacht wird Element, und, falls erforderlich, ist in der Wärmeverteilerplatte ein Wasserkanal zur Kühlung ausgebildet.
  • Bei anderen bekannten Modulen werden die metallisierten Keramiksubstrate ohne eine metallische Basisplatte gegen den Kühlkörper gedrückt.
  • Um den Wärmeübertragungswiderstand zwischen dem Substrat und dem Kühlkörper zu reduzieren, ist bei beiden bekannten Modultypen eine Schicht aus einer wärmeleitenden Paste erforderlich. Da die Wärmeleitfähigkeit einer derartigen wärmeleitenden Paste begrenzt ist, muß die Dicke der Schicht aus wärmeleitender Paste sehr dünn sein. Allerdings biegen sich die Substrate seitlich neben den Stellen, auf die eine Abwärtskraft auf die Substrate ausgeübt wird, im allgemeinen nach oben, d.h. von dem Kühlkörper weg. Das Ergebnis ist eine ungleichförmige Dicke der wärmeleitenden Paste.
  • Um dies zu vermeiden, ist es erforderlich, die Abwärtskraft gleichmäßig über das Substrat zu verteilen. Dazu werden üblicherweise mechanische Strukturen bereitgestellt, die möglichst gleichmäßig über das Substrat verteilt Druck auf das Substrat ausüben. Wegen der Anwesenheit von Halbleiterchips, Bonddrähten und anderen Komponenten sind die Möglichkeiten zum Ausüben von Druck über den ganzen Substratbereich jedoch begrenzt.
  • Die Aufgabe der Erfindung besteht daher darin, ein Halbleitermodul bereitzustellen, das, wenn es an einen Kühlkörper angepresst wird, einen guter thermischen Kontakt zum Kühlkörper besitzt.
  • Figurenliste
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres würdigen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 veranschaulicht eine vertikale Querschnittsansicht einer Anordnung mit einem Leistungshalbleitermodul einschließlich einem einzelnen Mehrschichtsubstrat als Basisplatte mit drei Metallschichten und zwei Keramikschichten, das mit dem Mehrschichtsubstrat gegen einen Kühlkörper gedrückt ist.
    • 2 veranschaulicht eine vergrößerte Ansicht eines Kantenbereichs des Leistungshalbleitermoduls von 1.
    • 3 veranschaulicht eine vertikale Querschnittsansicht eines modifizierten Kantenbereichs des Leistungshalbleitermoduls von 1, wobei eine Keramikschicht des Mehrschichtsubstrats eine Durchkontaktierung enthält, die die Metallschichten, die auf gegenüberliegenden Seiten der Keramikschicht angeordnet sind, elektrisch verbindet.
    • 4 veranschaulicht eine vertikale Querschnittsansicht eines weiteren modifizierten Kantenbereichs des Leistungshalbleitermoduls von 1, wobei die Seitenwand der Gehäuseabdeckung des Moduls ausgebildet ist, um einen Kontaktdruck gegen eine der Keramikschichten des Moduls auszuüben.
    • 5 veranschaulicht eine vertikale Querschnittsansicht noch eines weiteren Kantenbereichs des Leistungshalbleitermoduls von 1, wobei die Basisplatte mehr als drei Metallschichten und mehr als zwei Keramikschichten enthält und wobei einige der Keramikschichten Durchkontaktierungen enthalten, die unter einem Halbleiterchip angeordnet sind.
    • 6 veranschaulicht eine vertikale Querschnittsansicht einer Ausführungsform eines Mehrschichtsubstrats, wobei die obere Schicht eine strukturierte Metallschicht ist, die mit Leistungshalbleiterchips und Stromversorgungsanschlüssen ausgestattet ist, wobei ein Ausgangsanschluß gegenüber den Stromversorgungsanschlüssen liegt.
    • 7 veranschaulicht eine vertikale Querschnittsansicht einer weiteren Ausführungsform eines ausgestatteten Mehrschichtsubstrats, wobei eine der Keramikschichten eine Anzahl von Durchkontaktierungen enthält, die unter einem Leistungshalbleiterchip angeordnet sind, und wobei zwei Stromversorgungsanschlüsse und ein Ausgangsanschluß in dem gleichen Kantenbereich des Mehrschichtsubstrats angeordnet sind.
    • 8 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, bei dem einer der Stromversorgungsanschlüsse direkt an eine Metallschicht gelötet oder geschweißt ist, die von der oberen Metallschicht verschieden ist.
    • 9 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, bei dem der Ausgangsanschluß direkt an einer von der oberen Metallschicht verschiedenen Metallschicht gelötet oder geschweißt ist.
    • 10 veranschaulicht eine vertikale Querschnittsansicht einer vier Metallschichten und drei Keramikschichten enthaltenden ausgestatteten Mehrschichtsubstrats, wobei eine der von der oberen Metallschicht verschiedenen Metallschichten voneinander beabstandete Abschnitte aufweist.
    • 11 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats eines Leistungshalbleitermoduls, das gegen einen Kühlkörper gedrückt werden soll, wobei das Mehrschichtsubstrat relativ zu der Mitte des Leistungshalbleitermoduls konvex ausgebildet ist.
    • 12 veranschaulicht eine vertikale Querschnittsansicht eines ausgestatteten Mehrschichtsubstrats, das gegen einen Kühlkörper gedrückt wird und relativ zu der Mitte des Leistungshalbleitermoduls konkav ausgebildet ist.
    • 13a veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich eines einzelnen Schalters.
    • 13b veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich eines einzelnen Schalters, wobei eine Anzahl von Halbleiterchips parallel zueinander geschaltet sind.
    • 14 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich einer Halbbrücke („phase leg“).
    • 15 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich dreier Halbbrücken wie in 14 dargestellt, die parallel zueinander geschaltet sind.
    • 16 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls einschließlich dreier Halbbrücken wie in 14 dargestellt mit separaten Phasenausgangsanschlüssen („Sechserpack“).
    • 17 veranschaulicht ein Schaltungsdiagramm eines Leistungshalbleitermoduls mit einer H-Brücke.
    • 18 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines Teilsubstrats eines Mehrschichtsubstrats.
    • 19 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines Mehrschichtsubstrats.
    • 20 veranschaulicht verschiedene Prozesse einer anderen Prozedur zum Herstellen eines Mehrschichtsubstrats.
    • 21 veranschaulicht verschiedene Prozesse einer Prozedur zum Herstellen eines vorgekrümmten Mehrschichtsubstrats.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „Vorderseite“, „Hinterseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anders angemerkt ist.
  • Eine oder mehrere Ausführungsformen stellen ein Leistungshalbleitermodul mit einem Mehrschichtsubstrat bereit. Bei einer Ausführungsform enthält das Mehrschichtsubstrat eine Gruppe von Metallschichten mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten mit mindestens einer ersten Keramikschicht und einer zweiten Keramikschicht. Die Schichten der Gruppe von Metallschichten und die Schichten der Gruppe von Keramikschichten sind nacheinander in einer vertikalen Richtung derart angeordnet, dass die erste Keramikschicht zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist und dass die zweite Keramikschicht zwischen der zweiten Metallschicht und der dritten Metallschicht angeordnet ist. Die dritte Metallschicht bildet die Bodenschicht des Mehrschichtsubstrats. Die zweite Keramikschicht enthält eine obere Oberfläche, die von der dritten Metallschicht abgewandt ist. Ein elektrischer Stromkreis des Moduls enthält mindestens einen Leistungshalbleiterchip. Eine Gehäuseabdeckung des Moduls enthält eine Seitenwand einschließlich einer dem Mehrschichtsubstrat zugewandten unteren Oberfläche. Zwischen der unteren Oberfläche der Seitenwand und der oberen Oberfläche der zweiten Keramikschicht ist zumindest teilweise ein elastisches Füllmittel angeordnet.
  • Eine weitere Ausführungsform stellt eine Leistungshalbleiteranordnung bereit, die ein derartiges Leistungshalbleitermodul und einen Kühlkörper enthält. Das Leistungshalbleitermodul wird mit dem Mehrschichtsubstrat voraus gegen den Kühlkörper gedrückt.
  • Eine weitere Ausführungsform stellt ein Mehrschichtsubstrat für ein Leistungshalbleitermodul bereit. Das Mehrschichtsubstrat enthält eine Gruppe von Metallschichten mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten mit mindestens einer ersten Keramikschicht und einer zweiten Keramikschicht. Die Schichten der Gruppe von Metallschichten und die Schichten der Gruppe von Keramikschichten sind nacheinander in einer vertikalen Richtung derart angeordnet, dass die erste Keramikschicht zwischen der ersten Metallschicht und der zweiten Metallschicht angeordnet ist und dass die zweite Keramikschicht zwischen der zweiten Metallschicht und der dritten Metallschicht angeordnet ist. Die Dicke der ersten Metallschicht und die Dicke der dritten Metallschicht ist kleiner oder gleich 2 mm. Die dritte Metallschicht bildet eine äußere Oberflächenschicht des Mehrschichtsubstrats.
  • 1 zeigt eine vertikale Querschnittsansicht einer Anordnung mit einem Leistungshalbleitermodul 1, das eine einzelne Basisplatte enthält, die als Mehrschichtsubstrat 3 ausgebildet ist. Das Leistungshalbleitermodul 1 ist so konfiguriert, dass es unter Verwendung von Schrauben 5 gegen einen Kühlkörper 9 gedrückt werden kann. Nach dem Einsetzen der Schrauben 5 in Montagelöcher 6 werden die Schrauben 5 in das Innengewinde 9a des Kühlkörpers 9 geschraubt, so dass das Leistungshalbleitermodul 1 lösbar mit dem Kühlkörper 9 verbunden ist. Die durch die Schrauben 5 erzeugte Abwärtskraft wirkt auf Montagebereiche 4a einer Gehäuseabdeckung 4 des Halbleitermoduls 1. Somit wird das Mehrschichtsubstrat 3 durch die unteren Teile der Seitenwände 4d der Gehäuseabdeckung 4 gegen den Kühlkörper 9 gedrückt. Wohingegen herkömmliche Leistungshalbleitermodule eine Basisplatte erfordern, an der das Modul montiert wird, bevor das Modul gegen einen Kühlkörper 9 gedrückt wird, kann bei dem Leistungshalbleitermodul 1 gemäß der vorliegenden Erfindung auf eine derartige zusätzliche Basisplatte verzichtet werden, d.h. das Leistungshalbleitermodul 1 kann mit dem Mehrschichtsubstrat 3 voraus direkt gegen einen Kühlkörper 9 gedrückt werden. Optional kann eine wärmeleitende Paste zwischen dem Mehrschichtsubstrat 3 und dem Kühlkörper 9 angeordnet sein. Anstatt der oder zusätzlich zu den Schrauben 5 kann ein beliebiger anderer Mechanismus angewendet werden, um das Mehrschichtsubstrat 3 direkt oder indirekt gegen den Kühlkörper 9 zu drücken.
  • Das Mehrschichtsubstrat 3 enthält drei Metallschichten 11, 12, 13 und zwei Keramikschichten 21, 22, die hintereinander und abwechselnd in einer vertikalen Richtung v angeordnet sind. Zwischen zwei beliebigen der Metallschichten 11, 12, 13 ist mindestens eine der Keramikschichten 21, 22 angeordnet.
  • Die Metallschicht 11 ist die obere Schicht des Mehrschichtsubstrats 3, d.h. die dem inneren Bereich des Moduls 1 zugewandte Schicht und zu Abschnitten 11a, 11b, 11c, 11d, 11e, 11f strukturiert. Die Abschnitte 11a-11f können Leitungen und/oder leitende Bereiche bilden. Mit den Abschnitten 11a, 11c, 11d, 11f sind Leistungshalbleiterchips 40 direkt verbunden und/oder elektrisch angeschlossen durch die Verwendung einer Bondschicht 41, zum Beispiel eines Weichlots, eines leitenden Klebers oder einer silberhaltigen Schicht, die das Ergebnis einer LTJ-Technik (Low Temperature Joining Technique) ist. Die Leistungshalbleiterchips können beispielsweise ein steuerbarer Leistungshalbleiter sein wie etwa zum Beispiel MOSFETs, IGBTs, Thyristoren oder Leistungsdioden. Die Oberseiten der Halbleiterchips 40 sind durch Bonddrähte 42 miteinander oder mit Abschnitten 11b, 11e der oberen Metallisierung 11 verbunden. Die Bonddrähte 42 können zum Beispiel aus Aluminium oder einer Aluminiumlegierung, zum Beispiel einer Aluminium-Magnesium-Legierung, oder aus Kupfer oder einer Kupferlegierung hergestellt sein. Das Bonden kann zum Beispiel durch Ultraschallbonden erfolgen. Anstatt von Bonddrähten 42 können Metallclips vorgesehen sein, die durch eine LTJ-Technik verbunden werden.
  • Leistungshalbleiterchips sind Halbleiterchips mit hohen Nennströmen und/oder hohen Nennspannungen. Beispielsweise können die Nennspannungen größer als 50 A oder größer als 75 A sein, die Nennspannungen größer als zum Beispiel 500 V. Zudem können die Leistungshalbleiterchips Chipgrößen von mehr als 5,5 mm x 5,5 mm oder von mehr als 7 mm x 7 mm beinhalten.
  • Um das Leistungshalbleitermodul 1 extern zum Beispiel an eine Stromversorgung, eine Last, eine Steuereinheit usw. anzuschließen, sind Anschlüsse 31, 32 und 34 vorgesehen. Die Anschlüsse 31, 32 können zum Beispiel als Stromversorgungsanschlüsse ausgebildet sein und elektrisch und/oder mechanisch mit denAbschnitten 11a, 11b, 11c, 11d, 11e, 11f verbunden sein. Die Anschlüsse 34 können zum Beispiel Steueranschlüsse für steuerbare der Leistungshalbleiterchips 40 oder Ausgangsanschlüsse zum Liefern von Informationen hinsichtlich des Status des Moduls 1 sein.
  • Über den Leistungshalbleiterchips 40 ist eine optionale gedruckte Leiterplatte (PCB) 8 zum Verschalten interner Treiberanschlüsse vorgesehen. Die gedruckte Leiterplatte 8 kann auch mit Steuerelektronik zum Ansteuern der steuerbaren der Leistungshalbleiterchips 40 ausgestattet sein. Leistungshalbleitermodule, die eine Steuerelektronik enthalten, werden auch als intelligente Leistungsmodule (IPM - Intelligent Power Modules) bezeichnet.
  • Der untere Teil des Leistungshalbleitermoduls 1 ist mit einer optionalen weichen Vergußmasse 51, zum Beispiel einem Silikongel, vergossen. Die weiche Vergußmasse 51 kann sich in der vertikalen Richtung v von dem Mehrschichtsubstrat 3 mindestens über die Bonddrähte 42 hinaus zum Beispiel zu der gedruckten Leiterplatte 8 erstrecken. Über der weichen Vergußmasse 51 ist eine optionale harte Vergußmasse 52, zum Beispiel aus Epoxid, angeordnet, um die Anschlüsse 31, 32 und 34 und die gedruckte Leiterplatte 8 elektrisch zu isolieren und mechanisch zu stabilisieren. Alternativ kann anstelle der harten Vergußmasse 52 eine weiche Vergußmasse, zum Beispiel Silikon, vorgesehen werden. Weiterhin kann das ganze Leistungshalbleitermodul 1 frei von jeder harten Vergußmasse, zum Beispiel Epoxid, sein.
  • Die Anschlüsse können direkt auf dem Mehrschichtsubstrat 3 montierte werden. Außerdem kann das Modul Anschlüsse enthalten, die in einen Kunststoffrahmen integriert sind, zum Beispiel in einen Gehäuserahmen oder in eine Gehäuseabdeckung, und können durch Drähte oder Bänder usw. an das Mehrschichtsubstrat 3 oder an ein Bauelement, zum Beispiel einen darauf montierten Halbleiterchip 40 und/oder die gedruckte Leiterplatte 8 oder ein darauf montiertes Bauelement, zum Beispiel eine Steuerschaltung, gebondet sein.
  • Entlang der Außenkanten des Mehrschichtsubstrats 3 ist ein optionales Füllmittel 7 vorgesehen, um die das Mehrschichtsubstrat 3 an den Kühlkörper anpressende Abwärtskraft abzufedern. Anstatt eines von der weichen Vergußmasse 51 verschiedenen Füllmittels 7 kann das Füllmittel 7 ein Teil der weichen Vergußmasse 51 sein. Eine derartige Federung ist wichtig, da moderne Leistungshalbleitermodule 1 eine große Anzahl von Leistungshalbleiterchips 40 enthalten können, was ein Mehrschichtsubstrat 3 mit einer großen Fläche von beispielsweise mehr als 6 cm x 8 cm erfordern kann. Beispielsweise können die Leistungshalbleiterchips 40 in mehr als 2 Reihen und mehr als 2 Spalten angeordnet sein, d.h. die Anzahl der auf dem Mehrschichtsubstrat 3 montierten Leistungshalbleiterchips 40 kann 9 oder mehr betragen, oder zum Beispiel 24 oder mehr, oder 36 oder mehr.
  • Bei einer Ausführungsform kann das Füllmittel 7 dazu verwendet werden, mindestens einige der Metallschichten 11, 12, 13 elektrisch voneinander zu isolieren. Abgesehen davon verteilt das Füllmittel 7 den Abwärtsdruck von der Seitenwand 4d der Gehäuseabdeckung 4 das Mehrschichtsubstrat 3 beeinflussend, wenn das Halbleitermodul 1 mit dem Mehrschichtsubstrat 3 voraus gegen den Kühlkörper 9 gedrückt wird. Das Füllmittel 7 kann eine Shore-A-Härte von weniger als 85 oder weniger als 65 beinhalten. Um eine erforderliche Steifheit sicherzustellen, kann die Shore-A-Härte des Füllmittels 7 beispielsweise größer als 20 oder größer als 40 sein.
  • Wenn die Gehäuseabdeckung 4 des Leistungshalbleitermoduls 1 mit dem Mehrschichtsubstrat 3 voran gegen einen Kühlkörper gedrückt wird, wird das Füllmittel 7 komprimiert, d.h. das Füllmittel 7 verursacht einen Federungseffekt. Die effektive Länge d7 des Füllmittels 7, die für diesen Federungseffekt relevant ist, ist die kleinste Abmessung des Füllmittels 7, die zwischen einer Bodenfläche 4f der Seitenwand 4d und dem Mehrschichtsubstrat 3 in der vertikalen Richtung erscheint. Wenn das Füllmittel 7 nicht komprimiert wird, d.h. wenn das Leistungshalbleitermodul nicht gegen einen Kühlkörper gedrückt wird, kann die effektive Länge d7 zwischen 0,1 mm und 1 mm oder zwischen 0,3 mm und 2 mm betragen. Es wird hervorgehoben, dass die Oberfläche 4f als untere Oberfläche bezeichnet ist, weil sie von der Oberseite 4h der Gehäuseabdeckung weg und zu dem Mehrschichtsubstrat 3 hin weist. Eine „untere Oberfläche“ der Seitenwand 4d kann, muss aber nicht notwendigerweise die unterste Oberfläche 4g der Seitenwand 4d sein. Ebenso kann z.B. die Oberfläche 4f, d.h. von den oberhalb des Mehrschichtsubstrats 3 angeordneten Unterseiten die dem Mehrschichtsubstrat 3 nächstgelegene Unterseite sein.
  • Da das Mehrschichtsubstrat 3 in der vertikalen Richtung den Montagebereich 4a zu dem Äußeren des Leistungshalbleitermoduls 1 um einen Abstand d1 überragt, wird das Füllmittel 7 komprimiert, wenn das Leistungshalbleitermodul 1 durch Verwendung des Montagebereichs 4a mit dem Mehrschichtsubstrat 3 voraus gegen einen Kühlkörper gedrückt wird. Der Abstand d1 kann beispielsweise 0,1 mm bis 1 mm, oder 0,1 mm bis 0,5 mm, oder 0,3 mm bis 2,0 mm betragen.
  • Das Leistungshalbleitermodul 1 enthält eine elektrisch Schaltung mit dem mindestens einen Halbleiterchip 40. Diese elektrische Schaltung ist elektrisch mit mindestens einer der Metallschichten 11, 12, 13 des Mehrschichtsubstrats 3 verbunden.
  • Somit kann der Randbereich der elektrisch mit der elektrischen Schaltung verbundenen Metallschichten elektrisch vollständig isoliert sein. In diesem Sinn ist der Randbereich einer Metallschicht der Bereich, der zwischen den benachbarten Keramikschichten 21, 22 neben der jeweiligen Metallschicht frei liegt ist.
  • Im allgemeinen können alle Metallschichten des Mehrschichtsubstrats 3, die elektrisch mit der elektrischen Schaltung verbunden sind, zur Vermeidung eines Kontaktes mit Luft oder Gas innerhalb des Moduls 1 oder um das Leistungshalbleitermodul dieses herum vollständig isoliert sein. Die Isolierung kann durch die Verwendung der weichen Vergußmasse 51 und/oder des Füllmittels/Klebers 7 realisiert werden. In 1 ist die untere Metallschicht 13 potentialfrei, d.h. nicht mit der elektrischen Schaltung verbunden und deshalb nicht vollständig gegenüber einem Kontakt mit Luft oder Gas isoliert.
  • Optional können die unteren Schichten aller Metallschichten 11, 12, 13 des Mehrschichtsubstrats, die elektrisch mit der elektrischen Schaltung verbunden sind, und alle darüber liegenden Metallschichten, zum Beispiel wenigstens in ihrem Randbereich oder auch vollständig gegen einen Kontakt mit Luft oder Gas isoliert sein.
  • Für den Zusammenbau des Leistungshalbleitermoduls 1 kann das vorbereitete Mehrschichtsubstrat 3 mit den Leistungshalbleiterchips 40, den Bonddrähten 42, der gedruckten Leiterplatte 8, den Sammelschienen 35 und 36 und den Anschlüssen 31, 32 und 34 ausgestattet sein. Dann kann das ausgestattete Mehrschichtsubstrat 3 mit den Anschlüssen 31, 32 und 34 voraus in die Gehäuseabdeckung 4 eingeführt und an die Seitenwand 4d der Gehäuseabdeckung 4 geklebt werden. Der Kleber kann zusätzlich zu dem Füllmittel 7 aufgebracht werden. Alternativ kann das Füllmittel sowohl als Füllmittel als auch als Kleber eingesetzt werden. Als Füllmittel und/oder Kleber geeignete Materialien sind zum Beispiel Silikonkautschuk oder irgendein anderer elastischer Kleber.
  • 2 veranschaulicht einen vergrößerten Abschnitt des Leistungshalbleitermoduls 1 gemäß 1. Der Abschnitt zeigt einen Montagebereich 4a, den unteren Teil der Seitenwand 4d, und eine Außenkante des Mehrschichtsubstrats. Der untere Teil der Seitenwand 4d enthält ei- ne Vertiefung, in der sich das Mehrschichtsubstrat 3 und die obere Metallschicht 11 in der seitlichen Richtung r erstrecken. Die Lücke zwischen der Seitenwand 4d und dem Mehrschichtsubstrat 3 ist mit Füllmittel 7 gefüllt. Jede der Schichten 11, 21, 12, 22, 13 des Mehrschichtsubstrats 3 enthält eine der Oberseite der Gehäuseabdeckung 4 zugewandte Hauptfläche und eine von der Oberseite der Gehäuseabdeckung 4 abgewandte weitere Hauptfläche. Jede der Hauptflächen der Schichten 11, 12, 13, 21, 22 des Mehrschichtsubstrats 3 enthält eine Außenkante 11k, 12k, 13k, 21k bzw. 22k. Im Kontext der vorliegenden Erfindung gibt der Ausdruck „Außenkante“ eine Schicht einer Außenkante der fertigen jeweiligen Schicht an, was zum Beispiel bedeutet, dass eine Kante einer Schicht mit Abschnitten, die voneinander entfernt sind, nicht als „Außenkante“ bezeichnet wird, wenn sie zu einer anderen Sektion dieser Schicht weist.
  • Das Füllmittel 7 isoliert die Außenkanten 11k, 12k der Metallschichten 11 bzw. 12, die Außenkanten 21k der Keramikschicht 21 und die Außenkante 22k der Keramikschicht 22, der Mitte des Moduls 1 zugewandt. Eine derartige Isolation kann erforderlich sein, wenn eine hohe Spannung von zum Beispiel über 1500 V an Metallschichten 11 und/oder 12 angelegt werden soll, da ein Kontakt zwischen Luft und der Metallschicht zu einer Teilentladung der Metallschicht führen kann. Bei den Ausführungsformen der 1 und 2 ist die untere Metallschicht 13 des Substrats 3 elektrisch gegenüber der ihr nächstgelegenen Metallschicht 12 und gegenüber dem Stromkreis des Moduls durch die untere Keramikschicht 22 isoliert. Deshalb bedeckt das Füllmittel 7 nur die Außenkanten der oberen Metallschichten 11 und 12, aber nicht die der unteren Metallschicht 13.
  • Das Mehrschichtsubstrat 3 enthält drei Metallisierungsschichten 11, 12, 13 und zwei Keramikschichten 21, 22, die in der vertikalen Richtung v angeordnet sind. Optional kann das Mehrschichtsubstrat 3 zusätzliche Metallisierungsschichten und/oder zusätzliche Keramikschichten enthalten. Eine, einige oder alle der Metallisierungsschichten 11, 12, 13 können eine Dicke dll, d12 bzw. d13 z.B. im Bereich zwischen 0,05 mm und 2 mm, oder zwischen 0,25 mm und 2,5 mm aufweisen. Die Keramikschichten 21, 22 können Dicken d21 bzw. d22 im Bereich von zum Beispiel 0,1 mm bis 2 mm oder von 0,25 mm bis 1 mm aufweisen. Die untere Metallschicht 13 des Mehrschichtsubstrats 3 kann eine Dicke d13 von zum Beispiel unter 2 mm oder unter 1 mm aufweisen.
  • Bei der Ausführungsform von 2 weisen die Metallschichten 11, 12, 13 identische Dicken dll, d12 bzw. d13, zum Beispiel 0,5 mm, auf. Die obere Keramikschicht 21 besitzt beispielsweise eine Dicke d21 von 0,25 mm, die untere Keramikschicht 22 eine Dicke d22 von beispielsweise 0,38 mm oder 0,63 mm. Die Dicke d22 der unteren Keramikschicht 22 der Keramikschichten 21, 22 des Mehrschichtsubstrats 3 kann größer oder gleich der Dicke d21 irgendeiner anderen Keramikschicht 21 des Mehrschichtsubstrats 3 sein. Weiterhin kann die Dicke d13 der unteren Keramikschicht 22 des Mehrschichtsubstrats 3 zum Beispiel unter 2 mm oder unter 1 mm betragen. In der seitlichen Richtung r erstrecken sich die Keramikschichten 21, 22 über die Metallschichten 11/12 bzw. 12/13 hinaus, die bei der jeweiligen Keramikschicht 21, 22 angeordnet sind. Wenn insbesondere die untere Schicht 13 des Mehrschichtsubstrats 3 eine Metallschicht ist, kann sich die untere Keramikschicht 22 über jene untere Metallschicht 13 in jeder seitlichen Richtung r hinaus erstrecken, die senkrecht zu der vertikalen Richtung v verläuft.
  • Der Abwärtsdruck, mit dem das Mehrschichtsubstrat 3 gegen den Kühlkörper 9 gedrückt wird, kann durch Verwendung eines Befestigungselements in einem Montagebereich 4a erzeugt werden, der Teil der Gehäuseabdeckung 4 sein kann. Bei der Ausführungsform gemäß den 1 und 2 enthält der Montagebereich 4a Montagelöcher 6. Der Montagebereich 4a, der außen an der Gehäuseabdeckung 4 vorgesehen ist, kann Kunststoff- und/oder Metallteile enthalten und kann mittels einer elastischen Verbindung 4b elastisch an der Gehäuseabdeckung 4 befestigt sein. Die elastische Verbindung 4b dient als Drucktransferelement und als Stoßdämpfer. Eine derartige elastische Verbindung 4b ist passend zu dem erforderlichen Abwärtsdruck und der erforderlichen Dehnung ausgelegt und kann als elastisches Element ausgebildet sein, zum Beispiel aus Metall und/oder Kunststoff hergestellt sein, oder diese Materialien enthalten, beispielsweise ein elastisches Metall oder ein Kunststoff-Winkelstück oder eine Kunststoffolie. Eine elastische Verbindung 4b kann ein integraler Teil der Gehäuseabdeckung 4 sein, zum Beispiel ein aus Kunststoff hergestellter Stab einer Gehäuseabdeckung. Alternativ kann eine elastische Verbindung 4b mit der Gehäuseabdeckung 4 verbunden, zum Beispiel an sie angeformt sein.
  • Eine Modifikation von 2 veranschaulicht 3, in der mindestens eine Keramikschicht 22 der Keramikschichten 21, 22 des Mehrschichtsubstrats 3 einen oder mehrere Durchkontaktierungen 10 enthält. Die Durchkontaktierungen 10 können dazu dienen, die an gegenüberliegende Seiten der Keramikschicht 22 angrenzenden Metallschichten 12 und 13, in denen die Durchkontaktierung 10 ausgebildet ist, elektrisch zu verbinden. Beispielsweise können die Durchkontaktierungen 10 zylindrisch oder als Zylinderring ausgebildet sein und einen Durchmesser D von zum Beispiel weniger als 5 mm, oder zwischen 1 mm und 2,5 mm beinhalten. In 3 ist die untere Schicht 13 des Substrats 3, d.h. die der Mitte des Moduls 1 abgewandte Schicht, als Metallschicht ausgebildet, die gegenüber dem elektrischen Stromkreis des Moduls 1 elektrisch isoliert ist. Jedoch kann ein durch den elektrischen Stromkreis erzeugtes elektrisches Feld in die untere Metallisierungsschicht 13 einkoppeln und eine elektrische Entladung insbesondere in dem Bereich der Außenkanten 13k der unteren Metallisierungsschicht 13 bewirken, da die höchste Stärke des elektrischen Feldes an Stellen auftritt, an denen die Oberfläche der Metallisierungsschicht ihren kleinsten Krümmungsradius enthält. Um eine derartige elektrische Entladung zu reduzieren oder zu vermeiden, sind die untere Metallisierungsschicht 13 und die dieser nächstgelegene Metallisierungsschicht 12 über mindestens eine Durchkontaktierung 10 elektrisch miteinander verbunden, aber gegenüber dem elektrischen Stromkreis des Moduls 1 und optional gegenüber allen anderen Metallisierungsschichten 11 des Substrats 3 elektrisch isoliert. Da die Metallisierungsschicht 12 elektrisch mit dem elektrischen Potential der unteren Metallisierungsschicht 13 verbunden ist, ist die Stärke des elektrischen Felds, das an den Außenkanten 13k auftritt, im Vergleich zu dem elektrischen Feld reduziert, das an den Außenkanten 13k auftritt, wenn die untere Schicht 13 gegenüber der dieser nächstgelegenen Metallisierungsschicht 12 elektrisch isoliert ist, weil zwei Metallisierungsschichten mit vier Außenkanten 13k, 12k anstelle nur einer Metallisierungsschicht mit zwei Außenkanten 13k mit dem gleichen elektrischen Potential verbunden sind.
  • Die Keramikschicht 22 ist zwischen der unteren Metallisierungsschicht 13 und der Metallisierungsschicht 12 neben der unteren Metallisierungsschicht 13 angeordnet.
  • Die obere der Außenkanten 22k der Keramikschicht 22 ist von der unteren Metallschicht 13 abgewandt. Das Füllmittel 7 bedeckt zum Beispiel vollständig mindestens diese obere der Außenkanten 22k. Optional kann das Füllmittel 7 auch die Außenkanten 12k, 21k und 11k von einer, einigen oder allen Schichten 12, 21, 11 des Substrats 3 bedecken, die auf der Seite der Keramikschicht 22 angeordnet sind, die von der unteren Metallschicht 13 wegweist.
  • Wie ebenfalls in 3 dargestellt ist, kann eine optionale mechanische Stütze an dem Mehrschichtsubstrat 3 durch einen oder mehrere Pfosten 4c angebracht sein, die von den Außenkanten des Mehrschichtsubstrats 3 beabstandet sind. Die Pfosten 4c können Teil der Gehäuseabdeckung 4 sein oder können davon getrennt sein.
  • Bei den Ausführungsformen der 1, 2 und 3 beeinflußt der Abwärtsdruck von der Seitenwand 4d der Gehäuseabdeckung 4 die obere Schicht 11 des Mehrschichtsubstrats 3. Alternativ ist es, wie in 4 dargestellt, nicht erforderlich, dass der Abwärtsdruck die obere Metallschicht 11 des Mehrschichtsubstrats 3 beeinflußt. Bei der Ausführungsform von 4 beeinflußt der durch die Seitenwand 4d der Gehäuseabdeckung 4 verursachte Abwärtsdruck die Keramikschicht 22. Um dies zuzulassen, erstreckt sich die Keramikschicht 22 über die obigen Schichten 11, 21 und 12 des Mehrschichtsubstrats 3 hinaus.
  • Wie aus 5 zu sehen ist, kann das Mehrschichtsubstrat 3 auch mehr als drei Metallisierungsschichten 11, 12, 13, 14 und mehr als drei Keramikschichten 21, 22, 23 enthalten. Um die Wärmeableitung von einem auf dem Mehrschichtsubstrat 3 angeordneten Leistungshalbleiterchip 40 zu verbessern, können eine, einige oder alle der Keramikschichten 21, 22, 23 des Mehrschichtsubstrats 3 eine Anzahl von Durchkontaktierungen 10 in ihren jeweiligen Bereichen unter dem Leistungshalbleiterchip 40 enthalten. Außerdem können die Durchkontaktierungen 10 zum elektrischen Verbinden benachbarter Metallisierungsschichten dienen. In der Vertiefung des unteren Teils der Seitenwand 4d der Gehäuseabdeckung 4 ist ein optionaler Graben 4e vorgesehen. Dieser Graben 4e dient als Reservoir für das Füllmittel 7, wenn das Mehrschichtsubstrat 3 an die Gehäuseabdeckung 4 geklebt wird.
  • In den 2 bis 5 ist zu sehen, dass die Gehäuseabdeckung 4 von dem Kühlkörper entfernt ist, wenn das Leistungshalbleitermodul 1 mit dem Mehrschichtsubstrat 3 voran an einem Kühlkörper angebracht ist, aber noch nicht an diesen angedrückt ist. Wenn der Abwärtsdruck zunimmt, wird das Füllmittel 7 komprimiert. Der das Mehrschichtsubstrat 3 beeinflussende Abwärtsdruck kann jedoch auf einen vorgegebenen Wert begrenzt werden, indem der Abstand d7 und/oder der Abstand d3 zwischen dem unteren Ende der Seitenwand 4d und der Unterseite des Mehrschichtsubstrats 3 in der vertikalen Richtung v dimensioniert wird. Diese Begrenzung ergibt sich aus dem unteren Ende der Seitenwand 4d, das den Kühlkörper kontaktiert, wenn der Abwärtsdruck zunimmt. Sobald die Seitenwand 4d mit dem Kühlkörper in Kontakt steht, wird eine weitere die Gehäuseabdeckung 4 beeinflussende zunehmende Abwärtskraft nicht zu einer weiteren Zunahme der das Mehrschichtsubstrat 3 beeinflussenden Abwärtskraft führen. Der Abstand d3 kann beispielsweise zwischen 0 µm und 50 µm, oder zwischen 50 µm und 300 µm betragen.
  • Eine weitere Begrenzung der das Mehrschichtsubstrat 3 beeinflussenden Abwärtskraft kann erreicht werden, indem der Abstand d2 zwischen der Seitenwand 4d der Gehäuseabdeckung 4 und der Mitte der Montagelöcher 6 bestimmt wird. Der Abstand d2 kann zum Beispiel größer oder gleich 10 mm sein.
  • 6 ist eine vertikale Querschnittsansicht eines mit Leistungshalbleiterchips 40 und mit Anschlüssen 31, 32 und 33 ausgestatteten Mehrschichtsubstrats 3. Die Leistungshalbleiterchips 40 sind elektrisch zu einer Halbbrücke verschaltet. Die elektrischen Verbindungen des bestückten Mehrschichtsubstrats 3 werden durch Bonddrähte 42 und durch Abschnitte 11a, 11b, 11c, 11d der oberen Metallschicht 11, durch Durchkontaktierungen 10 und durch die Metallschicht 12 realisiert. Die Anschlüsse 31, 32 können an die Abschnitte 11d bzw. 11c gelötet oder geschweißt sein und können als Stromversorgungsanschlüsse dienen. Dementsprechend kann der Anschluß 33 an die Sektion 11a der oberen Metallschicht 11 gelötet oder geschweißt sein und als Schicht für einen Phasenausgang dienen. Die elektrische Verbindung zwischen dem unteren der Leistungshalbleiterchips 40 (in 3 der linke) und dem Stromversorgungsanschluß 31 wird durch Verwendung der Bondschicht 41, der Durchkontaktierungen 10 und der Metallschicht 12 realisiert. Beispielsweise können die Stromversorgungsanschlüsse 31, 32 einerseits und der Phasenausgangsanschluß 33 andererseits in gegenüberliegenden Randbereichen des Mehrschichtsubstrats 3 angeordnet sein.
  • Wie aus 7 zu sehen ist, können die Stromversorgungsanschlüsse 31, 32 und der Phasenausgangsanschluß 33 innerhalb des gleichen Randbereichs des Mehrschichtsubstrats 3 angeordnet sein.
  • Gemäß einer weiteren Ausführungsform, die in 8 dargestellt ist, sind die Stromversorgungsanschlüsse 31, 32 im gleichen Randbereich des Mehrschichtsubstrats 3 angeordnet, wohingegen der Phasenausgangsanschluß 33 im inneren Bereich des Mehrschichtsubstrats 3 angeordnet ist. Gleichermaßen kann der Phasenausgangsanschluß 33 in einem Randbereich des Mehrschichtsubstrats 3 angeordnet sein, wohingegen die Stromversorgungsanschlüsse 31, 32 in einem inneren Bereich des Mehrschichtsubstrats 3 angeordnet sind, der in 9 zu sehen ist. In 8 sind der Stromversorgungsanschluß 31 und in 9 der Phasenausgangsanschluß 33 nicht an die obere Metallschicht 11 gelötet oder geschweißt, sondern an eine andere 12 der übrigen Metallisierungsschichten 12, 13. In 9 enthält die Metallisierungsschicht 12 Abschnitte 12a und 12b, die durch ein Dielektrikum 15 voneinander beabstandet und elektrisch voneinander isoliert sind.
  • In den Ausführungsformen der 6 bis 9 ist die untere Metallschicht 13 des Mehrschichtsubstrats 3 elektrisch gegenüber der ihr nächstgelegenen Metallschicht 12 xxx isoliert. Alternativ kann auch die untere Schicht des Mehrschichtsubstrats 3 elektrisch mit den Leistungshalbleiterchips 40 verbunden sein.
  • Bei der Ausführungsform von 10, die ein bestücktes Mehrschichtsubstrat 3 mit vier Metallschichten 11, 12, 13, 14 und drei Keramikschichten 21, 22, 23 darstellt, ist die untere Metallschicht 14 elektrisch mit dem Stromversorgungsanschluß 31 für die negative Stromversorgungsspannung verbunden. Alternativ kann die untere Metallschicht 14 elektrisch mit dem Stromversorgungsanschluß 32 für die positive Stromversorgungsspannung oder mit dem Phasenausgangsanschluß 33 verbunden sein. Wie auch in 10 gezeigt ist, können zum elektrischen Verbinden der Leistungshalbleiterchips 40 eine aber auch mehrere der unteren Metallisierungsschichten 12, 13, 14 verwendet werden. In 10 enthält die Metallisierungsschicht 13 Abschnitte 13a, 13b und 13c, die durch ein Dielektrikum 15 voneinander beabstandet angeordnet und elektrisch voneinander isoliert sind. Das Dielektrikum 15, zum Beispiel die ungesinterte „grüne“ Keramik, kann während des Herstellungsprozesses des Mehrschichtsubstrats in Nuten gefüllt, zum Beispiel gedrückt, und in einem nachfolgenden Sinterschritt gesintert werden. Die Nuten können mit einem Material gefüllt sein, das identisch ist mit dem Material einer der Keramikschichten 22 oder 23 bei der Metallisierungsschicht 13, in der das Dielektrikum angeordnet ist. Alternativ oder zusätzlich können die Nuten mit einer dielektrischen Vergußmasse, zum Beispiel aus Kunststoff wie z.B. Polyimid, Epoxid oder Silikon, durch Öffnungen eingefüllt werden, die in den Metallschichten und in den Keramikschichten über der zu füllenden Nut vorgesehen sind. Danach kann die Vergußmasse zum Beispiel während eines Temperschrittes gehärtet werden.
  • Die Ausführungsformen der 6 bis 10 veranschaulichen Mehrschichtsubstrate 3, die nur mit Leistungshalbleiterchips 40 und mit Anschlüssen 31, 32, 33 ausgestattet sind. Diese ausgestatteten Mehrschichtsubstrate 3 können jedoch zu Leistungshalbleitermodulen ergänzt werden, einschließlich der Optionen wie unter Bezugnahme auf 1 bis 5 und die folgenden 11 bis 17 beschrieben.
  • Wenn ein ebenes Mehrschichtsubstrat 3 durch einen Abwärtsdruck wie unter Bezugnahme auf 1 erläutert gegen den Kühlkörper gedrückt wird und der Abwärtsdruck das Mehrschichtsubstrat 3 beispielsweise im Randbereich beeinflußt, hebt sich das Mehrschichtsubstrat 3 von dem Kühlkörper im inneren Bereich des Mehrschichtsubstrats 3 ab. Wenn die Abwärtskraft, die das Mehrschichtsubstrat 3 gegen einen Kühlkörper im inneren Bereich eines ebenen Mehrschichtsubstrats 3 drückt, hebt sich gleichermaßen das Mehrschichtsubstrat 3 von dem Kühlkörper 9 im Randbereich des Mehrschichtsubstrats 3 ab. In beiden Fällen steigt der Wärmeübertragungswiderstand zwischen dem Mehrschichtsubstrat 3 und dem Kühlkörper 9 wegen der reduzierten Wärmeleitfähigkeit in den abgehobenen Bereichen.
  • Wie in den 11 und 12 dargestellt ist, kann durch die Verwendung eines vorgekrümmten Mehrschichtsubstrates 3 vermieden werden. In 11 ist das Mehrschichtsubstrat 3 relativ zur Mitte des Leistungshalbleitermoduls 1 konvex vorgekrümmt, was aus den Bereichen 2 zu sehen ist, in denen das Mehrschichtsubstrat 3 von dem Kühlkörper 9 beabstandet ist. Wenn eine Abwärtskraft auf den Randbereich des Mehrschichtsubstrates 3 einwirkt, , die das Substrat 3 gegen die ebene Oberfläche des Kühlkörpers 9 drückt, so verformt sich das Mehrschichtsubstrat 3 aus seiner vorgekrümmten Gestalt zu einem im Idealfall ebenen Mehrschichtsubstrat 3.
  • In 12 ist das Mehrschichtsubstrat 3 relativ zur Mitte des Leistungshalbleitermoduls 1 konkav vorgekrümmt, was aus einem Bereich 2 ersichtlich ist, in dem das Mehrschichtsubstrat 3 von dem Kühlkörper 9 beabstandet ist. Wenn ein Abwärtsdruck, der von einer Mittelschraube 5 erzeugt und über einen Pfosten 4c der Gehäuseabdeckung 4 übertragen wird, auf das Mehrschichtsubstrat 3 in dem Mittelbereich des Mehrschichtsubstrats 3 einwirkt, wird das Substrat 3 gegen die ebene Oberfläche des Kühlkörpers 9 gedrückt und das Mehrschichtsubstrat 3 verformt sich aus seiner vorgekrümmten Gestalt zu einem fast ebenen Mehrschichtsubstrat 3. Am unteren Ende des Pfostens 4c kann ein Füllmittel 7 vorgesehen sein. Dieses Füllmittel 7 kann die gleichen Eigenschaften aufweisen wie das Füllmittel 7 zwischen den unteren Enden der Seitenwände 4d.
  • Bei den oben beschriebenen Ausführungsformen können die Leistungshalbleitermodule mindestens einen Leistungshalbleiterchip enthalten. Die folgenden 13 bis 17 veranschaulichen Schaltungsdiagramme von Ausführungsformen von Leistungshalbleitermodulen 1 einschließlich einem Mehrschichtsubstrat wie oben beschrieben.
  • 13a ist ein Schaltungsdiagramm eines einzelnen Schaltleistungshalbleitermoduls 1. Der einzelne Schalter enthält einen IGBT 40a und eine antiparallel zum IGBT 40a geschaltete optionale Freilaufdiode 40b. Das Modul 1 enthält für seine externen Verbindungen Anschlüsse 31, 32 zur Stromversorgung und einen Steueranschluß 34. Der IGBT 40a kann aus einem einzelnen Halbleiterchip bestehen oder alternativ, wie in 13b dargestellt, eine Reihe von parallel zueinander geschalteten Halbleiterchips 40a' enthalten.
  • 14 ist ein Schaltungsdiagramm eines Halbbrücken-Leistungshalbleitermoduls 1. Die Halbbrücke („phase leg“ - Phasenzweig) enthält einen oberen Zweig I und einen unteren Zweig II. Der obere Zweig I enthält einen IGBT 40a und eine antiparallele Freilaufdiode 40b, der untere Zweig einen IGBT 40c und eine antiparallele Freilaufdiode 40d. Die Laststrecken der IGBTs 40a, 40c sind in Reihe geschaltet. Beim normalen Betrieb sind keine oder eine, aber nicht beide IGBTs 40a, 40c zur gleichen Zeit eingeschaltet. Eine derartige Halbbrücke gestattet das Verbinden eines der an die Stromversorgungsanschlüsse 31 und 32 angelegten elektrischen Potentials mit dem Phasenausgangsanschluß 33 und mit einer damit verbundenen Last 60.
  • Zur Verbesserung der Belastbarkeit kann jeder der Zweige I, II anstatt lediglich eines IGBT und einer Freilaufdiode pro Zweig I, II mehr als einen IGBT und/oder mehr als eine Freilaufdiode pro Zweig enthalten. 15 ist ein Schaltungsdiagramm eines derartigen Leistungshalbleitermoduls 1. Der obere Zweig I enthält eine Anzahl von IGBTs 40a', die parallel zueinander geschaltet sind, und eine Reihe von Freilaufdioden 40b', die parallel zueinander geschaltet sind. Die IGBTs sind antiparallel zu den Freilaufdioden geschaltet. Auf die gleiche Weise enthält der untere Zweig II eine Anzahl von IGBTs 40c' und Freilaufdioden 40d', die miteinander verbunden sind.
  • 16 ist ein Schaltungsdiagramm eines Leistungshalbleitermoduls 1, das drei Phasenzweige L1, L2, L3 enthält, wie in 14 dargestellt. Die Phasenausgänge der Phasenzweige L1, L2, L3 sind an unabhängige Phasenausgangsanschlüsse 33', 33'' bzw. 33''' unabhängig voneinander angeschlossen. Die Steuereingänge der IGBTs 40a, 40c sind ebenfalls unabhängig voneinander und an unabhängige Steuereingangsanschlüsse 34 angeschlossen. Wie in 16 dargestellt ist, können die Phasenzweige L1, L2, L3 gemeinsame Stromversorgungsanschlüsse 31, 32 enthalten. Alternativ können einer, einige oder alle der Phasenzweige L1, L2, L3 des Moduls individuelle Stromversorgungsanschlüsse enthalten.
  • 17 veranschaulicht eine Ausführungsform eines Leistungshalbleitermoduls 1, das eine H-Brücke enthält. Das Modul weist zwei Halbbrücken 1a und 1b auf, von denen jede ähnlich der unter Bezugnahme auf 14 beschriebenen Halbbrücke ausgelegt ist. Der Ausgang der Halbbrücke 1a ist elektrisch an einen ersten Phasenausgangsanschluß 33a angeschlossen, der Ausgang der Halbbrücke 1b an einen zweiten Phasenausgangsanschluß 33b. Eine externe Last 61, zum Beispiel ein Motor, ist an die Phasenausgangsanschlüsse 33a, 33b angeschlossen. Abhängig von an die Steueranschlüsse 34 des Moduls 1 angelegten Eingangssignalen können die Drehrichtung sowie die Drehzahl des Motors 61 variiert werden. Wenn beispielsweise die IGBTs in dem oberen Zweig Ia der Halbbrücke 1a und in dem unteren Zweig IIb der Halbbrücke 1b eingeschaltet werden und die IGBTs in dem oberen Zweig Ib der Halbbrücke 1b und im unteren Zweig IIa der Halbbrücke 1a ausgeschaltet werden, ist die Drehrichtung des Motors derjenigen Drehrichtung entgegengesetzt, die der Motor annimmt, wenn die IGBTs in dem oberen Zweig 1a der Halbbrücke 1a und im unteren Zweig IIb der Halbbrücke 1b ausgeschaltet sind und die IGBTs im unteren Zweig Ib der Halbbrücke 1b und im unteren Zweig IIa der Halbbrücke 1a eingeschaltet sind.
  • Unter Bezugnahme auf die 13 bis 17 sind ein einzelner Schalter, eine Halbbrücke, „Sechserpack“ und eine H-Brücke beschrieben worden. Andere Ausführungsformen können jedoch Leistungshalbleitermodule betreffen, die andere Konfigurationen enthalten, einschließlich einen oder mehrere Leistungshalbleiterchips, zum Beispiel Leistungshalbleitermodule, die als Vollinverter („Sechserpack“) oder als Teileinheiten davon ausgelegt sind.
  • Die in 1 bis 12 beschriebenen Leistungshalbleitermodule enthalten Mehrschichtsubstrate 3. Jedes der Mehrschichtsubstrate 3 enthält mindestens drei Metallschichten und mindestens zwei Keramikschichten. Eine derartige Metallschicht kann zum Beispiel aus Kupfer, Aluminium oder Silber bestehen oder mindestens eines dieser Metalle, zum Beispiel eine Legierung, enthalten. Im Fall einer Legierung können auch andere Materialien enthalten sein. Optional kann eine Metallschicht Teilschichten enthalten. Jede der Keramikschichten eines derartigen Mehrschichtsubstrats 3 kann zum Beispiel aus Al2O3 (Aluminiumoxid), AlN (Aluminiumnitrid) oder Si3N4 (Siliziumnitrid) bestehen oder dies enthalten. Die Mehrschichtsubstrate 3 können unter Verwendung eines AMB-Prozesses (Active Metal Brazing), eines DAB-Prozesses (Direct Aluminium Bonding) oder eines DCB-Prozesses (Direct Copper Bonding) hergestellt werden.
  • Eine Möglichkeit zum Herstellen eines Mehrschichtsubstrats besteht darin, Metallschichten und Keramikschichten abwechselnd und nacheinander zu stapeln und danach die gestapelten Schichten durch Ausüben von Druck und hoher Temperatur auf den Stapel aneinander zu bonden. Die erforderliche Temperatur hängt von dem ausgewählten Bondprozeß ab. Die Metallschichten und/oder die Keramikschichten können vor dem Stapeln strukturiert werden. Optional können die Keramikschichten vor dem Bonden mit Öffnungen versehen werden, in die elektrisch leitendes Material, zum Beispiel Kupferkugeln oder eine Silberpaste, eingefügt wird. Im Fall des Stapelns und Bondens von strukturierten Metallschichten und/oder Keramikschichten können die Metallschichten und/oder Keramikschichten vor dem Bondschritt ausgerichtet werden.
  • Gemäß einer weiteren Möglichkeit können einige der Metallschichten und einige der Keramikschichten separat gebondet werden, um ein Teilsubstrat zu bilden. Danach kann ein derartiges Teilsubstrat mit weiteren Metallschichten und/oder weiteren Keramikschichten und/oder weiteren Teilsubstraten verbunden werden. Der Bereich einer Metallschicht eines Teilsubstrats kann, sofern er zugänglich ist, vor dem Verbinden des Teilsubstrats mit den weiteren Metallschichten und/oder mit weiteren Keramikschichten und/oder mit weiteren Teilsubstraten strukturiert werden. Ein Teilsubstrat kann zum Beispiel eine Keramikschicht umfassen, die mit einer Metallschicht verbunden ist oder mit zwei Metallschichten, die auf gegenüberliegenden Seiten der Keramikschicht angeordnet und damit verbunden sind. Für beide Möglichkeiten können AMB, DAB, DCB als Verbindungstechnik angewendet werden. Weitere Techniken sind Vakuumlöten, LTJT, TLP-Löten (TLP = Transient Liquid Phase) oder Kleben mit einem leitenden Kleber.
  • 18 veranschaulicht verschiedene Schritte eines Verfahrens zur Herstellung eines Teilsubstrats eines Mehrschichtsubstrats. Gemäß 18a werden zwei Metallschichten 11', 12' und eine Keramikschicht 21' bereitgestellt. Bei einem optionalen Schritt kann eine Öffnung 18 in der Keramikschicht 21 hergestellt werden (18b). In die Öffnung 18 kann ein leitendes Material 10, zum Beispiel eine Silberpaste oder eine Kupferkugel, eingeführt werden (18c). Danach können die Metallschichten 11', 12' und die Keramikschicht 21' derart gestapelt werden, dass die Keramikschicht 21' zwischen den Metallschichten 11', 12' angeordnet ist (18d und 18e). Zwischen benachbarten Schichten 11', 12', 21' kann zusätzliches Material, zum Beispiel Silberpaste oder Klebstoff, angeordnet sein, um die Fügeeigenschaften zu verbessern. Dann wird diese gestapelte Anordnung zwischen Klemmbacken 20 (18f) derart eingespannt, dass die Schichten 11', 12', 21' aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden. 18g veranschaulicht das Teilsubstrat 3' nach dem Wegnehmen des Drucks. Es kommt zu dem Teilsubstrat 3 einschließlich zweier Metallschichten 11', 12' und einer Durchkontaktierung 10 (18g).
  • Optional können Nuten 19' in mindestens einer der Metallschichten 11', 12' hergestellt werden. Wegen der Nuten 19' ist die jeweilige Metallschicht 12' in Abschnitte 12a', 12b', 12c' unterteilt, die voneinander entfernt und elektrisch isoliert sind (18h). Die Nuten 19' können durch herkömmliche Maskierungs- und Ätztechnik hergestellt werden. Alternativ können die Nuten 19' auch durch Fräsen hergestellt werden.
  • Anstatt ein Teilsubstrat mit einer Keramikschicht 12' und zwei Metallschichten 11', 12' herzustellen, können Teilsubstrate mit einer Keramikschicht und nur einer Metallschicht auf entsprechende Weise hergestellt werden. Eine weitere Modifikation kann ein Teilsubstrat mit einer Metallschicht sein, die zwischen zwei Keramikschichten angeordnet ist.
  • Unter Bezugnahme auf 19a werden zwei Teilsubstrate 3', 3" bereitgestellt. Jedes der Teilsubstrate 3', 3" kann wie oben beschrieben hergestellt werden. Jede der unteren Metallschicht 12' des Teilsubstrats 3' und der oberen Metallschicht 12" des Teilsubstrats 3" enthält eine Anzahl von Nuten 19'. Die Teilsubstrate 3', 3" sind derart gestapelt und ausgerichtet, dass die Nuten 19' der Metallschicht 12' und die Nuten der Metallschicht 12" übereinstimmen. Zwischen benachbarten Teilsubstraten 3', 3" kann zusätzliches Material, zum Beispiel Silberpaste oder leitender Kleber, angeordnet sein, um die Fügeeigenschaften zu verbessern. Dann wird diese gestapelte Anordnung zwischen zwei Klemmbacken 20 (19b) derart eingespannt, dass die Teilsubstrate 3', 3" aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden. 19c zeigt das Mehrschichtsubstrat 3 nach dem Wegnehmen des Drucks. Benachbarte Nuten 19' von benachbarten Metallschichten 12', 12" bilden Nuten 19, aufgrund derer die Metallschicht 12, die aus den Metallschichten 12', 12" ausgebildet ist, in Abschnitte 12a, 12b, 12c unterteilt ist, die voneinander entfernt und elektrisch isoliert sind. Optional können andere Nuten 19 in mindestens einer der oberen Metallschicht 11 und der unteren Metallschicht 13 hergestellt werden (19d).
  • Eine weitere Ausführungsform für ein Verfahren zum Herstellen eines Mehrschichtsubstrats 3 wird unter Bezugnahme auf 20 erläutert. 20a zeigt Metallschichten 11', 12', 13' und Keramikschichten 21', 22'. Die Keramikschicht 21' ist mit einer Öffnung 18 versehen, die mit leitendem Material gefüllt werden kann, zum Beispiel einer Silberpaste oder Kupferkugeln. Die Metallschicht 12' enthält Abschnitte 12'a, 12'b, 12'c, die voneinander entfernt sind. Nach dem Justieren und Stapeln der Metallschichten 11', 12', 13' und der Keramikschichten 21', 22' wird der Stapel zwischen Klemmbacken 20 (20b) derart eingespannt, dass die Schichten 11', 21', 12', 22', 13' aneinander gedrückt werden. Während des Einspannens kann die Temperatur des Stapels erhöht werden. Nach dem Wegnehmen des Drucks existiert ein Mehrschichtsubstrat, das von dem Mehrschichtsubstrat 3 von 19c dadurch differiert, dass die mittlere Metallschicht 12 aus einem Stück hergestellt ist. Anstelle von Nuten 19 sind die Abschnitte 12a, 12b, 12c der Metallschicht 12 durch Zwischenräume 16 beabstandet.
  • Wenn zum Beispiel die Metallschichten 11', 12', 12", 13' identische Dicken aufweisen, beträgt die Dicke d11 der oberen Metallschicht 11 und die Dicke d13 der unteren Metallschicht 13 (19d, 20b) des Mehrschichtsubstrats 3 etwa die Hälfte der Dicke d12 aller anderen Metallschichten 12 des Mehrschichtsubstrats 3.
  • 21 zeigt verschiedene Schritte eines Verfahrens zur Herstellung eines vorgekrümmten Mehrschichtsubstrats. Die Schritte können mit den unter Bezugnahme auf die 19 und 20 beschriebenen Schritten identisch sein. Die Vorkrümmung kann jedoch dadurch erreicht werden, dass anstelle von unter Bezugnahme auf 18f beschriebenen ebenen Klemmbacken 20 gekrümmte Klemmbacken 20 (21a) verwendet werden. 21b zeigt das vorgekrümmte Teilsubstrat 3' nach dem Wegnehmen des durch die gekrümmten Klemmbacken 20 ausgeübten Drucks. Auf die gleiche Weise können vorgekrümmte Mehrschichtsubstrate hergestellt werden, indem gekrümmte Klemmbacken 20 anstelle von unter Bezugnahme auf die 19b und 20b beschriebenen ebenen Klemmbacken 20 verwendet werden.

Claims (29)

  1. Leistungshalbleitermodul (1) mit einem Mehrschichtsubstrat (3), das mehrere Metallschichten (11, 12, 13) und mehrere Keramikschichten (21, 22) aufweist, wobei eine Keramikschicht (21, 22) zwischen zwei Metallschichten (11, 12, 13) angeordnet ist; einem oder mehreren auf dem Mehrschichtsubstrat (3) angeordneten Halbleiterchips (40); einem elektrischen Stromkreis, der mindestens einen Leistungshalbleiterchip (40) aufweist; einer Gehäuseabdeckung (4), die eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine zum Mehrschichtsubstrat (3) gewandte untere Oberfläche (4f) aufweist; und einem elastischen Füllmittel (7), wobei das Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet, so dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann, die mehreren Metallschichten (11, 12, 13) mindestens eine erste Metallschicht (11), eine zweite Metallschicht (12) und eine dritte Metallschicht (13) aufweisen, die mehreren Keramikschichten (21, 22) mindestens eine erste Keramikschicht (21) und eine zweite Keramikschicht (22)aufweisen, und das elastische Füllmittel (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22) angeordnet ist.
  2. Leistungshalbleitermodul (1) nach Anspruch 1, bei dem die zweite Metallschicht (12) eine der zweiten Keramikschicht (22) zugewandte untere Oberfläche aufweist, wobei die untere Oberfläche der zweiten Metallschicht (12) eine Außenkante (12k) aufweist, wobei das elastische Füllmittel (7) mindestens die Außenkante (12k) der unteren Oberfläche der zweiten Metallschicht (12) gegen einen Kontakt mit Luft oder Gas isoliert.
  3. Leistungshalbleitermodul (1) nach Anspruch 1 oder 2, bei dem die zweite Metallschicht (12) die der dritten Metallschicht (13) nächstgelegene Metallschicht ist.
  4. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 3, bei dem die zweite Metallschicht (12) und die dritte Metallschicht (13) elektrisch miteinander verbunden sind und elektrisch gegenüber dem elektrischen Stromkreis isoliert sind.
  5. Leistungshalbleitermodul (1) nach Anspruch 4, bei dem die zweite Metallschicht (12) und die dritte Metallschicht (13) durch mindestens eine in der zweiten Keramikschicht (22) ausgebildete Durchkontaktierung (10) elektrisch miteinander verbunden sind.
  6. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 5, bei dem ein Leistungshalbleiterchip (40) ein Halbleiterchip (40) mit Nennströmen von mehr als 50 A und/oder mit Nennspannungen von mehr als 500 V ist.
  7. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 6, bei dem ein Leistungshalbleiterchip (40) als Halbleiterchip (40) mit einer Chipgröße von mehr als 5,5 mm x 5,5 mm ausgebildet ist.
  8. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 7, bei dem das Mehrschichtsubstrat (3) zusammen mit der Gehäuseabdeckung (4) ein Gehäuse des Leistungshalbleitermoduls (1) bildet.
  9. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 8, bei dem sich das Mehrschichtsubstrat (3) in einer Ebene senkrecht zu einer vertikalen Richtung erstreckt, wobei die kleinste Abmessung des Füllmittels (7), das sich zwischen der unteren Oberfläche der Seitenwand (4d) und dem Mehrschichtsubstrat (3) in der vertikalen Richtung befindet, zwischen 0,1 mm und 2 mm beträgt.
  10. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 9, bei dem das Mehrschichtsubstrat (3) eine obere Schicht aufweist, die durch die erste Metallschicht (11) ausgebildet ist und die voneinander beabstandete, leitende Abschnitte (11a, 11b, 11c, 11d, lle, llf) aufweist.
  11. Leistungshalbleitermodul (1) nach Anspruch 10, bei dem mindestens ein Leistungshalbleiterchip (40) elektrisch mit einem der Abschnitte (11a, 11b, 11c, 11d, 11e, 11f) der ersten Metallschicht (11) verbunden ist.
  12. Leistungshalbleitermodul (1) nach Anspruch 10 oder 11, bei dem sich die obere Metallschicht (11) des Mehrschichtsubstrats (3) unter einer Vertiefung der Seitenwand (4d) der Gehäuseabdeckung (4) erstreckt.
  13. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 12, bei dem mindestens eine der Keramikschichten (21, 22) eine Anzahl von Durchkontaktierungen (10) aufweist, die zwischen mindestens einem der Leistungshalbleiterchips (40) und der dritten Metallschicht (13) angeordnet sind.
  14. Leistungshalbleitermodul (1) nach Anspruch 13 bei dem die Durchkontaktierungen (10) Wärme leitend sind und Durchmesser unter 5 mm aufweisen.
  15. Leistungshalbleitermodul (1) nach Anspruch 14, bei dem die Wärme leitenden Durchkontaktierungen (10) Durchmesser von 1 mm bis 2,5 mm aufweisen.
  16. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 15, bei dem das Mehrschichtsubstrat (3) relativ zur Mitte des Leistungshalbleitermoduls (1) konvex gekrümmt ist.
  17. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 15, bei dem das Mehrschichtsubstrat (3) relativ zur Mitte des Leistungshalbleitermoduls (1) konkav gekrümmt ist.
  18. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 17, bei dem mindestens eine der Metallschichten (11, 12, 13) aus Kupfer, Aluminium oder Silber besteht oder mindestens eines dieser Metalle aufweist.
  19. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 18, bei dem mindestens eine der Keramikschichten (21, 22) die Substanzen Al2O3, AlN oder Si3N4 aufweist oder daraus besteht.
  20. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 19, bei dem mindestens eine der Metallschichten (11, 12, 13) eine Dicke im Bereich von 0, 05 mm bis 2 mm aufweist.
  21. Leistungshalbleitermodul (1) nach Anspruch 20, bei dem mindestens eine der Metallschichten (11, 12, 13) eine Dicke im Bereich von 0,25 mm bis 0,5 mm aufweist.
  22. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 21, bei dem mindestens eine der Keramikschichten (21, 22) eine Dicke im Bereich von 0,1 mm bis 2 mm aufweist.
  23. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 22, bei dem mindestens eine der Keramikschichten (21, 22) eine Dicke im Bereich von 0,25 mm bis 1 mm aufweist.
  24. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 23, bei dem die dritte Metallschicht (13) eine Dicke von kleiner oder gleich 2 mm aufweist.
  25. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 24, bei dem die dritte Metallschicht (13) eine Dicke von kleiner oder gleich 1 mm aufweist.
  26. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 25, bei dem die Dicke der ersten Metallschicht (11) und die Dicke der dritten Metallschicht (13) jeweils etwa die Hälfte der Dicke jeder der zusätzlichen Metallschichten (12) beträgt.
  27. Leistungshalbleitermodul (1) nach einem der Ansprüche 1 bis 26, bei dem mit Ausnahme der unteren Metallschicht der Gruppe von Metallschichten (11, 12, 13) jede der Metallschichten (11, 12, 13) des Mehrschichtsubstrats (3) elektrisch mit der elektrischen Schaltung verbunden und vollständig gegen einen Kontakt mit Luft oder Gas isoliert ist.
  28. Leistungshalbleiteranordnung aufweisend ein Leistungshalbleitermodul (1) gemäß einem der Ansprüche 1 bis 27, sowie einen Kühlkörper (9), gegen den das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) voran gedrückt wird.
  29. Verfahren zum Herstellen eines Leistungshalbleitermoduls (1) mit den Schritten: Bereitstellen eines Mehrschichtsubstrats (3) aufweisend eine Gruppe von Metallschichten (11, 12, 13) mit mindestens einer ersten Metallschicht, einer zweiten Metallschicht und einer dritten Metallschicht, und eine Gruppe von Keramikschichten (21, 22) mit mindestens einer ersten Keramikschicht (21) und einer zweiten Keramikschicht (22), wobei die Schichten der Gruppe von Metallschichten (11, 12, 13) und die Schichten der Gruppe von Keramikschichten (21, 22) nacheinander in einer vertikalen Richtung derart angeordnet sind, dass die erste Keramikschicht (21) zwischen der ersten Metallschicht (11) und der zweiten Metallschicht (12) angeordnet ist und dass die zweite Keramikschicht (22) zwischen der zweiten Metallschicht (12) und der dritten Metallschicht (13) angeordnet ist; Bereitstellen mindestens eines Leistungshalbleiterchips (40); Bereitstellen einer Gehäuseabdeckung (4), die eine Oberseite und eine Seitenwand (4d) aufweist, wobei die Seitenwand (4d) eine von der Oberseite weg weisende untere Oberfläche (4f) aufweist; Bereitstellen eines elastischen Füllmittels (7); Ausbilden eines elektrischen Stromkreises, der den mindestens einen Leistungshalbleiterchip (40) aufweist; und Zusammenbauen des bestückten Mehrschichtsubstrats (3) und der Gehäuseabdeckung (4) durch Anordnen des elastischen Füllmittels (7) zumindest teilweise zwischen der unteren Oberfläche der Seitenwand (4d) und der oberen Oberfläche der zweiten Keramikschicht (22), wobei das Mehrschichtsubstrat (3) derart angeordnet wird, dass die dritte Metallschicht von der Oberseite der Gehäuseabdeckung (4) weg weist, so dass das Mehrschichtsubstrat (3) eine Bodenplatte des Leistungshalbleitermoduls (1) bildet derart, dass das Leistungshalbleitermodul (1) mit dem Mehrschichtsubstrat (3) direkt gegen einen Kühlkörper (9) gedrückt werden kann.
DE102008036112.7A 2007-08-06 2008-08-01 Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls Expired - Fee Related DE102008036112B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/834,395 2007-08-06
US11/834,395 US8154114B2 (en) 2007-08-06 2007-08-06 Power semiconductor module

Publications (2)

Publication Number Publication Date
DE102008036112A1 DE102008036112A1 (de) 2009-02-26
DE102008036112B4 true DE102008036112B4 (de) 2021-09-30

Family

ID=40280395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008036112.7A Expired - Fee Related DE102008036112B4 (de) 2007-08-06 2008-08-01 Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls

Country Status (3)

Country Link
US (1) US8154114B2 (de)
JP (1) JP4861382B2 (de)
DE (1) DE102008036112B4 (de)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679674B2 (en) * 2005-03-25 2014-03-25 Front Edge Technology, Inc. Battery with protective packaging
US7846579B2 (en) 2005-03-25 2010-12-07 Victor Krasnov Thin film battery with protective packaging
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
CN102105335B (zh) * 2008-07-28 2013-07-24 Trw汽车美国有限责任公司 用于封装碰撞传感器的方法和设备
DE102009001722B4 (de) * 2009-03-20 2012-04-05 Infineon Technologies Ag Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
JP5549278B2 (ja) * 2009-04-13 2014-07-16 パナソニック株式会社 車両用スイッチ
DE202009005837U1 (de) * 2009-04-18 2010-09-16 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt Schaltungsanordnung zum Betrieb eines Gleichstrommotors
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
DE102009026558B3 (de) * 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
DE102010020900C5 (de) * 2010-05-18 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung von Leistungshalbleitersubstraten
US8427833B2 (en) * 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8405998B2 (en) 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
EP2503595A1 (de) * 2011-02-18 2012-09-26 ABB Research Ltd. Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
US9673283B2 (en) * 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
FR2975528B1 (fr) * 2011-05-17 2014-02-28 Alstom Transport Sa Dispositif d'isolation electrique d'un plan conducteur presentant un premier potentiel electrique par rapport a un deuxieme potentiel, comprenant des moyens de diminution de la valeur du champ electrostatique en un point du bord peripherique du plan conducteur
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8865340B2 (en) 2011-10-20 2014-10-21 Front Edge Technology Inc. Thin film battery packaging formed by localized heating
US9887429B2 (en) 2011-12-21 2018-02-06 Front Edge Technology Inc. Laminated lithium battery
US8864954B2 (en) 2011-12-23 2014-10-21 Front Edge Technology Inc. Sputtering lithium-containing material with multiple targets
US9077000B2 (en) 2012-03-29 2015-07-07 Front Edge Technology, Inc. Thin film battery and localized heat treatment
US9257695B2 (en) 2012-03-29 2016-02-09 Front Edge Technology, Inc. Localized heat treatment of battery component films
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
US8723338B2 (en) * 2012-08-15 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with array contacts and method of manufacture thereof
CN103633053B (zh) * 2012-08-27 2016-02-03 美的集团股份有限公司 一种智能功率模块及其制造方法
CN104603933B (zh) * 2012-08-31 2018-09-18 三菱综合材料株式会社 功率模块用基板及功率模块
EP2814056B1 (de) * 2012-09-13 2017-07-12 Fuji Electric Co., Ltd. Halbleitervorrichtung, verfahren zur befestigung eines wärmeabführungselements an der halbleitervorrichtung sowie verfahren zur herstellung der halbleitervorrichtung
US9159964B2 (en) 2012-09-25 2015-10-13 Front Edge Technology, Inc. Solid state battery having mismatched battery cells
US8753724B2 (en) 2012-09-26 2014-06-17 Front Edge Technology Inc. Plasma deposition on a partially formed battery through a mesh screen
JP5831419B2 (ja) * 2012-09-27 2015-12-09 三菱マテリアル株式会社 パワーモジュール用基板
US9356320B2 (en) 2012-10-15 2016-05-31 Front Edge Technology Inc. Lithium battery having low leakage anode
JP5881860B2 (ja) * 2012-11-28 2016-03-09 三菱電機株式会社 パワーモジュール
US9391055B2 (en) * 2012-12-05 2016-07-12 Lockheed Martin Corporation Power module having stacked substrates arranged to provide tightly-coupled source and return current paths
JP6040803B2 (ja) * 2013-02-22 2016-12-07 三菱マテリアル株式会社 パワーモジュール
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
CN103426833B (zh) * 2013-08-06 2016-03-02 深圳市依思普林科技有限公司 压接式功率模块
CN104112732A (zh) * 2013-08-19 2014-10-22 广东美的集团芜湖制冷设备有限公司 集成电路模块及其制造方法
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN105765716B (zh) * 2014-05-15 2018-06-22 富士电机株式会社 功率半导体模块和复合模块
US9706643B2 (en) * 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP6245365B2 (ja) 2014-07-03 2017-12-13 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP5992028B2 (ja) * 2014-11-07 2016-09-14 三菱電機株式会社 回路基板
EP3226294B1 (de) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Halbbrückenleistungshalbleitermodul und verfahren zu dessen herstellung
JP6327140B2 (ja) * 2014-12-15 2018-05-23 株式会社デンソー 電子装置
JP6462730B2 (ja) * 2015-01-29 2019-01-30 京セラ株式会社 回路基板および電子装置
JP6330690B2 (ja) * 2015-02-19 2018-05-30 株式会社オートネットワーク技術研究所 基板ユニット
US10008739B2 (en) 2015-02-23 2018-06-26 Front Edge Technology, Inc. Solid-state lithium battery with electrolyte
CN107851634B (zh) 2015-05-22 2020-06-30 Abb电网瑞士股份公司 功率半导体模块
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
JP7145075B2 (ja) 2016-02-24 2022-09-30 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 多層回路基板に基づくパワーモジュール
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
EP3352214A1 (de) * 2017-01-23 2018-07-25 Siemens Aktiengesellschaft Halbleitermodul mit bodenplatte mit hohlwölbung
JP6743916B2 (ja) * 2017-02-13 2020-08-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN110914975B (zh) * 2017-07-12 2023-08-01 日立能源瑞士股份公司 功率半导体模块
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE102018111989A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
DE102018127045A1 (de) * 2018-10-30 2020-04-30 Infineon Technologies Ag Kontaktelement, leistungshalbleitermodul mit einem kontaktelement und verfahren zum herstellen eines kontaktelementes
JP7045978B2 (ja) * 2018-12-07 2022-04-01 三菱電機株式会社 半導体装置および電力変換装置
DE102019129675A1 (de) * 2018-12-11 2020-06-18 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
US11527456B2 (en) * 2019-10-31 2022-12-13 Ut-Battelle, Llc Power module with organic layers
DE102020106521A1 (de) * 2020-03-10 2021-09-16 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US20210305123A1 (en) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and Method for Manufacturing the Same
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US20220093486A1 (en) * 2020-09-22 2022-03-24 Infineon Technologies Ag Power semiconductor module with clamping device
EP4012759B8 (de) * 2020-12-10 2024-01-03 Hitachi Energy Ltd Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zur herstellung eines leistungshalbleitermoduls
DE102020215811A1 (de) 2020-12-14 2022-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Kontaktanordnung
EP4292129A1 (de) * 2022-04-28 2023-12-20 Hitachi Energy Ltd Leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
DE102022122799A1 (de) * 2022-09-08 2024-03-14 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung eines solchen Elektronikmoduls
FR3140208A1 (fr) * 2022-09-27 2024-03-29 Valeo Equipements Electriques Moteur élément de liaison destiné à mettre en contact thermique UNE PIECE A REFROIDIR ET UN DISSIPATEUR DE CHALEUR
FR3140209A1 (fr) * 2022-09-27 2024-03-29 Valeo Equipements Electriques Moteur élément de liaison destiné à mettre en contact thermique UNE PIECE A REFROIDIR ET UN DISSIPATEUR DE CHALEUR

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19615481A1 (de) 1996-04-03 1997-10-09 Schulz Harder Juergen Metall-Keramik-Substrat
US6201701B1 (en) 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
JP2003061747A (ja) 2001-08-22 2003-03-04 Shinohara:Kk 塗布用ねじりブラシ
US20030168729A1 (en) 1998-12-10 2003-09-11 Kabushiki Kaisha Toshiba Insulating substrate, manufacturing method thereof, and module semiconductor device with insulating substrate
US20040099948A1 (en) 2002-10-05 2004-05-27 Thomas Stockmeier Power semiconductor module with improved insulation strength
US6867484B2 (en) 2001-09-20 2005-03-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20070007280A1 (en) 2005-07-08 2007-01-11 Reinhold Bayerer Method for producing a circuit module

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
US5075665A (en) * 1988-09-08 1991-12-24 Murata Manufacturing Co., Ltd. Laminated varistor
DE3937045A1 (de) 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5597494A (en) * 1993-03-26 1997-01-28 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component
US5641988A (en) * 1993-12-22 1997-06-24 Vlsi Technology, Inc. Multi-layered, integrated circuit package having reduced parasitic noise characteristics
US5811878A (en) * 1996-07-09 1998-09-22 Asea Brown Boveri Ag High-power semiconductor module
US5792677A (en) * 1997-01-16 1998-08-11 Ford Motor Company Embedded metal planes for thermal management
EP1818980A3 (de) * 1999-06-22 2010-08-11 Infineon Technologies AG Substrat für Hochspannungsmodule
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP2002076214A (ja) 2000-08-28 2002-03-15 Toshiba Corp 絶縁基板、その製造方法、およびそれを用いた半導体装置
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP3785966B2 (ja) * 2001-08-23 2006-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2003086747A (ja) 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子
JP4168114B2 (ja) * 2001-09-28 2008-10-22 Dowaホールディングス株式会社 金属−セラミックス接合体
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6608376B1 (en) * 2002-03-25 2003-08-19 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6954350B2 (en) * 2002-10-15 2005-10-11 Matsushita Electric Industrial Co., Ltd. Ceramic layered product and method for manufacturing the same
DE10300955B4 (de) * 2003-01-13 2005-10-27 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
US8298754B2 (en) * 2003-11-25 2012-10-30 Murata Manufacturing Co., Ltd. Method for forming thick film pattern, method for manufacturing electronic component, and photolithography photosensitive paste
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4341675B2 (ja) * 2004-02-27 2009-10-07 株式会社村田製作所 誘電体セラミック組成物及び積層セラミックコンデンサ
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
EP1767507B1 (de) * 2004-07-08 2011-08-10 Murata Manufacturing Co., Ltd. Dielektrische keramikzusammensetzung und keramik-schichtkondensator
JP4271112B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 半導体装置
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
US7650694B2 (en) * 2005-06-30 2010-01-26 Intel Corporation Method for forming multilayer substrate
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
WO2007094123A1 (ja) * 2006-02-14 2007-08-23 Murata Manufacturing Co., Ltd. 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
US20080277761A1 (en) * 2007-05-08 2008-11-13 Texas Instruments, Inc. On-chip isolation capacitors, circuits therefrom, and methods for forming the same
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19615481A1 (de) 1996-04-03 1997-10-09 Schulz Harder Juergen Metall-Keramik-Substrat
US6201701B1 (en) 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
US20030168729A1 (en) 1998-12-10 2003-09-11 Kabushiki Kaisha Toshiba Insulating substrate, manufacturing method thereof, and module semiconductor device with insulating substrate
JP2003061747A (ja) 2001-08-22 2003-03-04 Shinohara:Kk 塗布用ねじりブラシ
US6867484B2 (en) 2001-09-20 2005-03-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040099948A1 (en) 2002-10-05 2004-05-27 Thomas Stockmeier Power semiconductor module with improved insulation strength
US20070007280A1 (en) 2005-07-08 2007-01-11 Reinhold Bayerer Method for producing a circuit module

Also Published As

Publication number Publication date
DE102008036112A1 (de) 2009-02-26
JP2009044152A (ja) 2009-02-26
US8154114B2 (en) 2012-04-10
US20090039498A1 (en) 2009-02-12
JP4861382B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102015118633B4 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul sowie ein Verfahren zur Herstellung des Leistungshalbleitermoduls
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102015115999B4 (de) Elektronische Komponente
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102008001414A1 (de) Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee