JP3666411B2 - 高周波モジュール装置 - Google Patents
高周波モジュール装置 Download PDFInfo
- Publication number
- JP3666411B2 JP3666411B2 JP2001136490A JP2001136490A JP3666411B2 JP 3666411 B2 JP3666411 B2 JP 3666411B2 JP 2001136490 A JP2001136490 A JP 2001136490A JP 2001136490 A JP2001136490 A JP 2001136490A JP 3666411 B2 JP3666411 B2 JP 3666411B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- pattern
- frequency
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 70
- 239000004020 conductor Substances 0.000 claims description 22
- 239000011368 organic material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 100
- 230000005540 biological transmission Effects 0.000 description 29
- 239000010408 film Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polyphenylethylene Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭域無線通信システム、IEEE802.1bで提案されているような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはBluetoothと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となる。
【０００４】
一方、送受信システムにおいては、上述した通信機能を有する小型軽量かつ携帯可能な通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路が備えられる。
【０００５】
高周波送受信回路には、アンテナや切替スイッチを有し情報信号を受信或いは送信するアンテナ部と、送信と受信との切替を行う送受信切替器とが備えられている。高周波送受信回路には、周波数変換回路部や復調回路部等からなる受信回路部が備えられる。高周波送受信回路には、パワーアンプやドライブアンプ及び変調回路部等からなる送信回路部が備えられる。高周波送受信回路には、受信回路部や送信回路部に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００６】
かかる高周波送受信回路においては、各段間にそれぞれ介挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷ（表面弾性波）フィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。高周波送受信回路は、各回路部のＩＣ化が図られるが、各段間に介挿されるフィルタをＩＣ中に取り込めず、またこのために整合回路も外付けとして必要となる。したがって、高周波送受信回路は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００７】
一方、通信端末機器には、中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路も用いられる。かかる高周波送受信回路においては、アンテナ部によって受信された情報信号が送受信切替器を介して復調回路部に供給されて直接ベースバンド処理が行われる。高周波送受信回路においては、ソース源で生成された情報信号が変調回路部において中間周波数に変換されることなく直接所定の周波数帯域に変調されてアンプと送受信切替器を介してアンテナ部から送信される。
【０００８】
かかる高周波送受信回路は、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、このダイレクトコンバージョン方式による高周波送受信回路においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題がある。
【０００９】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＯＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、このような試みの１つとして、例えば特性の良い受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで１チップ化した高周波モジュール装置が提案されている。
【００１０】
しかしながら、このような高周波モジュール装置では、インダクタ素子の特性を良好なものとするために、このインダクタ素子の直下に位置してＳｉ基板に穴を形成することや、このインダクタ素子を浮かせた状態で形成するといったことが行われており、加工コストが増加してしまうといった問題があった。
【００１１】
また、高周波信号回路フロントエンド部をＳｉやＳｉＧｅ等の半導体基板やガラス基板に形成する場合には、パターン配線層として、高周波信号回路パターンの他に、電源パターン及びグランドパターン、制御用の信号配線パターン等を形成する必要があり、これらパターン配線層が多層化されることで、パターン配線層間の相互干渉や、加工コストの増加といった問題が発生してしまう。
【００１２】
また、モジュール全体のパッケージ化を考えた場合には、このような高周波モジュール装置をさらにワイヤーボンディング等によってインターポーザ（中間基板）上へ実装することが行われるものの、実装面積及び厚み方向の寸法が増加してしまい、コスト面から見て必ずしも好ましいものではなかった。
【００１３】
そこで、本発明はこのような従来の事情に鑑みて提案されたものであり、インダクタ素子のさらなる特性向上を可能とすると共に、さらなる小型化及び低コスト化を可能とした高周波モジュール装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成する本発明に係る高周波モジュール装置は、最上層を平坦化してビルドアップ形成面を形成してなるベース基板部と、このベース基板部に対してビルドアップ形成面上に積層形成された高周波素子部とを備える。高周波モジュール装置は、ベース基板部が、有機材料からなる基板に信号配線パターンや電源パターン或いはグランドパターンからなるパターン配線層と誘電絶縁層とが交互に多層に形成され、最上層を平坦化してビルドアップ形成面を形成するとともに、ビアホールやスルーホールを介してパターン配線層と接続された底面側の配線層を介してマザーボードやインターポーザに対して高密度実装される。高周波モジュール装置は、高周波素子部が、ベース基板部のビルドアップ形成面上に絶縁層を介して形成され、埋め込み導体を介してベース基板部の最上層のパターン配線層と接続されたインダクタ素子が形成されてなる。
【００１５】
高周波モジュール装置においては、ベース基板部が、高周波素子部に形成されたインダクタ素子と対向する領域を、最上層から所定の厚みに亘る内層をパターン配線層が形成されていない配線禁止領域として構成する。高周波モジュール装置においては、この配線禁止領域の下層に位置して、グランドパターンが形成される。高周波モジュール装置においては、高周波素子部のインダクタ素子が、ベース基板部のパターン配線層、特にグランドパターンとの層間間隔が充分に保持されて結合容量が低減され、高いＱ値を得ることが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
本発明を適用した高周波モジュール装置の一例を図１に示す。なお、図１は、この高周波モジュール装置１の構造を示す断面図である。
【００１８】
この高周波モジュール装置１は、マザーボード（ベース基板）やインターポーザ（中間基板）に対する高密度実装を実現するためのパッケージ形態（ＢＧＡ等）を有し、この装置自体が１つの機能部品として動作するものである。
【００１９】
詳述すると、この高周波モジュール装置１は、ベース基板部２と、このベース基板部２の最上層が平坦化層３により平坦化され、この上に高周波素子部４とを備えている。
【００２０】
ベース基板部２は、いわゆるプリント配線基板であり、誘電絶縁層となる第１の誘電基板５の両面に、パターン配線層となる第１及び第２の配線層６ａ，６ｂが形成された第１の配線基板７と、誘電絶縁層となる第２の誘電基板８の両面に、パターン配線層となる第３及び第４の配線層９ａ，９ｂが形成された第２の配線基板１０とが、誘電絶縁層となるプリプレグ（接着樹脂）１１を介して貼り合わされた構造を有している。
【００２１】
このうち、第１の誘電基板５及び第２の誘電基板８は、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れた材料により形成されていることが好ましく、このような材料として、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料や、セラミック或いはセラミックと有機材料との混合材料等を挙げることができる。また、第１の誘電基板５及び第２の誘電基板８は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。
【００２２】
第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂは、例えばフィルタ１２やキャパシタ１３といった機能素子と、これらを繋ぐ信号配線パターン１４や、電源パターン１５及びグランドパターン１６とが、例えば銅箔により薄膜形成されてなる。また、第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂとしては、インダクタやレジスタといった受動素子や、アンテナパターン等も形成可能である。
【００２３】
また、各機能素子は、これらを繋ぐ信号配線パターン１４や、電源パターン１５及びグランドパターン１６と、第１の誘電基板５及び第２の誘電基板８を貫通して形成された、例えば銅からなるビアホール１７やスルーホール１８を介して電気的に接続されている。具体的に、これらビアホール１７やスルーホール１８は、ベース基板部２の一部に、このベース基板部２を貫通する孔をドリル加工やレーザー加工により穿設し、この穿設された孔にビアメッキやスルーホールメッキを施すことにより形成される。
【００２４】
このベース基板部２では、廉価な有機材料からなる第１の配線基板７及び第２の配線基板１０を従来と同様の多層基板化技術によって積層形成することで、従来のような比較的高価とされるＳｉ基板やガラス基板を用いた場合と比べて、コストの低減化が図られている。
【００２５】
なお、このベース基板部２は、上述した構造のものに限定されず、その積層数についても任意である。また、ベース基板部２は、上述した両面配線基板７，１０をプリプレグ１１を介して貼り合わせたものに限定されず、例えば両面配線基板の両主面側に樹脂付銅箔を積み重ねていく構造のものであってもよい。
【００２６】
平坦化層３は、ベース基板部２の最上層、すなわち第２の誘電基板８の第４の配線層９ｂ側を高度に平坦化することにより、いわゆるビルドアップ形成面を形成している。具体的に、ビルドアップ形成面を形成する際は、ベース基板部２の最上層の全面に亘って、高周波特性に優れた有機材料からなる絶縁膜を成膜した後に、この最上層に形成された第４の配線層９ｂが露出するまで研磨する。これにより、第２の誘電基板８と第４の配線層９ｂとの間に絶縁膜が埋め込まれ、第２の誘電基板８上の第４の配線層９ｂが形成されていない部分との段差が無くなり、このベース基板部２の最上層が平坦化層３によって高度に平坦化されることになる。
【００２７】
高周波素子部４は、このビルドアップ形成面上に絶縁層１９が積層され、この積層された絶縁層１９の内層或いは外層に、薄膜形成技術や厚膜形成技術によって、例えばインダクタ２０，２１，２２，２３や、キャパシタ、レジスタ等といった受動素子と、これらを繋ぐ配線パターン２４及び埋め込み導体２５とがパターン配線層として形成されてなる。
【００２８】
このうち、絶縁層１９は、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れた有機材料により形成されていることが好ましく、また、耐熱性及び耐薬品性を有する有機材料により形成されていることが好ましい。このような有機材料としては、例えばベンゾシクロブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、絶縁層１９は、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法を用いて、ビルドアップ形成面上に精度良く形成することができる。
【００２９】
また、この高周波素子部４の最上層には、半導体チップ２６がフリップチップ接続により搭載されている。ここで、フリップチップ接続は、半導体チップ２６側の電極上にバンプ２７を形成し、表裏逆にして高周波素子部４側の配線パターン２４の電極２８とバンプ２７とを位置合わせし、加熱溶融することで、いわゆるフェースダウンボンディングで接続する実装方法である。このフリップチップ接続によれば、例えばワイヤーボンディングの比べてワイヤーの引き回し空間が不要となり、特に高さ方向の寸法を大幅に削減することができる。
【００３０】
そして、これら高周波素子部４に形成された受動素子及び半導体チップ２６は、配線パターン２４及び埋め込み導体２５を介して、ベース基板部２側の第４の配線層９ｂと電気的に接続されている。
【００３１】
この高周波モジュール装置１では、ベース基板部２が多層化されることによって、高周波素子部４における積層数を削減することができる。すなわち、この高周波モジュール装置１では、高周波素子部４の内層或いは外層に形成された、例えば受動素子や配線パターン２４、埋め込み導体２５等のパターン配線層とは別に、ベース基板部２の内層或いは外層に、例えば機能素子や信号配線パターン１４等のパターン配線層が形成されることによって、これらを従来のようなＳｉ基板やガラス基板上にまとめて形成する場合に比べて、高周波素子部４にかかる負担を大幅に低減することができる。これにより、高周波素子部４の積層数を低減することが可能となり、装置全体のさらなる小型化及び低コスト化が可能となっている。
【００３２】
また、この高周波モジュール装置１では、上述したベース基板部２のパターン配線層と高周波素子部４のパターン配線層とが分離されることによって、これらパターン配線層の間で発生する電気的干渉を抑制することができ、その特性の向上を図ることができる。
【００３３】
さらに、この高周波モジュール装置１では、ベース基板部２の最上層が平坦化層３により高度に平坦化されたビルドアップ形成面が形成されていることから、このビルドアップ形成面上に高周波素子部４を精度良く形成することができる。
【００３４】
ところで、この高周波モジュール装置１には、ベース基板部２の第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂが形成されていない領域（以下、配線禁止領域という。）３０，３１，３２，３３が、少なくともベース基板部２の最上層から厚み方向の中途部に亘って或いはベース基板部２を貫通して設けられている。そして、この配線禁止領域３０，３１，３２，３３の直上に位置する高周波素子部４に、インダクタ２０，２１，２２，２３がそれぞれ形成されている。
【００３５】
具体的に、配線禁止領域３０は、図２に示すように、インダクタ２０の形成位置から第２の配線層６ｂに至る領域に亘って設けられている。
【００３６】
すなわち、第４の配線層９ｂには、図２及び図３（ａ）に示すように、インダクタ２０が形成される領域に対応した第１の配線禁止用孔３４が穿設されていると共に、第３の配線層９ａには、図２及び図３（ｂ）に示すように、インダクタ２０が形成される領域に対応した第２の配線禁止用孔３５が穿設されている。そして、図２及び図３（ｃ）に示すように、これら第１の配線禁止用孔３４及び第２の配線禁止用孔３５を通して、第２の配線層６ｂに形成されたグランドパターン１６とインダクタ２０とが、所定の距離だけ離された状態で対向配置されている。
【００３７】
一方、インダクタ２０は、図２及び図４に示すように、絶縁層１９の内層或いは外層に位置して、角形スパイラル状に巻回されてなる薄膜コイルパターン２０ａと、この薄膜コイルパターン２０ａの内周側の端部と電気的に接続された埋め込み導体パターン２０ｂと、この埋め込み導体パターン２０ｂと電気的に接続された引き出し導体パターン２０ｃとを有し、この引き出し導体パターン２０ｃが、薄膜コイルパターン２０ａの外周側へと引き出され、この薄膜コイルパターン２０ａの外周側の端部と共に、埋め込み導体２５を介して配線パターン２４とそれぞれ電気的に接続された構造とされている。
【００３８】
具体的に、このインダクタ２０を形成する際は、先ず、図２に示すように、平坦化されたベース基板部２上に、上述した有機材料からなる第１の絶縁層１９ａを形成する。
【００３９】
次に、図２及び図５（ａ）に示すように、第１の絶縁層１９ａ上に、例えばＮｉや銅等からなる導電膜を全面に亘って成膜した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとして、この導電膜をエッチングすることによって、引き出し導体パターン２０ｃのベースを形成する。そして、例えば硫酸銅溶液を用いた電解メッキにより、数μｍ程度のＣｕからなる導電膜を成膜することで、引き出し導体パターン２０ｃを形成する。
【００４０】
次に、図２及び図５（ｂ）に示すように、この引き出し導体パターン２０ｃが形成された第１の絶縁層１９ａ上に、上述した有機材料からなる第２の絶縁層１９ｂを形成した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとしてエッチングを行い、引き出し導体パターン２０ｃの端部と接合される部分が露出するビア（孔）を形成する。そして、このフォトレジストを残したまま、例えば硫酸銅溶液を用いた電解メッキにより、Ｃｕからなる導電膜を成膜した後、フォトレジストを、このフォトレジスト上に堆積した導電膜と共に除去する。これにより、第２の絶縁層１９ｂに埋め込まれた埋め込み導体パターン２０ｂと、引き出し導体パターン２０ｃとが電気的に接続される。
【００４１】
次に、図２及び図５（ｃ）に示すように、この第２の絶縁層１９ｂ上に、例えばＮｉや銅等からなる導電膜を全面に亘って成膜した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとして、この導電膜をエッチングすることによって、薄膜コイルパターン２０ａのベースを形成する。そして、例えば硫酸銅溶液を用いた電解メッキにより、数μｍ程度のＣｕからなる導電膜を成膜することで、埋め込み導体パターン２０ｂと電気的に接続された薄膜コイルパターン２０ａを形成する。以上により、図２及び図４に示すようなインダクタ２０が形成される。
【００４２】
ここで、図２に示すように、インダクタ２０の厚みＡは、１０μｍ以上且つ巻回間隔Ｂの１．５倍以下の範囲とすることが好ましい。
【００４３】
このインダクタ２０は、上述したメッキ法を用いることにより、従来のようなスパッタリング法を用いた場合（通常、０．５〜２μｍ程度の膜厚）に比べて、その厚みＡを厚く形成することができる。そして、インダクタ２０の厚みＡを１０μｍ以上とすることにより、このインダクタ２０の直列抵抗が低減され、インダクタ２０の高いＱ値を得ることができる。一方、インダクタ２０の厚みＡを巻回間隔Ｂ、すなわち薄膜コイルパターン２０ａにおける隣接するパターン同士の間隔Ｂの１．５倍以下とすることにより、このインダクタ２０を精度良く形成することができる。
【００４４】
なお、このインダクタ２０は、上述したメッキ法以外の厚膜技術を用いて、所定の厚みＡで形成することも可能である。
【００４５】
また、インダクタ２０は、図４に示すような角形スパイラル状に巻回されたものに限定されず、例えば図６に示すような円形スパイラル状に巻回されたものであってもよい。
【００４６】
なお、他のインダクタ２１，２２，２３についても、上記インダクタ２０と同様な形状を有しており、また、上記インダクタ２０と同様にして形成されることから、以下説明を省略するものとする。
【００４７】
以上のように、この高周波モジュール装置１では、ベース基板部２の配線禁止領域３０，３１，３２，３３が、少なくともベース基板部２の最上層から厚み方向の中途部に亘って或いはベース基板部２を貫通して設けられている。そして、この配線禁止領域３０，３１，３２，３３の直上に位置する高周波素子部４に、インダクタ２０，２１，２２，２３がそれぞれ形成されている。
【００４８】
これにより、高周波モジュール装置１では、インダクタ２０，２２，２３と、グランドパターン１６との間の距離を離すことができ、これらインダクタ２０，２２，２３と、グランドパターン１６との結合容量を大幅に低減することができる。さらに、インダクタ２１は、ベース基板部２を貫通して設けられた配線禁止領域３１上に形成されていることから、さらなる特性の向上が図られている。
【００４９】
したがって、これらインダクタ２０，２１，２２，２３の高いＱ値を得ることができ、従来のようなインダクタの直下に位置してＳｉ基板に穴を形成することや、このインダクタ素子を浮かせた状態で形成するといった加工を行わずとも、簡便な構成によってインダクタ２０，２１，２２，２３の良好な特性を得ることができる。以上のことから、この高周波モジュール装置１では、インダクタ２０，２１，２２，２３のさらなる特性向上が可能であると共に、さらなる小型化及び低コスト化が可能である。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明に係る高周波モジュール装置では、ベース基板部の高周波素子部に形成されたインダクタ素子と対向する領域が最上層から所定の厚みに亘る内層をパターン配線層が形成されていない配線禁止領域として構成することから、インダクタ素子とパターン配線層とが層間間隔を充分に保持されインダクタ素子の結合容量が低減されて高いＱ値を得ることが可能となる。高周波モジュール装置は、廉価な有機材料からなる基板を用いてプリント配線技術によりパターン配線層と誘電絶縁層とを多層に形成したベース基板部の最上層を平坦化してビルドアップ形成面とし高周波素子部を積層形成することから、高精度のインダクタ素子を有してコスト低減が図られ、またマザーボード等に対して高密度実装されることで小型化が図られるようにする。
【図面の簡単な説明】
【図１】本発明を適用した高周波モジュール装置の一例を示す断面図である。
【図２】上記高周波モジュール装置における配線禁止領域及びインダクタの形成部分を拡大して示す要部断面図である。
【図３】ベース基板部の各層における配線禁止領域の構造を示す平面図であり、（ａ）は、第２の配線層における配線禁止領域を示し、（ｂ）は、第３の配線層における配線禁止領域を示し、（ｃ）は、第４の配線層における配線禁止領域を示す。
【図４】インダクタの構造を示す平面図である。
【図５】高周波素子部の各層におけるインダクタの構造を示す平面図であり、（ａ）は、第１の絶縁層上に形成された引き出し導体パターンを示し、（ｂ）は、第２の絶縁層内に埋め込み形成された埋め込み導体パターンを示し、（ｃ）は、第２の絶縁層上に形成された薄膜コイルパターンを示す。
【図６】インダクタの変形例を示す平面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 平坦化層、４ 高周波素子部、５ 第１の誘電基板、６ａ，６ｂ 第１の配線層、７ 第１の配線基板、８ 第２の誘電基板、９ａ，９ｂ 第２の配線層、１０ 第２の配線基板、１１プリプレグ、１２ フィルタ、１３ キャパシタ、１４ 信号配線パターン、１５ 電源パターン、１６ グランドパターン、１７ ビアホール、１８ スルーホール、１９ 絶縁層、１９ａ 第１の絶縁層、１９ｂ 第２の絶縁層、２０インダクタ、２０ａ 薄膜コイルパターン、２０ｂ 埋め込み導体パターン、２０ｃ 引き出し導体パターン、２１，２２，２３ インダクタ、２４ 配線パターン、２５ 埋め込み導体、２６ 半導体チップ、３０，３１，３２，３３ 配線禁止領域、３４ 第１の配線禁止用孔、３５ 第２の配線禁止用孔
【発明の属する技術分野】
本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置に関する。
【０００２】
【従来の技術】
例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ（ＡＶデータ）は、携帯電話機によって屋外での受信も可能である。
【０００３】
ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.1aで提案されているような５ＧＨｚ帯域の狭域無線通信システム、IEEE802.1bで提案されているような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いはBluetoothと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となる。
【０００４】
一方、送受信システムにおいては、上述した通信機能を有する小型軽量かつ携帯可能な通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に送受信信号からいったん中間周波数に変換するようにしたスーパーへテロダイン方式による高周波送受信回路が備えられる。
【０００５】
高周波送受信回路には、アンテナや切替スイッチを有し情報信号を受信或いは送信するアンテナ部と、送信と受信との切替を行う送受信切替器とが備えられている。高周波送受信回路には、周波数変換回路部や復調回路部等からなる受信回路部が備えられる。高周波送受信回路には、パワーアンプやドライブアンプ及び変調回路部等からなる送信回路部が備えられる。高周波送受信回路には、受信回路部や送信回路部に基準周波数を供給する基準周波数生成回路部が備えられる。
【０００６】
かかる高周波送受信回路においては、各段間にそれぞれ介挿された種々のフィルタ、局発装置（ＶＣＯ）、ＳＡＷ（表面弾性波）フィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。高周波送受信回路は、各回路部のＩＣ化が図られるが、各段間に介挿されるフィルタをＩＣ中に取り込めず、またこのために整合回路も外付けとして必要となる。したがって、高周波送受信回路は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。
【０００７】
一方、通信端末機器には、中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路も用いられる。かかる高周波送受信回路においては、アンテナ部によって受信された情報信号が送受信切替器を介して復調回路部に供給されて直接ベースバンド処理が行われる。高周波送受信回路においては、ソース源で生成された情報信号が変調回路部において中間周波数に変換されることなく直接所定の周波数帯域に変調されてアンプと送受信切替器を介してアンテナ部から送信される。
【０００８】
かかる高周波送受信回路は、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より１チップ化に近い構成が見込まれるようになる。しかしながら、このダイレクトコンバージョン方式による高周波送受信回路においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路は、ＤＣオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題がある。
【０００９】
【発明が解決しようとする課題】
従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばＳｉ−ＣＭＯＳ回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、このような試みの１つとして、例えば特性の良い受動素子をＳｉ基板上に形成するとともにフィルタ回路や共振器等をＬＳＩ上に作り込み、さらにベースバンド部分のロジックＬＳＩも集積化することで１チップ化した高周波モジュール装置が提案されている。
【００１０】
しかしながら、このような高周波モジュール装置では、インダクタ素子の特性を良好なものとするために、このインダクタ素子の直下に位置してＳｉ基板に穴を形成することや、このインダクタ素子を浮かせた状態で形成するといったことが行われており、加工コストが増加してしまうといった問題があった。
【００１１】
また、高周波信号回路フロントエンド部をＳｉやＳｉＧｅ等の半導体基板やガラス基板に形成する場合には、パターン配線層として、高周波信号回路パターンの他に、電源パターン及びグランドパターン、制御用の信号配線パターン等を形成する必要があり、これらパターン配線層が多層化されることで、パターン配線層間の相互干渉や、加工コストの増加といった問題が発生してしまう。
【００１２】
また、モジュール全体のパッケージ化を考えた場合には、このような高周波モジュール装置をさらにワイヤーボンディング等によってインターポーザ（中間基板）上へ実装することが行われるものの、実装面積及び厚み方向の寸法が増加してしまい、コスト面から見て必ずしも好ましいものではなかった。
【００１３】
そこで、本発明はこのような従来の事情に鑑みて提案されたものであり、インダクタ素子のさらなる特性向上を可能とすると共に、さらなる小型化及び低コスト化を可能とした高周波モジュール装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成する本発明に係る高周波モジュール装置は、最上層を平坦化してビルドアップ形成面を形成してなるベース基板部と、このベース基板部に対してビルドアップ形成面上に積層形成された高周波素子部とを備える。高周波モジュール装置は、ベース基板部が、有機材料からなる基板に信号配線パターンや電源パターン或いはグランドパターンからなるパターン配線層と誘電絶縁層とが交互に多層に形成され、最上層を平坦化してビルドアップ形成面を形成するとともに、ビアホールやスルーホールを介してパターン配線層と接続された底面側の配線層を介してマザーボードやインターポーザに対して高密度実装される。高周波モジュール装置は、高周波素子部が、ベース基板部のビルドアップ形成面上に絶縁層を介して形成され、埋め込み導体を介してベース基板部の最上層のパターン配線層と接続されたインダクタ素子が形成されてなる。
【００１５】
高周波モジュール装置においては、ベース基板部が、高周波素子部に形成されたインダクタ素子と対向する領域を、最上層から所定の厚みに亘る内層をパターン配線層が形成されていない配線禁止領域として構成する。高周波モジュール装置においては、この配線禁止領域の下層に位置して、グランドパターンが形成される。高周波モジュール装置においては、高周波素子部のインダクタ素子が、ベース基板部のパターン配線層、特にグランドパターンとの層間間隔が充分に保持されて結合容量が低減され、高いＱ値を得ることが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
本発明を適用した高周波モジュール装置の一例を図１に示す。なお、図１は、この高周波モジュール装置１の構造を示す断面図である。
【００１８】
この高周波モジュール装置１は、マザーボード（ベース基板）やインターポーザ（中間基板）に対する高密度実装を実現するためのパッケージ形態（ＢＧＡ等）を有し、この装置自体が１つの機能部品として動作するものである。
【００１９】
詳述すると、この高周波モジュール装置１は、ベース基板部２と、このベース基板部２の最上層が平坦化層３により平坦化され、この上に高周波素子部４とを備えている。
【００２０】
ベース基板部２は、いわゆるプリント配線基板であり、誘電絶縁層となる第１の誘電基板５の両面に、パターン配線層となる第１及び第２の配線層６ａ，６ｂが形成された第１の配線基板７と、誘電絶縁層となる第２の誘電基板８の両面に、パターン配線層となる第３及び第４の配線層９ａ，９ｂが形成された第２の配線基板１０とが、誘電絶縁層となるプリプレグ（接着樹脂）１１を介して貼り合わされた構造を有している。
【００２１】
このうち、第１の誘電基板５及び第２の誘電基板８は、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れた材料により形成されていることが好ましく、このような材料として、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料や、セラミック或いはセラミックと有機材料との混合材料等を挙げることができる。また、第１の誘電基板５及び第２の誘電基板８は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。
【００２２】
第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂは、例えばフィルタ１２やキャパシタ１３といった機能素子と、これらを繋ぐ信号配線パターン１４や、電源パターン１５及びグランドパターン１６とが、例えば銅箔により薄膜形成されてなる。また、第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂとしては、インダクタやレジスタといった受動素子や、アンテナパターン等も形成可能である。
【００２３】
また、各機能素子は、これらを繋ぐ信号配線パターン１４や、電源パターン１５及びグランドパターン１６と、第１の誘電基板５及び第２の誘電基板８を貫通して形成された、例えば銅からなるビアホール１７やスルーホール１８を介して電気的に接続されている。具体的に、これらビアホール１７やスルーホール１８は、ベース基板部２の一部に、このベース基板部２を貫通する孔をドリル加工やレーザー加工により穿設し、この穿設された孔にビアメッキやスルーホールメッキを施すことにより形成される。
【００２４】
このベース基板部２では、廉価な有機材料からなる第１の配線基板７及び第２の配線基板１０を従来と同様の多層基板化技術によって積層形成することで、従来のような比較的高価とされるＳｉ基板やガラス基板を用いた場合と比べて、コストの低減化が図られている。
【００２５】
なお、このベース基板部２は、上述した構造のものに限定されず、その積層数についても任意である。また、ベース基板部２は、上述した両面配線基板７，１０をプリプレグ１１を介して貼り合わせたものに限定されず、例えば両面配線基板の両主面側に樹脂付銅箔を積み重ねていく構造のものであってもよい。
【００２６】
平坦化層３は、ベース基板部２の最上層、すなわち第２の誘電基板８の第４の配線層９ｂ側を高度に平坦化することにより、いわゆるビルドアップ形成面を形成している。具体的に、ビルドアップ形成面を形成する際は、ベース基板部２の最上層の全面に亘って、高周波特性に優れた有機材料からなる絶縁膜を成膜した後に、この最上層に形成された第４の配線層９ｂが露出するまで研磨する。これにより、第２の誘電基板８と第４の配線層９ｂとの間に絶縁膜が埋め込まれ、第２の誘電基板８上の第４の配線層９ｂが形成されていない部分との段差が無くなり、このベース基板部２の最上層が平坦化層３によって高度に平坦化されることになる。
【００２７】
高周波素子部４は、このビルドアップ形成面上に絶縁層１９が積層され、この積層された絶縁層１９の内層或いは外層に、薄膜形成技術や厚膜形成技術によって、例えばインダクタ２０，２１，２２，２３や、キャパシタ、レジスタ等といった受動素子と、これらを繋ぐ配線パターン２４及び埋め込み導体２５とがパターン配線層として形成されてなる。
【００２８】
このうち、絶縁層１９は、低誘電率且つ低損失（低tanδ）な材料、すなわち高周波特性に優れた有機材料により形成されていることが好ましく、また、耐熱性及び耐薬品性を有する有機材料により形成されていることが好ましい。このような有機材料としては、例えばベンゾシクロブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、絶縁層１９は、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法を用いて、ビルドアップ形成面上に精度良く形成することができる。
【００２９】
また、この高周波素子部４の最上層には、半導体チップ２６がフリップチップ接続により搭載されている。ここで、フリップチップ接続は、半導体チップ２６側の電極上にバンプ２７を形成し、表裏逆にして高周波素子部４側の配線パターン２４の電極２８とバンプ２７とを位置合わせし、加熱溶融することで、いわゆるフェースダウンボンディングで接続する実装方法である。このフリップチップ接続によれば、例えばワイヤーボンディングの比べてワイヤーの引き回し空間が不要となり、特に高さ方向の寸法を大幅に削減することができる。
【００３０】
そして、これら高周波素子部４に形成された受動素子及び半導体チップ２６は、配線パターン２４及び埋め込み導体２５を介して、ベース基板部２側の第４の配線層９ｂと電気的に接続されている。
【００３１】
この高周波モジュール装置１では、ベース基板部２が多層化されることによって、高周波素子部４における積層数を削減することができる。すなわち、この高周波モジュール装置１では、高周波素子部４の内層或いは外層に形成された、例えば受動素子や配線パターン２４、埋め込み導体２５等のパターン配線層とは別に、ベース基板部２の内層或いは外層に、例えば機能素子や信号配線パターン１４等のパターン配線層が形成されることによって、これらを従来のようなＳｉ基板やガラス基板上にまとめて形成する場合に比べて、高周波素子部４にかかる負担を大幅に低減することができる。これにより、高周波素子部４の積層数を低減することが可能となり、装置全体のさらなる小型化及び低コスト化が可能となっている。
【００３２】
また、この高周波モジュール装置１では、上述したベース基板部２のパターン配線層と高周波素子部４のパターン配線層とが分離されることによって、これらパターン配線層の間で発生する電気的干渉を抑制することができ、その特性の向上を図ることができる。
【００３３】
さらに、この高周波モジュール装置１では、ベース基板部２の最上層が平坦化層３により高度に平坦化されたビルドアップ形成面が形成されていることから、このビルドアップ形成面上に高周波素子部４を精度良く形成することができる。
【００３４】
ところで、この高周波モジュール装置１には、ベース基板部２の第１及び第２の配線層６ａ，６ｂ並びに第３及び第４の配線層９ａ，９ｂが形成されていない領域（以下、配線禁止領域という。）３０，３１，３２，３３が、少なくともベース基板部２の最上層から厚み方向の中途部に亘って或いはベース基板部２を貫通して設けられている。そして、この配線禁止領域３０，３１，３２，３３の直上に位置する高周波素子部４に、インダクタ２０，２１，２２，２３がそれぞれ形成されている。
【００３５】
具体的に、配線禁止領域３０は、図２に示すように、インダクタ２０の形成位置から第２の配線層６ｂに至る領域に亘って設けられている。
【００３６】
すなわち、第４の配線層９ｂには、図２及び図３（ａ）に示すように、インダクタ２０が形成される領域に対応した第１の配線禁止用孔３４が穿設されていると共に、第３の配線層９ａには、図２及び図３（ｂ）に示すように、インダクタ２０が形成される領域に対応した第２の配線禁止用孔３５が穿設されている。そして、図２及び図３（ｃ）に示すように、これら第１の配線禁止用孔３４及び第２の配線禁止用孔３５を通して、第２の配線層６ｂに形成されたグランドパターン１６とインダクタ２０とが、所定の距離だけ離された状態で対向配置されている。
【００３７】
一方、インダクタ２０は、図２及び図４に示すように、絶縁層１９の内層或いは外層に位置して、角形スパイラル状に巻回されてなる薄膜コイルパターン２０ａと、この薄膜コイルパターン２０ａの内周側の端部と電気的に接続された埋め込み導体パターン２０ｂと、この埋め込み導体パターン２０ｂと電気的に接続された引き出し導体パターン２０ｃとを有し、この引き出し導体パターン２０ｃが、薄膜コイルパターン２０ａの外周側へと引き出され、この薄膜コイルパターン２０ａの外周側の端部と共に、埋め込み導体２５を介して配線パターン２４とそれぞれ電気的に接続された構造とされている。
【００３８】
具体的に、このインダクタ２０を形成する際は、先ず、図２に示すように、平坦化されたベース基板部２上に、上述した有機材料からなる第１の絶縁層１９ａを形成する。
【００３９】
次に、図２及び図５（ａ）に示すように、第１の絶縁層１９ａ上に、例えばＮｉや銅等からなる導電膜を全面に亘って成膜した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとして、この導電膜をエッチングすることによって、引き出し導体パターン２０ｃのベースを形成する。そして、例えば硫酸銅溶液を用いた電解メッキにより、数μｍ程度のＣｕからなる導電膜を成膜することで、引き出し導体パターン２０ｃを形成する。
【００４０】
次に、図２及び図５（ｂ）に示すように、この引き出し導体パターン２０ｃが形成された第１の絶縁層１９ａ上に、上述した有機材料からなる第２の絶縁層１９ｂを形成した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとしてエッチングを行い、引き出し導体パターン２０ｃの端部と接合される部分が露出するビア（孔）を形成する。そして、このフォトレジストを残したまま、例えば硫酸銅溶液を用いた電解メッキにより、Ｃｕからなる導電膜を成膜した後、フォトレジストを、このフォトレジスト上に堆積した導電膜と共に除去する。これにより、第２の絶縁層１９ｂに埋め込まれた埋め込み導体パターン２０ｂと、引き出し導体パターン２０ｃとが電気的に接続される。
【００４１】
次に、図２及び図５（ｃ）に示すように、この第２の絶縁層１９ｂ上に、例えばＮｉや銅等からなる導電膜を全面に亘って成膜した後に、フォトリソグラフィ技術を用いて所定の形状にパターニングされたフォトレジストをマスクとして、この導電膜をエッチングすることによって、薄膜コイルパターン２０ａのベースを形成する。そして、例えば硫酸銅溶液を用いた電解メッキにより、数μｍ程度のＣｕからなる導電膜を成膜することで、埋め込み導体パターン２０ｂと電気的に接続された薄膜コイルパターン２０ａを形成する。以上により、図２及び図４に示すようなインダクタ２０が形成される。
【００４２】
ここで、図２に示すように、インダクタ２０の厚みＡは、１０μｍ以上且つ巻回間隔Ｂの１．５倍以下の範囲とすることが好ましい。
【００４３】
このインダクタ２０は、上述したメッキ法を用いることにより、従来のようなスパッタリング法を用いた場合（通常、０．５〜２μｍ程度の膜厚）に比べて、その厚みＡを厚く形成することができる。そして、インダクタ２０の厚みＡを１０μｍ以上とすることにより、このインダクタ２０の直列抵抗が低減され、インダクタ２０の高いＱ値を得ることができる。一方、インダクタ２０の厚みＡを巻回間隔Ｂ、すなわち薄膜コイルパターン２０ａにおける隣接するパターン同士の間隔Ｂの１．５倍以下とすることにより、このインダクタ２０を精度良く形成することができる。
【００４４】
なお、このインダクタ２０は、上述したメッキ法以外の厚膜技術を用いて、所定の厚みＡで形成することも可能である。
【００４５】
また、インダクタ２０は、図４に示すような角形スパイラル状に巻回されたものに限定されず、例えば図６に示すような円形スパイラル状に巻回されたものであってもよい。
【００４６】
なお、他のインダクタ２１，２２，２３についても、上記インダクタ２０と同様な形状を有しており、また、上記インダクタ２０と同様にして形成されることから、以下説明を省略するものとする。
【００４７】
以上のように、この高周波モジュール装置１では、ベース基板部２の配線禁止領域３０，３１，３２，３３が、少なくともベース基板部２の最上層から厚み方向の中途部に亘って或いはベース基板部２を貫通して設けられている。そして、この配線禁止領域３０，３１，３２，３３の直上に位置する高周波素子部４に、インダクタ２０，２１，２２，２３がそれぞれ形成されている。
【００４８】
これにより、高周波モジュール装置１では、インダクタ２０，２２，２３と、グランドパターン１６との間の距離を離すことができ、これらインダクタ２０，２２，２３と、グランドパターン１６との結合容量を大幅に低減することができる。さらに、インダクタ２１は、ベース基板部２を貫通して設けられた配線禁止領域３１上に形成されていることから、さらなる特性の向上が図られている。
【００４９】
したがって、これらインダクタ２０，２１，２２，２３の高いＱ値を得ることができ、従来のようなインダクタの直下に位置してＳｉ基板に穴を形成することや、このインダクタ素子を浮かせた状態で形成するといった加工を行わずとも、簡便な構成によってインダクタ２０，２１，２２，２３の良好な特性を得ることができる。以上のことから、この高周波モジュール装置１では、インダクタ２０，２１，２２，２３のさらなる特性向上が可能であると共に、さらなる小型化及び低コスト化が可能である。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明に係る高周波モジュール装置では、ベース基板部の高周波素子部に形成されたインダクタ素子と対向する領域が最上層から所定の厚みに亘る内層をパターン配線層が形成されていない配線禁止領域として構成することから、インダクタ素子とパターン配線層とが層間間隔を充分に保持されインダクタ素子の結合容量が低減されて高いＱ値を得ることが可能となる。高周波モジュール装置は、廉価な有機材料からなる基板を用いてプリント配線技術によりパターン配線層と誘電絶縁層とを多層に形成したベース基板部の最上層を平坦化してビルドアップ形成面とし高周波素子部を積層形成することから、高精度のインダクタ素子を有してコスト低減が図られ、またマザーボード等に対して高密度実装されることで小型化が図られるようにする。
【図面の簡単な説明】
【図１】本発明を適用した高周波モジュール装置の一例を示す断面図である。
【図２】上記高周波モジュール装置における配線禁止領域及びインダクタの形成部分を拡大して示す要部断面図である。
【図３】ベース基板部の各層における配線禁止領域の構造を示す平面図であり、（ａ）は、第２の配線層における配線禁止領域を示し、（ｂ）は、第３の配線層における配線禁止領域を示し、（ｃ）は、第４の配線層における配線禁止領域を示す。
【図４】インダクタの構造を示す平面図である。
【図５】高周波素子部の各層におけるインダクタの構造を示す平面図であり、（ａ）は、第１の絶縁層上に形成された引き出し導体パターンを示し、（ｂ）は、第２の絶縁層内に埋め込み形成された埋め込み導体パターンを示し、（ｃ）は、第２の絶縁層上に形成された薄膜コイルパターンを示す。
【図６】インダクタの変形例を示す平面図である。
【符号の説明】
１ 高周波モジュール装置、２ ベース基板部、３ 平坦化層、４ 高周波素子部、５ 第１の誘電基板、６ａ，６ｂ 第１の配線層、７ 第１の配線基板、８ 第２の誘電基板、９ａ，９ｂ 第２の配線層、１０ 第２の配線基板、１１プリプレグ、１２ フィルタ、１３ キャパシタ、１４ 信号配線パターン、１５ 電源パターン、１６ グランドパターン、１７ ビアホール、１８ スルーホール、１９ 絶縁層、１９ａ 第１の絶縁層、１９ｂ 第２の絶縁層、２０インダクタ、２０ａ 薄膜コイルパターン、２０ｂ 埋め込み導体パターン、２０ｃ 引き出し導体パターン、２１，２２，２３ インダクタ、２４ 配線パターン、２５ 埋め込み導体、２６ 半導体チップ、３０，３１，３２，３３ 配線禁止領域、３４ 第１の配線禁止用孔、３５ 第２の配線禁止用孔
Claims (1)
- 有機材料からなる基板に信号配線パターンや電源パターン或いはグランドパターンからなるパターン配線層と誘電絶縁層とが交互に多層に形成され、最上層を平坦化してビルドアップ形成面を形成するとともに、ビアホールやスルーホールを介して上記パターン配線層と接続された底面側の配線層を介してマザーボードやインターポーザに対して高密度実装されるベース基板部と、
上記ベース基板部のビルドアップ形成面上に絶縁層を介して形成され、埋め込み導体を介して上記ベース基板部の最上層のパターン配線層と接続されたインダクタ素子が形成されてなる高周波素子部とを備え、
上記ベース基板部が、上記高周波素子部に形成された上記インダクタ素子と対向する領域を、上記最上層から所定の厚みに亘る内層を上記パターン配線層が形成されていない配線禁止領域として構成するとともに、この配線禁止領域の下層位置に上記グランドパターンを形成していることを特徴とする高周波モジュール装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136490A JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
| US10/332,015 US6800936B2 (en) | 2001-05-07 | 2002-05-02 | High-frequency module device |
| EP02724688A EP1387369A4 (en) | 2001-05-07 | 2002-05-02 | HIGH FREQUENCY MODULE DEVICE |
| PCT/JP2002/004409 WO2002091405A1 (en) | 2001-05-07 | 2002-05-02 | High-frequency module device |
| KR1020037000054A KR100862544B1 (ko) | 2001-05-07 | 2002-05-02 | 고주파 모듈 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001136490A JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334806A JP2002334806A (ja) | 2002-11-22 |
| JP3666411B2 true JP3666411B2 (ja) | 2005-06-29 |
Family
ID=18983757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001136490A Expired - Lifetime JP3666411B2 (ja) | 2001-05-07 | 2001-05-07 | 高周波モジュール装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6800936B2 (ja) |
| EP (1) | EP1387369A4 (ja) |
| JP (1) | JP3666411B2 (ja) |
| KR (1) | KR100862544B1 (ja) |
| WO (1) | WO2002091405A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193518B2 (en) | 2014-09-18 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Radio-frequency (RF) component |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| JP4604398B2 (ja) * | 2001-06-11 | 2011-01-05 | ソニー株式会社 | 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法 |
| JP2003087007A (ja) * | 2001-09-13 | 2003-03-20 | Sony Corp | 高周波モジュール基板装置 |
| JP4318417B2 (ja) * | 2001-10-05 | 2009-08-26 | ソニー株式会社 | 高周波モジュール基板装置 |
| US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
| US6936921B2 (en) * | 2002-11-11 | 2005-08-30 | Kyocera Corporation | High-frequency package |
| US6828514B2 (en) * | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
| US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| CA2455024A1 (en) | 2003-01-30 | 2004-07-30 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7075167B2 (en) * | 2003-08-22 | 2006-07-11 | Agere Systems Inc. | Spiral inductor formed in a semiconductor substrate |
| JP4308073B2 (ja) * | 2004-04-30 | 2009-08-05 | アルプス電気株式会社 | 信号受信装置 |
| SG119329A1 (en) * | 2004-07-29 | 2006-02-28 | Fujikura Ltd | Semiconductor device and method for manufacturing the same |
| JP4717411B2 (ja) * | 2004-10-18 | 2011-07-06 | 株式会社フジクラ | 半導体装置 |
| JP2006108644A (ja) * | 2004-09-30 | 2006-04-20 | Endicott Interconnect Technologies Inc | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム |
| JP4972306B2 (ja) * | 2004-12-21 | 2012-07-11 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及び回路装置 |
| US7750434B2 (en) * | 2005-01-31 | 2010-07-06 | Sanyo Electric Co., Ltd. | Circuit substrate structure and circuit apparatus |
| JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| CN101156162B (zh) | 2005-03-31 | 2012-05-16 | 株式会社半导体能源研究所 | 无线芯片以及具有无线芯片的电子设备 |
| US7742314B2 (en) * | 2005-09-01 | 2010-06-22 | Ngk Spark Plug Co., Ltd. | Wiring board and capacitor |
| JP2007142109A (ja) | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| JP4722795B2 (ja) | 2006-08-31 | 2011-07-13 | 富士通株式会社 | 配線基板および電子部品モジュール |
| DE102006057332B4 (de) * | 2006-12-05 | 2018-01-25 | Infineon Technologies Ag | Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip |
| US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| JP4842200B2 (ja) * | 2007-04-27 | 2011-12-21 | 株式会社日立製作所 | Ｒｆｉｄタグ付きプリント基板 |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US8018047B2 (en) * | 2007-08-06 | 2011-09-13 | Infineon Technologies Ag | Power semiconductor module including a multilayer substrate |
| US8154114B2 (en) * | 2007-08-06 | 2012-04-10 | Infineon Technologies Ag | Power semiconductor module |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| JP5114141B2 (ja) * | 2007-09-13 | 2013-01-09 | イビデン株式会社 | 電子部品およびその製造方法 |
| TWI399139B (zh) * | 2007-09-19 | 2013-06-11 | Ind Tech Res Inst | 彎繞線狀電感器及具有此彎繞線狀電感器的基板結構 |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| TW201021173A (en) * | 2008-10-08 | 2010-06-01 | Panasonic Corp | Interposer substrate and semiconductor device |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US9000558B2 (en) * | 2009-01-19 | 2015-04-07 | Broadcom Corporation | Wafer-level flip chip package with RF passive element/ package signal connection overlay |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| JP4893773B2 (ja) * | 2009-04-02 | 2012-03-07 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8427833B2 (en) * | 2010-10-28 | 2013-04-23 | International Business Machines Corporation | Thermal power plane for integrated circuits |
| US8405998B2 (en) | 2010-10-28 | 2013-03-26 | International Business Machines Corporation | Heat sink integrated power delivery and distribution for integrated circuits |
| US8253234B2 (en) | 2010-10-28 | 2012-08-28 | International Business Machines Corporation | Optimized semiconductor packaging in a three-dimensional stack |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| DE102011089639A1 (de) * | 2011-12-22 | 2013-06-27 | Siemens Aktiengesellschaft | Schaltungsträger mit einer separaten HF-Schaltung und Verfahren zum Bestücken eines solchen Schaltungsträgers |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US8907227B2 (en) * | 2012-08-02 | 2014-12-09 | Hong Kong Science and Technology Research Institute Company Limited | Multiple surface integrated devices on low resistivity substrates |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| US9247647B1 (en) | 2014-09-11 | 2016-01-26 | Qualcomm Incorporated | High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB) |
| JP6645109B2 (ja) | 2015-10-09 | 2020-02-12 | セイコーエプソン株式会社 | 液体吐出装置および駆動回路 |
| US20170236790A1 (en) * | 2016-02-12 | 2017-08-17 | Semtech Corporation | Semiconductor Device on Leadframe with Integrated Passive Component |
| JP6669132B2 (ja) * | 2017-06-23 | 2020-03-18 | 株式会社村田製作所 | マルチプレクサ、送信装置および受信装置 |
| US10700024B2 (en) * | 2017-08-18 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
| TWI698008B (zh) * | 2018-08-31 | 2020-07-01 | 英屬開曼群島商鳳凰先驅股份有限公司 | 具能量轉換功能之集積化驅動模組及其製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3823469A1 (de) * | 1988-07-11 | 1990-01-18 | Bodenseewerk Geraetetech | Filteranordnung |
| US5215866A (en) * | 1989-08-09 | 1993-06-01 | Avantek, Inc. | Broadband printed spiral |
| US5483100A (en) * | 1992-06-02 | 1996-01-09 | Amkor Electronics, Inc. | Integrated circuit package with via interconnections formed in a substrate |
| KR100677005B1 (ko) * | 1996-10-31 | 2007-01-31 | 라미나 세라믹스, 인크. | 전자 집적 회로 |
| US6005197A (en) * | 1997-08-25 | 1999-12-21 | Lucent Technologies Inc. | Embedded thin film passive components |
| JP3381902B2 (ja) | 1998-04-27 | 2003-03-04 | 株式会社村田製作所 | コイル部品の製造方法 |
| JP3646540B2 (ja) * | 1998-10-02 | 2005-05-11 | 富士ゼロックス株式会社 | ローパスフィルタ |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| JP2000189937A (ja) * | 1998-12-28 | 2000-07-11 | Matsushita Electric Ind Co Ltd | 環境評価装置 |
| US6274937B1 (en) * | 1999-02-01 | 2001-08-14 | Micron Technology, Inc. | Silicon multi-chip module packaging with integrated passive components and method of making |
| US6218729B1 (en) * | 1999-03-11 | 2001-04-17 | Atmel Corporation | Apparatus and method for an integrated circuit having high Q reactive components |
| JP4005762B2 (ja) * | 1999-06-30 | 2007-11-14 | 株式会社東芝 | 集積回路装置及びその製造方法 |
-
2001
- 2001-05-07 JP JP2001136490A patent/JP3666411B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-02 WO PCT/JP2002/004409 patent/WO2002091405A1/ja active Application Filing
- 2002-05-02 KR KR1020037000054A patent/KR100862544B1/ko active IP Right Grant
- 2002-05-02 EP EP02724688A patent/EP1387369A4/en not_active Withdrawn
- 2002-05-02 US US10/332,015 patent/US6800936B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10193518B2 (en) | 2014-09-18 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Radio-frequency (RF) component |
Also Published As
| Publication number | Publication date |
|---|---|
| US6800936B2 (en) | 2004-10-05 |
| KR20030041951A (ko) | 2003-05-27 |
| KR100862544B1 (ko) | 2008-10-09 |
| JP2002334806A (ja) | 2002-11-22 |
| US20030148739A1 (en) | 2003-08-07 |
| EP1387369A4 (en) | 2009-08-19 |
| WO2002091405A1 (en) | 2002-11-14 |
| EP1387369A1 (en) | 2004-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666411B2 (ja) | 高周波モジュール装置 | |
| JP4318417B2 (ja) | 高周波モジュール基板装置 | |
| US6714422B2 (en) | High frequency module device and method for its preparation | |
| US7741162B2 (en) | Method for manufacturing high-frequency module device | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| JP3941416B2 (ja) | 高周波モジュール装置及びその製造方法 | |
| WO2003047325A1 (fr) | Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire | |
| JP2003264348A (ja) | 高周波モジュール | |
| JP4608794B2 (ja) | 高周波モジュール装置及びその製造方法 | |
| JP4211378B2 (ja) | キャパシタ素子 | |
| JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3666411 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |