JP4185499B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4185499B2
JP4185499B2 JP2005042872A JP2005042872A JP4185499B2 JP 4185499 B2 JP4185499 B2 JP 4185499B2 JP 2005042872 A JP2005042872 A JP 2005042872A JP 2005042872 A JP2005042872 A JP 2005042872A JP 4185499 B2 JP4185499 B2 JP 4185499B2
Authority
JP
Japan
Prior art keywords
semiconductor element
frequency
external connection
support substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005042872A
Other languages
English (en)
Other versions
JP2006229072A (ja
Inventor
喜孝 愛場
哲也 藤沢
義之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005042872A priority Critical patent/JP4185499B2/ja
Priority to US11/136,563 priority patent/US20060186524A1/en
Priority to TW94117027A priority patent/TWI300618B/zh
Priority to KR20050045506A priority patent/KR100690545B1/ko
Priority to CNB200510076387XA priority patent/CN100461403C/zh
Publication of JP2006229072A publication Critical patent/JP2006229072A/ja
Priority to US12/076,033 priority patent/US8344490B2/en
Application granted granted Critical
Publication of JP4185499B2 publication Critical patent/JP4185499B2/ja
Priority to US13/687,572 priority patent/US20130082402A1/en
Priority to US14/148,202 priority patent/US9076789B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置に係り、特にメモリ素子及び／或いはロジック素子等の半導体素子（半導体素子）と、高周波アナログ信号などを扱う高周波用半導体素子が、一つの共通する基板に実装された半導体装置に関する。
近年、電子機器の小形化・高機能化のために、当該電子機器内に収容される半導体素子などの電子部品を、より高密度に実装することが要求されている。
このような要求に対応するために、メモリ素子及び／或いはマイクロプロセッサからなるロジック素子など、機能の異なる半導体素子複数個を一つの容器・パッケージ内に収容した半導体装置の開発が行なわれている。このような半導体装置は、システム・イン・パッケージ（ＳｉＰ）と称される。
一方、上記電子機器にあっては、外部の装置・機器との通信に於いてもより高速化が要求されており、当該容器・パッケージ内に例えば０．１ＧＨｚ〜１０ＧＨｚ帯域の高周波信号を扱う高周波用半導体素子が搭載される場合がある。
図１に、一つの基板上に、メモリ素子及び／或いはマイクロプロセッサなどのロジック素子である半導体素子を収容した半導体装置と共に、高周波用半導体素子を収容した半導体装置が搭載された従来の構造の一例を示す。
同図に於いて、マザーボード（電子機器に於ける主たる電子回路構成基板）５５の一方の主面上には、メモリ素子及び／或いはロジック素子などの半導体素子２１，２５が収容された第１の半導体装置１０と、高周波用半導体素子４７が収容された第２の半導体装置４０が搭載されている。
かかる構成に於いて、第１の半導体装置１０は、支持基板１１と、当該支持基板１１の一方の主面上に搭載された半導体素子２１，２５、及び当該支持基板１１の他方の主面に配設された外部接続端子３１を具備している。
支持基板１１は、その基材１２を貫通する貫通ビア１３と、貫通ビア１３の上端に設けられたワイヤ接続部１４，１５、及び貫通ビア１３の下端に設けられた接続パッド１６，１７とを具備し、半導体素子搭載用基板を構成している。
半導体素子２１は支持基板１１上に搭載・固着され、その電極パッド２２は、ワイヤ２３により支持基板１１上のワイヤ接続部１４に電気的に接続されている。
また、半導体素子２５は、前記半導体素子２１上に搭載・固着され、その電極パッド２６は、ワイヤ２８により支持基板１１上のワイヤ接続部１５に電気的に接続されている。 これらの半導体素子２１，２５は、ワイヤ２３，２８と共に樹脂２９により封止されている。
そして、前記接続パッド１６，１７は、ボール状或いはバンプ状の外部接続端子３１を介してマザーボード５５上に設けられたパッド５７または配線５９と電気的に接続されている。
かかる構成に於いて、半導体素子２１，２５は、その一方がマイクロプロセッサなどのロジック素子であり、他方がフラッシュメモリなどのメモリ素子であることを可とする。半導体素子の有する機能・回路構成によるチップ面積の大小、端子数などにより、何れが他方の素子上に搭載されるか選択される。
一方、前記第２の半導体装置４０は、支持基板４１と、当該支持基板４１の一方の主面上に搭載された高周波用半導体素子４７、及び当該支持基板４１の他方の主面に配設された外部接続端子５３を具備している。
支持基板４１は、その基材４２を貫通する貫通ビア４３と、貫通ビア４３の上端に設けられたワイヤ接続部４４、及び貫通ビア４３の下端に設けられた接続パッド４５とを具備し、半導体素子搭載用基板を構成している。
高周波用半導体素子４７は、例えば１ＧＨｚ以上の高周波アナログ信号を扱う半導体素子であって、支持基板４１上に搭載・固着され、その電極パッド４８は、ワイヤ４９により支持基板４１上のワイヤ接続部４４と電気的に接続されている。
当該高周波用半導体素子４７は、ワイヤ４９と共に樹脂５１により封止されている。
そして、前記接続パッド４５はボール状或いはバンプ状の外部接続用端子５３を介して、マザーボード上５５に設けられたパッド５８または配線５９と接続されている。
また、前記マザーボード５５の、一方の主面に配設された配線５９は、第1の半導体装置１０と第2の半導体装置４０との間を電気的に接続する（例えば、特許文献１参照。）。
特開２００３−１１００８４号公報
携帯電話器などの電子機器に於ける更なる小形化・高機能化・高性能化のためには、前記半導体装置の実装構造に於いて執られているように、高周波信号を扱う半導体素子について、これを別の半導体装置として扱うこととせず、ロジック素子及び／或いはメモリ素子と同じ基板上に搭載することが必要とされる。
しかしながら、周知のように、高周波用半導体素子は、その近傍に位置する他の配線や半導体素子からの電磁界の影響を受け易い。
例えば、前記図１に示した半導体素子２１，２５及び高周波用半導体素子４７を、マザーボード５５を共通の支持基板（インターポーザ）として当該支持基板５５に搭載し、一括して封止（１パッケージ化）した場合には、高周波用半導体素子４７に接続される配線・ワイヤに流れる信号と、半導体素子２１，２５に接続される配線・ワイヤに流れる信号とが干渉し、所望の電気特性を実現することができなくなってしまう場合がある。
このため従来は、前記図１に示されるように、半導体素子２１，２５と、高周波用半導体素子４７とを別個の半導体装置１０と半導体装置４０として分離し、マザーボード５５上に実装することが行なわれていた。
ところが、このように一つの支持基板上に、それぞれ封止された複数個の半導体装置を搭載することは、当該支持基板に於ける実装密度の低下を招き、電子機器の小形化の上で障害となる。
また、高周波用半導体素子の他、複数個の半導体装置を別個に形成し、これらを支持基板に搭載して所望の特性を得ようとすることから、当該支持基板の設計難度が高くなり、電子機器の製造コストの上昇を招いてしまう。
更に、高周波用半導体装置と他の半導体装置との間を結ぶ配線（図１にあっては配線５９）の長さが長くなり、高周波信号に於ける損失を大きくしてしまう。
本発明は、このような事情に鑑みなされたもので、高周波信号の伝送損失を抑制すると共に、実装密度の向上を図ることができ、もって電子機器の小型化・高性能化を図ることができる半導体装置を提供することを目的とする。
このため、本発明にあっては、次に述べる幾つかの手段を講じている。
本発明の一観点によれば、支持基板と、前記支持基板の一方の主面に実装された第１の半導体素子と、前記支持基板の一方の主面に実装された、複数の高周波用電極を有する第２の半導体素子と、前記複数の高周波用電極に対応して、前記支持基板に配設された複数の貫通ビアと、前記複数の貫通ビアに対応して前記支持基板の他方の主面に配設された外部接続電極とを有し、前記高周波用電極のピッチは、前記貫通ビアのピッチよりも小さく、前記高周波用電極の中心軸が、前記貫通ビアの外周よりも内側となるように配置したことを特徴とする半導体装置が提供される。
本発明によれば、第１の半導体素子と、複数の高周波用電極を有した第２の半導体素子とを同一の支持基板に実装するため、半導体装置の実装の高密度化を図ることができる。また、支持基板の一方の主面に貫通ビアと対応する高周波用電極と、支持基板の他方の主面に貫通ビアと対応する外部接続電極とを設けることで、高周波用電極と外部接続電極との間の信号経路を短くして、高周波信号の伝送損失を抑制することができる。また、高周波用電極の中心軸が貫通ビアの外周よりも内側となるように高周波用電極を配設することで、高周波用電極と外部接続電極との間の高周波信号の伝送を精度良く行なうことができる。
また、前記第２半導体素子は、前記支持基板の一方の主面にフェイスダウン状に実装してもよい。
これにより、高周波用電極を支持基板に接続することができる。
また、前記第１の半導体素子は、前記第２の半導体素子上に積み重ねられて配設してもよい。
このように、第１の半導体素子を第２の半導体素子上に積み重ねて配設することにより、支持基板の小型化が可能となり、高周波信号の伝送損失を抑制した状態で、半導体装置を小型化することができる。
また、前記第２の半導体素子には、グラウンド電位とされたシールド部材を設けてもよい。
このように、第２の半導体素子にグラウンド電位とされたシールド部材を設けることにより、第１の半導体素子から発生するノイズが第２の半導体素子に悪影響を及ぼすことを防止できる。
また、前記第２の半導体素子は再配線を有しており、該再配線を用いて受動素子を形成してもよい。
このように、再配線を用いて受動素子を形成することにより、受動素子を別個に設ける構成に比べて部品点数の削減及び実装面積の小スペース化を図ることができる。また、インピーダンス低減を図ることができ、電気的特性の向上も図ることができる。
また、前記第２の半導体素子は、互いが平行となる部位を有する一対の再配線を有してもよい。
このように、互いが平行となる部位を有する一対の再配線を設けることにより、互いの配線のクロストークが打ち消されるため、ノイズを低減することができる。
また、前記第２の半導体素子は、配線長の略等しい一組の再配線を有してもよい。
また、配線長の略等しい一組の再配線を配設設けることにより、スキュータイミングの調整・最適化を行なうことができる。
本発明によれば、高周波信号の伝送損失を抑制し、且つ実装の高密度化を図ることのできる半導体装置を提供することができる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
図２乃至図４を参照して、本発明の第１実施例にかかる半導体装置７０について説明する。
図２は、当該第１実施例の半導体装置の断面構造を示し、また図３は、当該半導体装置７０が実装基板に実装・搭載された状態を示す。
図４は、図２に示した半導体装置について、その下面側から（矢印Ａ）見た外観図である。
なお、図２に於いて、領域Ｂは、半導体素子１０１が搭載される上部絶縁層７６上の領域（以下、「チップ配設領域Ｂ」とする）を示している。
本実施例に於ける半導体装置７０は、支持基板７１、外部接続端子９７，９８、第１の半導体素子である半導体素子１０１，１０５、並びに第２の半導体素子である高周波用半導体素子１１０とを具備し、一つの支持基板７１に実装された半導体素子１０１，１０５及び高周波用半導体素子１１０が、モールド樹脂１２２により一体に封止された構成を有する。
モールド樹脂１２２は、これらの半導体素子及び接続用ワイヤなどを保護する。即ち、本実施例に於いては、半導体素子１０１は支持基板７１上に接着層１０４を介して通常の所謂フェイスアップ方式をもって固着され、半導体素子１０５は、当該半導体素子１０１上に接着層１０９を介して所謂フェイスアップ方式をもって固着されている。
一方、第２の半導体素子である高周波用半導体素子１１０は、支持基板７１に所謂フェイスダウン（フリップチップ）方式をもって搭載・固着されている。この時、その高周波用外部接続端子１２１は後述の如く支持基板７１を貫通するビア８１に対応してその接続パッド８７に接続されている。
ここで、前記半導体素子１０１は、半導体素子１０５よりも外形寸法の大きい半導体素子である。当該半導体素子１０１，１０５は、メモリ素子及び／或いはマイクロプロセッサなどのロジック素子から選択され、必要に応じて組み合わされるが、機能、容量などによりチップサイズ、外部接続端子数・配列が変ることから、何れを下に置くかは適宜選択される。
また、高周波用半導体素子１１０は、高周波アナログ信号などを扱う半導体素子である。
かかる構成に於いて、支持基板７１にあっては、その基材７２を貫通して複数個のビア７３が設けられ、当該基材７２の一方の主面である上面即ち半導体素子搭載面にあっては、前記ビア７３に電気的に接続された上部配線７５、当該上部配線７５を被覆して配設された上部絶縁層７６、及び当該上部絶縁層７６を貫通して設けられた上部ビア７８を具備し、更には前記上部絶縁層７６上にあって前記上部ビア７８に電気的に接続されたワイヤ接続部８３，８４が配設されている。
一方、当該支持基板７１の下面（他方の主面）即ち外部接続用端子配設面には、前記ビア７３に電気的に接続された下部配線８８、当該下部配線８８を被覆して配設された下部絶縁層８９、及び当該下部絶縁層８９を貫通して設けられた下部ビア９１、更には前記下部絶縁層８９の表面上にあって前記下部ピア９１に電気的に接続された接続パッド９３が配設されている。当該接続パッド９３を除く前記下部絶縁層８９の表面には、ソルダーレジスト層９６が配設されている。
本実施例にあっては、更に、前記上部絶縁層７６、基材７２及び下部絶縁層８９の積層構造体を貫通してビア８１が配設されている。当該ビア８１は、高周波用半導体素子１１０の高周波用外部接続端子１２１に対応して設けられている。
かかる構成に於いて、前記基材７２は、樹脂或いはセラミックから選択された絶縁物のシート或いは板からなる。
上部配線７５は、ビア７３と接続されるよう前記基材７２の一方の主面（上面）７２Ａに配設され、当該上部配線７５を覆って樹脂層からなる上部絶縁層７６が配設されている。
また、上部ビア７８は、その一方の端部が前記上部配線７５と接続され、他方の端部がワイヤ接続部８３，８４、配線８５、或いは接続パッド８６の何れかと接続されている。
一方、前記貫通ビア８１は、高周波用半導体素子１１０の高周波用外部接続端子が配設される位置に対応して配設される。
支持基板７１の一方の主面に於いて、ワイヤ接続部８３，８４は、前記ビア７８と電気的に接続されて上部絶縁層７６上に配設されている。ワイヤ接続部８３には、半導体素子１０１の電極パッド１０２との間を接続してワイヤ１０３が接続され、またワイヤ接続部８４には、半導体素子１０５の電極パッド１０６との間を接続してワイヤ１０８が接続される。
更に、配線８５は、ビア７８と電気的に接続されて上部絶縁層７６上に配設され、高周波用半導体素子１１０に於ける高周波信号以外の信号を扱う外部接続端子１２０が接続されている。また当該配線８５には前記半導体素子１０５の電極パッドからワイヤ１０８が接続され、半導体素子１０５と高周波用半導体素子１１０との間の電気的接続をも構成している。
一方、前記高周波用半導体素子１１０がフェイスダウン（フリップチップ）実装された素子搭載部にあって、接続パッド８６は、一端がビア７８に接続されて絶縁層７６上に設けられ、高周波用半導体素子１１０の高周波信号以外の信号を扱う外部接続端子１２０が接続される。
また、接続パッド８７は、前記貫通ビア８１の端部８１Ａ（貫通ビア８１の一方の端部）と接続されて絶縁層７６上に設けられ、フェイスダウン（フリップチップ）実装された高周波用半導体素子１１０の高周波用外部接続端子１２１が直接接続されている。
また、前記支持基板７１の他方の主面（下面）にあっては、ビア７３と電気的に接続された下部配線８８が配設され、当該下部配線８８を覆って樹脂からなる下部絶縁層８９が配設されている。当該下部絶縁層８９の表面に設けられた接続パッド９３はビアを介して、前記下部配線８８と電気的に接続される。
一方、前記貫通ビア８１の他端（下端）には、接続パッド９５が設けられる。
かかる接続パッド９３及び接続パッド９５には、はんだバンプからなる外部接続端子９７，９８が配設される。
そして、前記下部絶縁層８９の表面を覆うソルダーレジスト９６は、接続パッド９３及び接続パッド９５間に配設され、外部接続端子９７，９８が相互に接触することを防止する。
かかる構造を有する半導体装置７０は、図３に示されるように、外部接続端子９７，９８を介して実装基板１２５上の電極パッド或いは配線１２７に電気的に接続される。これにより、半導体素子１０１，１０５及び高周波用半導体素子１１０と、実装基板１２５との間において高周波信号を含む信号の伝達が可能となる。
このような構造を有する本実施例の半導体装置７０にあっては、一つの支持基板７１上に半導体素子１０１，１０５及び高周波用半導体素子１１０が実装されているため、配線８５の長さを短くすることが可能となり、半導体素子１０５と高周波用半導体素子１１０との間の高周波信号の伝送損失を低減することができる。
また、高周波用半導体素子１１０の高周波用外部接続端子１２１を接続パッド８７に接続し、貫通ビア８１を介して接続パッド８７と対向するように設けられている接続パッド９５に設けられている外部接続端子９８を実装基板１２５のパッド１２７に接続することで、高周波用半導体素子１１０と実装基板１２５との間において、高周波信号（高速な伝送を必要とする信号）の伝送を行なうことができる。
本実施例の半導体装置７０にあっては、図４に示すように、支持基板７１の他方の主面（下面）にほぼマトリックス状に配列された外部接続端子９７，９８の配列に於いて、高周波信号を扱う４個の外部接続端子９８は、当該外部接続端子配列の最も外側に配置され、外部の回路或いは機器との接続が容易とされている。
かかる外部接続端子９７，９８の配設ピッチは、標準化された規格に基づいて一定の値とされている。
次に、図５を参照して、本実施例に於ける高周波用半導体素子１１０の概略の構成について説明する。
当該高周波用半導体素子１１０は、前述の如くフェイスダウン（フリップチップ）方式により支持基板７１上に搭載されるため、図５にあっては、かかる状態に対応して図示している。
当該高周波用半導体素子１１０は、高周波素子１１１、再配線１１５，１１６、柱状電極（導体ポスト）１１８、モールド樹脂１１９、外部接続端子１２０、及び高周波用外部接続端子１２１などを備えている。
高周波素子１１１は、高周波アナログ信号などを扱う電子回路を構成する機能素子を含むシリコン（Ｓｉ）半導体素子であり、通常のウエハープロセスを経てシリコン基板の一方の主面に形成された電極パッド１１２，１１３及び当該電極パッド１１２，１１３を表出する絶縁層１１４を備えている（トランジスタ、抵抗など電子回路を構成する機能素子については図示することを省略する。）。
電極パッド１１２は、高周波信号を伝送する際に使用される電極パッドであり、一方、電極パッド１１３は、電源ライン，グランド（接地）ライン或いは比較的低周波の信号を扱う配線に接続される電極パッドである。
絶縁層１１４は、所謂パッシベーション皮膜と称される絶縁層であって、例えば窒化シリコン（ＳｉＮ）層が適用される。
かかる構成に於いて、一端が電極パッド１１２に接続されて絶縁層１１４上に延在された再配線１１５は、柱状電極（導体ポスト）１１８を介して、高周波用外部接続端子１２１と電気的に接続されている。
一方、一端が電極パッド１１３と接続されて絶縁層１１４上に延在された再配線１１６は、柱状電極１１８を介して、高周波信号を対象としない外部接続端子１２０と電気的に接続されている。
これらの再配線１１５，１１６は、銅（Ｃｕ）をもって構成され、高周波用外部接続端子１２１或いは外部接続端子１２０の配設位置の調整、周辺回路素子の最適化（インピーダンスマッチング）が行なわれる。
ここで、当該再配線１１５，１１６の具体的な引回し構成例について、図６をもって説明する。
尚、図６に示す半導体素子の構成と、前記図５に示した高周波用半導体素子１１０の構成とは一致していない。但し、図６において、図５に示した高周波用半導体素子１１０と同一構成部分には同一の符号を付している。
図６に於いて、再配線１２４Ａ，１２４Ｂ及び１２４Ｃは、配線長がほぼ等しくされた一組の再配線である。
当該再配線１２４Ａ，１２４Ｂ，１２４Ｃの一端は、それぞれ隣り合う電極パッド１１３に接続されており、再配線１２４Ａ，１２４Ｂ，１２４Ｃのそれぞれの他端は、導体ポスト（図示せず）を介して外部接続端子１２０に電気的に接続されているが、再配線１２４Ｂは最短距離を経ずに引き回され、実質的に再配線１２４Ａ，１２４Ｃの配線長と実質的に等しい配線長とされている。
このように、隣り合う電極パッド１１３に互いの配線長が略等しい再配線１２４Ａ，１２４Ｂ，１２４Ｃを配設することにより、スキュータイミングの調整・最適化を行なうことができる。
一方、図６に於いて、再配線１２５Ａ，１２５Ｂは、一部に互いが平行となる部位を有する一対の再配線である。
再配線１２５Ａ，１２５Ｂは、一端が電子回路の差動回路部に接続された電極パッド１１３に接続され、他端が導体ポスト（図示せず）を介して外部接続端子１２０が電気的に接続されている。このように、差動回路部などに接続される再配線の少なくとも一部を、互いに平行となるように配設することにより、ノイズを低減させることができる。
また、図６に於いて、再配線１２６は、電極パッド１１２の周囲を囲むスパイラル形状とされ、受動素子であるインダクタを構成している。
当該再配線１２６の一端は電極パッド１１２と接続され、他端は導体ポスト（図示せず）を介して高周波用外部接続端子１２１に電気的に接続されている。
このように、再配線１２６を用いてインダクタを形成することにより、かかるインダクタのような受動素子を別個に設ける必要がなく、部品点数及び実装面積の削減を図ることができる。
また、当該受動素子が半導体素子の電極に近接して配設されることにより、インピーダンスの低減を図ることができ、電気的特性の向上をも図ることができる。
尚、前記図５に示す高周波用半導体素子１１０にあっては、再配線１１５，１１６と外部接続端子１２０，１２１は、当該再配線層上に配設された柱状電極１１８により電気的・機械的に接続されている。
このように、再配線１１５，１１６上に柱状電極１１８を設けることで、再配線１１５，１１６をモールド樹脂１１９で封止することができる。モールド樹脂１１９は、再配線１１５，１１６並びに柱状電極１１８を保護する。
かかる柱状電極１１８の材料としては、銅（Ｃｕ）を用いることができる。
また、外部接続端子１２０，１２１としては、例えば鉛フリーはんだからなるバンプが用いられる。
前記図２，図３に示されるように、本実施例にあっては、高周波用半導体素子１１０が支持基板７１にフェイスダウン（フリップチップ）実装される際、その高周波用外部接続端子１２１は、支持基板７１を貫通して配設された貫通ビア８１の一端部８１Ａに配設された接続パッド８７に接続される。
これにより、当該高周波用半導体素子１１０の高周波用外部接続端子１２１は、接続パッド８７、貫通ビア８１及び接続パッド９５を介して、外部接続端子９８に電気的に接続される。
かかる構成によれば、高周波用外部接続端子１２１と外部接続端子９８とが、前記貫通ビア８１を介して、より短い距離をもって電気的に接続され、高周波信号の伝送損失が低減される。
また、当該高周波用外部接続端子１２１或いは接続パッド８７が、支持基板７１上を引き回されるものではないことから、半導体素子１０１或いは半導体素子１０５との間に相互干渉を生ずる可能性が大きく低減する。
なお、外部接続端子１２０及び高周波用外部接続端子１２１の配設ピッチは、標準化された規格に基づいて、一定の値とされている。
次に、図７乃至図９を参照して、高周波用外部接続端子１２１の、接続パッド８７への接続構成について説明する。
まず、図７を参照して、高周波用半導体素子１１０の外部接続端子１２０，１２１の配設ピッチＰ１と、支持基板７１に於ける外部接続端子９７，９８の配設ピッチＰ２とが等しい場合（Ｐ１＝Ｐ２）における高周波用外部接続端子１２１の接続パッド８７への接続構成について説明する。
同図に於いて、Ｃは高周波用外部接続端子１２１の中心軸（以下、「中心軸Ｃ」とする）、Ｅは貫通ビア８１の外周位置（以下、「外周位置Ｅ」とする）、Ｐ１は高周波用半導体素子１１０に設けられた外部接続端子１２０，１２１の配設ピッチ（以下、「配設ピッチＰ１」とする）、Ｐ２は基板７１に設けられた外部接続端子９７，９８の配設ピッチ（以下、「配設ピッチＰ２」とする）、Ｒ１は貫通ビア８１の直径（以下、「直径Ｒ１」とする）をそれぞれ示す。
同図に示すように、Ｐ１＝Ｐ２の場合には、高周波用半導体素子１１０の高周波用外部接続端子１２１は、接続パッド８７を介して貫通ビア８１の端部８１Ａに対応して配置され、その中心軸を高周波用外部接続端子１２１の中心軸とほぼ一致させて、接続パッド８７に接続される。
なお、当該高周波用外部接続端子１２１は、その中心軸Ｃが貫通ビア１８１の外周位置Ｆよりも内側となるように接続パッド８７と接続することが好ましい。
次に、図８及び図９を参照して、高周波用半導体素子１１０の外部接続端子１２０，１２１の配設ピッチＰ１と、支持基板７１に於ける外部接続端子９７，９８の配設ピッチＰ２とが異なる場合の高周波用外部接続端子の接続構造について説明する。
図８は、高周波用半導体素子１１０の外部接続端子の配設ピッチが、支持基板７１に於ける外部接続端子の配設ピッチの１／２倍である場合の、高周波用外部接続端子１２１の接続構成を模式的に示し、図９は、高周波用半導体素子１１０の外部接続端子の配設ピッチが支持基板７１に於ける外部接続端子の配設ピッチのｋ倍（０＜ｋ＜１）である場合の高周波用外部接続端子１２１の接続構成を模式的に示す。
なお、図９に於いて、Ｒ２は貫通ビア８１の直径（以下、「直径Ｒ２」とする）を、Ｆは貫通ビア８１の外周位置（以下、「外周位置Ｆ」とする）をそれぞれ示す。
また、図８及び図９に於いて、図７に示す構成と同一構成部分には同一の符号を付している。
図８に示すように、Ｐ１＝（Ｐ２／２）の場合には、高周波用外部接続端子１２１が接続パッド８７を介して貫通ビア８１の端部８１Ａと対応するように、高周波用外部接続端子１２１を１つ置き、即ちＰ１×２＝Ｐ２に配設する。
なお、高周波用外部接続端子１２１は、高周波用外部接続端子１２１の中心軸Ｃが貫通ビア１８１の外周位置Ｆよりも内側となるように接続パッド８７に接続することが好ましい。
一方、図９に示すように、Ｐ１＝ｋ×Ｐ２（０＜ｋ＜１）において、直径Ｒ１の貫通ビア８１では、高周波用外部接続端子１２１を当該貫通ビア８１の端部８１Ａに対応させて接続することができない場合には、当該貫通ビア８１の直径を大きくする（Ｒ２、Ｒ２＞Ｒ１）ことで、高周波用外部接続端子１２１と貫通ビア８１の端部８１Ａとを対向せしめる。当該高周波用外部接続端子１２１は、貫通ビア８１の端部８１Ａに配設された接続パッド８７を介して電気的に接続される。
このように、支持基板７１に設けられた貫通ビア８１の直径を大きくすることにより、高周波用半導体素子１１０に於ける外部接続端子の配設ピッチＰ１を変更することなく、高周波用外部接続端子１２１を貫通ビア８１の端部８１Ａと対向させる。
これにより、高周波用半導体素子１１０の高周波特性を損なうことなく、高周波用外部接続端子１２１と外部接続端子９８との間の高周波信号の伝送を精度良く行なうことができる。
なお、高周波用外部接続端子１２１は、高周波用外部接続端子１２１の中心軸Ｃが貫通ビア８１の外周位置Ｆよりも内側となるように接続パッド８７と接続すればよい。
以上、説明したように本実施例の半導体装置７０によれば、高周波用外部接続端子１２１の中心軸Ｃが貫通ビア８１の外周位置Ｅ，Ｆよりも内側となるように接続パッド８７に高周波用外部接続端子１２１を接続させることで、高周波用外部接続端子１２１と外部接続端子９８との間を伝送される高周波信号の伝送損失を低減することができる。
また、図１０は、前記柱状電極（導体ポスト）８１を具備しない高周波用半導体素子１３０を示す。
同図に於いて、前記図５に示した高周波用半導体素子１１０と同一構成部分には同一の符号を付している。
当該高周波用半導体素子１３０にあっては、再配線層１１５，１１６上に、柱状電極（導体ポスト）を介することなく外部接続端子１２０，１２１が直接的に配設されている。
ここで、絶縁層１１４を覆う樹脂１３１としては、例えば有機絶縁樹脂を用いることができる。
本発明にあっては、高周波用半導体素子として、このように柱状電極を具備しない構造を有する半導体素子を適用することもできる。
なお、図示していないが、高周波用半導体素子１３０には、必要に応じて、前記図６に示した再配線１２４Ａ，１２４Ｂ，１２４Ｃ，１２５Ａ，１２５Ｂ，１２６などが設けられる。
次に、当該半導体装置７０の製造工程の概略について説明する。
まず電子機器の必要とする機能に対応して、半導体素子１０１，１０５及び高周波用半導体素子１１０が選択される。半導体素子１０１，１０５は、例えばメモリ素子及び／或いはマイクロプロセッサなどのロジック素子から選択され、高周波用半導体素子１１０は例えばアナログ信号を処理する機能を備えた半導体素子が適用される。
一方、当該電子機器の構造並びに前記半導体素子の端子構成・配置に対応して、支持基板７１が形成される。この時、当該支持基板７１には、前記高周波用半導体素子１１０に於ける高周波用外部接続端子１２１の位置に対応して貫通ビア８１が配設される。
次いで当該支持基板７１の一方の主面（上面）上に、前記複数個の半導体素子が搭載・固着される。
半導体素子１０１は支持基板７１上に接着層１０４を介して所謂フェイスアップ方式をもって固着され、半導体素子１０５は、当該半導体素子１０１上に接着層１０９を介して所謂フェイスアップ方式をもって固着される。
一方、高周波用半導体素子１１０は、支持基板７１に所謂フェイスダウン（フリップチップ）方式をもって搭載・固着される。この時、その高周波用外部接続端子１２１は、前記貫通ビア８１に対応してその接続パッド８７に接続される。
半導体素子１０１，１０５の電極パッドは、それぞれワイヤ１０３，１０８を介して支持基板７１の一方の主面上に配設されている電極パッドに電気的に接続される。
次いで、半導体素子１０１，１０５並びに及び高周波用半導体素子１１０を、ワイヤ１０３，１０８などと共にモールド樹脂１２２により封止する。
しかる後、前記支持基板７１の他方の主面（下面）に於ける接続パッド９３に、外部接続用端子９７，９８が配設される。
このような方法をもって半導体装置７０を製造することにより、前記従来の高周波用半導体装置の製造法に比べ、支持基板上への半導体素子の高密度実装を容易とし、設計、製造に必要とされる時間、製造コストの面などから高周波用半導体素子１１０の最適化を容易に行なうことができる。
また、高周波用外部接続端子１２１と外部接続端子９８との間の高周波信号の伝送損失を低減することができる。
（第２実施例）
図１１を参照して、本発明の第２実施例である半導体装置１３５について説明する。
本実施例に於ける半導体装置１３５は、高周波用半導体素子を覆ってシールド部材が配設されている構成を特徴とする。
当該半導体装置１３５に於いて、前記第１実施例に於ける半導体装置７０の構成に対応する箇所には、同一符号を付している。
図１１に示されるように、半導体装置１３５は、支持基板７１、外部接続端子９７，９８、半導体素子１０１，１０５、高周波用半導体素子１１０を具備し、支持基板７１の一方の主面に搭載された半導体素子１０１，１０５、高周波用半導体素子１１０のうち、当該高周波用半導体素子１１０を覆ってシールド部材１３６が配設されている。
そして、半導体素子１０１，１０５、高周波用半導体素子１１０を覆うシールド部材１３６は、ワイヤ１０３，１０８などと共に モールド樹脂１２２により被覆されている。
かかる構成に於いて、高周波用半導体素子１１０を覆って配設されたシールド部材１３６は、支持基板７１に配設されたグラウンド（接地）端子（図示せず）に電気的に接続されている。
当該シールド部材１３６の材料としては、例えば、アルミニウム（Ａｌ）或いは洋銀（銅（Ｃｕ）−ニッケル（Ｎｉ）−亜鉛（Ｚｎ）合金）を用いることができる。
このように、高周波用半導体素子１１０を覆ってシールド部材１３６を配設することにより、半導体素子１０１，１０５と高周波用半導体素子１１０との間の相互の干渉を低減・防止することができる。
（第３実施例）
次に、図１２及び図１３を参照して、本発明の第３実施例である半導体装置１４０について説明する。
図１３は、図１２に於ける高周波用半導体素子１４５の拡大断面を示す。本実施例に示す半導体装置１４０は、高周波用半導体素子１４５に於ける再配線形成面に、容量素子が搭載された構成を特徴とする。
なお、図１２，図１３に於いて、前記第１実施例、第２実施例に於ける半導体装置に於ける構成と対応する部位には、第１実施例，第２実施例と同一の符号を付している。
半導体装置１４０は、支持基板７１、外部接続端子９７，９８、半導体素子１０１，１０５、高周波用半導体素子１４５とを具備し、支持基板７１の一方の主面に搭載された半導体素子１０１，１０５及び高周波用半導体素子１４５は、モールド樹脂１２２により被覆されている。
ここで、高周波用半導体素子１４５は、高周波素子１１１の表面に形成された絶縁層１１４、当該絶縁層１１４上に配設された再配線１１５，１１６、当該再配線１１５，１１６上に配設された柱状電極（導体ポスト）１５１〜１５３、当該柱状電極の先端部に配設された外部接続端子１２０，１２１を具備している。そして、前記再配線層１１５，１１６上に配設された誘電体層１４７及び当該誘電体層１４７上に配設された再配線層１４８をもって容量素子１４６が形成されている。
そしてこれら再配線、容量素子、柱状電極などは、モールド樹脂１１９により被覆されている。
なお、前記再配線１１５，１１６は、必要に応じて前記図６に示す再配線１２４Ａ，１２４Ｂ，１２５Ａ，１２５Ｂ，或いは１２６を含む。
このように、高周波用半導体素子１４５上に、容量素子１４６を配設することにより、例えばインダクタを構成する再配線１２６と当該容量素子１４６とを組み合わせてフィルタを形成することが容易となり、当該高周波用半導体素子１４５の高周波特性を向上させることができる。
ここで、前記柱状電極（導体ポスト）１５１は、その一端が高周波素子１１１の再配線１１５と接続されており、他端１５１Ａがモールド樹脂１１９から露出されている。この端部１５１Ａには、外部接続端子１２１が配設される。
一方、柱状電極１５２は、その一方の端部が再配線１１６と接続されており、他端１５２Ａがモールド樹脂１１９から露出されている。この端部１５２Ａには、外部接続端子１２０が配設される。
更に、柱状電極１５３は、その一方の端部が再配線１４８と接続されており、他端１５３Ａがモールド樹脂１１９から露出されている。この端部１５３Ａには、外部接続端子１２０が配設されている。これら柱状電極１５１〜１５３の端部１５１Ａ〜１５３Ａは、略同一平面上に位置する。
このように、再配線１１５，１１６，１４８上に柱状電極１５１〜１５３を設けることにより、圧縮成型により形成されたモールド樹脂１１９により再配線１１５及び容量素子（キャパシタ）１４６などを封止することができる。柱状電極１５１〜１５３は、例えば銅（Ｃｕ）をもって形成することができる。
図１４は、前記図１３に示した高周波用半導体素子１４５の変形例である高周波用半導体素子１５５を示す。
本変形例にあっては、前記柱状電極（導体ポスト）を用いることなく、高周波用半導体素子を構成している。同図に於いて、図１３に示した高周波用半導体素子１４５と同一部位には、同一の符号を付している。
当該高周波用半導体素子１５５は、高周波素子１１１の表面に形成された絶縁層１１４、当該絶縁層１１４上に配設された再配線１１５，１１６、当該再配線１１５，１１６上に配設されたビア１５６、当該ビア１５６上に配設された外部接続端子１２０，１２１を具備している。
前記再配線層１１５，１１６上に配設された誘電体層１４７及び当該誘電体層１４７上に配設された再配線層１４８をもって、容量素子１４６が形成されている。当該容量素子１４６の一方の電極を構成する再配線層１４８上には、直接外部接続端子１２０が配設されている。
これら再配線層、容量素子、ビアは、モールド樹脂１５７により被覆されている。更に、当該モールド樹脂１５７の表面には、ソルダーレジストなどの絶縁層１５８が配設され、再配線１４８の上面などを保護している。
なお、前記再配線１１５，１１６は、必要に応じて、前記図６に示した再配線１２４Ａ，１２４Ｂ，１２５Ａ，１２５Ｂ，或いは１２６を含む。
かかる高周波用半導体素子１５５を、高周波用半導体素子１４５に代えて適用した半導体装置においても、同様な効果を得ることができる。
（第４実施例）
図１５乃至図１６を参照して、本発明の第４実施例である半導体装置１６０について説明する。
図１６は、当該半導体装置１６０に於ける支持基板７１の、他方の主面（下面）側より見た際の図である。
本実施例に於ける半導体装置１６０は、支持基板７１の一方の主面に於いて、高周波用半導体素子を含む複数個の半導体素子が積層状態をもって搭載された構成を特徴とする。
なお、図１５，図１６に於いて、前記第１実施例、第２実施例などの半導体装置に於ける構成と対応する部位には、第１実施例，第２実施例と同一の符号を付している。
かかる構成に於いて、支持基板７１にあっては、前述の如く、その基材７２を貫通して複数個のビア７３が設けられ、当該基材７２の一方の主面である上面即ち半導体素子搭載面にあっては、前記ビア７３に電気的に接続された上部配線７５、当該上部配線７５を被覆して配設された上部絶縁層７６、及び当該上部絶縁層７６を貫通して設けられた上部ビア７８が配設され、更には前記上部絶縁層７６上にあって前記上部ビア７８に電気的に接続されたワイヤ接続部８３，８４，配線８５，８６が配設されている。
一方、当該基材７２の下面（他方の主面）即ち外部接続用端子配設面には、前記ビア７３に電気的に接続された下部配線８８、当該下部配線８８を被覆して配設された下部絶縁層８９、及び当該下部絶縁層８９を貫通して設けられた下部ビア９１、更には前記下部絶縁層８９上にあって前記下部ビア９１に電気的に接続された接続パッド９３が配設されている。当該接続パッド９３の周囲には、ソルダーレジスト層９６が配設されている。
そして、高周波用半導体素子の搭載位置に対応して、前記基材７２、上部絶縁層７６及び下部絶縁層８９の積層構造体を貫通するビア８１が配設されている。
本実施例にあっては、前記支持基板７１の一方の主面（上面）のほぼ中央部に、高周波用半導体素子１１０がフェイスダウン（フリップチップ）方式によって搭載・固着され、その外部接続電極１２０，１２１は、配線８５，接続パッド８７などに直接接続される。
また、当該高周波用半導体素子１１０上には、接着層１０４を介して半導体素子１０１が搭載・固着され、更に当該半導体素子１０１上には、接着層１０９を介して半導体素子１０５が搭載・固着されている。即ち複数個の半導体素子が積層状態をもって、支持基板７１上に搭載されている。
高周波用外部接続端子１２１の中心軸を貫通ビア８１の径内或いは貫通ビア８１の占有面積内に在る（位置する）ように配置して、当該高周波用外部接続端子１２１と接続パッド８７とを接続することにより高周波信号の経路が短縮され、高周波用外部接続端子１２１と外部接続端子９８との間の高周波信号の伝送損失が低減される。
一方、半導体素子１０１の電極パッド１０２は、ワイヤ１０３を介して支持基板７１上のワイヤ接続部８３，配線８５などに電気的に接続され、また半導体素子１０５の電極パッド１０６は、ワイヤ１０８を介して支持基板７１上のワイヤ接続部８４に電気的に接続されている。
かかるワイヤの接続を容易とするために、ワイヤ接続部８３及び配線８５は、ワイヤ接続部８４よりも内側に位置して配設されている。
そして、前記支持基板７１の一方の主面に於いて、前記半導体素子１０１，１０５，高周波用半導体素子１１０は、ワイヤ１０３，１０８などと共にモールド樹脂１２２により封止されている。
このように、支持基板７１上にあって、高周波用半導体素子１１０上に半導体素子１０１及び半導体素子１０５を積み重ねた（スタックさせた）状態をもって、これらの半導体素子を実装することにより、当該支持基板７１の外形寸法を小さくすることが可能となり、半導体装置１６０を小型化することができる。
なお、本実施例において、高周波用半導体素子１１０の代わりに、高周波用半導体素子１３０を用いても良い。
また、必要に応じて、高周波用半導体素子１１０の代わりに、容量素子１４６を備えた高周波用半導体素子１４５或いは１５５を適用しても良い。容量素子１４６を備えた高周波用半導体素子１４５，１５５を用いることで、例えば再配線１２６から構成されるインダクタと当該容量素子１４６とを組み合わせてフィルタを形成することが容易となり、当該高周波用半導体装置１６０の高周波特性を向上させることができる。
（第５実施例）
次に、図１７を参照して、本発明の第５実施例である半導体装置１６５について説明する。
本実施例に示す半導体装置１６５は、前記第４実施例に示した半導体装置１６０に於いて、高周波用半導体素子１１０の高周波素子１１１を覆ってシールド部材が配設されてなる構成を特徴とする。
従って、本実施例の半導体装置１６５に於いて、前記第４実施例の半導体装置１６０に於ける構成に対応する部位には、同一符号を付している。
即ち、本実施例に於ける半導体装置１６５にあっては、フェイスダウン（フリップチップ）方式により、その電極１２０，１２１が、配線８５、８６、及び接続パッド８７などと電気的に接続された高周波素子１１１が、シールド部材１６６により被覆され、当該シールド部材１６６上に半導体素子１０１が搭載されている。
かかる構成に於いて、シールド部材１６６は、高周波素子１１１を覆って配設され、支持基板７１に配設されたグランド（接地）端子（図示せず）に電気的に接続されている。
当該シールド部材１６６の材料としては、前記第２実施例と同様例えば、アルミニウム（Ａｌ）或いは洋銀（銅（Ｃｕ）−ニッケル（Ｎｉ）−亜鉛（Ｚｎ）合金）を用いることができる。
このように、高周波用素子１１１を覆うシールド部材１６６を設けることにより、半導体素子１０１，１０５と高周波素子１１１との間の相互の干渉を低減・防止することができる。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、前記本発明の実施例に於いては、高周波用半導体素子の高周波用電極に対応して配設されるビアは、前記支持基板の一方の主面から他方の主面に至る一つ（１本）の貫通ビアの形態とされているが、本発明思想はこれに限定されるものではない。
当該ビアを、その長さ方向、即ち当該支持基板の厚さ方向の途中に於いて分割し、配線層或いは電極パッドを介して電気的に相互に接続する構造とすることもできる（図示せず）。
この時、当該ビアは、上記長さ方向とはほぼ垂直の方向に相互に位置ズレを生ずる場合があるが、当該ビア相互の重なり（対向する面積）が大きい程、高周波信号の伝送に与える影響は少ない。
本発明は、高周波信号の伝送損失を抑制すると共に、実装の高密度化を図ることのできる半導体装置に適用できる。
実装基板に実装された従来の半導体装置の断面図である。 第１実施例の半導体装置の断面図である。 実装基板に実装された第１実施例の半導体装置の断面図である。 図２に示す半導体装置を矢印Ａ方向から見た図である。 第１実施例の高周波用半導体素子の断面図である。 再配線の引回し例を説明するための図である。 高周波用半導体素子の外部接続端子の配設ピッチと基板の外部接続端子の配設ピッチとが等しい場合の高周波用外部接続端子の接続方法を模式的に示した図である。 高周波用半導体素子の外部接続端子の配設ピッチが基板の外部接続端子の配設ピッチの１／２倍である場合の高周波用外部接続端子の接続方法を模式的に示した図である。 高周波用半導体素子の外部接続端子の配設ピッチが基板の外部接続端子の配設ピッチのｋ倍（０＜ｋ＜１）である場合の高周波用外部接続端子の接続方法を模式的に示した図である。 導体ポストを有していない高周波用半導体素子の断面図である。 第２実施例の半導体装置の断面図である。 第３実施例の半導体装置の断面図である。 第３実施例の高周波用半導体素子の断面図である。 導体ポストを有していない高周波用半導体素子の断面図である。 第４実施例の半導体装置の断面図である。 図１５に示す半導体装置を矢印Ｇ方向から見た図である。 第５実施例の半導体装置の断面図である。
符号の説明
１０，４０，７０，１３５，１４０，１６０，１６５ 半導体装置
１１，４１ 基板
１２，４２，７２ 基材
１２，４３，８１ 貫通ビア
１４，１５，４４，８３，８４ ワイヤ接続部
１６，１７，４５，８６，８７，９３，９５ 接続パッド
２１，２５，１０１，１０５ 半導体素子
２２，２６，４８，１０２，１０６，１１２，１１３ 電極パッド
２３，２８，４９，１０３，１０８ ワイヤ
２９，５１，１１９，１２２ モールド樹脂
３１，５３，９７，９８，１２０ 外部接続端子
４７，１１０，１３０，１４５，１５５ 高周波用半導体素子
５５ マザーボード
５７，５８ パッド
５９，８５ 配線
７１ 支持基板
７２Ａ 上面
７２Ｂ 下面
７３，１５６ ビア
７５ 上部配線
７６ 上部絶縁層
７８ 上部ビア
８１Ａ，８１Ｂ，１５１Ａ〜１５３Ａ，１５６Ａ 端部
８８ 下部配線
８９ 下部絶縁層
９１ 下部ビア
９６ ソルダーレジスト層
１０４，１０９ 接着層
１１１ 半導体素子本体
１１１Ａ，１４８Ａ，１５７Ａ 面
１１４，１５８ 絶縁層
１１５，１１６，１２４Ａ，１２４Ｂ，１２４Ｃ，１２５Ａ，１２５Ｂ，１２６，１４８ 再配線
１１８，１５１〜１５３ 柱状電極
１２１ 高周波用外部接続端子
１２５ 実装基板
１２７ パッド
１３１，１５７ 樹脂
１３６，１６６ シールド部材
１４６ 容量素子
Ｂ チップ配設領域
Ｃ 中心軸
Ｅ，Ｆ 外周位置
Ｐ１，Ｐ２ 配設ピッチ
Ｒ１，Ｒ２ 直径

Claims (7)

  1. 支持基板と、
    前記支持基板の一方の主面に実装された第１の半導体素子と、
    前記支持基板の一方の主面に実装された、複数の高周波用電極を有する第２の半導体素子と、
    前記複数の高周波用電極に対応して、前記支持基板に配設された複数の貫通ビアと、
    前記複数の貫通ビアに対応して前記支持基板の他方の主面に配設された外部接続電極と
    を有し、
    前記高周波用電極のピッチは、前記貫通ビアのピッチよりも小さく、
    前記高周波用電極の中心軸が、前記貫通ビアの外周よりも内側となるように配置したことを特徴とする半導体装置。
  2. 前記第２半導体素子は、前記支持基板の一方の主面にフェイスダウン状に実装されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の半導体素子は、前記第２の半導体素子上に積み重ねられて配設されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２の半導体素子には、グラウンド電位とされたシールド部材を設けたことを特徴とする請求項１に記載の半導体装置。
  5. 前記第２の半導体素子は再配線を有しており、該再配線を用いて受動素子を形成したことを特徴とする請求項１に記載の半導体装置。
  6. 前記第２の半導体素子は、互いが平行となる部位を有する一対の再配線を有することを特徴とする請求項１に記載の半導体装置。
  7. 前記第２の半導体素子は、配線長の略等しい一組の再配線を有することを特徴とする請求項１に記載の半導体装置。
JP2005042872A 2005-02-18 2005-02-18 半導体装置 Expired - Fee Related JP4185499B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005042872A JP4185499B2 (ja) 2005-02-18 2005-02-18 半導体装置
US11/136,563 US20060186524A1 (en) 2005-02-18 2005-05-25 Semiconductor device
TW94117027A TWI300618B (en) 2005-02-18 2005-05-25 Semiconductor device
KR20050045506A KR100690545B1 (ko) 2005-02-18 2005-05-30 반도체 장치
CNB200510076387XA CN100461403C (zh) 2005-02-18 2005-06-10 半导体器件
US12/076,033 US8344490B2 (en) 2005-02-18 2008-03-13 Semiconductor device having a high frequency electrode positioned with a via hole
US13/687,572 US20130082402A1 (en) 2005-02-18 2012-11-28 Semiconductor device
US14/148,202 US9076789B2 (en) 2005-02-18 2014-01-06 Semiconductor device having a high frequency external connection electrode positioned within a via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042872A JP4185499B2 (ja) 2005-02-18 2005-02-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2006229072A JP2006229072A (ja) 2006-08-31
JP4185499B2 true JP4185499B2 (ja) 2008-11-26

Family

ID=36911810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042872A Expired - Fee Related JP4185499B2 (ja) 2005-02-18 2005-02-18 半導体装置

Country Status (5)

Country Link
US (4) US20060186524A1 (ja)
JP (1) JP4185499B2 (ja)
KR (1) KR100690545B1 (ja)
CN (1) CN100461403C (ja)
TW (1) TWI300618B (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
TWI363414B (en) * 2007-01-29 2012-05-01 Touch Micro System Tech Interposer for connecting a plurality of chips and method for manufacturing the same
US8786072B2 (en) 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
KR100920778B1 (ko) 2007-09-28 2009-10-08 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8816487B2 (en) * 2008-03-18 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with package-in-package and method of manufacture thereof
US8058715B1 (en) * 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
KR101169531B1 (ko) 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US20110168786A1 (en) * 2010-01-14 2011-07-14 Rfmarq, Inc. System and Method To Embed A Wireless Communication Device Into Semiconductor Packages, including Chip-Scale Packages and 3D Semiconductor Packages
JP5565000B2 (ja) * 2010-03-04 2014-08-06 カシオ計算機株式会社 半導体装置の製造方法
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP5257722B2 (ja) * 2011-10-17 2013-08-07 株式会社村田製作所 高周波モジュール
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101982905B1 (ko) * 2015-08-11 2019-05-27 앰코 테크놀로지 인코포레이티드 반도체 패키지 및 그 제조 방법
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
US9972593B2 (en) * 2014-11-07 2018-05-15 Mediatek Inc. Semiconductor package
US9368442B1 (en) * 2014-12-28 2016-06-14 Unimicron Technology Corp. Method for manufacturing an interposer, interposer and chip package structure
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
US9941260B2 (en) * 2015-09-16 2018-04-10 Mediatek Inc. Fan-out package structure having embedded package substrate
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
KR102619666B1 (ko) 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
CN106783760A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN106783777A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN106783776A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11387187B2 (en) * 2018-06-28 2022-07-12 Intel Corporation Embedded very high density (VHD) layer
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
WO2021145015A1 (ja) * 2020-01-16 2021-07-22 株式会社フジクラ 基板及びアンテナモジュール
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
TWI763110B (zh) 2020-11-04 2022-05-01 瑞昱半導體股份有限公司 球柵陣列封裝及其封裝基板

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
JPH06349973A (ja) 1993-06-14 1994-12-22 Sony Corp 樹脂封止型半導体装置
JPH1197582A (ja) 1997-09-23 1999-04-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3609935B2 (ja) * 1998-03-10 2005-01-12 シャープ株式会社 高周波半導体装置
US6538538B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. High frequency printed circuit board via
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2001044362A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP2001088097A (ja) * 1999-09-16 2001-04-03 Hitachi Ltd ミリ波多層基板モジュール及びその製造方法
JP3680684B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3709117B2 (ja) 2000-03-29 2005-10-19 京セラ株式会社 薄膜電子部品および基板
EP1304766A4 (en) * 2000-06-30 2009-05-13 Sharp Kk RADIO COMMUNICATION DEVICE WITH INTEGRATED ANTENNA, INTEGRATED TRANSMITTER AND INTEGRATED RECEIVER
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP3649111B2 (ja) * 2000-10-24 2005-05-18 株式会社村田製作所 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6759740B2 (en) * 2001-03-30 2004-07-06 Kyocera Corporation Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US6489656B1 (en) * 2001-10-03 2002-12-03 Megic Corporation Resistor for high performance system-on-chip using post passivation process
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP3674780B2 (ja) * 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Ｉｃパッケージ、光送信器及び光受信器
JP4023166B2 (ja) * 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP3796192B2 (ja) 2002-04-23 2006-07-12 京セラ株式会社 高周波モジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
CN100352317C (zh) * 2002-06-07 2007-11-28 松下电器产业株式会社 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
KR100717479B1 (ko) * 2002-10-31 2007-05-14 주식회사 아도반테스토 시험 장치를 위한 접속 유닛
TWI233194B (en) 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
JP3664443B2 (ja) * 2002-12-05 2005-06-29 松下電器産業株式会社 高周波回路および高周波パッケージ
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE10300955B4 (de) * 2003-01-13 2005-10-27 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
JP2004273706A (ja) 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP3864927B2 (ja) * 2003-04-14 2007-01-10 ソニー株式会社 配線基板と回路モジュール
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP2005072454A (ja) 2003-08-27 2005-03-17 Kyocera Corp 配線基板及びその製造方法
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
JP2005101367A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュールおよび通信機器
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
ITFI20030284A1 (it) * 2003-11-05 2005-05-06 Pietro Castellacci Apparecchiatura per la sterilizzazione, in specie antibatterica,dell'acqua in installazioni sanitarie e simili
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4028474B2 (ja) * 2003-11-20 2007-12-26 ミヨシ電子株式会社 高周波モジュール
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス
JP3819901B2 (ja) * 2003-12-25 2006-09-13 松下電器産業株式会社 半導体装置及びそれを用いた電子機器
JP2005216999A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 多層配線基板、高周波モジュールおよび携帯端末機器
JP2005217580A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 高周波モジュール
DE102004005586B3 (de) * 2004-02-04 2005-09-29 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
JP4377269B2 (ja) * 2004-03-19 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7336221B2 (en) * 2004-03-26 2008-02-26 Mitsubishi Denki Kabushiki Kaisha High frequency package, transmitting and receiving module and wireless equipment
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
US7306378B2 (en) * 2004-05-06 2007-12-11 Intel Corporation Method and apparatus providing an electrical-optical coupler
JP2005333081A (ja) * 2004-05-21 2005-12-02 Shinko Electric Ind Co Ltd 基板、半導体装置及び基板の製造方法
US7245003B2 (en) * 2004-06-30 2007-07-17 Intel Corporation Stacked package electronic device
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
JP4423210B2 (ja) * 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2006238014A (ja) * 2005-02-24 2006-09-07 Kyocera Corp 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP2007258776A (ja) * 2006-03-20 2007-10-04 Kyocera Corp 高周波モジュール
KR100784498B1 (ko) * 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
JP5259059B2 (ja) * 2006-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8067814B2 (en) * 2007-06-01 2011-11-29 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP5222509B2 (ja) * 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US8749040B2 (en) * 2009-09-21 2014-06-10 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8264849B2 (en) * 2010-06-23 2012-09-11 Intel Corporation Mold compounds in improved embedded-die coreless substrates, and processes of forming same
KR101683814B1 (ko) * 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法

Also Published As

Publication number Publication date
KR100690545B1 (ko) 2007-03-09
US20080174001A1 (en) 2008-07-24
CN100461403C (zh) 2009-02-11
KR20060092800A (ko) 2006-08-23
US8344490B2 (en) 2013-01-01
US20130082402A1 (en) 2013-04-04
US20140117562A1 (en) 2014-05-01
TW200631064A (en) 2006-09-01
US9076789B2 (en) 2015-07-07
JP2006229072A (ja) 2006-08-31
CN1822364A (zh) 2006-08-23
US20060186524A1 (en) 2006-08-24
TWI300618B (en) 2008-09-01

Similar Documents

Publication Publication Date Title
JP4185499B2 (ja) 半導体装置
US7868462B2 (en) Semiconductor package including transformer or antenna
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
JP6449760B2 (ja) 半導体装置
US7667315B2 (en) Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
JP4908899B2 (ja) 半導体装置及びその製造方法
JP2002083925A (ja) 集積回路装置
US7745911B2 (en) Semiconductor chip package
US20030189251A1 (en) Semiconductor device
WO2010050091A1 (ja) 半導体装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US8791369B2 (en) Electronic component
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
JP5172311B2 (ja) 半導体モジュールおよび携帯機器
JP2010109075A (ja) 半導体パッケージ
US20190252325A1 (en) Chip package structure and manufacturing method thereof
TWI740569B (zh) 配線基板及半導體裝置
JP4854148B2 (ja) 半導体装置
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP6256575B2 (ja) 高周波モジュール
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
KR102345061B1 (ko) 반도체 패키지
KR20220000362A (ko) 안테나를 포함하는 반도체 패키지
JP4658914B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees