JP4908899B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4908899B2 JP4908899B2 JP2006105978A JP2006105978A JP4908899B2 JP 4908899 B2 JP4908899 B2 JP 4908899B2 JP 2006105978 A JP2006105978 A JP 2006105978A JP 2006105978 A JP2006105978 A JP 2006105978A JP 4908899 B2 JP4908899 B2 JP 4908899B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor substrate
- semiconductor
- antenna
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
- H01Q1/526—Electromagnetic shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
図1(a)は、本実施例による半導体装置1の概略構造を示す断面図である。なお、図1(a)では、半導体基板11における素子形成面に対して垂直な面で半導体装置1を切断した際の断面構造を示す。また、図1(b)は、半導体装置1が有するアンテナ15の一例を示す上視図である。
次に、本実施例による半導体装置1の製造方法について図面を用いて詳細に説明する。図2及び図3は、半導体装置1の製造方法を示すプロセス図である。
以上のように、本実施例による半導体装置1は、第1面と、第1面と反対側に位置する第2面とを有する半導体基板11と、半導体基板11を第1面から第2面まで貫通する貫通配線18と、第1面上に形成され、貫通配線18と電気的に接続されたアンテナ15と、第2面上に形成され、貫通配線18と電気的に接続された半導体素子を含む素子形成層21と、半導体素子を含む素子形成層21を覆うように半導体基板11における第2面側に形成された封止膜25と、一方の端が封止膜25表面から露出し、他方の端が素子形成層21における半導体素子と電気的に接続された外部端子24とを有して構成される。
図4は、本実施例による半導体装置2の概略構造を示す断面図である。なお、図4では、図1(a)と同様に、半導体基板11における素子形成面に対して垂直な面で半導体装置2を切断した際の断面構造を示す。
以上のように、本実施例による半導体装置2は、第1面と、第1面と反対側に位置する第2面とを有する半導体基板11と、半導体基板11を第1面から第2面まで貫通する貫通配線18と、第1面上に形成され、貫通配線18と電気的に接続されたアンテナ15と、第2面上に形成され、貫通配線18と電気的に接続された半導体素子を含む素子形成層21と、半導体素子を含む素子形成層21を覆うように半導体基板11における第2面側に形成された封止膜25と、一方の端が封止膜25表面から露出し、他方の端が素子形成層21における半導体素子と電気的に接続された外部端子24とを有して構成される。
図5は、本実施例による半導体装置3の概略構造を示す断面図である。なお、図5では、図1(a)と同様に、半導体基板11における素子形成面に対して垂直な面で半導体装置3を切断した際の断面構造を示す。
以上のように、本実施例による半導体装置3は、第1面と、第1面と反対側に位置する第2面とを有する半導体基板11と、半導体基板11を第1面から第2面まで貫通する貫通配線18と、第1面上に形成され、貫通配線18と電気的に接続されたアンテナ15と、第2面上に形成され、貫通配線18と電気的に接続された半導体素子を含む素子形成層21と、半導体素子を含む素子形成層21を覆うように半導体基板11における第2面側に形成された封止膜25と、一方の端が封止膜25表面から露出し、他方の端が素子形成層21における半導体素子と電気的に接続された外部端子24とを有して構成される。
図6は、本実施例による半導体装置4の概略構造を示す断面図である。なお、図6では、図1(a)と同様に、半導体基板11における素子形成面に対して垂直な面で半導体装置4を切断した際の断面構造を示す。
以上のように、本実施例による半導体装置4は、第1面と、第1面と反対側に位置する第2面とを有する半導体基板11と、半導体基板11を第1面から第2面まで貫通する貫通配線18と、第1面上に形成され、貫通配線18と電気的に接続されたアンテナ15と、第2面上に形成され、貫通配線18と電気的に接続された半導体素子を含む素子形成層21と、半導体素子を含む素子形成層21を覆うように半導体基板11における第2面側に形成された封止膜25と、一方の端が封止膜25表面から露出し、他方の端が素子形成層21における半導体素子と電気的に接続された外部端子24とを有して構成される。
図7(a)は、本実施例による半導体装置5の概略構造を示す断面図である。なお、図7(a)では、図1(a)と同様に、半導体基板11における素子形成面に対して垂直な面で半導体装置5を切断した際の断面構造を示す。
次に、本実施例による半導体装置5の製造方法について図面を用いて詳細に説明する。図8は、半導体装置5の製造方法を示すプロセス図である。なお、本実施例では、半導体基板11の第2面に電極パッド23を形成するまでの工程が、実施例1(図2(a)から図3(b)参照)と略同様であるため、ここでは詳細な説明を省略する。また、本実施例では、半導体基板11の第1面上及び第2面上を封止膜16及び25でそれぞれ封止する工程から半導体基板11をダイシングすることで半導体装置を個片化する工程までが、実施例1(図3(d)参照)と略同様であるため、ここでは詳細な説明を省略する。ただし、本実施例では、貫通配線18と同時に、これと同様の方法にて貫通配線29も形成される。また、半導体基板11における第2面上に形成される電極パッド19には、貫通配線29に電気的に接続された電極パッド19も含まれる。さらに、半導体基板11における第2面上に形成された素子形成層21には、貫通配線29に電気的に接続された電極パッド19を接地するための配線が含まれる。
以上のように、本実施例による半導体装置5は、第1面と、第1面と反対側に位置する第2面とを有する半導体基板11と、半導体基板11を第1面から第2面まで貫通する貫通配線18と、第1面上に形成され、貫通配線18と電気的に接続されたアンテナ15と、第2面上に形成され、貫通配線18と電気的に接続された半導体素子を含む素子形成層21と、半導体素子を含む素子形成層21を覆うように半導体基板11における第2面側に形成された封止膜25と、一方の端が封止膜25表面から露出し、他方の端が素子形成層21における半導体素子と電気的に接続された外部端子24とを有して構成される。また、本実施例による半導体装置5は、アンテナ15と半導体基板11との間に形成され且つ貫通配線29や素子形成層21に含まれる配線の一つである接地線など、所定の配線を介して接地されたシールド27をさらに有する。
11 半導体基板
12、12A、12B、12C、12a、12b、22 絶縁膜
13、14、19、23、28 電極パッド
15 アンテナ
16、16A、25 封止膜
17 ビア内絶縁膜
18、29 貫通配線
18A 貫通孔
18C 導体膜
21 素子形成層
23 電極パッド
24 外部端子
26 バンプ
27 シールド
27a 領域
31 実装基板
32 外部端子
101 シリコン酸化膜
Claims (11)
- 第1面と、当該第1面と反対側に位置する第2面とを有する半導体基板と、
前記半導体基板を前記第1面から前記第2面まで貫通する第1貫通配線と、
前記第1面上に形成され、前記第1貫通配線と電気的に接続されたアンテナと、
前記第2面上に形成され、前記第1貫通配線と電気的に接続された半導体素子と、
前記半導体素子を覆うように前記半導体基板における前記第2面側に形成された第1封止膜と、
一方の端が前記第1封止膜表面から露出し、他方の端が前記半導体素子と電気的に接続された第1外部端子と
を有することを特徴とする半導体装置。 - 前記第1面上に磁性材料を用いて形成された絶縁膜をさらに有し、
前記アンテナは前記第1面上における前記絶縁膜上に形成されていることを特徴とする請求項1記載の半導体装置。 - 前記アンテナと前記半導体基板との間に形成され且つ所定の配線を介して接地された導体膜をさらに有することを特徴とする請求項1または2記載の半導体装置。
- 前記半導体基板を前記第1面から前記第2面まで貫通する第2貫通配線をさらに有し、
前記導体膜は前記第2貫通配線を介して接地されていることを特徴とする請求項3記載の半導体装置。 - 第2外部端子を有する実装基板と、
前記第1外部端子と前記第2外部端子とを機械的に固定すると共に前記第1外部端子と前記第2外部端子とを電気的に接続するバンプをさらに有し、
前記半導体基板は前記第2面を前記実装基板と対向させた状態で当該実装基板に前記バンプを用いて搭載されていることを特徴とする請求項1から4の何れか1項に記載の半導体装置。 - 第1面と、当該第1面と反対側に位置する第2面とを有する半導体基板を準備する工程と、
前記半導体基板を前記第1面から前記第2面まで貫通する貫通孔を形成する工程と、
前記貫通孔内に導体物を充填することで前記半導体基板を貫通する貫通配線を形成する工程と、
前記第2面上に前記貫通配線を電気的に接続された半導体素子及び配線を形成する工程と、
前記第1面上に前記貫通配線と電気的に接続されたアンテナを形成する工程と、
前記第2面上に前記半導体素子と電気的に接続された第1外部端子を形成する工程と、
前記第2面上に前記第1外部端子の一部を露出させつつ前記半導体素子及び前記配線を覆う第1封止膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記第1面上に磁性材料を用いて絶縁膜を形成する工程をさらに有し、
前記アンテナは前記第1面上における前記絶縁膜上に形成されることを特徴とする請求項6記載の半導体装置の製造方法。 - 第1面と、当該第1面と反対側に位置する第2面とを有する半導体基板を準備する工程と、
前記半導体基板を前記第1面から前記第2面まで貫通する第 及び第2貫通孔を形成する工程と、
前記第1及び第2貫通孔内にそれぞれ導体物を充填することで前記半導体基板を貫通する第1及び第2貫通配線を形成する工程と、
前記第2面上に前記第1貫通配線と電気的に接続された半導体素子及び配線を形成する工程と、
前記第1面上に第1絶縁膜を形成する工程と、
前記第1絶縁膜に前記第2貫通配線を露出させる第1開口を形成する工程と、
前記第1絶縁膜上及び前記第1開口内に前記第2貫通配線と電気的に接続された導体膜を形成する工程と、
前記第1絶縁膜上及び前記導体膜上に第2絶縁膜を形成する工程と、
前記第1及び第2絶縁膜に前記第1貫通配線を露出させる第2開口を形成する工程と、
前記第2絶縁膜上及び前記第2開口内に前記第1貫通配線と電気的に接続されたアンテナを形成する工程と、
前記第2面上に前記半導体素子と電気的に接続された第1外部端子を形成する工程と、
前記第2面上に前記第1外部端子の一部を露出させつつ前記半導体素子及び前記配線を覆う第1封止膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記導体膜は、前記第2貫通配線を介して前記配線における接地線に接続されることを特徴とする請求項8記載の半導体装置の製造方法。
- 前記半導体基板を個片化する工程をさらに有することを特徴とする請求項6から9の何れか1項に記載の半導体装置の製造方法。
- 第2外部端子を有する実装基板を準備する工程と、
前記第2面を前記実装基板に対向させた状態で、前記第1外部端子と前記第2外部端子とを導電性のバンプを用いて電気的及び機械的に接続する工程とをさらに有することを特徴とする請求項6から10の何れか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105978A JP4908899B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
US11/606,224 US7616167B2 (en) | 2006-04-07 | 2006-11-30 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105978A JP4908899B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007280084A JP2007280084A (ja) | 2007-10-25 |
JP4908899B2 true JP4908899B2 (ja) | 2012-04-04 |
Family
ID=38574676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006105978A Active JP4908899B2 (ja) | 2006-04-07 | 2006-04-07 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7616167B2 (ja) |
JP (1) | JP4908899B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5302522B2 (ja) * | 2007-07-02 | 2013-10-02 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US8445996B2 (en) * | 2007-10-11 | 2013-05-21 | Samsung Electronics Co., Ltd. | Semiconductor package |
JP2009277879A (ja) * | 2008-05-14 | 2009-11-26 | Fujikura Ltd | 半導体装置 |
JP5140565B2 (ja) * | 2008-11-28 | 2013-02-06 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール、および携帯機器 |
US20110291687A1 (en) * | 2008-12-12 | 2011-12-01 | Hynix Semiconductor Inc. | Probe card for testing semiconductor device and probe card built-in probe system |
KR20100110613A (ko) * | 2009-04-03 | 2010-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US8169060B2 (en) * | 2010-03-29 | 2012-05-01 | Infineon Technologies Ag | Integrated circuit package assembly including wave guide |
US8513771B2 (en) * | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
TWI518991B (zh) * | 2013-02-08 | 2016-01-21 | Sj Antenna Design | Integrated antenna and integrated circuit components of the shielding module |
US9027226B2 (en) * | 2013-03-27 | 2015-05-12 | Bae Systems Information And Electronic Systems Integration Inc. | Method for implementing prompt dose mitigating capacitor |
EP3178100A4 (en) * | 2014-08-07 | 2018-01-24 | Intel Corporation | On-die inductor with improved q-factor |
KR102069407B1 (ko) * | 2016-03-31 | 2020-01-22 | 주식회사 엘지화학 | 이온교환 분리막, 이를 포함하는 전기화학 전지, 흐름전지 및 연료 전지, 및 이의 제조방법 |
KR20210042202A (ko) * | 2019-10-08 | 2021-04-19 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112701444B (zh) * | 2019-10-22 | 2022-06-28 | 华为技术有限公司 | 天线、天线封装方法及终端 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2982286B2 (ja) * | 1990-10-30 | 1999-11-22 | オムロン株式会社 | データキャリア |
JP3130575B2 (ja) | 1991-07-25 | 2001-01-31 | 日本電気株式会社 | マイクロ波ミリ波送受信モジュール |
JPH0548328A (ja) | 1991-08-20 | 1993-02-26 | Sumitomo Electric Ind Ltd | 受信装置 |
EP0978729A3 (en) * | 1998-08-07 | 2002-03-20 | Hitachi, Ltd. | High-frequency transmitter-receiving apparatus for such an application as vehicle-onboard radar system |
JP3398705B2 (ja) * | 2000-02-24 | 2003-04-21 | 九州日本電気株式会社 | 半導体装置 |
JP3792635B2 (ja) | 2001-12-14 | 2006-07-05 | 富士通株式会社 | 電子装置 |
JP4057921B2 (ja) * | 2003-01-07 | 2008-03-05 | 株式会社東芝 | 半導体装置およびそのアセンブリ方法 |
JP4250038B2 (ja) * | 2003-08-20 | 2009-04-08 | シャープ株式会社 | 半導体集積回路 |
JP4444683B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | コイル状アンテナを有する半導体チップ及びこれを用いた通信システム |
JP4545617B2 (ja) * | 2004-03-12 | 2010-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4566794B2 (ja) * | 2004-03-26 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7295168B2 (en) * | 2004-05-20 | 2007-11-13 | Yonezawa Electric Wire Co., Ltd. | Antenna coil |
-
2006
- 2006-04-07 JP JP2006105978A patent/JP4908899B2/ja active Active
- 2006-11-30 US US11/606,224 patent/US7616167B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7616167B2 (en) | 2009-11-10 |
JP2007280084A (ja) | 2007-10-25 |
US20070236393A1 (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908899B2 (ja) | 半導体装置及びその製造方法 | |
KR102249680B1 (ko) | 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스 | |
US11532575B2 (en) | Integrated antenna package structure and manufacturing method thereof | |
JP4185499B2 (ja) | 半導体装置 | |
US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
JP4659488B2 (ja) | 半導体装置及びその製造方法 | |
US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
US20170345793A1 (en) | Semiconductor device | |
KR101605600B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
US8994153B2 (en) | Semiconductor device having antenna element and method of manufacturing same | |
JP3540729B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8653661B2 (en) | Package having MEMS element and fabrication method thereof | |
US20220415802A1 (en) | Semiconductor package | |
JP2010109075A (ja) | 半導体パッケージ | |
JP2009021495A (ja) | 半導体デバイスおよびその製造方法 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
US8878356B2 (en) | Package structure having micro-electro-mechanical system element and method of fabrication the same | |
JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2010093076A (ja) | 半導体パッケージ及び半導体装置 | |
CN111180422B (zh) | 芯片封装结构及其制造方法 | |
JP2010050136A (ja) | 半導体装置 | |
JP4124168B2 (ja) | 半導体装置 | |
JP4658914B2 (ja) | 半導体装置およびその製造方法 | |
CN113140549A (zh) | 半导体设备封装和其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080813 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4908899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |