JP4545617B2 - 半導体装置 - Google Patents

Description

本発明は、無線での通信が可能な半導体装置に関する。

無線でデータの送受信が可能なＩＤチップなどの半導体装置は、様々な分野において実用化が進められており、新しい形態の通信情報端末としてさらなる市場の拡大が見込まれている。ＩＤチップは、無線タグ、ＲＦＩＤ（Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣタグとも呼ばれており、アンテナと、半導体基板を用いて形成された集積回路とを有しているタイプが、現在実用化されている。

ところでＩＤチップは、別々に形成された集積回路とアンテナとを後に接続する場合と、集積回路とアンテナとを同一の基板上に連続して形成（一体形成）する場合とがある。

別々に形成された集積回路とアンテナとを後に接続するＩＤチップの場合、集積回路とアンテナの接続箇所において不良が起こりやすく、歩留まりを高めることが難しい。さらにＩＤチップは、用途によって紙、プラスチックなどの可撓性を有する素材（フレキシブルな素材）に取り付けられることも想定される。そのため、集積回路とアンテナとが良好に接続されたとしても、使用に際し、集積回路の形成されている基板に応力が加えられることがある。よって応力により接続箇所に不良が生じやすく、信頼性が低いという問題がある。

一方、集積回路とアンテナとを一体形成するＩＤチップの場合、別々に形成する場合と異なり、接続箇所の不良が起こりにくい。しかし、基板一枚あたりから得られるＩＤチップの数を確保しようとすると、自ずとアンテナを形成するためのエリアが限られてくる。そのため、アンテナの寸法を大きくすることが難しく、利得の高いアンテナを形成することが難しい。

また一般的に集積回路を形成するのに用いられている半導体基板は、可撓性に乏しく、機械的強度が低いのが難点であるが、集積回路自体の面積を縮小化することで、機械的強度をある程度向上させることは可能である。しかしこの場合、回路規模の確保が難しくなり、ＩＤチップの用途が制限されるので好ましくない。よって、集積回路の回路規模の確保を重要視すると、やみくもに集積回路の面積を縮小化することは妥当ではない。

上記問題に鑑み、本発明は、アンテナの利得を高め、回路規模を抑えることなく集積回路の機械的強度を高めることができる、ＩＤチップの提供を課題とする。さらに本発明は、該ＩＤチップを用いた包装材、タグ、証書、紙幣及び有価証券に関する。

本発明の半導体装置は、薄膜の半導体膜で形成された半導体素子が用いられた集積回路と、該集積回路に接続されたアンテナとを有する。本発明の半導体装置は、無線チップを含み、さらに無線チップにはＩＤチップが含まれる。アンテナは、集積回路と一体形成されている方が、半導体装置の機械的強度を高めることができるので望ましい。なおかつ本発明で用いるアンテナは、円状または螺旋状に巻かれた導線を有し、導線と導線の間に、軟磁性材料を用いた微粒子が配置されている。具体的には、導線間に、軟磁性材料を用いた微粒子が含まれた（分散された）絶縁層が、配置されている。

なお本発明では、導線を覆うように絶縁膜を形成し、該絶縁膜を間に挟むように、導線間に、軟磁性材料を用いた微粒子が含まれた（分散された）絶縁層が配置されていても良い。

また本発明では、該絶縁層が導線を覆うように形成されていても良い。

なお、集積回路及びアンテナは、基板上に直接形成されていても良いし、基板上に形成した後に剥離され、別途用意された基板に貼り合わされていても良い。集積回路の貼り合わせは、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離し、貼り合わせる方法、耐熱性の高い基板と集積回路の間に剥離層を設け、レーザ光の照射またはエッチングにより該剥離層を除去することで基板と集積回路とを剥離し、貼り合わせる方法、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離し、貼り合わせる方法等、様々な方法を用いることができる。

また、別途作製された集積回路どうしを貼り合わせることで、集積回路を積層し、回路規模やメモリの容量を大きくするようにしても良い。集積回路は半導体基板で作製したＩＤチップに比べて飛躍的に薄いので、複数の集積回路を積層させてもＩＤチップの機械的強度をある程度維持することができる。積層した集積回路どうしの接続は、フリップチップ法、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法、ワイヤボンディング法などの、公知の接続方法を用いることができる。

さらに本発明は、上記ＩＤチップを用いた包装材、タグ、証書、紙幣及び有価証券もその範疇に含む。本発明において包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。また本発明においてタグとは、荷札、値札、名札など、該タグが付加される対象物の情報を有する札に相当する。また本発明において証書とは、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、クレジットカード、キャッシュカード、プリペイドカード、診察券、定期券など、事実を証明する文書に相当する。また本発明において有価証券とは、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、抵当証券など、私法上の財産権を表示する証券に相当する。

軟磁性材料は透磁率が高く、保磁力が小さい磁性体である。よって、導線間に軟磁性材料を配置させることで、アンテナが含まれている平面と交差する磁束により、導線に含まれている導体に渦電流が発生するのを抑えることができる。よって、アンテナが含まれている平面と交差する磁束の損失を低減し、アンテナの相互インダクタンスを高めることができる。従って、ＩＤチップの機械的強度を確保しつつ、アンテナの利得をも高めることができる。

また、導線を覆うように軟磁性材料を含む絶縁層を形成することで、アンテナにおいて生じる磁束が、導線の近傍に配置されている導体により損失するのを抑えることができる。特に、ＩＤチップを取り付ける対象物の表面に導体が用いられている場合、アンテナと該表面との間に、軟磁性材料を含む絶縁層が配置されるようにＩＤチップを取り付けることで、導体による磁束の損失を防ぐことができる。

また集積回路とアンテナとを一体形成することで、集積回路と、アンテナとを接続するための配線も、集積回路を作製する過程において、当該基板上に形成することができる。よって、ＩＤチップ形成時における接続不良の発生を抑えることができる。さらに、可撓性を有する基板を用いる場合、該基板に応力が加えられることにより発生する接続不良をも抑えることができ、信頼性の向上に繋がる。

また、薄膜の半導体膜で形成された半導体素子を用いて、集積回路を形成するので、可撓性を有する基板を用いることが可能であり、半導体基板を用いた集積回路ほど面積を小さくせずとも、高い機械的強度を得ることができる。よって、回路規模を抑えなくとも集積回路の機械的強度を高め、ＩＤチップの用途範囲をより広げることができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

図１を用いて、本発明のＩＤチップなどの半導体装置の構成について説明する。図１（Ａ）に、本発明のＩＤチップの一形態を斜視図で示す。また図１（Ｂ）に、図１（Ａ）に示すＩＤチップの、Ａ−Ａ’における断面図を示す。１００は集積回路、１０１はアンテナに相当し、アンテナ１０１は集積回路１００に電気的に接続されている。１０２は基板、１０３はカバー材に相当し、集積回路１００及びアンテナ１０１は、基板１０２とカバー材１０３の間に挟まれている。

なお図１（Ｂ）では、集積回路１００に含まれる半導体素子の一例として、ＴＦＴ（薄膜トランジスタ）１０４を示しているが、集積回路１００に用いられる半導体素子はＴＦＴに限定されない。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。ＴＦＴを覆っている層間絶縁膜１１１上に、アンテナ１０１が形成されている。

また本発明のＩＤチップは、アンテナ１０１を構成している導線１０５間に絶縁層１０６が形成されている。さらに本発明では図１（Ｂ）に示すように、導線１０５間のみならず、導線１０５を覆うように絶縁層１０６が形成されていても良い。

次に、図１（Ｂ）の破線１０７で囲んだ、ＩＤチップの断面の拡大図を、図１（Ｃ）に示す。絶縁層１０６には、絶縁体１１０に軟磁性材料の微粒子１０８を分散させたものを用いる。絶縁体１１０には、ポリイミド、エポキシ、アクリル、ポリアミド等の有機樹脂を用いることができる。また上記有機樹脂の他に、無機の樹脂、例えばシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。

また軟磁性材料を含ませることが可能であるならば、酸化珪素、窒化酸化珪素、窒化珪素などの無機絶縁膜も、絶縁体１１０として用いることが可能である。

また微粒子１０８に用いられる軟磁性材料として、例えばＦｅ、Ｃｏ、Ｎｉ、または、これらのいずれか複数を用いた合金の他、３Ｙ₂Ｏ₃・５Ｆｅ₂Ｏ₃（ＹＩＧ）、Ｆｅ₂Ｏ₃、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｃｒ合金、ＦｅＰ系合金、ＮｉまたはＮｉ−Ｆｅ合金にＭｏ、Ｃｕ、Ｃｒ、Ｎｂのいずれかひとつまたは複数を加えたパーマロイ系合金を用いることができる。また軟磁性材料として、Ｍｎ−Ｚｎフェライトに代表されるソフトフェライトを用いることもできる。

また図１（Ｃ）に示すように、本発明のＩＤチップは、絶縁層１０６と導線１０５との間に、導線１０５どうしを電気的に分離するための絶縁膜（以下、分離用絶縁膜）１０９が形成されていても良い。絶縁層１０６内における軟磁性材料の含有率が高い場合、上記分離用絶縁膜１０９は、導線１０５どうしを電気的に分離するのに有効な手段である。

なお、図１ではカバー材１０３を用いてＩＤチップの機械的強度を高めている例を示しているが、本発明のＩＤチップは必ずしもカバー材１０３を用いる必要はない。例えば、集積回路１００及びアンテナ１０１を樹脂等で覆うことで、ＩＤチップの機械的強度を高めるようにしても良い。また、絶縁層１０６の厚さを制御することで、ＩＤチップの機械的強度を高めるようにしても良い。

また、基板１０２の耐熱温度が、集積回路１００の作製工程における熱処理に耐えうる程度であれば、基板１０２上に集積回路１００及びアンテナ１０１を直接形成しても良い。ただし、基板１０２として、例えばプラスチック基板など耐熱性に劣る基板を用いる場合は、耐熱性を有する基板上に集積回路を形成した後、基板１０２に集積回路１００及びアンテナ１０１を貼り合わせるようにしても良い。

また、アンテナ１０１に用いられている導線１０５は、例えばＡｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そして導線１０５は、例えば印刷法、フォトリソグラフィ法、めっき法、蒸着法または液滴吐出法などを用いて形成することができる。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。

また図１（Ｃ）では、導線１０５が単層の導電膜で形成されているが、複数の導電膜を用いて形成されていても良い。

図２（Ａ）に、パターニングされた第１の導体２０１を形成した後に、第１の導体２０１を覆うように第２の導体２０２を形成し、第１の導体２０１及び第２の導体２０２を導線１０５として用いる場合の、導線１０５の断面図を示す。図２（Ａ）では、フォトリソグラフィ法を用いてＮｉで第１の導体２０１を形成した後、第１の導体２０１を覆うように、無電解めっき法を用いてＣｕで第２の導体２０２を形成する。なお第１の導体２０１は、フォトリソグラフィ法の他、印刷法、蒸着法または液滴吐出法などを用いて形成することができる。第２の導体２０２は、無電解めっき法の他、電気めっき法または液滴吐出法などを用いて形成することができる。

なお、第１の導体２０１、第２の導体２０２に用いられる材料は、図２（Ａ）に示した構成に限定されない。また、図２（Ａ）では、第１の導体２０１を第２の導体２０２が覆っている構成を示しているが、第１の導体２０１を覆っている第２の導体２０２は単層であるとは限らない。複数の層が積層された第２の導体２０２が、第１の導体２０１を覆っていても良い。

図２（Ｂ）に、複数の導電膜を積層した後、フォトリソグラフィ法を用いてパターニングすることで、導線１０５を形成する場合の、導線１０５の断面図を示す。図２（Ｂ）では、Ｔｉで形成された第１の導体２０３上に、Ａｌで形成された第２の導体２０４が積層するように形成されている。

なお、第１の導体２０３、第２の導体２０４に用いられる材料は、図２（Ｂ）に示した構成に限定されない。また、図２（Ｂ）では、第１の導体２０３と第２の導体２０４が積層されている構成を示しているが、３層以上の導体が積層するように、導線１０５が形成されていても良い。

また図２（Ｂ）に示すように、積層された複数の導体を形成した後、図２（Ａ）に示すように、別の導体で、該積層された複数の導体を覆うことで、導線１０５を形成するようにしても良い。

なお、絶縁層１０６は、必ずしも導線１０５を覆っている必要はなく、少なくとも導線１０５に接して形成されていれば良い。図２（Ｃ）に、導線１０５間に、選択的に絶縁層１０６を形成した場合の、導線１０５の断面図を示す。絶縁層１０６は、液滴吐出法または印刷法などを用いて形成することができる。図２（Ｃ）の場合、導線１０５及び絶縁層１０６を形成した後、導線１０５及び絶縁層１０６を覆うように、保護膜２０５を形成することが望ましい。保護膜２０５には、有機樹脂またはシロキサン系樹脂など無機の樹脂を用いた絶縁膜で形成することができる。

また、分離用絶縁膜１０９は、真空蒸着法、スパッタリング法、ＣＶＤ法などを用いても形成することができるが、液滴吐出法または印刷法などを用いて選択的に形成することが可能である。

図３（Ａ）に、液滴吐出法を用いて、導線１０５を覆うように分離用絶縁膜３０１を選択的に形成した例を示す。図３（Ａ）の場合、分離用絶縁膜３０１として、有機樹脂またはシロキサン系樹脂など無機の樹脂を用いることができる。なお図３（Ａ）の場合も、図３（Ｂ）に示すように、絶縁層３０２を導線１０５間に選択的に形成しても良い。

また、導線１０５と層間絶縁膜１１１との間に、バリア性の高い窒化珪素膜または窒化酸化珪素膜などの絶縁膜を形成しても良い。図３（Ｃ）に、バリア性の高い窒化珪素膜または窒化酸化珪素膜などの絶縁膜３０３が、導線１０５と層間絶縁膜１１１との間に形成された場合の、導線１０５の断面図を示す。バリア性の高い絶縁膜３０３を形成することで、例えば導線１０５にＣｕなどの半導体素子の特性に悪影響を及ぼすような金属が用いられていた場合、該金属が半導体素子の方に拡散するのを抑えることができる。

また、導線１０５に用いられている金属のみならず、絶縁層１０６内の微粒子に、半導体素子の特性に悪影響を及ぼすような金属が用いられている場合でも、該金属が半導体素子の方に拡散するのを抑えることができる。特に、導線１０５及び層間絶縁膜１１１を覆うように形成されている分離用絶縁膜３０４を、バリア性の高い窒化珪素膜または窒化酸化珪素膜などの絶縁膜で形成することで、絶縁層１０６内の微粒子に用いられている金属が、半導体素子の方に拡散するのをより抑えることが可能になる。

次に、本発明のＩＤチップの詳しい作製方法について説明する。なお本実施の形態では、絶縁分離されたＴＦＴを半導体素子の一例として示すが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。

まず図４（Ａ）に示すように、耐熱性を有する第１の基板５００上に剥離層５０１を形成する。第１の基板５００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

剥離層５０１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層５０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層５０１として用いる。なお剥離層５０１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層５０１の膜厚は、１０〜１００ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。

次に、剥離層５０１上に、下地膜５０２を形成する。下地膜５０２は第１の基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜５０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜５０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。

本実施の形態では、膜厚１００ｎｍのＳｉＯＮ膜、膜厚５０ｎｍのＳｉＮＯ膜、膜厚１００ｎｍのＳｉＯＮ膜を順に積層して下地膜５０２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層のＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ₃Ｎ₄等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、ＳｉＯ₂膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。

或いは、下地膜５０２は、ＳｉＯＮ膜またはＳｉＯ₂膜、シロキサン系樹脂膜、及びＳｉＯ₂膜を順次積層して形成しても良い。

ここで、酸化珪素膜は、ＳｉＨ₄とＯ₂、ＴＥＯＳ（テトラエトキシシラン）とＯ₂等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ₄とＮＨ₃の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、窒化酸化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）は、代表的には、ＳｉＨ₄とＮ₂Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。

次に、下地膜５０２上に半導体膜５０３を形成する。半導体膜５０３は、下地膜５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜５０３の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜５０３は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

なお半導体膜５０３は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、第１の基板５００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法のうちいずれかと、９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。

例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜５０３の耐性を高めるために、５００℃、１時間の熱アニールを該半導体膜５０３に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ₄レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜５０３に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。

また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。

上述したレーザ光の照射により、結晶性がより高められた半導体膜５０３が形成される。なお、予め多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成するようにしても良い。

また本実施の形態では半導体膜５０３を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄、Ｓｉ₂Ｈ₆が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。

なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギーの観点から安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端させるために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。

またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ₄、Ｃ₂Ｈ₆などの炭化物気体、ＧｅＨ₄、ＧｅＦ₄などのゲルマニウム化気体、Ｆ₂などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。

例えば、ＳｉＨ₄にＨ₂を添加したガスを用いる場合、或いはＳｉＨ₄にＦ₂を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｄｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｄｅｃとし、キャリア移動度を１０ｃｍ²／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。

次に、図４（Ｂ）に示すように、半導体膜５０３をパターニングし、島状の半導体膜５０４〜５０６を形成する。そして、島状の半導体膜５０４〜５０６を覆うように、ゲート絶縁膜５０７を形成する。ゲート絶縁膜５０７は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。

次に図４（Ｃ）に示すように、ゲート電極５１０〜５１２を形成する。本実施の形態では、ｎ型を付与する不純物がドーピングされたＳｉ、ＷＮ、Ｗをスパッタ法で順に積層するように形成した後、レジスト５１３をマスクとしてエッチングを行なうことにより、ゲート電極５１０〜５１２を形成する。勿論、ゲート電極５１０〜５１２の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘとの積層構造、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。

また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、パターニングしてＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極５１０〜５１２を形成することができる。また、レジスト５１３を用いずに、液滴吐出法を用いて選択的にゲート電極５１０〜５１２を形成しても良い。

導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。

なお、ゲート電極をエッチング形成する際のエッチングガスとしては、ＣＦ₄、Ｃｌ₂、Ｏ₂の混合ガスやＣｌ₂ガスを用いたが、これに限定されるものではない。

次に図４（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５をレジスト５１４で覆い、ゲート電極５１０、５１２をマスクとして、島状の半導体膜５０４、５０６に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０¹³〜６×１０¹³／ｃｍ²、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５０７を介してドーピングがなされ、島状の半導体膜５０４、５０６に、一対の低濃度不純物領域５１６、５１７が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５をレジストで覆わずに行っても良い。

次に図４（Ｅ）に示すように、レジスト５１４をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜５０４、５０６を覆うように、レジスト５１８を新たに形成し、ゲート電極５１１をマスクとして、島状の半導体膜５０５に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０¹⁶〜３×１０¹⁶／ｃｍ²、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜５０７を介してドーピングがなされ、島状の半導体膜５０５に、一対のｐ型の高濃度不純物領域５１９が形成される。

次に図５（Ａ）に示すように、レジスト５１８をアッシング等により除去した後、ゲート絶縁膜５０７及びゲート電極５１０〜５１２を覆うように、絶縁膜５２０を形成する。本実施の形態では、膜厚１００ｎｍのＳｉＯ₂膜をプラズマＣＶＤ法によって形成する。その後、エッチバック法により、絶縁膜５２０、ゲート絶縁膜５０７を部分的にエッチングし、図５（Ｂ）に示すように、ゲート電極５１０〜５１２の側壁に接するように、サイドウォール５２２〜５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ₃とＨｅの混合ガスを用いる。なお、サイドウォールを形成する工程は、これらに限定されるものではない。

なお、絶縁膜５２０を形成した時に、第１の基板５００の裏面にも絶縁膜が形成された場合には、レジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても良い。この場合、裏面に形成された絶縁膜は、サイドウォール５２２〜５２４をエッチバック法で形成する際に、絶縁膜５２０、ゲート絶縁膜５０７と共にエッチングして、除去するようにしても良い。

次に図５（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０５を覆うように、レジスト５２５を新たに形成し、ゲート電極５１０、５１２及びサイドウォール５２２、５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０¹³〜５×１０¹⁵／ｃｍ²、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜５０４、５０６に、一対のｎ型の高濃度不純物領域５２７、５２８が形成される。

なおサイドウォール５２２、５２４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール５２２、５２４の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又はオフセット領域の幅を制御するには、サイドウォール５２２、５２４を形成する際のエッチバック法の条件または絶縁膜５２０の膜厚を適宜変更し、サイドウォール５２２、５２４のサイズを調整すればよい。

次に、レジスト５２５をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。

また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行ない、島状の半導体膜５０４〜５０６を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜５０４〜５０６を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第２の基板５４８上に半導体素子を貼り合わせた後、第２の基板５４８を曲げることにより半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、１×１０¹⁹〜１×１０²²ａｔｏｍｓ／ｃｍ³好ましくは１×１０¹⁹〜５×１０²⁰ａｔｏｍｓ／ｃｍ³とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。

上述した一連の工程により、ｎチャネル型ＴＦＴ５２９、ｐチャネル型ＴＦＴ５３０、ｎチャネル型ＴＦＴ５３１が形成される。上記作製工程において、エッチバック法の条件または絶縁膜５２０の膜厚を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。なお、本実施の形態では、ＴＦＴ５２９〜５３１をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。

さらに、この後、ＴＦＴ５２９〜５３１を保護するためのパッシベーション膜を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のＴＦＴ５２９〜５３１への侵入を防ぐことができる、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度のＳｉＯＮ膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ５２９〜５３１上には、ＳｉＯＮとＳｉＮｘとＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ５２９〜５３１が下地膜５０２とパッシベーション膜とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。

次に図５（Ｄ）に示すように、ＴＦＴ５２９〜５３１を覆うように、第１の層間絶縁膜５３３を形成する。第１の層間絶縁膜５３３は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂（以下、シロキサン系樹脂ともいう）等を用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）の結合で骨格構造が形成される。これらの置換基として、少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素）が用いられる。また、フルオロ基を置換基として用いてもよい。または、置換基として少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。第１の層間絶縁膜５３３の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＰＢＳＧ（リンボロンガラス）、ＢＰＳＧ（ボロンリンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜５３３を形成しても良い。

さらに本実施の形態では、第１の層間絶縁膜５３３上に、第２の層間絶縁膜５３４を形成する。第２の層間絶縁膜５３４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。

なお、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４中にフィラーを混入させておいても良い。

次に図５（Ｄ）に示すように、第１の層間絶縁膜５３３及び第２の層間絶縁膜５３４にコンタクトホールを形成し、ＴＦＴ５２９〜５３１に接続する配線５３５〜５３９を形成する。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ₃とＨｅの混合ガスを用いたが、これに限定されるものではない。本実施の形態では、配線５３５〜５３９を、Ａｌで形成する。なお配線５３５〜５３９をＴｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、及びＴｉＮの５層構造とし、スパッタ法を用いて形成しても良い。

なお、Ａｌにおいて、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、ＳｉＯＮ等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。

なお、配線５３５、５３６はｎチャネル型ＴＦＴ５２９の高濃度不純物領域５２７に、配線５３６、５３７はｐチャネル型ＴＦＴ５３０の高濃度不純物領域５１９に、配線５３８、５３９はｎチャネル型ＴＦＴ５３１の高濃度不純物領域５２８に、それぞれ接続されている。

次に図５（Ｅ）に示すように、配線５３５〜５３９を覆うように、第２の層間絶縁膜５３４上に第３の層間絶縁膜５４０を形成する。第３の層間絶縁膜５４０は、配線５３５の一部が露出するような開口部を有する。また第３の層間絶縁膜５４０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。なお開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また第３の層間絶縁膜５４０自体を、液滴吐出法または印刷法で形成することもできる。

次に、アンテナ５４１を第３の層間絶縁膜５４０上に形成する。アンテナ５４１は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ５４１は、配線５３５と接続されている。なお図５（Ｅ）では、アンテナ５４１が配線５３５と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ５４１と配線５３５とを電気的に接続するようにしても良い。

アンテナ５４１は印刷法、フォトリソグラフィ法、めっき法、蒸着法または液滴吐出法などを用いて形成することができる。本実施の形態では、アンテナ５４１が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ５４１を形成することも可能である。

印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ５４１を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。

液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ５４１を形成する場合、該アンテナ５４１の密着性が高まるような処理を、第３の層間絶縁膜５４０の表面に施すことが望ましい。

密着性を高めるための処理として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜５４０の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜５４０の表面に付着させる方法、第３の層間絶縁膜５４０の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。

第３の層間絶縁膜５４０に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜５４０の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。

なおアンテナ５４１を形成したら、図６（Ａ）に示すように、アンテナ５４１を覆うように、分離用絶縁膜５４２を形成する。分離用絶縁膜５４２には、有機樹脂、無機絶縁膜、シロキサン系樹脂などを用いることができる。無機絶縁膜として、具体的には、例えばＤＬＣ膜、窒化炭素膜、酸化珪素膜、窒化酸化珪素膜、窒化珪素膜、ＡｌＮ_X膜またはＡｌＮ_XＯ_Y膜等を用いることができる。また、例えば窒化炭素膜と窒化珪素を積層した膜、ポリスチレンを積層した膜などを、分離用絶縁膜５４２として用いても良い。本実施の形態では、分離用絶縁膜５４２として窒化珪素膜を用いる。

次に図７（Ｃ）に示すように、分離用絶縁膜５４２を覆うように、保護層５４３を形成する。保護層５４３は、後に剥離層５０１をエッチングにより除去する際に、ＴＦＴ５２９〜５３１及び配線５３５〜５３９を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層５４３を形成することができる。

本実施の形態では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、紫外線を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層５４３を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、分離用絶縁膜５４２と保護層５４３を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層５４３の除去がスムーズに行なわれるように、分離用絶縁膜５４２を覆うように、無機絶縁膜（ＳｉＮ_X膜、ＳｉＮ_XＯ_Y膜、ＡｌＮ_X膜、またはＡｌＮ_XＯ_Y膜）を形成しておくことが好ましい。

次に図６（Ｂ）に示すように、ＩＤチップどうしを分離するために溝５４６を形成する。溝５４６は、剥離層５０１が露出する程度の深さを有していれば良い。溝５４６の形成は、ダイシング、スクライビング、フォトリソグラフィ法などを用いることができる。なお、第１の基板５００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝５４６を形成する必要はない。

次に図６（Ｃ）に示すように、剥離層５０１をエッチングにより除去する。本実施の形態では、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝５４６から導入する。本実施の形態では、例えばＣｌＦ₃（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８×１０²Ｐａ（６Ｔｏｒｒ）、時間：３時間の条件で行なう。また、ＣｌＦ₃ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ₃等のフッ化ハロゲンを用いることで、剥離層５０１が選択的にエッチングされ、第１の基板５００をＴＦＴ５２９〜５３１から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。

次に図７（Ａ）に示すように、剥離されたＴＦＴ５２９〜５３１を、接着剤５４７を用いて第２の基板５４８に貼り合わせる。接着剤５４７は、第２の基板５４８と下地膜５０２とを貼り合わせることができる材料を用いる。接着剤５４７は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

第２の基板５４８として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、可撓性を有する紙またはプラスチックなどの有機材料を用いることができる。または第２の基板５４８として、フレキシブルな無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板５４８は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。

次に図７（Ａ）に示すように、分離用絶縁膜５４２を覆うように、絶縁層５４９を形成する。絶縁層５４９は、軟磁性材料で形成された微粒子５５１が分散された、絶縁体５５０を用いている。絶縁体５５０には、ポリイミド、エポキシ、アクリル、ポリアミド等の有機樹脂を用いることができる。また上記有機樹脂の他に、無機の樹脂、例えばシロキサン系材料等を用いることができる。シロキサン系樹脂の置換基として、少なくとも水素を含む有機基（例えば、アルキル基、芳香族炭化水素等）が用いられる。または、置換基としてフルオロ基を用いてもよい。または、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

また微粒子５５１に用いられる軟磁性材料として、例えばＦｅ、Ｃｏ、Ｎｉ、または、これらのいずれか複数を用いた合金の他、３Ｙ₂Ｏ₃・５Ｆｅ₂Ｏ₃（ＹＩＧ）、Ｆｅ₂Ｏ₃、Ｆｅ−Ｓｉ−Ａｌ合金、Ｆｅ−Ｃｒ合金、ＦｅＰ系合金、ＮｉまたはＮｉ−Ｆｅ合金にＭｏ、Ｃｕ、Ｃｒ、Ｎｂのいずれかひとつまたは複数を加えたパーマロイ系合金を用いることができる。また軟磁性材料として、Ｍｎ−Ｚｎフェライトに代表されるソフトフェライトを用いることもできる。

微粒子５５１の濃度、比表面積は、用いる軟磁性材料によって適宜調整することが望ましい。軟磁性材料の濃度が高すぎると、絶縁層５４９の抵抗が下がることで渦電流による磁束の損失が生じてしまい、インダクタンスを高めにくい。逆に、軟磁性材料の濃度が低すぎても、絶縁層５４９全体の透磁率が低すぎて、アンテナ５４１のインダクタンスを高めにくい。また微粒子５５１の比表面積は、小さすぎると微粒子５５１の径が大きくなりすぎるため、アンテナ５４１を構成している導線間に微粒子５５１を均一に分散させることが難しくなる。逆に微粒子５５１の比表面積が大きすぎると、微粒子５５１が凝集しやすくなり、これもまた、導線間に微粒子５５１を均一に分散させることが難しくなる。軟磁性材料としてＦｅ₂Ｏ₃を用いる場合、例えば微粒子５５１の比表面積が５０〜３００ｍ²／ｇ、濃度が４０〜５０ｍｏｌ％となるように、絶縁層５４９を形成することができる。

次に、接着剤５５２を絶縁層５４９上に塗布し、カバー材５５３を貼り合わせる。カバー材５５３は第２の基板５４８と同様の材料を用いることができる。接着剤５５２の厚さは、例えば１０〜２００μｍとすれば良い。

また接着剤５５２は、カバー材５５３と絶縁層５４９とを貼り合わせることができる材料を用いる。接着剤５５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

なお本実施の形態では、接着剤５５２を用いて、カバー材５５３を絶縁層５４９に貼り合わせているが、本発明はこの構成に限定されない。絶縁層５４９が有する絶縁体５５０に、接着剤としての機能を有する樹脂を用いることで、絶縁層５４９とカバー材５５３とを直接貼り合わせることも可能である。

また本実施の形態では、図７（Ｂ）に示すように、カバー材５５３を用いる例を示しているが、本発明はこの構成に限定されない。例えば図７（Ａ）に示した工程までで終了としても良い。

上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板５４８とカバー材５５３との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤５４７と接着剤５５２間に形成された各種絶縁膜及び層間絶縁膜の厚さを含め、アンテナは含まないものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ²）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ²）〜４ｍｍ四方（１６ｍｍ²）程度とすることができる。

なお集積回路を、第２の基板５４８とカバー材５５３の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板５４８とカバー材５５３の間の距離をｄとすると、集積回路の厚さ方向における中心と第２の基板５４８との間の距離ｘが、以下の数１に示す式を満たすように、接着剤５４７、接着剤５５２の厚さを制御することが望ましい。

また好ましくは、以下の数２に示す式を満たすように、接着剤５４７、接着剤５５２の厚さを制御する。

また、図８に示すように、集積回路におけるＴＦＴの島状の半導体膜から下部の下地膜までの距離（ｔ_under）と、島状の半導体膜から上部の第３の層間絶縁膜５４０までの距離（ｔ_over）が、等しく又は概略等しくなるように、下地膜５０２、第１の層間絶縁膜５３３、第２の層間絶縁膜５３４または第３の層間絶縁膜５４０の厚さを調整しても良い。このようにして、島状の半導体膜を集積回路の中央に配置せしめることで、半導体層への応力を緩和することができ、クラックの発生を防止することができる。

また本実施の形態では、アンテナを覆うように絶縁層が形成されているのみであるが、本発明はこの構成に限定されない。アンテナと第２の基板との間に、軟磁性材料が分散された絶縁層が形成されていても良い。図１７に、第２の層間絶縁膜１７０１上に第３の層間絶縁膜１７０４が形成されており、なおかつ該第３の層間絶縁膜１７０４は２層の絶縁膜１７０２、１７０３が順に積層されるように形成されている場合の、ＩＤチップの断面図を示す。第３の層間絶縁膜１７０４上にはアンテナ１７０５が形成されている。そして、絶縁膜１７０２、１７０３のうち、最もアンテナ１７０５に近い絶縁膜１７０３には、軟磁性材料で形成された微粒子が分散されている。よって図１７において、絶縁膜１７０３は本発明の絶縁層に相当する。さらに図１７に示すＩＤチップでは、アンテナ１７０５が分離用絶縁膜１７０６に覆われており、アンテナ１７０５及び分離用絶縁膜１７０６を覆うように、軟磁性材料で形成された微粒子が分散されている絶縁層１７０７が形成されている。

なお分離用絶縁膜１７０６は、必ずしも設ける必要はない。また絶縁層１７０７は、アンテナ１７０５を構成している導線間のみに形成されていても良い。また、絶縁膜１７０３とアンテナ１７０５との間にも、分離用絶縁膜を形成するようにしても良い。

図１７に示すように、絶縁層として機能する絶縁膜１７０３を形成することで、よりアンテナの利得を高めることができる。

なお本実施の形態では、耐熱性の高い第１の基板５００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。

またＩＤチップの可撓性を確保するために、下地膜５０２に接する接着剤５４７に有機樹脂を用いる場合、下地膜５０２として窒化珪素膜または窒化酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板５４８が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ５２９〜５３１のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板５４８が曲がっても、それによってＴＦＴ５２９〜５３１の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板５４８が曲がっても、それによってＴＦＴ５２９〜５３１の特性に影響が出るのをより抑えることができる。

なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。

また本実施の形態のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ²のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ²であるが、後者のガラス基板の面積は約６７２０００ｍｍ²であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ²では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ²のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ²のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。

従って、７３０×９２０ｍｍ²のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。

なお本実の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。図９（Ａ）、図９（Ｂ）に、ガラス基板を用いて形成された、ＩＤチップの一形態を、断面図で示す。

図９（Ａ）に示すＩＤチップでは、基板５７０にガラス基板を用い、ＴＦＴ５７１〜５７３が剥離されることなく、直接基板５７０上に形成されている。具体的には、ＴＦＴ５７１〜５７３と基板５７０との間に、接着剤を間に挟んでおらず、基板５７０と下地膜５７４とが接するように形成されている。なお図９（Ｂ）は、図９（Ａ）に示すＩＤチップに、カバー材５７５を貼り合わせたＩＤチップの断面図に相当する。

図１０（Ａ）を用いて、導電膜のパターニングにより、ＴＦＴに接続されている配線とアンテナとを共に形成する場合の、ＩＤチップなどの半導体装置の構成について説明する。図１０（Ａ）に、本実施例のＩＤチップの断面図を示す。

図１０（Ａ）において、ＴＦＴ１４０１は、島状の半導体膜１４０２と、島状の半導体膜１４０２に接しているゲート絶縁膜１４０３と、ゲート絶縁膜１４０３を間に挟んで島状の半導体膜１４０２と重なっているゲート電極１４０４とを有している。またＴＦＴ１４０１は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に覆われている。なお、本実施例では、ＴＦＴ１４０１が、第１の層間絶縁膜１４０５、第２の層間絶縁膜１４０６の、２つの層間絶縁膜に覆われているが、本実施例はこの構成に限定されない。ＴＦＴ１４０１は、単層の層間絶縁膜で覆われていても良いし、３層以上の層間絶縁膜で覆われていても良い。

そして第２の層間絶縁膜１４０６に上に形成された配線１４０７は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に形成されたコンタクトホールを介して、島状の半導体膜１４０２に接続されている。

また第２の層間絶縁膜１４０６上には、アンテナ１４０８が形成されている。配線１４０７とアンテナ１４０８は、第２の層間絶縁膜１４０６上に導電膜を形成し、該導電膜をパターニングすることで、共に形成することができる。アンテナ１４０８を配線１４０７と共に形成することで、ＩＤチップの作製工程数を抑えることができる。

そして、アンテナ１４０８を覆うように、分離用絶縁膜１４０９が形成されており、さらにアンテナ１４０８及び分離用絶縁膜１４０９を覆うように絶縁層１４１０が形成されている。なお絶縁層１４１０は、必ずしもアンテナ１４０８全体を覆っている必要はなく、アンテナ１４０８を構成している導線間に配置されるように、形成されていれば良い。

また図１０（Ａ）では、絶縁層１４１０を、アンテナ１４０８が形成されている領域に選択的に形成しているが、本実施例はこの構成に限定されない。絶縁層１４１０は配線１４０７を覆うように形成されていても良い。ただしこの場合、分離用絶縁膜１４０９は、配線１４０７を覆うように形成するのが望ましい。

次に図１０（Ｂ）を用いて、導電膜のパターニングにより、ＴＦＴのゲート電極とアンテナとを共に形成する場合の、ＩＤチップの構成について説明する。図１０（Ｂ）に、本実施例のＩＤチップの断面図を示す。

図１０（Ｂ）において、ＴＦＴ１４１１は、島状の半導体膜１４１２と、島状の半導体膜１４１２と重なっているゲート絶縁膜１４１３と、ゲート絶縁膜１４１３を間に挟んで島状の半導体膜１４１２と重なっているゲート電極１４１４とを有している。またゲート絶縁膜１４１３上には、アンテナ１４１８が形成されている。ゲート電極１４１４とアンテナ１４１８は、ゲート絶縁膜１４１３上に導電膜を形成し、該導電膜をパターニングすることで共に形成することができる。アンテナ１４１８をゲート電極１４１４とを同一材料で共に形成することで、ＩＤチップの作製工程数を抑えることができる。

そして、アンテナ１４１８を覆うように絶縁層１４２０が形成されている。なお絶縁層１４２０は、必ずしもアンテナ１４１８全体を覆っている必要はなく、アンテナ１４１８を構成している導線間に配置されるように、形成されていれば良い。

また、図１０（Ｂ）では、分離用絶縁膜を形成していない構成について示しているが、本発明はこの構成に限定されない。分離用絶縁膜をアンテナ１４１８と絶縁層１４２０との間に形成するようにしても良い。

なお本実例では、集積回路を剥離して、別途用意した基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。なお、本実施例は、他の実施の形態又は実施例と自由に組み合わせて用いることができる。

本実施例では、本発明のＩＤチップなどの半導体装置の、機能的な構成の一形態について、図１１を用いて説明する。

図１１において、９００はアンテナ、９０１は集積回路に相当する。また９０３は、アンテナ９００の両端子間に形成される容量に相当する。集積回路９０１は、復調回路９０９、変調回路９０４、整流回路９０５、マイクロプロセッサ９０６、メモリ９０７、負荷変調をアンテナ９００に与えるためのスイッチ９０８を有している。なおメモリ９０７は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦＲＡＭ（登録商標）などを用いることができる。

リーダ／ライタから電波として送られてきた信号は、アンテナ９００において電磁誘導により交流の電気信号に変換される。復調回路９０９では該交流の電気信号を復調し、後段のマイクロプロセッサ９０６に送信する。また整流回路９０５では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ９０６に供給する。マイクロプロセッサ９０６では、入力された信号に従って各種演算処理を行なう。メモリ９０７にはマイクロプロセッサ９０６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。

そしてマイクロプロセッサ９０６から変調回路９０４にデータが送られると、変調回路９０４はスイッチ９０８を制御し、該データに従ってアンテナ９００に負荷変調を加えることができる。リーダ／ライタは、アンテナ９００に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ９０６からのデータを読み取ることができる。

なお、図１１に示すＩＤチップは、本発明の一形態を示したのに過ぎず、本発明は上記構成に限定されない。本発明のＩＤチップは、必ずしもマイクロプロセッサ９０６を有している必要はない。また信号の伝送方式は、図１１に示したような電磁結合方式に限定されず、電磁誘導方式を用いていても良い。

本実施例は、他の実施の形態又は実施例と自由に組み合わせて実施することが可能である。

本実施例では、本発明のＩＤチップなどの半導体装置に用いられるＴＦＴの構成について説明する。

図１２（Ａ）に、本実施例のＴＦＴの断面図を示す。７０１はｎチャネル型ＴＦＴ、７０２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７０１を例に挙げて、より詳しい構成について説明する。

ｎチャネル型ＴＦＴ７０１は活性層として用いる島状の半導体膜７０５を有しており、該島状の半導体膜７０５は、ソース領域またはドレイン領域として用いる２つの不純物領域７０３と、該２つの不純物領域７０３の間に挟まれているチャネル形成領域７０４と、２つの不純物領域７０３とチャネル形成領域７０４の間に挟まれている２つのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７１０とを有している。またｎチャネル型ＴＦＴ７０１は、島状の半導体膜７０５を覆っているゲート絶縁膜７０６と、ゲート電極７０７と、絶縁膜で形成された２つのサイドウォール７０８、７０９とを有している。

なお本実施例ではゲート電極７０７が、２層の導電膜７０７ａ、７０７ｂを有しているが、本発明はこの構成に限定されない。ゲート電極７０７は１層の導電膜で形成されていても良いし、２層以上の導電膜で形成されていても良い。ゲート電極７０７は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有するチャネル形成領域７０４と重なっている。またサイドウォール７０８、７０９は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有する２つのＬＤＤ領域７１０と重なっている。

サイドウォール７０８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで、サイドウォール７０９は、例えば膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、低温酸化膜）をエッチングすることで形成することができる。本実施例では、サイドウォール７０８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成し、サイドウォール７０９に用いられるＬＴＯ膜を、酸化珪素膜を減圧ＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。

不純物領域７０３及びＬＤＤ領域７１０は、ゲート電極７０７をマスクにして島状の半導体膜７０５にｎ型の不純物をドーピングした後、サイドウォール７０８、７０９を形成し、該サイドウォール７０８、７０９マスクとして島状の半導体膜７０５にｎ型の不純物をドーピングすることで、作り分けることができる。

なおｐチャネル型ＴＦＴ７０２は、ｎチャネル型ＴＦＴ７０１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７０２が有する島状の半導体膜７１１の構成のみ異なっている。島状の半導体膜７１１はＬＤＤ領域を有しておらず、２つの不純物領域７１２と、該２つの不純物領域７１２に挟まれているチャネル形成領域７１３とを有している。そして、不純物領域７１２には、ｐ型の不純物がドーピングされている。なお図１２（Ａ）では、ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していても良い。

図１２（Ｂ）に、図１２（Ａ）に示したＴＦＴにおいて、サイドウォールが単層である場合を示す。図１２（Ｂ）に示すｎチャネル型ＴＦＴ７２１と、ｐチャネル型ＴＦＴ７２２は、それぞれ単層のサイドウォール７２８、７２９を有している。サイドウォール７２８、７２９は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、サイドウォール７２８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。

次に図１２（Ｃ）に、ボトムゲート型のＴＦＴの構成を示す。７４１はｎチャネル型ＴＦＴ、７４２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７４１を例に挙げて、より詳しい構成について説明する。

図１２（Ｃ）において、ｎチャネル型ＴＦＴ７４１は島状の半導体膜７４５を有しており、該島状の半導体膜７４５は、ソース領域またはドレイン領域として用いる２つの不純物領域７４３と、該２つの不純物領域７４３の間に挟まれているチャネル形成領域７４４と、２つの不純物領域７４３とチャネル形成領域７４４の間に挟まれている２つのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７５０とを有している。またｎチャネル型ＴＦＴ７４１は、ゲート絶縁膜７４６と、ゲート電極７４７と、絶縁膜で形成されたチャネル保護膜７４８を有している。

ゲート電極７４７は、ゲート絶縁膜７４６を間に挟んで、島状の半導体膜７４５が有するチャネル形成領域７４４と重なっている。ゲート絶縁膜７４６は、ゲート電極７４７が形成された後に形成されており、島状の半導体膜７４５はゲート絶縁膜７４６が形成された後に形成されている。またチャネル保護膜７４８は、チャネル形成領域７４４を間に挟んでゲート絶縁膜７４６と重なっている。

チャネル保護膜７４８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、チャネル保護膜７４８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。

不純物領域７４３及びＬＤＤ領域７５０は、レジストで形成したマスクを用いて島状の半導体膜７４５にｎ型の不純物をドーピングした後、チャネル保護膜７４８を形成し、該チャネル保護膜７４８マスクとして島状の半導体膜７４５にｎ型の不純物をドーピングすることで、作り分けることができる。

なおｐチャネル型ＴＦＴ７４２は、ｎチャネル型ＴＦＴ７４１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７４２が有する島状の半導体膜７５１の構成のみ異なっている。島状の半導体膜７５１はＬＤＤ領域を有しておらず、２つの不純物領域７５２と、該２つの不純物領域７５２に挟まれているチャネル形成領域７５３とを有している。そして、不純物領域７５２には、ｐ型の不純物がドーピングされている。なお図１２（Ｃ）では、ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していても良い。またｎチャネル型ＴＦＴ７４１がＬＤＤ領域を有していなくとも良い。なお、本実施例は、他の実施の形態又は実施例と自由に組み合わせて用いることができる。

本実施例では、大型の基板を用いて、複数のＩＤチップなどの半導体装置を作製する方法について説明する。

まず、耐熱性を有する基板上に集積回路４０１及びアンテナ４０２を形成した後、剥離し、図１３（Ａ）に示すように、別途用意した基板４０３上に、接着剤４０４を用いて貼り合わせる。なお図１３（Ａ）では、集積回路４０１及びアンテナ４０２を一組づつ基板４０３上に貼り合わせている様子を示しているが、本発明はこの構成に限定されない。集積回路４０１及びアンテナ４０２の組を、互いに繋がった状態で基板から剥離し、一度に基板４０３上に貼り合わせるようにしても良い。

次に図１３（Ｂ）に示すように、間に集積回路４０１及びアンテナ４０２を挟むように、基板４０３にカバー材４０５を貼り合わせる。このとき、集積回路４０１及びアンテナ４０２を覆うように、基板４０３上に接着剤４０６を塗布しておく。カバー材４０５を基板４０３に貼り合わせることで、図１３（Ｃ）に示す状態が得られる。なお、図１３（Ｃ）では、集積回路４０１及びアンテナ４０２の位置を明確にするために、カバー材４０５を通して透けて見えるように、集積回路４０１及びアンテナ４０２を図示している。

次に図１３（Ｄ）に示すように、ダイシングまたはスクライブにより、集積回路４０１及びアンテナ４０２を互いに分離することで、ＩＤチップ４０７を完成させる。

なお、ガラス基板を用いたＩＤチップをＩＤＧチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｇｌａｓｓ Ｃｈｉｐ）、可撓性を有する基板を用いたＩＤチップをＩＤＦチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｆｌｅｘｉｂｌｅ Ｃｈｉｐ）と呼ぶことができる。

本実施例は、実施例１〜実施例３と組み合わせて実施することが可能である。

本実施例では、１つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状について説明する。図１４（Ａ）に、溝６０１が形成された基板６０３の上面図を示す。また図１４（Ｂ）に、図１４（Ａ）のＡ−Ａ’における断面図を示す。

集積回路６０２は、剥離層６０４上に形成されており、剥離層６０４は基板６０３上に形成されている。溝６０１は各集積回路６０２の間に形成されており、なおかつ剥離層６０４が露出する程度の深さを有している。また本実施例では、複数の集積回路６０２は溝６０１によって完全にではなく部分的に分離されている。

次に図１４（Ａ）、図１４（Ｂ）に示した溝６０１からエッチングガスを流し込み、剥離層６０４をエッチングにより除去した後の様子を、図１４（Ｃ）、図１４（Ｄ）に示す。図１４（Ｃ）は、溝６０１が形成された基板６０３の上面図に相当し、図１４（Ｄ）は、図１４（Ｃ）のＡ−Ａ’における断面図に相当する。エッチングにより溝６０１から破線６０５に示す領域まで、剥離層６０４のエッチングが進んだものとする。図１４（Ｃ）、図１４（Ｄ）に示すように、複数の集積回路６０２が、完全にではなく互いに一部繋がった状態で溝６０１により分離されていることで、剥離層６０４をエッチングした後に各集積回路６０２が支えをなくして移動してしまうのを防ぐことができる。

図１４（Ｃ）、図１４（Ｄ）に示した状態まで形成したら、接着剤が付着したテープや、基板等を別途用意し、集積回路６０２を基板６０３から剥離する。そして基板６０３から剥離された複数の集積回路６０２は、互いに分断される前またはされた後に、別途用意された基板に貼り合わせられる。

なお本実施例では、ＩＤチップなどの半導体装置の作製方法の一例を示しており、本発明の半導体装置の作製方法は本実施例で示した構成に限定されない。

本実施例は、他の実施の形態または実施例と自由に組み合わせて実施することが可能である。

本発明のＩＤチップなどの半導体装置は、可撓性を有する基板を用いている場合、可撓性を有する対象物、或いは曲面を有する対象物に、貼り合わせるのに好適である。また本発明のＩＤチップが有する集積回路の中に、データの書き換えができないＲＯＭなどのメモリを形成しておけば、ＩＤチップが取り付けられた対象物の偽造を防止することができる。また例えば、産地、生産者などによって商品価値が大きく左右される食料品に、本発明のＩＤチップを用いることは、産地、生産者などの偽装を低いコストで防止するのに有用である。

具体的に本発明のＩＤチップは、例えば、荷札、値札、名札など、対象物の情報を有するタグに取り付けて用いることができる。或いは、本発明のＩＤチップ自体をタグとして用いても良い。また例えば、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、クレジットカード、キャッシュカード、プリペイドカード、診察券、定期券など、事実を証明する文書に相当する証書に取り付けても良い。また例えば、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、抵当証券など、私法上の財産権を表示する証券に相当する有価証券に取り付けても良い。

図１５（Ａ）に、本発明のＩＤチップ１３０２を取り付けた小切手１３０１の一例を示す。図１５（Ａ）では、ＩＤチップ１３０２が小切手１３０１の内部に取り付けられているが、表に露出させておいても良い。本発明のＩＤチップは、可撓性を有する基板を用いている場合、可撓性を有する小切手１３０１に取り付けられても、応力により破壊されにくいというメリットを有している。

図１５（Ｂ）に、本発明のＩＤチップ１３０３を取り付けたパスポート１３０４の一例を示す。図１５（Ｂ）では、ＩＤチップ１３０３がパスポート１３０４の表紙に取り付けられているが、パスポート１３０４が有する他のページに取り付けられていても良い。本発明のＩＤチップは、可撓性を有する基板を用いている場合、可撓性を有するパスポート１３０４の表紙に取り付けられても、応力により破壊されにくいというメリットを有している。

図１５（Ｃ）に、本発明のＩＤチップ１３０５を取り付けた、商品券１３０６の一例を示す。なおＩＤチップ１３０５は商品券１３０６の内部に形成しても良いし、商品券１３０６の表面に露出させるように形成しても良い。本発明のＩＤチップは、可撓性を有する基板を用いている場合、可撓性を有する商品券１３０６に取り付けられても、応力により破壊されにくいというメリットを有している。

またＴＦＴを有する集積回路を用いたＩＤチップは、安価、かつ薄型である。そのため本発明のＩＤチップは、最終的に消費者によって使い捨てられるような用途に向いている。特に、数円、数十円単位の値段の差が売り上げに大きく影響する商品に用いる場合、本発明の安価でかつ薄型のＩＤチップを有する包装材は、非常に有用である。包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。

図１６（Ａ）に、本発明のＩＤチップ１３０７が取り付けられた包装材１３０８で、販売用のお弁当１３０９を包装している様子を示す。ＩＤチップ１３０７内に商品の価格などを記録しておくことで、リーダ／ライタとしての機能を有するレジスターでお弁当１３０９の代金を清算することができる。さらに、商品の在庫管理、商品の消費期限の管理なども、簡便に行なうことが可能である。

また例えば、商品のラベルに本発明のＩＤチップを付けておき、該ＩＤチップを用いて商品の流通を管理するような利用の仕方も可能である。

図１６（Ｂ）に示すように、裏面が粘着性を有する商品のラベル１３１０などの支持体に、本発明のＩＤチップ１３１１を取り付ける。そして、ＩＤチップ１３１１が取り付けられたラベル１３１０を、商品１３１２に装着する。商品１３１２に関する識別情報は、ラベル１３１０に貼り合わされたＩＤチップ１３１１から、無線で読み取ることが可能である。よってＩＤチップ１３１１により、流通の過程において、商品の管理が容易になる。本発明のＩＤチップは、可撓性を有する基板を用いている場合、可撓性を有するラベル１３１０に取り付けられても、応力により破壊されにくいというメリットを有している。よって、本発明のＩＤチップを用いたラベル１３１０は、曲面を有する対象物に貼り合わせるのに好適である。

例えば、ＩＤチップ１３１１内の集積回路が有するメモリとして、書き込みが可能な不揮発性メモリを用いている場合、商品１３１２の流通のプロセスを記録することができる。また商品の生産段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生産者、製造年月日、加工方法などを把握することが容易になる。

本実施例は、他の実施の形態又は実施例の構成と自由に組み合わせて実施することが可能である。

本発明のＩＤチップの斜視図及び断面図。 本発明のＩＤチップが有するアンテナの断面図。 本発明のＩＤチップが有するアンテナの断面図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの作製方法を示す図。 本発明のＩＤチップの断面図。 本発明のＩＤチップの、機能的な構成の一形態を示すブロック図。 本発明のＩＤチップが有するＴＦＴの断面図。 大型の基板を用いて、本発明のＩＤチップに用いられる集積回路を複数作製する方法を示す図。 １つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状を示す図。 本発明のＩＤチップの利用方法について示す図。 本発明のＩＤチップの利用方法について示す図。 本発明のＩＤチップの断面図。

符号の説明

１００ 集積回路
１０１ アンテナ
１０２ 基板
１０３ カバー材
１０４ ＴＦＴ
１０５ 導線
１０６ 絶縁層
１０７ 破線
１０８ 微粒子
１０９ 分離用絶縁膜
１１０ 絶縁体
１１１ 層間絶縁膜

Claims (6)

1. 基板上に、半導体素子を用いた集積回路と、前記集積回路上のアンテナとを有し、
   前記アンテナは、前記基板の水平方向に円状または螺旋状に巻かれた導線を有し、
   前記集積回路と前記アンテナとは、電気的に接続するように形成されており、
   前記導線を覆い、円状または螺旋状に巻かれた前記導線の間隙を電気的に分離する第１の絶縁膜を有し、
   前記導電の間隙を埋めるように、前記第１の絶縁膜上に第２の絶縁膜を有し、
   前記第２の絶縁膜には軟磁性材料を用いた微粒子が含まれていることを特徴とする半導体装置。
2. 基板上に、半導体素子を用いた集積回路と、前記集積回路上のアンテナとを有し、
   前記アンテナは、前記基板の水平方向に円状または螺旋状に巻かれた導線を有し、
   前記集積回路と前記アンテナとは、電気的に接続するように形成されており、
   前記導線を覆い、円状または螺旋状に巻かれた前記導線の間隙を電気的に分離する第１の絶縁膜を有し、
   前記導電の間隙を埋めるように、前記第１の絶縁膜上に第２の絶縁膜を有し、
   前記半導体素子と前記導線との間には、第３の絶縁膜と前記第３の絶縁膜上の第４の絶縁膜とを有し、
   前記第２の絶縁膜及び前記第３の絶縁膜には、軟磁性材料を用いた微粒子が含まれていることを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記１の絶縁膜は、窒化珪素膜または窒化酸化珪素膜であることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第２の絶縁膜は樹脂膜であることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第２の絶縁膜は、前記第１の絶縁膜を介して、前記導線の上面を覆うことを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記半導体素子は薄膜トランジスタであり、
   前記基板は可撓性を有することを特徴とする半導体装置。

Images