JP2008210828A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008210828A
JP2008210828A JP2007043355A JP2007043355A JP2008210828A JP 2008210828 A JP2008210828 A JP 2008210828A JP 2007043355 A JP2007043355 A JP 2007043355A JP 2007043355 A JP2007043355 A JP 2007043355A JP 2008210828 A JP2008210828 A JP 2008210828A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor device
magnetic
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007043355A
Other languages
English (en)
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007043355A priority Critical patent/JP2008210828A/ja
Priority to KR1020080012598A priority patent/KR101028258B1/ko
Priority to TW097104816A priority patent/TWI397158B/zh
Priority to US12/069,689 priority patent/US8110882B2/en
Priority to CN2008100881988A priority patent/CN101320726B/zh
Publication of JP2008210828A publication Critical patent/JP2008210828A/ja
Priority to KR1020100007714A priority patent/KR101030153B1/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thin Magnetic Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Soft Magnetic Materials (AREA)

Abstract

【課題】 渦巻き形状の薄膜誘導素子を備えたＣＳＰと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】 シリコン基板１と薄膜誘導素子１３との間には、熱硬化性樹脂６ａ中に軟磁性体粉末６ｂを混入したものからなる磁性膜６が設けられている。これにより、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１３の渦電流損を低減することができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものとして、半導体基板上に複数の配線および渦巻き形状の薄膜誘導素子が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある。（例えば、特許文献１参照）
特許第３５４０７２９号公報
しかしながら、上記従来の半導体装置では、半導体基板の上面に酸化シリコン等からなる絶縁膜およびポリイミド系樹脂等からなる保護膜が設けられ、保護膜の上面に渦巻き形状の薄膜誘導素子を設けているので、半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化する（Ｑ値が小さくなる）という問題があった。
そこで、この発明は、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、少なくとも前記薄膜誘導素子下における前記半導体基板上に磁性膜が設けられていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記磁性膜下における前記半導体基板上に薄膜誘導素子用配線が設けられ、前記薄膜誘導素子の内端部は前記磁性膜に設けられた開口部を介して前記薄膜誘導素子用配線の接続パッド部に接続されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記磁性膜は、前記半導体基板上の全面に設けられ、樹脂中に磁性体粉末が混入されたものからなることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記配線および前記薄膜誘導素子と前記磁性膜との間に樹脂からなる絶縁膜が設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記磁性膜は、前記薄膜誘導素子下における前記半導体基板上に設けられた磁性シートからなり、前記磁性シートの配置領域を除く前記半導体基板上に樹脂からなる絶縁膜が設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記磁性膜は、前記薄膜誘導素子下における前記半導体基板上に成膜された磁性体膜からなり、前記磁性体膜の配置領域を除く前記半導体基板上に樹脂からなる絶縁膜が設けられていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項５または６に記載の発明において、前記配線および前記薄膜誘導素子と前記磁性膜および前記絶縁膜との間に樹脂からなる上層絶縁膜が設けられていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記絶縁膜および前記上層絶縁膜は同一の材料によって同時に形成されていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項９に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、請求項１０に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に磁性膜を形成する工程を有することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記半導体基板上に薄膜誘導素子用配線を形成し、前記薄膜誘導素子用配線を含む前記半導体基板上の少なくとも一部に、前記薄膜誘導素子用配線の接続パッド部に対応する部分に開口部を有する磁性膜を形成し、前記磁性膜上に前記薄膜誘導素子をその内端部を前記磁性膜の開口部を介して前記薄膜誘導素子用配線の接続パッド部に接続させて形成することを特徴とする半導体装置の製造方法。
この発明によれば、少なくとも薄膜誘導素子下における半導体基板上に磁性膜を設けているので、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。
（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての半導体装置の要部の透過平面図を示し、図１（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２ａ、２ｂ、２ｃが集積回路に接続されて設けられている。この場合、符号２ｂ、２ｃで示す接続パッドは、後述する渦巻き形状の薄膜誘導素子１３の両端部に接続されるものであり、図１（Ａ）では互いに隣接して配置されている。
接続パッド２ａ、２ｂ、２ｃの中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２ａ、２ｂ、２ｃの中央部は絶縁膜３に設けられた開口部４ａ、４ｂ、４ｃを介して露出されている。絶縁膜３の上面にはアルミニウム系金属等からなる薄膜誘導素子用配線５が設けられている。薄膜誘導素子用配線５の一端部は、絶縁膜３の開口部４ｂを介して接続パッド２ｂに接続されている。
薄膜誘導素子用配線５を含む絶縁膜３の上面には磁性膜６が設けられている。この場合、磁性膜６は、ポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂６ａ中にＮｉＣｕＺｎ、ＦｅＣｏＢＮ、ＣｏＨｆＴａＰｄ等からなる軟磁性体粉末６ｂが混入されたものからなっている。また、絶縁膜３の開口部４ａ、４ｃおよび薄膜誘導素子用配線５の接続パッド部に対応する部分における磁性膜５には開口部７ａ、７ｃ、８が設けられている。
磁性膜６の上面には銅等からなる下地金属層９、渦巻き形状の薄膜誘導素子用下地金属層１０および薄膜誘導素子用配線用下地金属層１１（図１（Ｂ）では図示せず）が設けられている。下地金属層９、薄膜誘導素子用下地金属層１０および薄膜誘導素子用配線用下地金属層１１の各上面全体には銅からなる配線１２、渦巻き形状の薄膜誘導素子１３および薄膜誘導素子用配線１４が設けられている。
下地金属層９を含む配線１２の一端部は、絶縁膜３および磁性膜６の開口部４ａ、７ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線用下地金属層１１を含む薄膜誘導素子用配線１４の一端部は、絶縁膜３および磁性膜６の開口部４ｃ、７ｃを介して接続パッド２ｃに接続されている。薄膜誘導素子用下地金属層１０を含む薄膜誘導素子１３の内端部は、磁性膜６の開口部８を介して薄膜誘導素子用配線５の接続パッド部に接続され、外端部は薄膜誘導素子用配線用下地金属層１１を含む薄膜誘導素子用配線１４の他端部に接続されている。
配線１２の接続パッド部上面には銅からなる柱状電極１５が設けられている。配線１２および薄膜誘導素子１３を含む磁性膜６の上面にはエポキシ系樹脂等からなる封止膜１６がその上面が柱状電極１５の上面と面一となるように設けられている。柱状電極１５の上面には半田ボール１７が設けられている。
以上のように、この半導体装置では、薄膜誘導素子１３下におけるシリコン基板１上の絶縁膜３の上面に、熱硬化性樹脂６ａ中に軟磁性体粉末６ｂを混入したものからなる磁性膜６を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１３の渦電流損を低減することができ、ひいては薄膜誘導素子１３の特性劣化（Ｑ値の低下）を抑制することができる。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２ａ、２ｂおよび酸化シリコン等からなる絶縁膜３が形成され、接続パッド２ａ、２ｂの中央部が絶縁膜３に形成された開口部４ａ、４ｂを介して露出されたものを用意する。
この場合、半導体ウエハ２１の上面において各半導体装置が形成される領域には所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図１（Ａ）に示す接続パッド２ｃおよびそれに付随するものについては、その説明を省略する。また、図２において、符号２２で示す領域はダイシングラインに対応する領域である。
次に、図３に示すように、絶縁膜３の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用配線５を形成する。この状態では、薄膜誘導素子用配線５の一端部は、絶縁膜３の開口部４ｂを介して接続パッド２ｂに接続されている。
次に、図４に示すように、薄膜誘導素子用配線５を含む絶縁膜３の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂６ａ中にＮｉＣｕＺｎ、ＦｅＣｏＢＮ、ＣｏＨｆＴａＰｄ等からなる軟磁性体粉末６ｂが混入されたものからなる磁性膜６を形成する。次に、絶縁膜３の開口部４ａおよび薄膜誘導素子用配線５の接続パッド部に対応する部分における磁性膜６に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部７ａ、８を形成する。
次に、図５に示すように、絶縁膜３および磁性膜６の開口部４ａ、７ａを介して露出された接続パッド２ａの上面および磁性膜６の開口部８を介して露出された薄膜誘導素子用配線５の接続パッド部上面を含む磁性膜６の上面全体に下地金属層２３を形成する。この場合、下地金属層２３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層２３の上面にメッキレジスト膜２４をパターン形成する。この場合、配線１２形成領域および薄膜誘導素子１３形成領域に対応する部分におけるメッキレジスト膜２４には開口部２５、２６が形成されている。次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２４の開口部２５、２６内の下地金属層２３の上面に配線１２および薄膜誘導素子１３を形成する。次に、メッキレジスト膜２４を剥離する。
次に、図６に示すように、配線１２および薄膜誘導素子１３を含む下地金属層２３の上面にメッキレジスト膜２７をパターン形成する。この場合、配線１２の接続パッド部つまり柱状電極１５形成領域に対応する部分におけるメッキレジスト膜２７には開口部２８が形成されている。次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜２７の開口部２８内の配線１２の接続パッド部上面に柱状電極１５を形成する。
次に、メッキレジスト膜２７を剥離し、次いで、配線１２および薄膜誘導素子１３をマスクとして下地金属層２３の不要な部分をエッチングして除去すると、図７に示すように、配線１２および薄膜誘導素子１３下にのみ下地金属層９および薄膜誘導素子用下地金属層１０が残存される。
次に、図８に示すように、配線１２、薄膜誘導素子１３および柱状電極１５を含む磁性膜６の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜１６をその厚さが柱状電極１５の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１５の上面は封止膜１６によって覆われている。
次に、封止膜１６の上面側を適宜に研削し、図９に示すように、柱状電極１５の上面を露出させ、且つ、この露出された柱状電極１５の上面を含む封止膜１６の上面を平坦化する。次に、図１０に示すように、柱状電極１５の上面に半田ボール１７を形成する。次に、図１１に示すように、ダイシングライン２２に沿って、封止膜１６、磁性膜６、絶縁膜３および半導体ウエハ２１を切断すると、図１に示す半導体装置が複数個得られる。
（第２実施形態）
図１２（Ａ）はこの発明の第２実施形態としての半導体装置の要部の透過平面図を示し、図１２（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置において、図１（Ａ）、（Ｂ）に示す半導体装置と異なる点は、薄膜誘導素子１３下における薄膜誘導素子用配線５を含む絶縁膜３の上面に磁性膜３１を設け、磁性膜３１の配置領域を除く薄膜誘導素子用配線５を含む絶縁膜３の上面にポリイミド系樹脂等からなる保護膜（絶縁膜）３２を設けた点である。
この場合、磁性膜３１は、磁性シート（磁性体シートあるいは磁性体粉末を含む樹脂シート）を貼り付けることにより、あるいは、スパッタ等によりマスクを用いて磁性体膜を成膜することにより、形成されている。そして、薄膜誘導素子用下地金属層１０を含む薄膜誘導素子１３の内端部は、磁性膜３１にレーザ加工等により形成された開口部３３を介して薄膜誘導素子用配線５の接続パッド部に接続されている。下地金属層９を含む配線１２の一端部は、絶縁膜３および保護膜３２にレーザ加工等により形成された開口部４ａ、３４を介して接続パッド２ａに接続されている。
この半導体装置では、薄膜誘導素子１３下におけるシリコン基板１上の絶縁膜３の上面に、磁性シートあるいは磁性体膜からなる磁性膜３１を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１３の渦電流損を低減することができ、ひいては薄膜誘導素子１３の特性劣化（Ｑ値の低下）を抑制することができる。
また、この半導体装置では、薄膜誘導素子１３下に磁性膜３１を設け、配線１２下に樹脂からなる保護膜３２を設けているので、薄膜誘導素子１３の特性劣化（Ｑ値の低下）を抑制することができる上、例えば、低抵抗のシリコン基板１を仮想グラウンドとしてその上に保護膜３２を介して配線１２を形成することができ、薄膜誘導素子１３および配線１２に対して最善の高周波特性を実現することが可能となる。
（第３実施形態）
図１３はこの発明の第３実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１２（Ｂ）に示す半導体装置と異なる点は、磁性膜３１および保護膜３２の上面にポリイミド系樹脂等からなる上層保護膜（上層絶縁膜）３５を設けた点である。この場合、薄膜誘導素子用下地金属層１０を含む薄膜誘導素子１３の内端部は、磁性膜３１および上層保護膜３５にレーザ加工等により形成された開口部３３、３６を介して薄膜誘導素子用配線５の接続パッド部に接続されている。下地金属層９を含む配線１２の一端部は、絶縁膜３、保護膜３２および上層保護膜３５にレーザ加工等により形成された開口部４ａ、３４、３７を介して接続パッド２ａに接続されている。
この半導体装置では、薄膜誘導素子用下地金属層１０の磁性膜３１に対する密着性が悪い場合には、その間にポリイミド系樹脂等からなる上層保護膜３５を介在させることにより、そのような不都合を解消することができる。また、上層保護膜３５の膜厚の分だけ、薄膜誘導素子１３をシリコン基板１から離間させることができるので、薄膜誘導素子１３の特性劣化がより一層低減し、Ｑ値を増大させることができる。
（第４実施形態）
図１４はこの発明の第４実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、保護膜３２および上層保護膜３５を別々に形成するのではなく、ポリイミド系樹脂等の同一の樹脂材料を用いて１回のスクリーン印刷やスピンコート法等により同時に形成することにより、製造工程数を低減した点である。
（第５実施形態）
図１５はこの発明の第５実施形態としての半導体装置の要部の断面図を示す。この半導体装置において、図１（Ｂ）に示す半導体装置と異なる点は、磁性膜６の上面にポリイミド系樹脂等からなる保護膜（絶縁膜）４１を設けた点である。この場合、薄膜誘導素子用下地金属層１０を含む薄膜誘導素子１３の内端部は、磁性膜６および保護膜４１にレーザ加工等により形成された開口部８、４２を介して薄膜誘導素子用配線５の接続パッド部に接続されている。下地金属層９を含む配線１２の一端部は、絶縁膜３、磁性膜６および保護膜４１にレーザ加工等により形成された開口部４ａ、７ａ、４３を介して接続パッド２ａに接続されている。このようにした場合には、保護膜４１の膜厚の分だけ、薄膜誘導素子１３をシリコン基板１から離間させることができるので、薄膜誘導素子１３の特性劣化がより一層低減し、Ｑ値を増大させることができる。
（Ａ）はこの発明の第１実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 （Ａ）はこの発明の第２実施形態としての半導体装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 この発明の第３実施形態としての半導体装置の要部の断面図。 この発明の第４実施形態としての半導体装置の要部の断面図。 この発明の第５実施形態としての半導体装置の要部の断面図。
符号の説明
１ シリコン基板
２ａ、２ｂ、２ｃ 接続パッド
３ 絶縁膜
５ 薄膜誘導素子用配線
６ 磁性膜
６ａ 熱硬化性樹脂
６ｂ 軟磁性体粉末
１２ 配線
１３ 薄膜誘導素子
１４ 薄膜誘導素子用配線
１５ 柱状電極
１６ 封止膜
１７ 半田ボール
３１ 磁性膜

Claims (13)

  1. 半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、少なくとも前記薄膜誘導素子下における前記半導体基板上に磁性膜が設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記磁性膜下における前記半導体基板上に薄膜誘導素子用配線が設けられ、前記薄膜誘導素子の内端部は前記磁性膜に設けられた開口部を介して前記薄膜誘導素子用配線の接続パッド部に接続されていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記磁性膜は、前記半導体基板上の全面に設けられ、樹脂中に磁性体粉末が混入されたものからなることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記配線および前記薄膜誘導素子と前記磁性膜との間に樹脂からなる絶縁膜が設けられていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記磁性膜は、前記薄膜誘導素子下における前記半導体基板上に設けられた磁性シートからなり、前記磁性シートの配置領域を除く前記半導体基板上に樹脂からなる絶縁膜が設けられていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記磁性膜は、前記薄膜誘導素子下における前記半導体基板上に成膜された磁性体膜からなり、前記磁性体膜の配置領域を除く前記半導体基板上に樹脂からなる絶縁膜が設けられていることを特徴とする半導体装置。
  7. 請求項５または６に記載の発明において、前記配線および前記薄膜誘導素子と前記磁性膜および前記絶縁膜との間に樹脂からなる上層絶縁膜が設けられていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記絶縁膜および前記上層絶縁膜は同一の材料によって同時に形成されていることを特徴とする半導体装置。
  9. 請求項１に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
  11. 請求項１０に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  12. 半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、少なくとも前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に磁性膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記半導体基板上に薄膜誘導素子用配線を形成し、前記薄膜誘導素子用配線を含む前記半導体基板上の少なくとも一部に、前記薄膜誘導素子用配線の接続パッド部に対応する部分に開口部を有する磁性膜を形成し、前記磁性膜上に前記薄膜誘導素子をその内端部を前記磁性膜の開口部を介して前記薄膜誘導素子用配線の接続パッド部に接続させて形成することを特徴とする半導体装置の製造方法。
JP2007043355A 2007-02-13 2007-02-23 半導体装置およびその製造方法 Pending JP2008210828A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007043355A JP2008210828A (ja) 2007-02-23 2007-02-23 半導体装置およびその製造方法
KR1020080012598A KR101028258B1 (ko) 2007-02-13 2008-02-12 자성체 분말을 혼입하는 반도체장치 및 그 제조방법
TW097104816A TWI397158B (zh) 2007-02-13 2008-02-12 混有磁性體粉末之半導體裝置及其製造方法
US12/069,689 US8110882B2 (en) 2007-02-13 2008-02-12 Semiconductor device with magnetic powder mixed therein and manufacturing method thereof
CN2008100881988A CN101320726B (zh) 2007-02-13 2008-02-13 混入磁性体粉末的半导体装置及其制造方法
KR1020100007714A KR101030153B1 (ko) 2007-02-13 2010-01-28 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043355A JP2008210828A (ja) 2007-02-23 2007-02-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008210828A true JP2008210828A (ja) 2008-09-11

Family

ID=39786913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043355A Pending JP2008210828A (ja) 2007-02-13 2007-02-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008210828A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847610A (zh) * 2009-03-25 2010-09-29 卡西欧计算机株式会社 半导体装置及其制造方法
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017510063A (ja) * 2014-02-12 2017-04-06 クアルコム，インコーポレイテッド ウェハレベルパッケージ（ｗｌｐ）のための浮遊ｕｂｍボール上のインダクタ設計

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333740A (ja) * 1993-05-21 1994-12-02 Semiconductor Energy Lab Co Ltd 複合集積回路部品
JPH09186291A (ja) * 1995-12-27 1997-07-15 Nec Corp 半導体装置およびその製造方法
JPH11176639A (ja) * 1997-12-12 1999-07-02 Fuji Electric Co Ltd 平面型インダクタおよび平面型トランス
JP2000114047A (ja) * 1998-10-07 2000-04-21 Alps Electric Co Ltd 薄膜トランス及び薄膜トランスの製造方法
JP2000311226A (ja) * 1998-07-28 2000-11-07 Toshiba Corp 無線ｉｃカード及びその製造方法並びに無線ｉｃカード読取り書込みシステム
JP2002184945A (ja) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005294818A (ja) * 2004-03-12 2005-10-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006294896A (ja) * 2005-04-12 2006-10-26 Fujikura Ltd 半導体装置及びその製造方法
JP2006319094A (ja) * 2005-05-12 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法
JP2007019333A (ja) * 2005-07-08 2007-01-25 Fujikura Ltd 半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333740A (ja) * 1993-05-21 1994-12-02 Semiconductor Energy Lab Co Ltd 複合集積回路部品
JPH09186291A (ja) * 1995-12-27 1997-07-15 Nec Corp 半導体装置およびその製造方法
JPH11176639A (ja) * 1997-12-12 1999-07-02 Fuji Electric Co Ltd 平面型インダクタおよび平面型トランス
JP2000311226A (ja) * 1998-07-28 2000-11-07 Toshiba Corp 無線ｉｃカード及びその製造方法並びに無線ｉｃカード読取り書込みシステム
JP2000114047A (ja) * 1998-10-07 2000-04-21 Alps Electric Co Ltd 薄膜トランス及び薄膜トランスの製造方法
JP2002184945A (ja) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005294818A (ja) * 2004-03-12 2005-10-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006294896A (ja) * 2005-04-12 2006-10-26 Fujikura Ltd 半導体装置及びその製造方法
JP2006319094A (ja) * 2005-05-12 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法
JP2007019333A (ja) * 2005-07-08 2007-01-25 Fujikura Ltd 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847610A (zh) * 2009-03-25 2010-09-29 卡西欧计算机株式会社 半导体装置及其制造方法
JP2010232230A (ja) * 2009-03-25 2010-10-14 Casio Computer Co Ltd 半導体装置およびその製造方法
US8278734B2 (en) 2009-03-25 2012-10-02 Teramikros, Inc. Semiconductor device and manufacturing method thereof
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6010216B2 (ja) * 2013-03-25 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI578493B (zh) * 2013-03-25 2017-04-11 Renesas Electronics Corp 半導體裝置及其製造方法
US9653396B2 (en) 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9805950B2 (en) 2013-03-25 2017-10-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI620305B (zh) * 2013-03-25 2018-04-01 Renesas Electronics Corp 半導體裝置及其製造方法
US10128125B2 (en) 2013-03-25 2018-11-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
TWI645538B (zh) * 2013-03-25 2018-12-21 日商瑞薩電子股份有限公司 半導體裝置及其製造方法
JP2017510063A (ja) * 2014-02-12 2017-04-06 クアルコム，インコーポレイテッド ウェハレベルパッケージ（ｗｌｐ）のための浮遊ｕｂｍボール上のインダクタ設計

Similar Documents

Publication Publication Date Title
KR101030153B1 (ko) 반도체장치 및 그 제조방법
US8901754B2 (en) Semiconductor device and manufacturing method thereof
KR20040016399A (ko) 반도체용 칩 사이즈 패키지형 패키지의 제조 방법
JP2007134359A (ja) 半導体装置およびその製造方法
JP4492621B2 (ja) 半導体装置およびその製造方法
JP2004158758A (ja) 半導体装置およびその製造方法
US8278734B2 (en) Semiconductor device and manufacturing method thereof
JP2008210828A (ja) 半導体装置およびその製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2010109075A (ja) 半導体パッケージ
JP2008210933A (ja) 半導体装置
JP2008218494A (ja) 半導体装置およびその製造方法
JP2010062170A (ja) 半導体装置およびその製造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP5536388B2 (ja) 半導体装置およびその製造方法
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP5001884B2 (ja) 半導体装置およびその製造方法
JP2007287901A (ja) 半導体装置およびその製造方法
JP2007149763A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2007059493A (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2005311007A (ja) 半導体装置
JP2007258354A (ja) 半導体装置の製造方法
JP2008166341A (ja) 半導体装置およびその製造方法
JP2010040817A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100120

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111