TWI397158B - 混有磁性體粉末之半導體裝置及其製造方法 - Google Patents

混有磁性體粉末之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI397158B
TWI397158B TW097104816A TW97104816A TWI397158B TW I397158 B TWI397158 B TW I397158B TW 097104816 A TW097104816 A TW 097104816A TW 97104816 A TW97104816 A TW 97104816A TW I397158 B TWI397158 B TW I397158B
Authority
TW
Taiwan
Prior art keywords
film
sensing element
thin film
insulating film
wiring
Prior art date
Application number
TW097104816A
Other languages
English (en)
Other versions
TW200845326A (en
Inventor
Yutaka Aoki
Original Assignee
Teramikros Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007031757A external-priority patent/JP4492621B2/ja
Priority claimed from JP2007043355A external-priority patent/JP2008210828A/ja
Application filed by Teramikros Inc filed Critical Teramikros Inc
Publication of TW200845326A publication Critical patent/TW200845326A/zh
Application granted granted Critical
Publication of TWI397158B publication Critical patent/TWI397158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)

Description

混有磁性體粉末之半導體裝置及其製造方法
本發明係有關混有磁性體粉末之半導體裝置及其製造方法。
在日本國特開2004-342876號公報(第6圖)中，有被稱為CSP(chip size package)者，其係在半導體基板上設置複數根配線，在配線之連接墊部上面設置柱狀電極，在含配線之半導體基板上設置由環氧系樹脂等所構成的封裝膜，並將其上面與柱狀電極的上面設置成為同一平面。
在日本國特開2004-342876號公報(第6圖)中，雖可藉由環氧系樹脂等所構成之封裝膜來保護半導體基板之上面側，使其不會遭受來自外部環境的污染或破損，但是，卻有無法抑制自半導體基板之上面側朝向外部、或是與其相反而自外部朝向半導體基板上面側之不要的電磁幅射雜訊的問題。
另外，在日本國專利第3540729號公報中揭示有，在CSP(chip size package)具備渦形之薄膜感應元件者。
然而，在日本國專利第3540729號公報中，因在保護膜上面設置渦形之薄膜感應元件，所以，藉由產生於半導體基板上之渦電流，會有在薄膜感應元件上產生渦電流損失，而導致薄膜感應元件之特性的劣化(Q值減小)的問題。
在此，本發明之目的在於，提供一種半導體裝置及其製造方法，其可抑制自半導體基板之上面側的積體電路朝 向外部、或是與其相反而自外部朝向半導體基板上面側的積體電路之不要的電磁幅射雜訊。
另外，本發明之目的在於，在半導體基板上具有薄膜感應元件之半導體裝置中，減低由發生在半導體基板之渦電流所引起的薄膜感應元件之渦電流損失。
(第1實施形態)
第1圖為本發明之第1實施形態的半導體裝置之剖視圖。此半導體裝置一般被稱為CSP者，具備矽基板(半導體基板)1。在矽基板1之上面設有既定功能之積體電路(未圖示)，在上面周邊部設置由鋁系金屬等所構成且與積體電路連接之複數個連接墊2。
在除了連接墊2之中央部以外的矽基板1上面，設置由氧化矽等所構成之絕緣膜3，該連接墊2之中央部係透過設於絕緣膜3上之開口部4而外露。在絕緣膜3之上面設置由聚醯亞胺系樹脂、環氧系樹脂等的熱硬化性樹脂所構成的保護膜5。在對應於絕緣膜3之開口部4的部分之保護膜5上設置開口部6。
在保護膜5上面設置由含銅之金屬所構成的襯底金屬層7。在襯底金屬層7之整個上面設置由銅所構成的配線8。含襯底金屬層7之配線8之一端部，係透過絕緣膜3及保護膜5之開口部4,6而連接於連接墊2。在配線8之連接墊部上面設置由銅所構成之柱狀電極(突起電極)9。
在含配線8之保護膜5上面設置封裝膜10，而封裝膜10的上面設置成與柱狀電極9之上面為同一平面。在此情 況時，封裝膜10係由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂10a中混有NiCuZn、FeCoBN、CoHfTaPd等所構成的軟磁性體粉末10b之材料所構成。在柱狀電極9之上面設有焊球11。
如上述，在此半導體裝置中，藉由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂10a中混有NiCuZn、FeCoBN、CoHfTaPd等所構成的軟磁性體粉末10b之材料來形成封裝膜10，所以，可藉由封裝膜10中之軟磁性體粉末10b，來抑制自半導體基板1之上面側(積體電路)朝向外部、或是與其相反而自外部朝向半導體基板1上面側(積體電路)之不要的電磁幅射雜訊。
其次，針對此半導體裝置之製造方法的一例進行說明。首先，如第2圖所示，準備在晶圓狀態之矽基板(以下，稱為半導體晶圓21)上面形成由鋁系金屬等所構成之連接墊2、由氧化矽等所構成之絕緣膜3、及由聚醯亞胺系樹脂、環氧系樹脂等所構成的保護膜5，且連接墊2之中央部係透過形成於絕緣膜3及保護膜5上之開口部4,6而外露者。
在此情況時，在半導體晶圓21之上面、且在形成有各半導體裝置之區域，形成有既定功能之積體電路(未圖示)，連接墊2係分別與形成於對應之區域的積體電路電性連接。又，在第2圖中，元件符號22所示區域係對應於切割線的區域。
再者，如第3圖所示，在含透過絕緣膜3及保護膜5之開口部4,6而露出之連接墊2的上面之保護膜5的整個 上面形成襯底金屬層7。在此情況時，襯底金屬層7可僅為藉由無電解電鍍所形成之銅層，亦可僅為藉由濺鍍所形成之銅層，亦可為在藉由濺鍍所形成之鈦等的薄膜層上，藉由濺鍍而形成有銅層者。
接著，在襯底金屬層7上面圖案加工形成抗電鍍膜23。在此情況時，在對應於配線8形成區域之部分的抗電鍍膜23上形成開口部24。接著，藉由進行以襯底金屬層7作為電鍍電流通路之銅的電解電鍍，而在抗電鍍膜23之開口部24內的襯底金屬層7上面形成配線8。接著，將抗電鍍膜23剝離。
接著，如第4圖所示，在含配線8之襯底金屬層7上面圖案加工形成抗電鍍膜25。在此情況時，在配線8之連接墊部、即對應於柱狀電極9形成區域之部分的抗電鍍膜25上形成開口部26。接著，藉由進行以襯底金屬層7作為電鍍電流通路之銅的電解電鍍，在抗電鍍膜25之開口部26內的配線8之連接墊部上面形成柱狀電極9。接著，將抗電鍍膜25剝離，然後當將配線8作為遮罩，對襯底金屬層7之不要的部分進行蝕刻而加以除去時，如第5圖所示，僅在配線8下殘留有襯底金屬層7。
接著，如第6圖所示，在含配線8及柱狀電極9之保護膜5上面，藉由網版印刷法、旋轉塗布法等形成封裝膜10，並將其厚度形成為略高於柱狀電極9的高度，而此封裝膜10係由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂10a中混有NiCuZn、FeCoBN、CoHfTaPd等所 構成的軟磁性體粉末10b之材料所構成。藉此，在此狀態之下，柱狀電極9之上面係由封裝膜10所被覆。在此情況時，因為只要藉由網版印刷法、旋轉塗布法等塗布在熱硬化性樹脂10a中混有軟磁性體粉末10b之材料即可，所以，不需要增加製造步驟數。
接著，藉由適宜地研削除去封裝膜10的上面側，如第7圖所示，以使柱狀電極9上面露出，同時將含此已露出之柱狀電極9上面的封裝膜10上面加以平坦化。接著，如第8圖所示，在柱狀電極9之上面形成焊球11。接著，如第9圖所示，沿切割線22來切割封裝膜10、保護膜5、絕緣膜3及半導體晶圓21，即可獲得複數個第1圖所示之半導體裝置。
(第2實施形態)
第10圖為本發明之第2實施形態的半導體裝置之剖視圖。在此半導體裝置中，與第1圖所示之半導體裝置的差異點在於，係由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂5a中混有軟磁性體粉末5b之材料來形成保護膜(絕緣膜)5。
在此半導體裝置中，藉由封裝膜10及保護膜5中之軟磁性體粉末10b,5b，比起第1圖所示之半導體裝置之情況，可更進一步地抑制自半導體基板1之上面側(積體電路)朝向外部、或是與其相反而自外部朝向半導體基板1上面側(積體電路)之不要的電磁幅射雜訊。另外，在形成保護膜5之際，只要藉由網版印刷法、旋轉塗布法等塗布在熱硬化 性樹脂5a中混有軟磁性體粉末5b之材料即可，所以，不需要增加製造步驟數。
(第3實施形態)
第11圖(A)為本發明之第3實施形態的半導體裝置之要部的透視平面圖，第11圖(B)為沿著其B-B線所作之剖視圖。此半導體裝置係一般被稱為CSP者，具備平面方形之矽基板(半導體基板)1。在矽基板1之上面設置既定功能之積體電路(未圖示)，在上面周邊部設置由鋁系金屬等所構成之複數個連接墊2a,2b,2c，並使該等與積體電路連接。在此情況時，由元件符號2b,2c所示之連接墊，係連接於後述之渦形薄膜感應元件13的兩端部，在第11圖(A)中，係相鄰配置。
在除了連接墊2a,2b,2c之中央部以外的矽基板1上面設置由氧化矽等所構成之絕緣膜3，連接墊2a,2b,2c之中央部，係透過設於絕緣膜3上之開口部4a,4b,4c而外露。在絕緣膜3之上面設置由鋁系金屬等所構成之薄膜感應元件用配線18。薄膜感應元件用配線18之一端部，係透過絕緣膜3之開口部4b而連接於連接墊2b。
在含薄膜感應元件用配線18之絕緣膜3上面設置磁性膜19。在此情況時，磁性膜19係由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂19a中混有NiCuZn、FeCoBN、CoHfTaPd等所構成的軟磁性體粉末19b的材料所構成。另外，在對應於絕緣膜3之開口部4a,4c及薄膜感應元件用配線18之連接墊部的部分的磁性膜5上設置開口部 20a,20c,29。
在磁性膜19上面設置由銅等所構成之襯底金屬層30、渦形薄膜感應元件用襯底金屬層10及薄膜感應元件用配線用襯底金屬層11(在第11圖(B)中未圖示)。在襯底金屬層30、薄膜感應元件用襯底金屬層10及薄膜感應元件用配線用襯底金屬層11之各個上面整面，設置由銅所構成之配線12、渦形薄膜感應元件13及薄膜感應元件用配線14。
含襯底金屬層30之配線12的一端部，係透過絕緣膜3及磁性膜19之開口部4a,7a而連接於連接墊2a。含薄膜感應元件用配線用襯底金屬層11之薄膜感應元件用配線14的一端部，係透過絕緣膜3及磁性膜19之開口部4c,20c而連接於連接墊2c。含薄膜感應元件用襯底金屬層10之薄膜感應元件13的內端部，係透過磁性膜19之開口部29而連接於薄膜感應元件用配線18之連接墊部，而其外端部係連接於含薄膜感應元件用配線用襯底金屬層11之薄膜感應元件用配線14的另一端部。
在配線12之連接墊部上面設置由銅所構成的柱狀電極15。在含配線12及薄膜感應元件13之磁性膜19上面設置由環氧系樹脂等所構成之封裝膜16，該封裝膜16的上面設置成與柱狀電極15上面成為同一平面。在柱狀電極15上面設置焊球17。
如上述，在此半導體裝置中，藉由在薄膜感應元件13下之矽基板1上的絕緣膜3上面設置磁性膜19，其係由在熱硬化性樹脂19a中混有軟磁性體粉末19b所構成者，所 以，可減低由發生於矽基板1之渦電流所引起的薄膜感應元件13之渦電流損失，進而可抑制薄膜感應元件13的特性劣化(Q值降低)。
其次，針對此半導體裝置之製造方法的一例進行說明。首先，如第12圖所示，準備在晶圓狀態之矽基板(以下，稱為半導體晶圓21)上面形成由鋁系金屬等所構成之連接墊2a,2b及由氧化矽等所構成之絕緣膜3，且連接墊2a,2b之中央部係透過形成於絕緣膜3之開口部4a,4b而外露者。
在此情況時，在半導體晶圓21之上面、且在形成有各半導體裝置之區域，形成有既定功能之積體電路(未圖示)，連接墊2a,2b係分別與形成於對應之區域的積體電路電性連接。又，有關第11圖(A)所示連接墊2c及其附屬構件，在此省略其說明。另外，在第12圖中，元件符號22所示區域係對應於切割線的區域。
再者，如第13圖所示，藉由光微影法來圖案加工由濺鍍法等而成膜形成於絕緣膜3上面之由鋁系金屬等所構成的金屬膜，以形成薄膜感應元件用配線18。在此狀態下，薄膜感應元件用配線18之一端部，係透過絕緣膜3之開口部4b而連接於連接墊2b。
接著，如第14圖所示，在含薄膜感應元件用配線18之絕緣膜3上面，藉由網版印刷法、旋轉塗布法等形成磁性膜19，其係由在聚醯亞胺系樹脂、環氧系樹脂等所構成之熱硬化性樹脂19a中混有由NiCuZn、FeCoBN、CoHfTaPd等所構成的軟磁性體粉末19b之材料所構成。接著，在對 應於絕緣膜3之開口部4a及薄膜感應元件用配線18之連接墊部的部分之磁性膜19上，藉由照射雷射光束之雷射加工或光微影法，形成開口部20a,29。
接著，如第15圖所示，在磁性膜19的整個上面形成襯底金屬層23，此磁性膜19係包含透過絕緣膜3及磁性膜19之開口部4a,7a而露出之連接墊2a的上面、及透過磁性膜19之開口部29而露出之薄膜感應元件用配線18的連接墊部上面在內。在此情況時，襯底金屬層23可僅為藉由無電解電鍍所形成之銅層，亦可僅為藉由濺鍍所形成之銅層，亦可為在藉由濺鍍所形成之鈦等的薄膜層上，藉由濺鍍形成銅層者。
接著，在襯底金屬層23上面圖案加工形成抗電鍍膜44。在此情況時，在對應於配線12形成區域及薄膜感應元件13形成區域之部分的抗電鍍膜44上形成開口部45,26。接著，藉由進行以襯底金屬層23作為電鍍電流通路之銅的電解電鍍，在抗電鍍膜44之開口部45,26內的襯底金屬層23上面形成配線12及薄膜感應元件13。接著，將抗電鍍膜44剝離。
接著，如第16圖所示，在含配線12及薄膜感應元件13之襯底金屬層23上面圖案加工形成抗電鍍膜27。在此情況時，在配線12之連接墊部、即對應於柱狀電極15形成區域之部分的抗電鍍膜27上形成開口部28。接著，藉由進行以襯底金屬層23作為電鍍電流通路之銅的電解電鍍，在抗電鍍膜27之開口部28內的配線12之連接墊部上 面形成柱狀電極15。
接著，將抗電鍍膜27剝離，然後當將配線12及薄膜感應元件13作為遮罩，對襯底金屬層23之不要部分進行蝕刻而加以除去時，如第17圖所示，僅在配線12及薄膜感應元件13下殘留襯底金屬層30及薄膜感應元件用襯底金屬層10。
接著，如第18圖所示，在含配線12、薄膜感應元件13及柱狀電極15之磁性膜19上面，藉由網版印刷法、旋轉塗布法等形成由環氧系樹脂等所構成之封裝膜16，並將其厚度形成為略高於柱狀電極15的高度。藉此，在此狀態之下，柱狀電極15之上面係由封裝膜16所被覆。
接著，藉由適宜地研削封裝膜16的上面側，如第19圖所示，以使柱狀電極15上面露出，且將含此露出之柱狀電極15上面的封裝膜16上面加以平坦化。接著，如第20圖所示，在柱狀電極15之上面形成焊球17。接著，如第21圖所示，沿切割線22來切割封裝膜16、磁性膜19、絕緣膜3及半導體晶圓21，即可獲得複數個第11圖所示之半導體裝置。
(第4實施形態)
第22圖(A)為本發明之第4實施形態的半導體裝置之要部的透視平面圖，第22圖(B)為沿著其B-B線所作之剖視圖。在此半導體裝置中，與第11圖(A),(B)所示之半導體裝置的差異點在於，在薄膜感應元件13下之含薄膜感應元件用配線18之絕緣膜3的上面設置磁性膜31，並在除了磁 性膜31之配置區域以外且含薄膜感應元件用配線18在內之絕緣膜3的上面，設置由聚醯亞胺系樹脂等所構成之保護膜(絕緣膜)32。
在此情況時，磁性膜31係藉由貼附磁性薄片(磁性體薄片或含磁性體粉末之樹脂薄片)、或藉由濺鍍等而使用遮罩來成膜形成磁性體膜所形成。然後，含薄膜感應元件用襯底金屬層10之薄膜感應元件13的內端部，係透過藉由雷射加工等所形成於磁性膜31之開口部33而連接於薄膜感應元件用配線18之連接墊部。含襯底金屬層30之配線12的一端部，係透過藉由雷射加工等形成於絕緣膜3及保護膜32之開口部4a,34而連接於連接墊2a。
在此半導體裝置中，在薄膜感應元件13下之矽基板1上的絕緣膜3的上面設置由磁性薄片或磁性體膜所構成之磁性膜31，所以，可減低由發生於矽基板1之渦電流所引起的薄膜感應元件13之渦電流損失，進而可抑制薄膜感應元件13的特性劣化(Q值降低)。
另外，在此半導體裝置中，在薄膜感應元件13下設置磁性膜31，並於配線12下設置由樹脂所構成之保護膜32，所以，在可抑制薄膜感應元件13的特性劣化(Q值降低)的基礎上，例如，可將低電阻之矽基板1作為假想地線而於其上面透過保護膜32以形成配線12，可對薄膜感應元件13及配線12，實現最佳之高頻特性。
(第5實施形態)
第23圖為本發明之第5實施形態的半導體裝置之要部 的剖視圖。在此半導體裝置中，與第22圖(B)所示之半導體裝置的差異點在於，在磁性膜31及保護膜32上面設置由聚醯亞胺系樹脂等所構成之上層保護膜(上層絕緣膜)35。在此情況時，含薄膜感應元件用襯底金屬層10之薄膜感應元件13的內端部，係透過藉由雷射加工等所形成於磁性膜31及上層保護膜35之開口部33,36而連接於薄膜感應元件用配線18之連接墊部。含襯底金屬層30之配線12的一端部，係透過藉由雷射加工等所形成於絕緣膜3、保護膜32及上層保護膜35之開口部4a,34,37而連接於連接墊2a。
在此半導體裝置中，在薄膜感應元件用襯底金屬層10對磁性膜31的密接性差的情況，藉由在其之間介入由聚醯亞胺系樹脂等所構成之上層保護膜35，可消除此種不良情況。另外，可使薄膜感應元件13與矽基板1僅相隔了上層保護膜35膜厚的距離，所以，可進一步減低薄膜感應元件13的特性劣化，可增大Q值。
(第6實施形態)
第24圖為本發明之第6實施形態的半導體裝置之要部的剖視圖。在此半導體裝置中，與第23圖所示之半導體裝置的差異點在於，不是分開形成保護膜32及上層保護膜35，而是使用聚醯亞胺系樹脂等相同之樹脂材料，藉由一次之網版印刷或旋轉塗布法等所同時形成，而可減少製造步驟數。
(第7實施形態)
第25圖為本發明之第7實施形態的半導體裝置之要部 的剖視圖。在此半導體裝置中，與第11圖(B)所示之半導體裝置的差異點在於，在磁性膜19上面設置由聚醯亞胺系樹脂等所構成之保護膜(絕緣膜)41。在此情況時，含薄膜感應元件用襯底金屬層10之薄膜感應元件13的內端部，係透過藉由雷射加工等所形成於磁性膜19及保護膜41之開口部29,42而連接於薄膜感應元件用配線18之連接墊部。含襯底金屬層30之配線12的一端部，係透過藉由雷射加工等所形成於絕緣膜3、磁性膜19及保護膜41之開口部4a,7a,43而連接於連接墊2a。在此情況時，可使薄膜感應元件13與矽基板1相隔僅為保護膜41之膜厚的距離，所以，可進一步減低薄膜感應元件13的特性劣化，可增大Q值。
又，在上述所有實施例中，皆可於熱硬化性樹脂10a,19a、封裝膜16、保護膜5之任一方混入軟磁性體粉末10b,19b。
1‧‧‧矽基板(半導體基板)
2‧‧‧連接墊
3‧‧‧絕緣膜
4,6‧‧‧開口部
5‧‧‧保護膜
7‧‧‧襯底金屬層
8‧‧‧配線
9‧‧‧柱狀電極
10‧‧‧封裝膜
10a‧‧‧熱硬化性樹脂
10b‧‧‧軟磁性體粉末
11‧‧‧焊球
21‧‧‧半導體晶圓
22‧‧‧切割線
23‧‧‧抗電鍍膜
24‧‧‧開口部
25‧‧‧抗電鍍膜
26‧‧‧開口部
第1圖為本發明之第1實施形態的半導體裝置之剖視圖。
第2圖為在第1圖所示半導體裝置之製造時所初期準備之部材的剖視圖。
第3圖為繼第2圖之步驟的剖視圖。
第4圖為繼第3圖之步驟的剖視圖。
第5圖為繼第4圖之步驟的剖視圖。
第6圖為繼第5圖之步驟的剖視圖。
第7圖為繼第6圖之步驟的剖視圖。
第8圖為繼第7圖之步驟的剖視圖。
第9圖為繼第8圖之步驟的剖視圖。
第10圖為本發明之第2實施形態的半導體裝置之剖視圖。
第11圖(A)為本發明之第1實施形態的半導體裝置之要部的透視平面圖，第11圖(B)為沿著其B-B線所作之剖視圖。
第12圖為在第11圖所示半導體裝置之製造方法的一例中所初期準備之部材的剖視圖。
第13圖為繼第12圖之步驟的剖視圖。
第14圖為繼第13圖之步驟的剖視圖。
第15圖為繼第14圖之步驟的剖視圖。
第16圖為繼第15圖之步驟的剖視圖。
第17圖為繼第16圖之步驟的剖視圖。
第18圖為繼第17圖之步驟的剖視圖。
第19圖為繼第18圖之步驟的剖視圖。
第20圖為繼第19圖之步驟的剖視圖。
第21圖為繼第20圖之步驟的剖視圖。
第22圖(A)為本發明之第2實施形態的半導體裝置之要部的透視平面圖，第22圖(B)為沿著其B-B線所作之剖視圖。
第23圖為本發明之第3實施形態的半導體裝置之要部的剖視圖。
第24圖為本發明之第4實施形態的半導體裝置之要部的剖視圖。
第25圖為本發明之第5實施形態的半導體裝置之要部的剖視圖。
1‧‧‧矽基板
2‧‧‧連接墊
3‧‧‧絕緣膜
4,6‧‧‧開口部
5‧‧‧保護膜
7‧‧‧襯底金屬層
8‧‧‧配線
9‧‧‧柱狀電極
10‧‧‧封裝膜
10a‧‧‧熱硬化性樹脂
10b‧‧‧軟磁性體粉末
11‧‧‧焊球

Claims (10)

  1. 一種半導體裝置，係具有半導體基板(1)；設置在該半導體基板上的第1絕緣膜(3)；及設置在該第1絕緣膜上之相同層上的複數根配線(12)及渦旋形狀之薄膜感應元件(13)，該半導體裝置之特徵為至少在該薄膜感應元件下之該第1絕緣膜(3)的至少一部分上設置磁性膜(31)，該磁性膜(31)係由設於該薄膜感應元件下之該第1絕緣膜(3)上的磁性片所構成，在除了該磁性片之配置區域以外之該第1絕緣膜(3)上設置由樹脂所構成的第2絕緣膜(32)，在該配線(12)與該薄膜感應元件(13)的下面且為該磁性膜(31)與該第2絕緣膜(32)的上面，設置由樹脂所構成的上面平坦的上層絕緣膜(35)。
  2. 如申請專利範圍第1項之半導體裝置，其中在該磁性膜下之該半導體基板上設置薄膜感應元件用配線，該薄膜感應元件之內端部，係透過設於該磁性膜之開口部而連接於該薄膜感應元件用配線之連接墊部。
  3. 如申請專利範圍第1項之半導體裝置，其中該配線及該薄膜感應元件係由相同材料所形成。
  4. 如申請專利範圍第1項之半導體裝置，其中該第2絕緣膜(32)及該上層絕緣膜(35)係由相同材料所形成。
  5. 如申請專利範圍第1項之半導體裝置，其中在該複數根配線之連接墊部上分別設有柱狀電極。
  6. 如申請專利範圍第5項之半導體裝置，其還具備設置在複數根該柱狀電極之周圍的封裝膜。
  7. 如申請專利範圍第6項之半導體裝置，其還具備分別設置在複數根該柱狀電極上的焊球。
  8. 一種半導體裝置之製造方法，該半導體裝置係在設於半導體基板上的第1絕緣膜(3)上之相同層上設有複數根配線(12)及渦旋形狀之薄膜感應元件(13)，該製造方法之特徵為包含：至少在該薄膜感應元件下之該第1絕緣膜(3)之至少一部分上設置由磁性片所構成的磁性膜(31)的步驟；及在除了該磁性片之配置區域以外之該第1絕緣膜(3)上設置由樹脂所構成的第2絕緣膜(32)的步驟，在該配線(12)與該薄膜感應元件(13)的下面且為該磁性膜(31)與該第2絕緣膜(32)的上面，設置由樹脂所構成的上面平坦的上層絕緣膜(35)的步驟。
  9. 如申請專利範圍第8項之製造方法，其中該第2絕緣膜(32)和該上層絕緣膜(35)係使用同一樹脂材料，藉由網版印刷或旋轉塗布法同時形成。
  10. 如申請專利範圍第8項之製造方法，其中在該半導體基板上形成薄膜感應元件用配線，在包含該薄膜感應元件 用配線之該半導體基板上的至少一部分形成磁性膜，該磁性膜係在對應於該薄膜感應元件用配線之連接墊部的部分具有開口部，並在該磁性膜上形成該薄膜感應元件，且使其內端部透過該磁性膜之開口部而連接於該薄膜感應元件用配線之連接墊部。
TW097104816A 2007-02-13 2008-02-12 混有磁性體粉末之半導體裝置及其製造方法 TWI397158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007031757A JP4492621B2 (ja) 2007-02-13 2007-02-13 半導体装置およびその製造方法
JP2007043355A JP2008210828A (ja) 2007-02-23 2007-02-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200845326A TW200845326A (en) 2008-11-16
TWI397158B true TWI397158B (zh) 2013-05-21

Family

ID=39685138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097104816A TWI397158B (zh) 2007-02-13 2008-02-12 混有磁性體粉末之半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US8110882B2 (zh)
KR (2) KR101028258B1 (zh)
TW (1) TWI397158B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
KR101771732B1 (ko) 2012-08-29 2017-08-25 삼성전기주식회사 코일부품 및 이의 제조 방법
CN105051886B (zh) 2013-03-25 2018-06-08 瑞萨电子株式会社 半导体装置及其制造方法
US9245940B2 (en) 2014-02-12 2016-01-26 Qualcomm Incorporated Inductor design on floating UBM balls for wafer level package (WLP)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972241A (en) * 1987-08-28 1990-11-20 Kabushiki Kaisha Toshiba Magnetic force detecting semiconductor device and method for manufacturing the same
US20020017730A1 (en) * 2000-08-11 2002-02-14 Integrated Electronics & Packaging Semiconductor device
US20020064922A1 (en) * 1998-12-21 2002-05-30 Megic Corporation High performance system-on-chip using post passivation process
US20040222487A1 (en) * 2003-01-08 2004-11-11 Shinji Tanabe Semiconductor device having a shielding layer
US20050003199A1 (en) * 2002-12-27 2005-01-06 Tdk Corporation Resin composition, cured resin, sheet-like cured resin, laminated body, prepreg, electronic parts and multilayer boards
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499255B2 (ja) 1993-05-21 2004-02-23 株式会社半導体エネルギー研究所 複合集積回路部品の作製方法
JPH08255811A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 電子部品の接続装置
JP2765547B2 (ja) 1995-12-27 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
JP2000311226A (ja) 1998-07-28 2000-11-07 Toshiba Corp 無線ｉｃカード及びその製造方法並びに無線ｉｃカード読取り書込みシステム
US6835576B2 (en) * 2000-05-02 2004-12-28 Fuji Electric Co., Ltd. Magnetic thin film, a magnetic component that uses this magnetic thin film, manufacturing methods for the same, and a power conversion device
JP3540729B2 (ja) 2000-08-11 2004-07-07 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP2002184945A (ja) * 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
US6914183B2 (en) 2002-09-25 2005-07-05 Sumitomo Electric Industries, Ltd. Board for printed wiring
JP3975969B2 (ja) * 2003-05-16 2007-09-12 カシオ計算機株式会社 ドライフィルムレジストのラミネート方法
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2005235944A (ja) 2004-02-18 2005-09-02 Tdk Corp 電子デバイスおよびその製造方法
JP2006059839A (ja) 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006319094A (ja) 2005-05-12 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972241A (en) * 1987-08-28 1990-11-20 Kabushiki Kaisha Toshiba Magnetic force detecting semiconductor device and method for manufacturing the same
US20020064922A1 (en) * 1998-12-21 2002-05-30 Megic Corporation High performance system-on-chip using post passivation process
US20020017730A1 (en) * 2000-08-11 2002-02-14 Integrated Electronics & Packaging Semiconductor device
US20050003199A1 (en) * 2002-12-27 2005-01-06 Tdk Corporation Resin composition, cured resin, sheet-like cured resin, laminated body, prepreg, electronic parts and multilayer boards
US20040222487A1 (en) * 2003-01-08 2004-11-11 Shinji Tanabe Semiconductor device having a shielding layer
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US8110882B2 (en) 2012-02-07
US20080191349A1 (en) 2008-08-14
TW200845326A (en) 2008-11-16
KR101028258B1 (ko) 2011-04-11
KR20100028609A (ko) 2010-03-12
KR101030153B1 (ko) 2011-04-18
KR20080075790A (ko) 2008-08-19

Similar Documents

Publication Publication Date Title
TWI397158B (zh) 混有磁性體粉末之半導體裝置及其製造方法
TWI660477B (zh) 半導體封裝及其製造方法
JP2007184438A (ja) 半導体装置
JP6466252B2 (ja) 半導体パッケージ及びその製造方法
US8901754B2 (en) Semiconductor device and manufacturing method thereof
JP4492621B2 (ja) 半導体装置およびその製造方法
TW201044555A (en) Semiconductor device and manufacturing method thereof
JP2008244383A (ja) 半導体装置およびその製造方法
JP2008210828A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
US20100052165A1 (en) Semiconductor device including columnar electrodes having planar size greater than that of connection pad portion of wiring line, and manufacturing method thereof
TWI445145B (zh) 半導體裝置及其製造方法
JP5001884B2 (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
JP2005311007A (ja) 半導体装置
JP5001043B2 (ja) 半導体装置およびその製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP2010040817A (ja) 半導体装置およびその製造方法
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011091432A (ja) 半導体装置の製造方法
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009049306A (ja) 半導体装置
JP2008016527A (ja) 半導体装置およびその製造方法
JP2011171350A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees