JP3975969B2 - ドライフィルムレジストのラミネート方法 - Google Patents
ドライフィルムレジストのラミネート方法 Download PDFInfo
- Publication number
- JP3975969B2 JP3975969B2 JP2003138453A JP2003138453A JP3975969B2 JP 3975969 B2 JP3975969 B2 JP 3975969B2 JP 2003138453 A JP2003138453 A JP 2003138453A JP 2003138453 A JP2003138453 A JP 2003138453A JP 3975969 B2 JP3975969 B2 JP 3975969B2
- Authority
- JP
- Japan
- Prior art keywords
- dry film
- film resist
- resist
- substrate
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Materials For Photolithography (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はドライフィルムレジストのラミネート方法に関する。
【０００２】
【従来の技術】
例えば、従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、半導体基板上に再配線を形成したものがある（例えば、特許文献１参照）。この場合、半導体基板上に形成された下地金属層の上面にポジ型のドライフィルムレジストをラミネートし、フォトリソグラフィ技術により再配線形成領域に下地金属層に達する開口部を有するメッキレジスト膜を形成し、このメッキレジスト膜をマスクとして電解メッキを行なって、メッキレジスト膜の開口部内に再配線を形成し、この後、メッキレジスト膜を剥離している。
【０００３】
【特許文献１】
特開２０００−１９５８９０号公報（図８〜図１０）
【０００４】
【発明が解決しようとする課題】
ところで、上記のような半導体装置の製造方法において、ドライフィルムレジストを半導体基板上にラミネートする場合、ラミネート用の密閉室構成体内を真空とした状態で、密閉室構成体内に配置された半導体基板上にドライフィルムレジストを載置し、密閉室構成体内を大気圧に戻す際に、大気圧により、ドライフィルムレジストを半導体基板上にラミネートしているため、密閉室構成体内を大気圧に戻すとき、ドライフィルムレジストと半導体基板との間に空気が入り込むことがあり、ラミネート不良が発生しやすいという問題があった。
そこで、この発明は、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができるドライフィルムレジストのラミネート法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、密閉室構成体内に配置された基板上にドライフィルムレジストを配置すると共に、前記基板と前記ドライフィルムレジスト間の空間を密封構造とするためのレジストホルダを設定し、前記密閉室構成体内を真空状態とし、当該真空状態の前記密閉室構成体内を前記ドライフィルムレジストによって前記基板が配置された一方の空間とそうでない他方の空間とに分離し、前記一方の空間を真空状態に維持した状態で前記他方の空間を大気圧に戻して、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートすることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストを枠状のレジストホルダに保持し、前記レジストホルダの下面に設けられたシール部材を前記密閉室構成体内の底面に当接させることにより、前記密閉室構成体内を前記ドライフィルムレジストによって前記一方の空間と前記他方の空間とに分離することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、当初、前記ドライフィルムレジストを前記レジストホルダに緊張させた状態で保持させ、前記他方の空間を大気圧に戻す前に、当該緊張状態を緩和することを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートするとき、前記他方の空間側から加圧板で前記ドライフィルムレジストを加圧することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストを前記基板上にラミネートした後に、前記ドライフィルムレジストを前記基板の縁部に沿って切断することを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記基板は、複数の接続パッドを有する半導体基板であることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記基板は、前記各接続パッドに接続された再配線を有する半導体基板であることを特徴とするものである。
そして、この発明によれば、密閉室構成体内をドライフィルムレジストによって基板が配置された一方の空間とそうでない他方の空間とに分離し、一方の空間を真空状態に維持した状態で他方の空間を大気圧に戻して、両空間間の気圧差により、ドライフィルムレジストを基板上にラミネートしているので、一方の空間が真空状態に維持されていることにより、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができる。
【０００６】
【発明の実施の形態】
図１はこの発明の一実施形態としてのドライフィルムレジストのラミネート装置の要部の断面図を示す。このラミネート装置は、下ケース１と上ケース１１とからなる密閉室構成体を備えている。下ケース１内の中央部には支持台２が設けられている。支持台２の周囲における下ケース１の所定の２箇所には排気孔３および吸気孔４が設けられている。排気孔３はチューブ５を介して第１の真空ポンプ６に接続されている。吸気孔４はチューブ７および第１の電磁弁８を介して大気中に開放されるようになっている。
【０００７】
上ケース１１の中央部には加圧軸１２が気密状態で上下動可能に挿通されている。上ケース１１内における加圧軸１２の下端部には加圧板１３が設けられている。加圧板１３の周囲における上ケース１１の所定の２箇所には排気孔１４および吸気孔１５が設けられている。排気孔１４はチューブ１６を介して第２の真空ポンプ１７に接続されている。吸気孔１５はチューブ１８および第２の電磁弁１９を介して大気中に開放されるようになっている。
【０００８】
ここで、この実施形態では、支持台２の上面に載置されたウエハ状態の半導体基板２１上にドライフィルムレジスト２２をラミネートする場合について説明する。この場合、レジストホルダ２３を使用するため、このレジストホルダ２３について説明する。レジストホルダ２３は、図２にも示すように、半導体基板２１の直径よりもやや大きめの第１のリング２４と、この第１のリング２４よりもやや大きめの第２のリング２５と、第１のリング２４の下面に設けられた断面半円形状の溝に接着されたＯリング（シール部材）２６とを備えている。
【０００９】
また、ドライフィルムレジスト２２は、図２にも示すように、一辺の長さが少なくとも第１のリング２４の外径よりも大きい正方形状となっている。そして、第１のリング２４の上面側にドライフィルムレジスト２２をある程度緊張させて配置し、ドライフィルムレジスト２２の上面側から第２のリング２５を第１のリング２４の外側にその間でドライフィルムレジスト２２を挟持するように嵌め合わせると、レジストホルダ２３にドライフィルムレジスト２２がある程度緊張された状態で保持される。
【００１０】
次に、上記構成のラミネート装置を用いて、ドライフィルムレジスト２２を半導体基板２１上にラミネートする場合について説明する。まず、図１に示すように、支持台２の上面に半導体基板２１を載置する。次に、レジストホルダ２３に保持されたドライフィルムレジスト２２を半導体基板２１の上方に配置する。次に、両ケース１、１１からなる密閉室構成体内を密閉する。
【００１１】
次に、両電磁弁８、１９を閉じた状態で、両真空ポンプ６、１７を駆動させ、両ケース１、１１からなる密閉室構成体内の空気を両排気孔３、１４を介して排気する。そして、両ケース１、１１からなる密閉室構成体内が所定の真空状態に達したら、レジストホルダ２３と共にそれに保持されたドライフィルムレジスト２２を下降させ、図３に示すように、ドライフィルムレジスト２２を半導体基板２１上に載置する。この状態では、第１のリング２４の下面に設けられたＯリング２６は、下ケース１内の底面に当接される。すると、両ケース１、１１からなる密閉室構成体内は、ドライフィルムレジスト２２とＯリング２６とにより、半導体基板２１が配置された一方の空間３１とそうでない他方の空間３２とに分離される。
【００１２】
次に、第２の真空ポンプ１７の駆動を停止させる。また、図４に示すように、第２のリング２５のみをやや上昇させ、ドライフィルムレジスト２２に対する緊張状態をある程度緩和する。すると、ドライフィルムレジスト２２は、半導体基板２１上の下層パターン段差を埋め込むのに必要な程度に弛緩される。
【００１３】
次に、第２の電磁弁１９を開け、大気中から空気を上ケース１１の吸気孔１５を介して他方の空間３２に導入し、他方の空間３２を大気圧とする。このとき、第１の真空ポンプ６は駆動し続けており、一方の空間３１は所定の真空状態に維持されている。そして、両空間３１、３２間の気圧差により、ドライフィルムレジスト２２を半導体基板２１上にラミネートする。
【００１４】
このとき、一方の空間３１は所定の真空状態に維持されているため、ドライフィルムレジスト２２と半導体基板２１との間に空気が入り込まないようにすることができ、したがってラミネート不良が発生しないようにすることができる。なお、両空間３１、３２間の気圧差により、ドライフィルムレジスト２２を半導体基板２１上にラミネートするとき、他方の空間３２側から加圧板１３でドライフィルムレジスト２２を加圧するようにしてもよい。
【００１５】
次に、第１の真空ポンプ６の駆動を停止させ、また、第１の電磁弁８を開け、大気中から空気を下ケース１の吸気孔４を介して一方の空間３１に導入し、一方の空間３１を大気圧とする。次に、上ケース１１を開ける。次に、図５に示すように、カッタ３３を用いて、ドライフィルムレジスト２２を半導体基板２１の縁部に沿って切断する。
【００１６】
次に、半導体基板２１をその上にラミネートされたドライフィルムレジスト２２と共に取り出す。また、レジストホルダ２３をそれに保持された残りのドライフィルムレジスト２２と共に取り出し、両リング２４、２５を分離して残りのドライフィルムレジスト２２を取り除く。かくして、ドライフィルムレジスト２２がラミネートされた半導体基板２１が得られる。
【００１７】
なお、上記の実施形態において、Ｏリング２６は、密閉室構成体内に装着しておいてもよく、また、レジストホルダ２３は、一端部を密閉室構成体内のケースに回動可能に取り付けるようにしてもよい。また、レジストホルダ２３による空間３１の密封はケース１のレジストホルダ２３に対応する箇所に吸引口を設け、真空ポンプによりレジストホルダ２３を吸着するようにしてもよい。さらに、密閉室構成体内に半導体基板２１を収納する収納部を、半導体基板２１の厚さと同程度の深さに形成し、該収納部に半導体基板２１を収納した後、半導体基板２１上にドライフィルムレジスト２２を搭載して半導体基板２１の周縁部を抑え部材で密封するか、あるいは、ドライフィルムレジスト２２を取り付けた抑え部材により収納部の周縁部を密封するようにしてもよい。
【００１８】
次に、上記ラミネート方法を利用して得られた半導体装置の一例について、図６に示す断面図を参照して説明する。この半導体装置はシリコン基板（半導体基板）４１を備えている。シリコン基板４１の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド４２が集積回路に接続されて設けられている。
【００１９】
接続パッド４２の中央部を除くシリコン基板４１の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜４３およびポリイミドなどからなる保護膜４４が設けられている。接続パッド４２の中央部は、絶縁膜４３および保護膜４４に設けられた開口部４５を介して露出されている。
【００２０】
開口部４５を介して露出された接続パッド４２の上面から保護膜４４の上面の所定の箇所にかけて下地金属層４６が設けられている。下地金属層４６の上面には銅からなる再配線４７が設けられている。再配線４７の接続パッド部上面には銅からなる柱状電極４８が設けられている。
【００２１】
再配線４７を含む保護膜４４の上面にはエポキシ系樹脂などからなる封止膜４９がその上面が柱状電極４８の上面と面一となるように設けられている。したがって、柱状電極４８の上面は露出されている。この露出された柱状電極４８の上面には半田ボール５０が設けられている。
【００２２】
次に、この半導体装置の製造方法の一例について説明する。まず、図７に示すように、ウエハ状態のシリコン基板４１の上面にアルミニウム系金属からなる接続パッド４２が形成され、その上面の接続パッド４２の中央部を除く領域に酸化シリコンなどからなる絶縁膜４３およびポリイミドなどからなる保護膜４４が形成され、絶縁膜４３および保護膜４４に形成された開口部４５を介して露出された接続パッド４２の上面を含む保護膜４４の上面に下地金属層４６が形成されたものを用意する。
【００２３】
次に、図８に示すように、下地金属層４６の上面に、上記ラミネート方法により、ポジ型のドライフィルムレジスト５１をラミネートする。この場合、上述の如く、ドライフィルムレジスト５１と下地金属層４６との間に空気が入り込まないようにすることができるため、ラミネート不良が発生しないようにすることができる。
【００２４】
次に、図９に示すように、フォトリソグラフィ技術を用いてメッキレジスト膜５２をパターン形成する。この場合、再配線４７形成領域におけるメッキレジスト膜５２には開口部５３が形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５２の開口部５３内における下地金属層４６の上面に再配線４７を形成する。次に、メッキレジスト膜５２を剥離する。
【００２５】
次に、図１０に示すように、再配線４７を含む下地金属層４６の上面に、上記ラミネート方法により、ポジ型のドライフィルムレジスト５４をラミネートする。この場合も、上述の如く、ドライフィルムレジスト５４と再配線４７を含む下地金属層４６との間に空気が入り込まないようにすることができるため、ラミネート不良が発生しないようにすることができる。
【００２６】
次に、図１１に示すように、フォトリソグラフィ技術を用いてメッキレジスト膜５５をパターン形成する。この場合、再配線４７の接続パッド部に対応する領域におけるメッキレジスト膜５５には開口部５６が形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５５の開口部５６内における再配線４７の接続パッド部上面に柱状電極４８を形成する。次に、メッキレジスト膜５５を剥離する。
【００２７】
次に、再配線４７をマスクとして下地金属層４６の不要な部分をエッチングして除去すると、図１２に示すように、再配線４７下にのみ下地金属層４６が残存される。次に、図１３に示すように、柱状電極４８および再配線４７を含む保護膜４４の上面にエポキシ系樹脂などからなる封止膜４９をその厚さが柱状電極４８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極４８の上面は封止膜４９によって覆われている。
【００２８】
次に、封止膜４９および柱状電極４８の上面側を適宜に研磨して除去することにより、図１４に示すように、柱状電極４８の上面を露出させるとともに、この露出された柱状電極４８の上面を封止膜４９の上面と面一とする。次に、図１５に示すように、柱状電極４８の上面に半田ボール５０を形成する。次に、図１６に示すように、ダイシング工程を経ると、図６に示す半導体装置が複数個得られる。
【００２９】
なお、図６に示す場合には、保護膜４４をポリイミドなどによって形成した場合について説明したが、これに限定されるものではない。例えば、図１７に示す他の例の半導体装置のように、保護膜４４をドライフィルムレジストによって形成するようにしてもよい。この場合も、上記ラミネート方法によりドライフィルムレジストをラミネートすると、ラミネート不良が発生しないようにすることができる。
【００３０】
また、図１８に示すように、再配線４７ａを有する回路基板４１ａに適用する場合には、回路基板４１ａの上面に形成された配線４２ａを含む回路基板４１ａの上面にドライフィルムレジストからなる層間絶縁膜４４ａを形成するようにしてもよい。この場合も、上記ラミネート方法によりドライフィルムレジストをラミネートすると、ラミネート不良が発生しないようにすることができる。なお、図１８において、再配線４７ａを含む層間絶縁膜４４ａの上面には、再配線４７ａの接続パッド部に対応する部分に開口部６１を有するソルダーレジスト膜６２が形成されている。
【００３１】
【発明の効果】
以上説明したように、この発明によれば、密閉室構成体内をドライフィルムレジストによって基板が配置された一方の空間とそうでない他方の空間とに分離し、一方の空間を真空状態に維持した状態で他方の空間を大気圧に戻して、両空間間の気圧差により、ドライフィルムレジストを基板上にラミネートしているので、一方の空間が真空状態に維持されていることにより、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができ、したがってラミネート不良が発生しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としてのドライフィルムレジストのラミネート装置の要部の断面図。
【図２】ドライフィルムレジストとレジストホルダとの関係を説明するために示す斜視図。
【図３】図１に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】この発明のラミネート方法を利用して得られた半導体装置の一例の断面図。
【図７】図６に示す半導体装置の製造に際し、当初の工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】この発明のラミネート方法を利用して得られた半導体装置の他の例の断面図。
【図１８】この発明のラミネート方法を利用して得られた回路基板の一例の断面図。
【符号の説明】
１ 下ケース
２ 支持台
３ 排気孔
４ 吸気孔
１１ 上ケース
１３ 加圧板
１４ 排気孔
１５ 吸気孔
２１ 半導体基板
２２ ドライフィルムレジスト
２３ レジストホルダ
３１ 一方の空間
３２ 他方の空間
【発明の属する技術分野】
この発明はドライフィルムレジストのラミネート方法に関する。
【０００２】
【従来の技術】
例えば、従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、半導体基板上に再配線を形成したものがある（例えば、特許文献１参照）。この場合、半導体基板上に形成された下地金属層の上面にポジ型のドライフィルムレジストをラミネートし、フォトリソグラフィ技術により再配線形成領域に下地金属層に達する開口部を有するメッキレジスト膜を形成し、このメッキレジスト膜をマスクとして電解メッキを行なって、メッキレジスト膜の開口部内に再配線を形成し、この後、メッキレジスト膜を剥離している。
【０００３】
【特許文献１】
特開２０００−１９５８９０号公報（図８〜図１０）
【０００４】
【発明が解決しようとする課題】
ところで、上記のような半導体装置の製造方法において、ドライフィルムレジストを半導体基板上にラミネートする場合、ラミネート用の密閉室構成体内を真空とした状態で、密閉室構成体内に配置された半導体基板上にドライフィルムレジストを載置し、密閉室構成体内を大気圧に戻す際に、大気圧により、ドライフィルムレジストを半導体基板上にラミネートしているため、密閉室構成体内を大気圧に戻すとき、ドライフィルムレジストと半導体基板との間に空気が入り込むことがあり、ラミネート不良が発生しやすいという問題があった。
そこで、この発明は、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができるドライフィルムレジストのラミネート法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、密閉室構成体内に配置された基板上にドライフィルムレジストを配置すると共に、前記基板と前記ドライフィルムレジスト間の空間を密封構造とするためのレジストホルダを設定し、前記密閉室構成体内を真空状態とし、当該真空状態の前記密閉室構成体内を前記ドライフィルムレジストによって前記基板が配置された一方の空間とそうでない他方の空間とに分離し、前記一方の空間を真空状態に維持した状態で前記他方の空間を大気圧に戻して、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートすることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストを枠状のレジストホルダに保持し、前記レジストホルダの下面に設けられたシール部材を前記密閉室構成体内の底面に当接させることにより、前記密閉室構成体内を前記ドライフィルムレジストによって前記一方の空間と前記他方の空間とに分離することを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、当初、前記ドライフィルムレジストを前記レジストホルダに緊張させた状態で保持させ、前記他方の空間を大気圧に戻す前に、当該緊張状態を緩和することを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートするとき、前記他方の空間側から加圧板で前記ドライフィルムレジストを加圧することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストを前記基板上にラミネートした後に、前記ドライフィルムレジストを前記基板の縁部に沿って切断することを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記基板は、複数の接続パッドを有する半導体基板であることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記基板は、前記各接続パッドに接続された再配線を有する半導体基板であることを特徴とするものである。
そして、この発明によれば、密閉室構成体内をドライフィルムレジストによって基板が配置された一方の空間とそうでない他方の空間とに分離し、一方の空間を真空状態に維持した状態で他方の空間を大気圧に戻して、両空間間の気圧差により、ドライフィルムレジストを基板上にラミネートしているので、一方の空間が真空状態に維持されていることにより、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができる。
【０００６】
【発明の実施の形態】
図１はこの発明の一実施形態としてのドライフィルムレジストのラミネート装置の要部の断面図を示す。このラミネート装置は、下ケース１と上ケース１１とからなる密閉室構成体を備えている。下ケース１内の中央部には支持台２が設けられている。支持台２の周囲における下ケース１の所定の２箇所には排気孔３および吸気孔４が設けられている。排気孔３はチューブ５を介して第１の真空ポンプ６に接続されている。吸気孔４はチューブ７および第１の電磁弁８を介して大気中に開放されるようになっている。
【０００７】
上ケース１１の中央部には加圧軸１２が気密状態で上下動可能に挿通されている。上ケース１１内における加圧軸１２の下端部には加圧板１３が設けられている。加圧板１３の周囲における上ケース１１の所定の２箇所には排気孔１４および吸気孔１５が設けられている。排気孔１４はチューブ１６を介して第２の真空ポンプ１７に接続されている。吸気孔１５はチューブ１８および第２の電磁弁１９を介して大気中に開放されるようになっている。
【０００８】
ここで、この実施形態では、支持台２の上面に載置されたウエハ状態の半導体基板２１上にドライフィルムレジスト２２をラミネートする場合について説明する。この場合、レジストホルダ２３を使用するため、このレジストホルダ２３について説明する。レジストホルダ２３は、図２にも示すように、半導体基板２１の直径よりもやや大きめの第１のリング２４と、この第１のリング２４よりもやや大きめの第２のリング２５と、第１のリング２４の下面に設けられた断面半円形状の溝に接着されたＯリング（シール部材）２６とを備えている。
【０００９】
また、ドライフィルムレジスト２２は、図２にも示すように、一辺の長さが少なくとも第１のリング２４の外径よりも大きい正方形状となっている。そして、第１のリング２４の上面側にドライフィルムレジスト２２をある程度緊張させて配置し、ドライフィルムレジスト２２の上面側から第２のリング２５を第１のリング２４の外側にその間でドライフィルムレジスト２２を挟持するように嵌め合わせると、レジストホルダ２３にドライフィルムレジスト２２がある程度緊張された状態で保持される。
【００１０】
次に、上記構成のラミネート装置を用いて、ドライフィルムレジスト２２を半導体基板２１上にラミネートする場合について説明する。まず、図１に示すように、支持台２の上面に半導体基板２１を載置する。次に、レジストホルダ２３に保持されたドライフィルムレジスト２２を半導体基板２１の上方に配置する。次に、両ケース１、１１からなる密閉室構成体内を密閉する。
【００１１】
次に、両電磁弁８、１９を閉じた状態で、両真空ポンプ６、１７を駆動させ、両ケース１、１１からなる密閉室構成体内の空気を両排気孔３、１４を介して排気する。そして、両ケース１、１１からなる密閉室構成体内が所定の真空状態に達したら、レジストホルダ２３と共にそれに保持されたドライフィルムレジスト２２を下降させ、図３に示すように、ドライフィルムレジスト２２を半導体基板２１上に載置する。この状態では、第１のリング２４の下面に設けられたＯリング２６は、下ケース１内の底面に当接される。すると、両ケース１、１１からなる密閉室構成体内は、ドライフィルムレジスト２２とＯリング２６とにより、半導体基板２１が配置された一方の空間３１とそうでない他方の空間３２とに分離される。
【００１２】
次に、第２の真空ポンプ１７の駆動を停止させる。また、図４に示すように、第２のリング２５のみをやや上昇させ、ドライフィルムレジスト２２に対する緊張状態をある程度緩和する。すると、ドライフィルムレジスト２２は、半導体基板２１上の下層パターン段差を埋め込むのに必要な程度に弛緩される。
【００１３】
次に、第２の電磁弁１９を開け、大気中から空気を上ケース１１の吸気孔１５を介して他方の空間３２に導入し、他方の空間３２を大気圧とする。このとき、第１の真空ポンプ６は駆動し続けており、一方の空間３１は所定の真空状態に維持されている。そして、両空間３１、３２間の気圧差により、ドライフィルムレジスト２２を半導体基板２１上にラミネートする。
【００１４】
このとき、一方の空間３１は所定の真空状態に維持されているため、ドライフィルムレジスト２２と半導体基板２１との間に空気が入り込まないようにすることができ、したがってラミネート不良が発生しないようにすることができる。なお、両空間３１、３２間の気圧差により、ドライフィルムレジスト２２を半導体基板２１上にラミネートするとき、他方の空間３２側から加圧板１３でドライフィルムレジスト２２を加圧するようにしてもよい。
【００１５】
次に、第１の真空ポンプ６の駆動を停止させ、また、第１の電磁弁８を開け、大気中から空気を下ケース１の吸気孔４を介して一方の空間３１に導入し、一方の空間３１を大気圧とする。次に、上ケース１１を開ける。次に、図５に示すように、カッタ３３を用いて、ドライフィルムレジスト２２を半導体基板２１の縁部に沿って切断する。
【００１６】
次に、半導体基板２１をその上にラミネートされたドライフィルムレジスト２２と共に取り出す。また、レジストホルダ２３をそれに保持された残りのドライフィルムレジスト２２と共に取り出し、両リング２４、２５を分離して残りのドライフィルムレジスト２２を取り除く。かくして、ドライフィルムレジスト２２がラミネートされた半導体基板２１が得られる。
【００１７】
なお、上記の実施形態において、Ｏリング２６は、密閉室構成体内に装着しておいてもよく、また、レジストホルダ２３は、一端部を密閉室構成体内のケースに回動可能に取り付けるようにしてもよい。また、レジストホルダ２３による空間３１の密封はケース１のレジストホルダ２３に対応する箇所に吸引口を設け、真空ポンプによりレジストホルダ２３を吸着するようにしてもよい。さらに、密閉室構成体内に半導体基板２１を収納する収納部を、半導体基板２１の厚さと同程度の深さに形成し、該収納部に半導体基板２１を収納した後、半導体基板２１上にドライフィルムレジスト２２を搭載して半導体基板２１の周縁部を抑え部材で密封するか、あるいは、ドライフィルムレジスト２２を取り付けた抑え部材により収納部の周縁部を密封するようにしてもよい。
【００１８】
次に、上記ラミネート方法を利用して得られた半導体装置の一例について、図６に示す断面図を参照して説明する。この半導体装置はシリコン基板（半導体基板）４１を備えている。シリコン基板４１の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド４２が集積回路に接続されて設けられている。
【００１９】
接続パッド４２の中央部を除くシリコン基板４１の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜４３およびポリイミドなどからなる保護膜４４が設けられている。接続パッド４２の中央部は、絶縁膜４３および保護膜４４に設けられた開口部４５を介して露出されている。
【００２０】
開口部４５を介して露出された接続パッド４２の上面から保護膜４４の上面の所定の箇所にかけて下地金属層４６が設けられている。下地金属層４６の上面には銅からなる再配線４７が設けられている。再配線４７の接続パッド部上面には銅からなる柱状電極４８が設けられている。
【００２１】
再配線４７を含む保護膜４４の上面にはエポキシ系樹脂などからなる封止膜４９がその上面が柱状電極４８の上面と面一となるように設けられている。したがって、柱状電極４８の上面は露出されている。この露出された柱状電極４８の上面には半田ボール５０が設けられている。
【００２２】
次に、この半導体装置の製造方法の一例について説明する。まず、図７に示すように、ウエハ状態のシリコン基板４１の上面にアルミニウム系金属からなる接続パッド４２が形成され、その上面の接続パッド４２の中央部を除く領域に酸化シリコンなどからなる絶縁膜４３およびポリイミドなどからなる保護膜４４が形成され、絶縁膜４３および保護膜４４に形成された開口部４５を介して露出された接続パッド４２の上面を含む保護膜４４の上面に下地金属層４６が形成されたものを用意する。
【００２３】
次に、図８に示すように、下地金属層４６の上面に、上記ラミネート方法により、ポジ型のドライフィルムレジスト５１をラミネートする。この場合、上述の如く、ドライフィルムレジスト５１と下地金属層４６との間に空気が入り込まないようにすることができるため、ラミネート不良が発生しないようにすることができる。
【００２４】
次に、図９に示すように、フォトリソグラフィ技術を用いてメッキレジスト膜５２をパターン形成する。この場合、再配線４７形成領域におけるメッキレジスト膜５２には開口部５３が形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５２の開口部５３内における下地金属層４６の上面に再配線４７を形成する。次に、メッキレジスト膜５２を剥離する。
【００２５】
次に、図１０に示すように、再配線４７を含む下地金属層４６の上面に、上記ラミネート方法により、ポジ型のドライフィルムレジスト５４をラミネートする。この場合も、上述の如く、ドライフィルムレジスト５４と再配線４７を含む下地金属層４６との間に空気が入り込まないようにすることができるため、ラミネート不良が発生しないようにすることができる。
【００２６】
次に、図１１に示すように、フォトリソグラフィ技術を用いてメッキレジスト膜５５をパターン形成する。この場合、再配線４７の接続パッド部に対応する領域におけるメッキレジスト膜５５には開口部５６が形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜５５の開口部５６内における再配線４７の接続パッド部上面に柱状電極４８を形成する。次に、メッキレジスト膜５５を剥離する。
【００２７】
次に、再配線４７をマスクとして下地金属層４６の不要な部分をエッチングして除去すると、図１２に示すように、再配線４７下にのみ下地金属層４６が残存される。次に、図１３に示すように、柱状電極４８および再配線４７を含む保護膜４４の上面にエポキシ系樹脂などからなる封止膜４９をその厚さが柱状電極４８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極４８の上面は封止膜４９によって覆われている。
【００２８】
次に、封止膜４９および柱状電極４８の上面側を適宜に研磨して除去することにより、図１４に示すように、柱状電極４８の上面を露出させるとともに、この露出された柱状電極４８の上面を封止膜４９の上面と面一とする。次に、図１５に示すように、柱状電極４８の上面に半田ボール５０を形成する。次に、図１６に示すように、ダイシング工程を経ると、図６に示す半導体装置が複数個得られる。
【００２９】
なお、図６に示す場合には、保護膜４４をポリイミドなどによって形成した場合について説明したが、これに限定されるものではない。例えば、図１７に示す他の例の半導体装置のように、保護膜４４をドライフィルムレジストによって形成するようにしてもよい。この場合も、上記ラミネート方法によりドライフィルムレジストをラミネートすると、ラミネート不良が発生しないようにすることができる。
【００３０】
また、図１８に示すように、再配線４７ａを有する回路基板４１ａに適用する場合には、回路基板４１ａの上面に形成された配線４２ａを含む回路基板４１ａの上面にドライフィルムレジストからなる層間絶縁膜４４ａを形成するようにしてもよい。この場合も、上記ラミネート方法によりドライフィルムレジストをラミネートすると、ラミネート不良が発生しないようにすることができる。なお、図１８において、再配線４７ａを含む層間絶縁膜４４ａの上面には、再配線４７ａの接続パッド部に対応する部分に開口部６１を有するソルダーレジスト膜６２が形成されている。
【００３１】
【発明の効果】
以上説明したように、この発明によれば、密閉室構成体内をドライフィルムレジストによって基板が配置された一方の空間とそうでない他方の空間とに分離し、一方の空間を真空状態に維持した状態で他方の空間を大気圧に戻して、両空間間の気圧差により、ドライフィルムレジストを基板上にラミネートしているので、一方の空間が真空状態に維持されていることにより、ドライフィルムレジストと基板との間に空気が入り込まないようにすることができ、したがってラミネート不良が発生しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としてのドライフィルムレジストのラミネート装置の要部の断面図。
【図２】ドライフィルムレジストとレジストホルダとの関係を説明するために示す斜視図。
【図３】図１に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】この発明のラミネート方法を利用して得られた半導体装置の一例の断面図。
【図７】図６に示す半導体装置の製造に際し、当初の工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】この発明のラミネート方法を利用して得られた半導体装置の他の例の断面図。
【図１８】この発明のラミネート方法を利用して得られた回路基板の一例の断面図。
【符号の説明】
１ 下ケース
２ 支持台
３ 排気孔
４ 吸気孔
１１ 上ケース
１３ 加圧板
１４ 排気孔
１５ 吸気孔
２１ 半導体基板
２２ ドライフィルムレジスト
２３ レジストホルダ
３１ 一方の空間
３２ 他方の空間
Claims (7)
- 密閉室構成体内に配置された基板上にドライフィルムレジストを配置すると共に、前記基板と前記ドライフィルムレジスト間の空間を密封構造とするためのレジストホルダを設定し、前記密閉室構成体内を真空状態とし、当該真空状態の前記密閉室構成体内を前記ドライフィルムレジストによって前記基板が配置された一方の空間とそうでない他方の空間とに分離し、前記一方の空間を真空状態に維持した状態で前記他方の空間を大気圧に戻して、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートすることを特徴とするドライフィルムレジストのラミネート方法。
- 請求項１に記載の発明において、前記ドライフィルムレジストを枠状のレジストホルダに保持し、前記レジストホルダの下面に設けられたシール部材を前記密閉室構成体内の底面に当接させることにより、前記密閉室構成体内を前記ドライフィルムレジストによって前記一方の空間と前記他方の空間とに分離することを特徴とするドライフィルムレジストのラミネート方法。
- 請求項１に記載の発明において、当初、前記ドライフィルムレジストを前記レジストホルダに緊張させた状態で保持させ、前記他方の空間を大気圧に戻す前に、当該緊張状態を緩和することを特徴とするドライフィルムレジストのラミネート方法。
- 請求項１に記載の発明において、前記両空間間の気圧差により、前記ドライフィルムレジストを前記基板上にラミネートするとき、前記他方の空間側から加圧板で前記ドライフィルムレジストを加圧することを特徴とするドライフィルムレジストのラミネート方法。
- 請求項１に記載の発明において、前記ドライフィルムレジストを前記基板上にラミネートした後に、前記ドライフィルムレジストを前記基板の縁部に沿って切断することを特徴とするドライフィルムレジストのラミネート方法。
- 請求項１に記載の発明において、前記基板は、複数の接続パッドを有する半導体基板であることを特徴とするドライフィルムレジストのラミネート方法。
- 請求項６に記載の発明において、前記基板は、前記各接続パッドに接続された再配線を有する半導体基板であることを特徴とするドライフィルムレジストのラミネート方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138453A JP3975969B2 (ja) | 2003-05-16 | 2003-05-16 | ドライフィルムレジストのラミネート方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138453A JP3975969B2 (ja) | 2003-05-16 | 2003-05-16 | ドライフィルムレジストのラミネート方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342876A JP2004342876A (ja) | 2004-12-02 |
| JP3975969B2 true JP3975969B2 (ja) | 2007-09-12 |
Family
ID=33527823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138453A Expired - Fee Related JP3975969B2 (ja) | 2003-05-16 | 2003-05-16 | ドライフィルムレジストのラミネート方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975969B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4868379B2 (ja) * | 2004-12-14 | 2012-02-01 | カシオ計算機株式会社 | 半導体素子およびその製造方法 |
| JP4376250B2 (ja) | 2006-06-21 | 2009-12-02 | テイコクテーピングシステム株式会社 | 多層構造体の形成方法 |
| KR101028258B1 (ko) * | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | 자성체 분말을 혼입하는 반도체장치 및 그 제조방법 |
| CN102505132B (zh) * | 2011-10-25 | 2014-07-09 | 深南电路有限公司 | 封装基板表面电镀方法 |
| KR101869922B1 (ko) * | 2011-11-28 | 2018-06-22 | 삼성디스플레이 주식회사 | 진공 필링 장치 및 진공 필링 방법 |
| JP6181807B1 (ja) | 2016-04-27 | 2017-08-16 | 日機装株式会社 | 加圧装置および加圧方法 |
-
2003
- 2003-05-16 JP JP2003138453A patent/JP3975969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342876A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425464B2 (en) | Semiconductor device packaging | |
| JP4456027B2 (ja) | 貫通導電体の製造方法 | |
| JP3821125B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
| US20110193241A1 (en) | Chip package and method for forming the same | |
| JP2008091852A (ja) | 積層パッケージおよびその製造方法 | |
| US10784163B2 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008305897A (ja) | 半導体装置およびその製造方法 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4383274B2 (ja) | 半導体装置および半導体ウエハの製造方法 | |
| JP3975969B2 (ja) | ドライフィルムレジストのラミネート方法 | |
| TWI675441B (zh) | 封裝載板結構及其製造方法 | |
| JP2012164951A (ja) | 半導体チップの剥離装置、及び半導体チップの剥離方法 | |
| US20070190908A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US7041531B2 (en) | Method of fabricating flip chip ball grid array package | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
| JP2008130880A (ja) | 半導体装置の製造方法 | |
| JP4773697B2 (ja) | Ｓｏｉ基板およびその製造方法ならびに半導体装置 | |
| JP2007207982A (ja) | 半導体装置とその製造方法 | |
| JP2008159950A (ja) | 半導体装置 | |
| CN110504238B (zh) | 封装载板结构及其制造方法 | |
| JP4950465B2 (ja) | 半導体装置とその製造方法 | |
| JP4946693B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |