JP2007207982A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007207982A JP2007207982A JP2006024675A JP2006024675A JP2007207982A JP 2007207982 A JP2007207982 A JP 2007207982A JP 2006024675 A JP2006024675 A JP 2006024675A JP 2006024675 A JP2006024675 A JP 2006024675A JP 2007207982 A JP2007207982 A JP 2007207982A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode pad
- semiconductor device
- bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
【課題】上下に積み重ねられる半導体チップ間の電気的接続についての信頼性を十分に確保した、半導体装置とその製造方法を提供する。
【解決手段】複数の半導体チップ2が積み重ねられてなる半導体装置である。半導体チップ2には、その第1面3aに電極パッド4が設けられ、かつ第2面3b側から第1面3a側にまで貫通し、電極パッド4の裏面に通じる貫通孔6が形成されるとともに、電極パッド4に導通する導電部7が、貫通孔6を通って第2面3b側にまで引き出されて設けられている。電極パッド4上には、電極パッド4に導通するバンプ10が設けられている。一方の半導体チップ2のバンプ10が、他方の半導体チップの導電部7に接した状態で貫通孔6を気密に塞いでいることにより、貫通孔6内が閉空間11とされているとともに、閉空間11が減圧状態に保持されている。
【選択図】図2
【解決手段】複数の半導体チップ2が積み重ねられてなる半導体装置である。半導体チップ2には、その第1面3aに電極パッド4が設けられ、かつ第2面3b側から第1面3a側にまで貫通し、電極パッド4の裏面に通じる貫通孔6が形成されるとともに、電極パッド4に導通する導電部7が、貫通孔6を通って第2面3b側にまで引き出されて設けられている。電極パッド4上には、電極パッド4に導通するバンプ10が設けられている。一方の半導体チップ2のバンプ10が、他方の半導体チップの導電部7に接した状態で貫通孔6を気密に塞いでいることにより、貫通孔6内が閉空間11とされているとともに、閉空間11が減圧状態に保持されている。
【選択図】図2
Description
本発明は、複数の半導体チップが積み重ねられてなる半導体装置とその製造方法に関する。
近年、携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種の電子部品の小型化が図られている。このような背景の下に、例えば複数の半導体チップ(半導体装置)を厚さ方向に積層することで、半導体チップの実装密度を高める三次元実装技術が提案されている。
このような三次元実装に用いられる半導体チップは、例えばチップ基板に貫通孔を設け、該貫通孔内に埋め込まれた貫通電極により、チップ基板の表裏両面での導通を可能にしている。
このような三次元実装に用いられる半導体チップは、例えばチップ基板に貫通孔を設け、該貫通孔内に埋め込まれた貫通電極により、チップ基板の表裏両面での導通を可能にしている。
ところで、このような三次元実装構造を有した半導体装置では、能動面側から形成した穴内に電極材料を完全に充填し、その後、チップ基板の裏面側を研削等によって薄型加工し、前記電極材料を裏面側に突出させて前記穴を貫通孔とするとともに、前記電極材料を貫通電極としている。
しかし、このような穴内への電極材料の埋め込みは、通常、メッキによって行うことから、このメッキによる電極充填工程に要する時間が他の工程に比べて非常に長くなってしまい、結果として生産性を低下させる大きな要因になっている。また、このような三次元実装構造を適用する半導体チップの種類によっては、チップ基板の薄型加工に限界があり、したがって穴を十分に深く掘っておき、この深い穴に電極材料を充填しなければならない場合もあるが、そのような場合には、貫通電極形成のための電極充填工程での負荷が非常に高くなってしまう。
しかし、このような穴内への電極材料の埋め込みは、通常、メッキによって行うことから、このメッキによる電極充填工程に要する時間が他の工程に比べて非常に長くなってしまい、結果として生産性を低下させる大きな要因になっている。また、このような三次元実装構造を適用する半導体チップの種類によっては、チップ基板の薄型加工に限界があり、したがって穴を十分に深く掘っておき、この深い穴に電極材料を充填しなければならない場合もあるが、そのような場合には、貫通電極形成のための電極充填工程での負荷が非常に高くなってしまう。
そこで、能動面側から形成した凹部内に電極材料を完全に充填することなく、凹部の内壁部に導電層を形成し、この導電層によって形成された凹部の底部側のみに導電材料を充填し、薄型加工によって前記導電層を裏面側に突出させることで、貫通電極を形成したものが提案されている(例えば、特許文献1参照)。
特開2004−221347号公報
しかしながら、前記特許文献1には、凹部に形成した導電膜とこれの凹部内に充填した導電材料とで貫通電極を形成する場合、やはり導電材料をメッキで形成することが記載されている。したがって、このように凹部内に導電材料をメッキで充填する場合、貫通電極として裏面側に突出させる必要上、ある程度の充填厚さが必要となり、やはりこの充填工程に多くの時間が必要になってしまう。
また、前記特許文献1では、一方の半導体基板の貫通電極の凸部が、他方の半導体基板の貫通電極の凹部に嵌合した状態で、半導体基板(半導体チップ)が上下にスタックされ、あるいは、一方の半導体基板の貫通電極の凸部が、他方の半導体基板の貫通電極の凹部の開口を塞いだ状態に接合され、半導体基板(半導体チップ)が上下にスタックされている。そして、貫通電極に形成された凹部内の閉空間を減圧状態にすることで、この閉空間内の気泡が熱によって膨張し、半導体チップが破損してしまうことが防止されている。
しかし、このような貫通電極間の接続では、貫通電極間の接続が十分強固なものとならず、したがって電気的接続についての信頼性が十分に確保されないといった不満があった。
しかし、このような貫通電極間の接続では、貫通電極間の接続が十分強固なものとならず、したがって電気的接続についての信頼性が十分に確保されないといった不満があった。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、導電材料のメッキによる充填に伴う生産性の低下を防止し、さらに、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性を十分に確保した、半導体装置とその製造方法を提供することにある。
前記目的を達成するため本発明の半導体装置は、複数の半導体チップが積み重ねられてなる半導体装置において、
前記半導体チップには、その能動面である第1面に電極パッドが設けられ、かつ、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に通じる貫通孔が形成されるとともに、前記電極パッドに導通する導電部が、前記貫通孔を通って前記第2面側にまで引き出されて設けられ、
前記電極パッド上またはその近傍には、該電極パッドに導通するバンプが設けられ、
上下に積み重ねられた半導体チップのうちの一方の半導体チップの前記バンプが、他方の半導体チップの前記導電部に接した状態で前記貫通孔を気密に塞いでいることにより、該貫通孔内が閉空間とされているとともに、該閉空間が減圧状態に保持されていることを特徴としている。
前記半導体チップには、その能動面である第1面に電極パッドが設けられ、かつ、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に通じる貫通孔が形成されるとともに、前記電極パッドに導通する導電部が、前記貫通孔を通って前記第2面側にまで引き出されて設けられ、
前記電極パッド上またはその近傍には、該電極パッドに導通するバンプが設けられ、
上下に積み重ねられた半導体チップのうちの一方の半導体チップの前記バンプが、他方の半導体チップの前記導電部に接した状態で前記貫通孔を気密に塞いでいることにより、該貫通孔内が閉空間とされているとともに、該閉空間が減圧状態に保持されていることを特徴としている。
この半導体装置によれば、電極パッド上またはその近傍にバンプを設けるので、貫通孔内に形成する場合のようにメッキ法で形成することなく、液滴吐出法やハンダなどの簡易で比較的短時間での処理が可能な手法による形成法が採用可能となる。したがって、バンプの形成に伴う生産性の低下を防止することができる。
また、貫通孔内の閉空間が減圧状態に保持されているので、前記導電部とバンプとの接合が、前記閉空間とその外部との圧力差によって密着した状態に接合するようになり、したがってこれら導電部とバンプとの間の電気的接続が良好になる。よって、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性が十分に確保される。
さらに、貫通孔内の閉空間が減圧状態に保持されているので、例えばこの半導体装置の使用時に熱が発生し、閉空間内の気体が膨張しても、該閉空間の内圧が大気圧より格段に大きくなり、これによって導電部とバンプとの間の電気的接続が損なわれるといったことが防止される。よって、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性が十分に確保される。
また、貫通孔内の閉空間が減圧状態に保持されているので、前記導電部とバンプとの接合が、前記閉空間とその外部との圧力差によって密着した状態に接合するようになり、したがってこれら導電部とバンプとの間の電気的接続が良好になる。よって、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性が十分に確保される。
さらに、貫通孔内の閉空間が減圧状態に保持されているので、例えばこの半導体装置の使用時に熱が発生し、閉空間内の気体が膨張しても、該閉空間の内圧が大気圧より格段に大きくなり、これによって導電部とバンプとの間の電気的接続が損なわれるといったことが防止される。よって、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性が十分に確保される。
また、前記半導体装置においては、前記貫通孔内に、前記電極パッドの裏面側に該電極パッドを補強する補強材料が、前記貫通孔の少なくとも前記第2面側に凹部を形成した状態に充填されているのが好ましい。
このようにすれば、電極パッドが非常に薄く形成されていて強度が弱い場合にも、この電極パッドがその裏面側にて補強材料で補強されているので、前記バンプと導電部との接続に際して電極パッドに圧がかかっても、これに抗して変形等が起こるのが防止される。
このようにすれば、電極パッドが非常に薄く形成されていて強度が弱い場合にも、この電極パッドがその裏面側にて補強材料で補強されているので、前記バンプと導電部との接続に際して電極パッドに圧がかかっても、これに抗して変形等が起こるのが防止される。
なお、この半導体装置においては、前記補強材料は導電性材料であるのが好ましい。
このようにすれば、電極パッドや導電部の抵抗、さらには電極パッドと導電部との接続抵抗を低下させることができる。
このようにすれば、電極パッドや導電部の抵抗、さらには電極パッドと導電部との接続抵抗を低下させることができる。
また、前記半導体装置においては、前記バンプは、前記電極パッド上またはその近傍に設けられた凸状のコア部と、前記電極パッドに導通し、かつ前記コア部の少なくとも表層部に設けられた導電膜とからなり、前記コア部は、前記導電膜より軟らかい材料で形成されているのが好ましい。なお、前記コア部を形成する材料は樹脂であるのが好ましい。また、軟質の金属あるいは合金であってもよい。
このようにすれば、例えば上下に積み重ねられた半導体チップ間に振動や衝撃等の外力が加わった際、導電膜より軟らかい材料からなるコア部が加わった外力を緩和するので、バンプと導電部との間の接続部が剥離してしまうなどといった不都合が防止される。これにより、半導体チップ間の電気的接続についての信頼性がより確実に確保される。
また、コア部を樹脂で形成することにより、その形成が容易になるとともに、その軟らかさが所望の軟らかさに容易に調整可能となる。
このようにすれば、例えば上下に積み重ねられた半導体チップ間に振動や衝撃等の外力が加わった際、導電膜より軟らかい材料からなるコア部が加わった外力を緩和するので、バンプと導電部との間の接続部が剥離してしまうなどといった不都合が防止される。これにより、半導体チップ間の電気的接続についての信頼性がより確実に確保される。
また、コア部を樹脂で形成することにより、その形成が容易になるとともに、その軟らかさが所望の軟らかさに容易に調整可能となる。
また、前記半導体装置においては、前記一方の半導体チップのバンプは、その一部が前記他方の半導体チップの貫通孔内に入り込んだ状態で該貫通孔を気密に塞いでいるのが好ましい。
このようにすれば、導電部とバンプとの間の接合強度がより高くなるとともに、貫通孔の閉空間の気密封止がより良好になり、したがって上下に積み重ねられる半導体チップ間の電気的接続についての信頼性がより良好に確保される。
このようにすれば、導電部とバンプとの間の接合強度がより高くなるとともに、貫通孔の閉空間の気密封止がより良好になり、したがって上下に積み重ねられる半導体チップ間の電気的接続についての信頼性がより良好に確保される。
また、前記半導体装置においては、前記の上下に積み重ねられた半導体チップ間において、少なくとも前記貫通孔とこれを気密に塞いでいる前記バンプとの周囲に、これらバンプと貫通孔との間の接続部を気密に封止する封止材料が設けられているのが好ましい。
このようにすれば、貫通孔の閉空間の気密封止がより良好になり、したがって上下に積み重ねられる半導体チップ間の電気的接続についての信頼性がより良好に確保される。また、バンプと貫通孔との間の接続部が封止材料によって機械的にも補強されるので、外力によってバンプと導電部との間の接続部が剥離してしまうなどといった不都合も防止される。
このようにすれば、貫通孔の閉空間の気密封止がより良好になり、したがって上下に積み重ねられる半導体チップ間の電気的接続についての信頼性がより良好に確保される。また、バンプと貫通孔との間の接続部が封止材料によって機械的にも補強されるので、外力によってバンプと導電部との間の接続部が剥離してしまうなどといった不都合も防止される。
本発明の半導体装置の製造方法は、複数の半導体チップが積み重ねられてなる半導体装置の製造方法において、
前記半導体チップとしてその能動面である第1面に電極パッドが設けられたものを用意し、該半導体チップに、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に到達する貫通孔を形成する工程と、
前記電極パッドに導通し、かつ前記貫通孔を通って前記第2面側にまで引き出された状態に導電部を形成する工程と、
前記電極パッド上またはその近傍に、該電極パッドに導通するバンプを形成する工程と、
減圧雰囲気にて、上下に積み重ねられる半導体チップのうちの一方の半導体チップの前記バンプで、他方の半導体チップの前記貫通孔を、前記導電部に接した状態で気密に塞ぎ、該貫通孔内を閉空間にする工程と、
前記の積み重ねられた半導体チップを前記減圧雰囲気から大気雰囲気に戻す工程と、
前記バンプと前記貫通孔との間の接続部を気密に封止するための封止材料を充填させる工程と、を備えたことを特徴としている。
前記半導体チップとしてその能動面である第1面に電極パッドが設けられたものを用意し、該半導体チップに、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に到達する貫通孔を形成する工程と、
前記電極パッドに導通し、かつ前記貫通孔を通って前記第2面側にまで引き出された状態に導電部を形成する工程と、
前記電極パッド上またはその近傍に、該電極パッドに導通するバンプを形成する工程と、
減圧雰囲気にて、上下に積み重ねられる半導体チップのうちの一方の半導体チップの前記バンプで、他方の半導体チップの前記貫通孔を、前記導電部に接した状態で気密に塞ぎ、該貫通孔内を閉空間にする工程と、
前記の積み重ねられた半導体チップを前記減圧雰囲気から大気雰囲気に戻す工程と、
前記バンプと前記貫通孔との間の接続部を気密に封止するための封止材料を充填させる工程と、を備えたことを特徴としている。
この半導体装置の製造方法によれば、電極パッド上またはその近傍にバンプを形成するので、貫通孔内に形成する場合のようにメッキ法で形成することなく、液滴吐出法やハンダなどの簡易で比較的短時間での処理が可能な手法による形成法が採用可能となる。したがって、バンプの形成に伴う生産性の低下を防止することができる。
また、減圧雰囲気にてバンプで貫通孔を気密に塞ぎ、該貫通孔内を閉空間にした後、大気雰囲気に戻すので、貫通孔内の閉空間が減圧状態に保持されるようになる。そして、これにより前記導電部とバンプとは、前記閉空間とその外部との圧力差によって密着した状態に接合するようになる。したがって、これら導電部とバンプとの間の電気的接続を良好にし、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性を十分に確保することができる。
また、減圧雰囲気にてバンプで貫通孔を気密に塞ぎ、該貫通孔内を閉空間にした後、大気雰囲気に戻すので、貫通孔内の閉空間が減圧状態に保持されるようになる。そして、これにより前記導電部とバンプとは、前記閉空間とその外部との圧力差によって密着した状態に接合するようになる。したがって、これら導電部とバンプとの間の電気的接続を良好にし、上下に積み重ねられる半導体チップ間の電気的接続についての信頼性を十分に確保することができる。
以下、本発明の半導体装置とその製造方法を、図面を参照して詳しく説明する。
図1は、本発明の半導体装置の一実施形態を示す側断面図であり、図1中符号1は半導体装置である。この半導体装置1は、複数(本実施形態では3つ)の半導体チップ2が上下に積み重ねられて、三次元実装されたものである。
図1は、本発明の半導体装置の一実施形態を示す側断面図であり、図1中符号1は半導体装置である。この半導体装置1は、複数(本実施形態では3つ)の半導体チップ2が上下に積み重ねられて、三次元実装されたものである。
半導体チップ2は、図2に示すようにシリコン等からなる半導体基板3の能動面となる第1面3a側に、トランジスタやメモリ等を有してなる集積回路(図示せず)を形成したもので、この集積回路に電気的に通じる接続端子として、第1面3aに複数の電極パッド4を形成したものである。電極パッド4はアルミニウム等からなるもので、その平面形状については特に限定されることはないが、通常は正方形又は長方形に形成される。
半導体チップ2には、その第1面3a側に1層又は複数層のパッシベーション膜5が形成されている。このパッシベーション膜5は、第1面3a側において、特に電極パッド4の下側に設けられたもので、SiO2やSiN等によって形成されたものである。
半導体チップ2には、その第1面3a側に1層又は複数層のパッシベーション膜5が形成されている。このパッシベーション膜5は、第1面3a側において、特に電極パッド4の下側に設けられたもので、SiO2やSiN等によって形成されたものである。
また、半導体チップ2の半導体基板3には、能動面(第1面3a)と反対側の裏面となる第2面3b側から前記第1面3a側にまで貫通し、前記電極パッド4の裏面に通じる貫通孔6が形成されている。この貫通孔6には、その内壁面を覆って図示しない絶縁層が形成されている。この絶縁層は、例えば酸化膜からなるもので、半導体基板3がSiである場合には、特にSiO2によって好適に形成されるが、SiNによって形成することもできる。
また、貫通孔6には、前記絶縁層の内面側に導電層(導電部)7が形成されている。この導電層7は、前記電極パッド4とその裏面側で導通するもので、貫通孔6を通って半導体基板3の第2面3b側にまで引き出されて形成されたものである。すなわち、この導電層7は、本実施形態では貫通孔6内に露出する電極パッド4の裏面に当接するとともに、前記絶縁層の内面の全面を覆って形成され、さらに前記第2面3bにおいて貫通孔6の開口の周囲にまで形成されたものである。このような導電層7は、例えば、絶縁層側に形成されるバリア層(図示せず)と、このバリア層の内側に形成されるシード層(図示せず)と、このシード層の内側に形成される表面層とによって形成される。
バリア層は、その上に形成される層の材料が、半導体基板3側に拡散するのを防止するためのもので、例えばTiWやTiNによって形成されたものである。シード層は、特に表面層を電解メッキで形成する場合に設けられるもので、例えばCuによって形成されたものである。表面層は、導電層7における導電機能を主に担うもので、例えばCuやWなどによって形成されたものである。
また、この導電層7は、電極パッド4の裏面と貫通孔6の内面とを覆って形成されたことにより、貫通孔6の内部に、前記第2面3b側に開口する凹部8を形成している。そして、この凹部8内には、前記電極パッド4の裏面に導電層7を介して接する補強部9が設けられている。この補強部9は、電極パッド4を機械的に補強するとともに、電極パッド4や導電層7の抵抗、さらには電極パッド4と導電層7との間の接続抵抗を引き下げるように機能するものである。
このような補強部9の形成材料としては、導電性材料であれば特に限定されることなく任意のものが用いられるが、例えば、ハンダなどの軟ろう材によって形成したり、前記電極パッド4及び導電層7を利用して電解メッキを行うことにより、Cuなどで形成することができる。ここで、ハンダなどの軟ろう材で形成した場合、図2に示したように貫通孔6の底部のみに選択的に配することができる。また、電界メッキで補強部9を形成した場合には、図示しないものの導電層7の内面全体、すなわち、図2に示したように貫通孔6の底部側だけでなく、貫通孔6の内壁面及び第2面3b側にも補強部9が形成される。その際、貫通孔6の底部及び第2面3b側では厚く、貫通孔6の内壁面上では薄く形成される。さらに、電極パッド4に対する機械的な補強だけを目的とする場合には、樹脂や酸化物等の絶縁物によって図2に示したように補強部9を形成することもできる。
一方、電極パッド4の上面上には、該電極パッド4に導通するバンプ10が形成されている。このバンプ10は、本実施形態ではコア部10aとこれを覆う導電膜10bとからなるもので、略半球状に形成されたものである。コア部10aは、本実施形態では電極パッド4上に直接形成された略半球状のものである。ただし、このコア部10aは、電極パッド4の上面を全て覆うことなく、一部を露出させるよう、電極パッド4の上面より小さく形成されている。また、このコア部10aは、前記導電膜10bより軟らかい材料、具体的には樹脂やゴムなどによって形成されたものである。ここで、本実施形態ではコア部10aの形成材料として樹脂が好適に用いられる。このような形成材料となる樹脂として、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等が挙げられる。
導電膜10bは、前記コア部10aを覆ってこれの表層部に設けられたもので、前記コア部10bより硬い導電材料、本実施形態では金属やハンダ等のろう材によって形成されたものである。また、この導電膜10bは、前記電極パッド4の、コア部10aに覆われることなく露出した上面における部位、及び側面に接した状態で形成されており、これにより、電極パッド4に導通したものとなっている。ここで、導電膜10bを形成する金属としては、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等のうちの一種あるいは複数種が用いられる。
このような構成からなる半導体チップ2は、図1に示したように、複数(3つ)が上下に積み重ねられ、三次元実装されたことにより、本実施形態の半導体装置1を構成している。上下に積み重ねられた二つの半導体チップ2においては、図2に示すように、一方の半導体チップ2aのバンプ10が、他方の半導体チップ2bの導電層(導電部)7に接した状態で前記貫通孔6を気密に塞いでおり、これによって該貫通孔6の前記凹部8内を閉空間11としている。すなわち、バンプ10は、導電層7の、半導体チップ2bの第2面(裏面)3b側に引き出された部位に主に当接し、該導電層7に電気的に接続されたものとなっている。
そして、この閉空間11は、後述する方法で導電層(導電部)7へのバンプ10の接続がなされたことにより、減圧状態に保持されている。このような構成のもとにバンプ10は、閉空間11とその外部との圧力差により、密着した状態に接合されたものとなっている。ここで、導電層(導電部)7へのバンプ10の接続については、前記一方の半導体チップ2aのバンプ10の一部、すなわちその表層部の上部が、前記他方の半導体チップ2bの貫通孔6の凹部8内に入り込んだ状態で、該貫通孔6(凹部8)を気密に塞いでいる。このとき、特にバンプ10は、内部のコア部10aが導電膜10bより軟らかい樹脂材料によって形成されているので、前記の圧力差によってバンプ10が貫通孔6(凹部8)側に引き込まれた際、このコア部10aが容易に変形し、これによってバンプ10が該貫通孔6(凹部8)の開口を確実に塞ぐようになっている。
また、このような接続状態において、上下に積み重ねられた二つの半導体チップ2間には、封止樹脂(封止材料)12が充填されており、これによってバンプ10と貫通孔6(凹部8)との間の接続部は、気密に封止されているとともに、機械的にも補強されたものとなっている。
このような構成からなる半導体装置1は、例えば図3に示すように別に用意された回路基板1000上に実装されて用いられる。すなわち、図1に示した状態において一番上に配置された半導体チップ2のバンプ10が、回路基板1000に形成された接続端子(図示せず)に接続されることにより、この回路基板1000に電気的にも接続されるようになっている。また、このようにして構成された回路基板1000は、例えばノート型パーソナルコンピュータや携帯電話などの各種電子機器に実装され、用いられるようになっている。
次に、前記構成の半導体装置1の製造方法について説明する。なお、本例では、図6に示すように同一のシリコンウエハ(基板)500に半導体チップ2を一括して多数形成し、その後ダイシング(切断)して個片化することにより、半導体チップ2を得るようにしている。ただし、図4、図5では説明を簡単にするため、単純化して1つの半導体チップ2を形成し、このようにして得られた半導体チップ2を積み重ねることにより、半導体装置1を形成するものとする。
まず、シリコンウエハからなる半導体基板の第1面3a上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路等を公知の方法によって形成し、これら集積回路等を形成した面を半導体基板3における能動面とする。
そして、図4(a)に示すように、前記パッシベーション膜5上に半導体基板30上に電極パッド4を形成する。なお、この電極パッド4については、前記の集積回路に電気的に通じるように形成するのはもちろんである。
そして、図4(a)に示すように、前記パッシベーション膜5上に半導体基板30上に電極パッド4を形成する。なお、この電極パッド4については、前記の集積回路に電気的に通じるように形成するのはもちろんである。
次に、このようにして半導体基板3の第1面3a上に電極パッド4を形成した後、電極パッド4を形成した第1面3a側を、接着剤を介してガラス基板等からなる保持部材(図示せず)で保持する。これにより、後述するように半導体基板3をその裏面3b側から薄型加工する際に、半導体基板3に割れ等が発生するのを防止する。
接着剤としては、熱硬化性の接着剤や光硬化性の接着剤を用いるのが望ましい。これにより、半導体基板3の第1面3aにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を用いる場合には、保持部材として、ガラス等の透光性材料からなるものを用いるのが好ましい。このようにすれば、保持部材の外側から光を照射することにより、簡単に接着剤を硬化させることができるからである。
このようにして、半導体基板3を保持部材で保持した状態で、半導体基板3の第2面3b側から、例えばCMP(化学的機械的研磨)を行うことにより、図4(b)に示すように、半導体基板3を100μm程度の厚みまで研磨する。なお、以下の工程においても、半導体基板3を前記保持部材(図示せず)で保持している。
半導体基板3を所定の厚みに形成した後、図4(c)に示すように基板の第2面(裏面)3b側の前記半導体基板3を、パッシベーション膜5との界面までエッチングし、孔部6aを形成する。
具体的には、まず、半導体基板3の第2面3bにレジスト層を形成し、さらにこれを露光し現像することにより、前記孔部H3の開口形状に対応するレジストパターンを形成する。次いで、得られたレジストパターンをマスクにして、半導体基板3をRIE(反応性イオンエッチング)法等で異方性エッチングし、前記の孔部6aを形成する。
具体的には、まず、半導体基板3の第2面3bにレジスト層を形成し、さらにこれを露光し現像することにより、前記孔部H3の開口形状に対応するレジストパターンを形成する。次いで、得られたレジストパターンをマスクにして、半導体基板3をRIE(反応性イオンエッチング)法等で異方性エッチングし、前記の孔部6aを形成する。
次いで、このようにして孔部6aを形成し、この孔部6aの底部にパッシベーション膜5を露出させたら、再度異方性エッチングを行い、パッシベーション膜5を除去して電極パッド4を露出させる。これにより、半導体基板3をその第2面3bから第1面3aにまで貫通させ、電極パッド4に通じる貫通孔6を得る。なお、可能であれば、前記半導体基板3の異方性エッチングとパッシベーション膜5の異方性エッチングとを同じ条件で連続的に行うようにしてもよい。その後、レジストパターンを除去する。
次いで、半導体基板3の第2面3b上及び貫通孔6の内壁面に絶縁層(図示せず)を形成する。具体的には、本例ではシリコンからなる半導体基板3を熱酸化することにより、半導体基板3の第2面3b全体及び貫通孔6の内壁面を覆ってSiO2からなる絶縁層を形成する。なお、このような熱酸化法に代えて、例えばCVD法などによって絶縁層を形成することもできる。
次いで、図4(e)に示すように、貫通孔6内において前記電極パッド4に導通し、かつ、該貫通孔6を通って前記第2面側にまで引き出された状態に導電層7を形成する。すなわち、貫通孔6内を埋め込むことなく、その底面(電極パッド4の裏面上)及び内壁面上、さらに前記第2面3b上に、導電層7を形成する。これにより、貫通孔6内に凹部8を形成する。
具体的には、まず、前記のバリア層を形成し、続いて、これの上にシード層を形成し、次いで、前記表面層を形成する。その後、半導体基板3の第2面(裏面)3b上の前記導電膜、シード層、バリア層をエッチングによって除去することにより、前記の導電層7を得る。
具体的には、まず、前記のバリア層を形成し、続いて、これの上にシード層を形成し、次いで、前記表面層を形成する。その後、半導体基板3の第2面(裏面)3b上の前記導電膜、シード層、バリア層をエッチングによって除去することにより、前記の導電層7を得る。
次いで、図5(a)に示すように、前記貫通孔6の凹部8内における前記電極パッド4側、すなわち該電極パッド4の裏面を覆う導電層7の内面側に、補強部9を形成する。この補強部9については、本例では導電材料である金属によって形成するものとし、特に前記電極パッド4及び導電層7を利用した電解メッキ法により、Cuなどで形成する。なお、図5においては、補強部を簡略化して記載している。また、前述したようにメッキ法は比較的長い時間を必要とするが、本例ではあくまで貫通孔6内を埋め込むことなく、電極パッド4の裏面側に析出させるだけであるので、生産性を極端に低下させる心配はない。しかし、より生産性を高めたい場合には、メッキ法によりCu等の金属を析出させるのに代えて、例えばハンダなどの軟ろう材を設けることで補強部9を形成してもよい。このようにして貫通孔6の電極パッド4側に補強部9を形成することにより、貫通孔6内には凹部8が形成される。
次いで、半導体基板3の第1面3aから前記の保持部材(図示せず)を外し、第1面3aを露出させる。そして、図5(b)に示すように電極パッド4を上にし、この電極パッド4上に、樹脂からなるコア部10aを形成する。ここで、このコア部10aについては、前述したように電極パッド4の上面の全面を覆うことなく、一部を露出させて形成する。このようなコア部10aの形成法としては、液滴吐出法が好適に採用される。すなわち、前記したコア部10a形成用の樹脂を含む機能液の液滴を液滴吐出ヘッド(インクジェットヘッド)より前記電極パッド4上に吐出し、その後、乾燥することによってコア部10aを形成する。なお、このような液滴吐出法に代えて、公知のホトリソグラフィー技術によりコア部10aを形成するようにしてもよい。
次いで、図5(c)に示すように、前記コア部10aを覆い、かつ、前記電極パッド4に接続するようにして金属からなる導電膜10bを形成し、バンプ10を得る。この導電膜10bの形成方法としては、コア部10aの場合と同様に、前記金属を含む機能液を用いた液滴吐出法(インクジェット法)が好適に採用される。なお、これに代えて、スパッタ法やめっき法などを採用することもできる。
ここで、本例ではこのようなバンプ10の形成を、前記貫通孔6や導電層7の形成の後に行ったが、これら貫通孔6や導電層7の形成に先立ち、バンプ10を形成するようにしてもよい。
ここで、本例ではこのようなバンプ10の形成を、前記貫通孔6や導電層7の形成の後に行ったが、これら貫通孔6や導電層7の形成に先立ち、バンプ10を形成するようにしてもよい。
このようにして貫通孔6や導電層7を形成し、さらにバンプ10を形成することにより、図6に示すように同一のシリコンウエハ(基板)500に半導体チップ2を一括して多数形成したら、ダイシングソー210を用いてダイシング(切断)し、個片化することにより、半導体チップ2を得る。
そして、このようにして半導体チップ2を形成したら、これら半導体チップ2を真空チャンバー(図示せず)内に入れる。続いて、真空チャンバー内を減圧し、この減圧雰囲気にて、図5(d)に示すように半導体チップ2を上下に積み重ねる(スタックする)。なお、図示しないものの、本例では3つの半導体チップ2を上下に積み重ねるものとする。その際、一方の半導体チップ2aのバンプ10が、他方の半導体チップ2bの導電層7に接した状態で、前記貫通孔6の凹部8の開口を気密に塞ぐようにする。すると、この貫通孔6の凹部8内は閉空間11となり、この閉空間11は、真空チャンバー内の圧力雰囲気である減圧状態とほぼ同じ減圧状態となる。
次いで、前記真空チャンバー内を徐々に大気圧に戻し、最終的に大気圧(大気雰囲気)にする。すると、前記の積み重ねられた半導体チップ2、2間では、減圧状態にある閉空間11と大気圧状態にある外部との圧力差により、前記導電層7とバンプ10とが密着した状態に接合するようになる。したがって、これら導電層7とバンプ10との間の電気的接続も良好になる。
なお、このようにして導電層7とバンプ10との間を電気的に接続したら、この段階でこれら導電層7とバンプ10との間の導通検査を行う。この段階で導通検査を行えば、導通不良が生じた場合に、半導体チップ2、2間を引きはがし、再度減圧状態にて前記の接合を繰り返すことが容易であるからである。
その後、このように3つの半導体チップ2が上下に積み重ねられ、互いに電気的に接続した状態において、上下の各半導体チップ2、2間に、封止樹脂(封止材料)12を充填し、樹脂モールドする。これにより、図1に示した半導体装置1が得られる。
なお、このようにして導電層7とバンプ10との間を電気的に接続したら、この段階でこれら導電層7とバンプ10との間の導通検査を行う。この段階で導通検査を行えば、導通不良が生じた場合に、半導体チップ2、2間を引きはがし、再度減圧状態にて前記の接合を繰り返すことが容易であるからである。
その後、このように3つの半導体チップ2が上下に積み重ねられ、互いに電気的に接続した状態において、上下の各半導体チップ2、2間に、封止樹脂(封止材料)12を充填し、樹脂モールドする。これにより、図1に示した半導体装置1が得られる。
このようにして得られた半導体装置1にあっては、電極パッド4上にバンプ10を形成しているので、貫通孔6内に貫通電極をメッキ法で形成する場合のように長時間を要することなく、液滴吐出法などによって比較的短時間でバンプ10の形成処理を行うことができる。したがって、バンプ10の形成に起因して生産性が低下してしまうのを防止することができる。
また、貫通孔6内の閉空間11が減圧状態に保持されているので、前述したように導電層7とバンプ10との間の電気的接続も良好になり、したがって上下に積み重ねられる半導体チップ2、2間の電気的接続についての信頼性を十分に確保することができる。
さらに、貫通孔6内の閉空間11が減圧状態に保持されているので、この半導体装置1の使用時に熱が発生し、前記閉空間11内の気体が膨張しても、該閉空間11の内圧が大気圧より格段に大きくなり、これによって導電層7とバンプ10との間の電気的接続が損なわれるといったことを防止することができる。よって、上下に積み重ねられる半導体チップ2、2間の電気的接続についての信頼性を十分に確保することができる。
さらに、貫通孔6内の閉空間11が減圧状態に保持されているので、この半導体装置1の使用時に熱が発生し、前記閉空間11内の気体が膨張しても、該閉空間11の内圧が大気圧より格段に大きくなり、これによって導電層7とバンプ10との間の電気的接続が損なわれるといったことを防止することができる。よって、上下に積み重ねられる半導体チップ2、2間の電気的接続についての信頼性を十分に確保することができる。
また、バンプ10を、特に軟らかい材料からなるコア部10aと、これを覆う導電膜10bとから形成したので、例えば上下に積み重ねられた半導体チップ2、2間に振動や衝撃等の外力が加わった際、コア部10aが加わった外力を緩和するように機能する。したがって、バンプ10と導電層7とが離間してしまい、これらの間の接続部が剥離してしまうなどといった不都合を防止することができ、よって、半導体チップ2、2間の電気的接続についての信頼性をより確実に確保することができる。
また、コア部10aを樹脂で形成しているので、その形成が容易になるとともに、その軟らかさを所望の軟らかさに容易に調整することができる。
また、コア部10aを樹脂で形成しているので、その形成が容易になるとともに、その軟らかさを所望の軟らかさに容易に調整することができる。
なお、前記の製造方法においては、図6に示したように、同一のシリコンウエハ(基板)500に半導体チップ2を一括して多数形成し、その後、これをダイシング(切断)して個片化することにより半導体チップ2を得、これら半導体チップ2を積み重ねて半導体装置1を得るようにしたが、本発明はこれに限定されることはない。例えば、貫通孔6や導電層7、バンプ10を形成したシリコンウエハ500複数枚をそのまま上下に積み重ね、各導電層7とバンプ10とを前述したように電気的接続し、必要に応じてシリコンウエハ500、500間を封止樹脂12で充填し、その後、ダイシング(切断)して半導体装置1を個片化してもよい。
また、前記実施形態では、バンプ10を電極パッド4上に直接形成したが、例えばバンプ10を、電極パッド4に導通した状態の該電極パッド4の近傍に形成してもよい。その場合に、コア部10aについては電極パッド4の近傍に形成し、導電膜10bについては、電極パッド4上からコア部10aにかけて形成することで、バンプ10を電極パッド4に導通させることができる。このようにしてバンプ10を電極パッド4の近傍に形成することで、半導体チップ2、2を積み重ねバンプ10と導電層7とを形成した際、貫通孔6が形成されて機械的に弱くなっている電極パッド4に直接圧がかからないようになり、したがって振動や衝撃などに強くなり、また、補強部9の形成も不要になる。
さらに、前記実施形態では、バンプ10をコア部10aと導電膜10bとからなる積層構造とし、特にコア部10aについては樹脂製としたが、本発明はこれに限定されることなく、例えばコア部10aをハンダ等の軟質の合金(ろう材)やその他の比較的軟らかい金属などにより形成してもよい。また、このようなハンダ等の軟ろう材やその他の比較的軟らかい金属などにより、バンプ10を単層で形成することもできる。
1…半導体装置、2…半導体チップ、3…半導体基板、3a…第1面(能動面)、3b…第2面(裏面)、4…電極パッド、6…貫通孔、7…導電層(導電部)、8…凹部、9…補強部(補強材料)、10…バンプ、10a…コア部、10b…導電膜、11…閉空間、12…封止樹脂
Claims (9)
- 複数の半導体チップが積み重ねられてなる半導体装置において、
前記半導体チップには、その能動面である第1面に電極パッドが設けられ、かつ、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に通じる貫通孔が形成されるとともに、前記電極パッドに導通する導電部が、前記貫通孔を通って前記第2面側にまで引き出されて設けられ、
前記電極パッド上またはその近傍には、該電極パッドに導通するバンプが設けられ、
上下に積み重ねられた半導体チップのうちの一方の半導体チップの前記バンプが、他方の半導体チップの前記導電部に接した状態で前記貫通孔を気密に塞いでいることにより、該貫通孔内が閉空間とされているとともに、該閉空間が減圧状態に保持されていることを特徴とする半導体装置。 - 前記貫通孔内には、前記電極パッドの裏面側に該電極パッドを補強する補強材料が、前記貫通孔の少なくとも前記第2面側に凹部を形成した状態に充填されていることを特徴とする請求項1記載の半導体装置。
- 前記補強材料は導電性材料であることを特徴とする請求項2記載の半導体装置。
- 前記バンプは、前記電極パッド上またはその近傍に設けられた凸状のコア部と、前記電極パッドに導通し、かつ前記コア部の少なくとも表層部に設けられた導電膜とからなり、前記コア部は、前記導電膜より軟らかい材料で形成されていることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記コア部を形成する材料は樹脂であることを特徴とする請求項4記載の半導体装置。
- 前記コア部を形成する材料は軟質の金属あるいは合金であることを特徴とする請求項4記載の半導体装置。
- 前記一方の半導体チップのバンプは、その一部が前記他方の半導体チップの貫通孔内に入り込んだ状態で該貫通孔を気密に塞いでいることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
- 前記の上下に積み重ねられた半導体チップ間において、少なくとも前記貫通孔とこれを気密に塞いでいる前記バンプとの周囲に、これらバンプと貫通孔との間の接続部を気密に封止する封止材料が設けられていることを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
- 複数の半導体チップが積み重ねられてなる半導体装置の製造方法において、
前記半導体チップとしてその能動面である第1面に電極パッドが設けられたものを用意し、該半導体チップに、前記第1面と反対の側の面である第2面側から前記第1面側にまで貫通し、前記電極パッドの裏面に到達する貫通孔を形成する工程と、
前記電極パッドに導通し、かつ前記貫通孔を通って前記第2面側にまで引き出された状態に導電部を形成する工程と、
前記電極パッド上またはその近傍に、該電極パッドに導通するバンプを形成する工程と、
減圧雰囲気にて、上下に積み重ねられる半導体チップのうちの一方の半導体チップの前記バンプで、他方の半導体チップの前記貫通孔を、前記導電部に接した状態で気密に塞ぎ、該貫通孔内を閉空間にする工程と、
前記の積み重ねられた半導体チップを前記減圧雰囲気から大気雰囲気に戻す工程と、
前記バンプと前記貫通孔との間の接続部を気密に封止するための封止材料を充填させる工程と、を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006024675A JP2007207982A (ja) | 2006-02-01 | 2006-02-01 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006024675A JP2007207982A (ja) | 2006-02-01 | 2006-02-01 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007207982A true JP2007207982A (ja) | 2007-08-16 |
Family
ID=38487178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006024675A Withdrawn JP2007207982A (ja) | 2006-02-01 | 2006-02-01 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007207982A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157656A (ja) * | 2009-01-05 | 2010-07-15 | Hitachi Metals Ltd | 半導体装置およびその製造方法 |
JP2012175024A (ja) * | 2011-02-24 | 2012-09-10 | Seiko Epson Corp | 半導体装置、センサーおよび電子デバイス |
JP2015165600A (ja) * | 2015-06-22 | 2015-09-17 | セイコーエプソン株式会社 | 半導体装置、センサーおよび電子デバイス |
-
2006
- 2006-02-01 JP JP2006024675A patent/JP2007207982A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157656A (ja) * | 2009-01-05 | 2010-07-15 | Hitachi Metals Ltd | 半導体装置およびその製造方法 |
JP2012175024A (ja) * | 2011-02-24 | 2012-09-10 | Seiko Epson Corp | 半導体装置、センサーおよび電子デバイス |
JP2015165600A (ja) * | 2015-06-22 | 2015-09-17 | セイコーエプソン株式会社 | 半導体装置、センサーおよび電子デバイス |
JP6290830B6 (ja) | 2015-06-22 | 2023-10-11 | セイコーエプソン株式会社 | 半導体装置、センサーおよび電子デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
KR100594669B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
KR100618543B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법 | |
US8502393B2 (en) | Chip package and method for forming the same | |
EP1372193B1 (en) | Method of manufacturing a semiconductor device having a stacked configuration | |
KR101245928B1 (ko) | 극박 적층 칩 패키징 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
US20030102551A1 (en) | Semiconductor device and method for manufacturing | |
JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6041731B2 (ja) | インターポーザ、及び電子部品パッケージ | |
JP2010153822A (ja) | 電子装置、電子装置の製造方法、電子機器 | |
JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5026025B2 (ja) | 半導体装置 | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
KR20140063271A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 | |
JP4768491B2 (ja) | 半導体装置の製造方法 | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP2007207982A (ja) | 半導体装置とその製造方法 | |
KR100618343B1 (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
JP4215571B2 (ja) | 半導体装置の製造方法 | |
JP3855992B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4764710B2 (ja) | 半導体装置とその製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP4009846B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |