JP6290830B6 - 半導体装置、センサーおよび電子デバイス - Google Patents
半導体装置、センサーおよび電子デバイス Download PDFInfo
- Publication number
- JP6290830B6 JP6290830B6 JP2015124502A JP2015124502A JP6290830B6 JP 6290830 B6 JP6290830 B6 JP 6290830B6 JP 2015124502 A JP2015124502 A JP 2015124502A JP 2015124502 A JP2015124502 A JP 2015124502A JP 6290830 B6 JP6290830 B6 JP 6290830B6
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- electrode
- substrate
- recess
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
従来、例えば、特許文献1に記載されているように、一方の半導体基板に貫通電極を設け、他方の半導体基板に突起電極を設け、突起電極を貫通孔の中に圧接して塑性変形させ、かしめ状態で上下の半導体基板を電気的に接続する方法が知られている。
図1(A)~(D)および図2(A)~(C)は本実施形態の第1基板の製造工程を説明する断面図である。図3は本実施形態の第2基板の製造工程を説明する断面図である。
本実施の形態では、第1基板として半導体基板10を使用する。図1(A)に示す半導体基板10は、半導体ウエハであるが半導体チップであってもよい。半導体基板10には、少なくとも1つの(半導体ウエハには複数の、半導体チップには1つの)集積回路(例えばトランジスターやメモリーを有する回路(図示せず))が主面である第1の面12に形成されている。半導体基板10には、複数の第1電極としての電極(例えばパッド)14が形成されている。各電極14は、集積回路に電気的に接続されている。各電極14は、アルミニウム(Al)などで形成されていてもよい。電極14の表面形状は特に限定されないが矩形であることが多い。半導体基板10が半導体ウエハである場合、複数の半導体チップとなる各領域に、2つ以上(1グループ)の電極14が形成される。
図4に示すように、第1基板である半導体基板10の貫通電極40の凹部28の開口幅aと、第2基板である半導体基板100の突起電極117の先端幅bが、a>bとなっている。また半導体基板10の貫通電極40の凹部28の深さcと、半導体基板100の突起電極117の高さdがc<dとなっている。なお、凹部28の深さcは、ろう材層30を含まない深さである。
ろう材層30は半導体基板10の導電層25、26よりも融点が低いので、より低温での接合が可能となり、容易に金属間接合ができるため、応力を低くできることで半導体基板間の接続信頼性を向上することができる。
第1基板である半導体基板10を第2基板である半導体基板100に積層する。そのとき、半導体基板10の貫通電極40の凹部28に、半導体基板100の突起電極117が入り込むが、半導体基板10の貫通電極40の凹部28の開口幅aに対して、半導体基板100の突起電極117の先端幅bが狭いため、容易に入り込ませることができ、半導体基板10,100の破損を防止することができる。凹部28は、底から開口に向けて拡がるように形成されているので、半導体基板100の突起電極117を、半導体基板10の凹部28に容易に入り込ませることができる。また半導体基板10の貫通電極40の凹部28の深さcに対して、半導体基板100の突起電極117の高さdが高いため、半導体基板10と半導体基板100の隙間が適正に保つことができ、接続信頼性を向上することができる。
図6は、実施形態2に係る半導体基板の積層状態を示す図である。
本実施形態に係る半導体装置について、この図を参照して説明する。なお、実施形態1と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
本実施の形態では、第1基板である半導体基板10と第2基板である半導体基板100との間に、第3基板である半導体基板200が積層されている。
ろう材層30は半導体基板10の導電層25、26より、ろう材層230は半導体基板200の導電層225、226よりも融点が低くいので、より低温での接合が可能となり、容易に金属間接合ができるため、応力を低くできることで接続信頼性を向上することができる。
第3基板である半導体基板200を第2基板である半導体基板100に積層し、第1基板である半導体基板10を半導体基板200に積層する。そのとき、半導体基板10の貫通電極40の凹部28の開口幅に対して、半導体基板200の突起電極217の先端幅が狭く、半導体基板200の貫通電極240の凹部228の開口幅に対して、半導体基板100の突起電極117の先端幅が狭いため、容易に入り込ませることができ、実施形態1より積層数が多くても半導体基板10,100,200の破損を防止することができる。凹部28同様、凹部228は、底から開口に向けて拡がるように形成されているので、半導体基板100の突起電極117が、半導体基板200の凹部228に、半導体基板200の突起電極217が、半導体基板10の凹部28に容易に入り込ませることができる。また半導体基板10の貫通電極40の凹部28の深さに対して、半導体基板200の突起電極217の高さが高く、半導体基板200の貫通電極240の凹部228の深さに対して、半導体基板100の突起電極117の高さが高いため、半導体基板10と半導体基板200の隙間と、半導体基板200と半導体基板100の隙間が適正に保つことができ、半導体基板間の接続信頼性を向上することができる。
図7、8、9は、変形例1に係る図である。以下、変形例1に係る説明をする。なお、実施形態1、2と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
図7、8は実施形態1の変形例である。
半導体基板100の突起電極118の先端幅bと電極114側の幅eとの関係が、b<eとなっている。本実施形態では突起電極118は円錐台形状に形成されている。突起電極118の先端幅bに対して、電極114側の幅eの方が大きいことで、先端幅が細くても半導体基板100に対する突起電極の強度が向上し、半導体基板間の接続信頼性を向上することができる。
貫通電極の凹部の開口幅に対して、突起電極の先端幅が先細りで十分狭いため、容易に入り込ませることができ、基板の破損を防止することができる。また凹部は、底から開口に向けて拡がるように形成されているので、突起電極が、半導体基板の凹部に容易に入り込ませることができる。
Claims (8)
- 第1面と、前記第1面の反対面である第2面と、前記第2面から前記第1面に達する孔を有する第1基板と、
前記孔の内壁に形成された絶縁膜と、
前記絶縁膜の内側に形成された第1導電層および第2導電層を有し、前記第2面側に凹部を有する貫通電極と、
前記第1基板に積層された第2基板と、
前記第2基板から突出し、前記第1面と前記第2面との間で前記凹部の底部に接合された突起電極と、を備え、
前記突起電極が、前記凹部の開口において前記凹部の側壁から離れており、
前記突起電極が前記凹部の底部に入り込んでいる、
ことを特徴とする半導体装置。 - 前記第1基板の前記凹部の深さcと、前記第2基板の前記突起電極の高さdが、c<dの関係となっていることを特徴とする請求項1に記載の半導体装置。
- 前記第1基板の前記凹部の開口は前記底部から前記第2面に向かって広くなっていることを特徴とする請求項1または2に記載の半導体装置。
- 前記突起電極と金属接合された前記第1導電層の融点が、前記第2導電層の融点よりも低いことを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。
- 前記第1導電層の材料はろう材であることを特徴とする請求項4に記載の半導体装置。
- 前記第2基板の前記第2電極に形成された前記突起電極の先端幅bと、前記第2電極側の前記突起電極の幅eはb<eの関係となっていることを特徴とする請求項1ないし5のいずれか一項に記載の半導体装置。
- 請求項1ないし6のいずれか一項に記載の半導体装置が実装されてなるセンサー。
- 請求項1ないし6のいずれか一項に記載の半導体装置を有する電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124502A JP6290830B6 (ja) | 2015-06-22 | 2015-06-22 | 半導体装置、センサーおよび電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124502A JP6290830B6 (ja) | 2015-06-22 | 2015-06-22 | 半導体装置、センサーおよび電子デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011037969A Division JP5870493B2 (ja) | 2011-02-24 | 2011-02-24 | 半導体装置、センサーおよび電子デバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015165600A JP2015165600A (ja) | 2015-09-17 |
JP6290830B2 JP6290830B2 (ja) | 2018-03-07 |
JP6290830B6 true JP6290830B6 (ja) | 2023-10-11 |
Family
ID=54187942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015124502A Active JP6290830B6 (ja) | 2015-06-22 | 2015-06-22 | 半導体装置、センサーおよび電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6290830B6 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207317A (ja) | 2002-12-24 | 2004-07-22 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 |
JP2005277059A (ja) | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | 半導体装置の製造方法、半導体装置、および半導体チップ |
JP2007207982A (ja) | 2006-02-01 | 2007-08-16 | Seiko Epson Corp | 半導体装置とその製造方法 |
JP2008053568A (ja) | 2006-08-25 | 2008-03-06 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
US20100065949A1 (en) | 2008-09-17 | 2010-03-18 | Andreas Thies | Stacked Semiconductor Chips with Through Substrate Vias |
JP2010147308A (ja) | 2008-12-19 | 2010-07-01 | Canon Inc | 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5308145B2 (ja) * | 2008-12-19 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2015
- 2015-06-22 JP JP2015124502A patent/JP6290830B6/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207317A (ja) | 2002-12-24 | 2004-07-22 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 |
JP2005277059A (ja) | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | 半導体装置の製造方法、半導体装置、および半導体チップ |
JP2007207982A (ja) | 2006-02-01 | 2007-08-16 | Seiko Epson Corp | 半導体装置とその製造方法 |
JP2008053568A (ja) | 2006-08-25 | 2008-03-06 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
US20100065949A1 (en) | 2008-09-17 | 2010-03-18 | Andreas Thies | Stacked Semiconductor Chips with Through Substrate Vias |
JP2010147308A (ja) | 2008-12-19 | 2010-07-01 | Canon Inc | 配線基板の製造方法、およびインクジェット記録ヘッド用基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6290830B2 (ja) | 2018-03-07 |
JP2015165600A (ja) | 2015-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5870493B2 (ja) | 半導体装置、センサーおよび電子デバイス | |
US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
US10937667B2 (en) | Semiconductor device and method for manufacturing the same | |
KR102536269B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP4145301B2 (ja) | 半導体装置及び三次元実装半導体装置 | |
JP5754239B2 (ja) | 半導体装置 | |
EP2500935A2 (en) | Stackable chip with through electrodes, manufacturing method thereof, and infrared sensor | |
US9515037B2 (en) | Semiconductor device having through silicon vias and manufacturing method thereof | |
US20230260911A1 (en) | Electronic device and manufacturing method thereof | |
JP6290830B6 (ja) | 半導体装置、センサーおよび電子デバイス | |
US11404382B2 (en) | Semiconductor package including an embedded semiconductor device | |
US20200303299A1 (en) | Semiconductor Device and Method of Manufacturing Semiconductor Device | |
KR100787547B1 (ko) | 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법 | |
JP2013130401A (ja) | 半導体装置の製造方法、半導体装置、センサー及び電子デバイス | |
JP2004281982A (ja) | 半導体装置及びその製造方法 | |
JP6407696B2 (ja) | 半導体装置及びその製造方法 | |
KR101118719B1 (ko) | 와이어 접합을 위한 국소 공동을 구비한 적층 반도체 패키지 및 그 제조 방법 | |
KR101055453B1 (ko) | 방열판을 갖는 반도체 패키지 및 그 제조방법 | |
JP2013131600A (ja) | 半導体装置の製造方法、半導体装置、センサー及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170106 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170117 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6290830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |