JP6407696B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6407696B2 JP6407696B2 JP2014254042A JP2014254042A JP6407696B2 JP 6407696 B2 JP6407696 B2 JP 6407696B2 JP 2014254042 A JP2014254042 A JP 2014254042A JP 2014254042 A JP2014254042 A JP 2014254042A JP 6407696 B2 JP6407696 B2 JP 6407696B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- pad
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
パッドは、回路基板等と半導体装置とをワイヤボンディング技術にて接続する場合には、接続手段としてボンディングワイヤが接続される。また、フリップチップ技術などを用いて回路基板等に半導体装置を実装する場合などには、接続手段としてバンプ(突起電極)が形成される。
Ni層とPb層とは、溶融はんだに対する濡れ性の確保及びはんだ拡散のバリア層としての働きを有する。従って、多層金属膜間の密着性がよく、そして、はんだの拡散による脆い金属間化合物の形成を防止することによって、金属膜間の剥離のない信頼性の良好な外部接続用のパッドが提供可能となる。
また、段差部を有することで上層の膜は平坦な形状にはならず、表面積が増加することでより強固に密着できる。
先ず、図1、図2を用いて、この外部接続用のパッドの構造を説明する。そして、図3を用いて、このパッドに導電性接続手段を設ける例を説明する。そして、図1から図6を用いてその製造方法を説明する。
まず、パッドの構成例1を、図1を用いて説明する。
図1は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す図面であって、図1(a)は平面図、図1(b)は、図1(a)に示す切断線A−A´における端面図である。
この段差部32の底部は、第1の金属膜20の上部の表面であるが、この部分を段差底
部321と呼ぶことにする。
このPV膜40には開口部41が設けられており、この開口部41により、パッドにおける、ボンディングワイヤやバンプといった導電性接続手段との接続部分となる領域を規定している。
第2の金属膜50は、第1の金属膜20と配線用金属膜30とによる段差部32にも入り込み、その段差底部321である第1の金属膜20の上面と接している。
次に、パッドの構成例2を、図2を用いて説明する。
図2は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す図面である。
この構成例2は、すでに説明した構成例1のパッドの最上層となっている第2の金属膜50の上部に、さらに第3の金属層60を設ける構成である。
第3の金属膜60は、段差部32の方向に入り込む。つまり、下層の第2の金属膜50の凹凸形状に沿って被覆するため、その第2の金属膜50との接触面積が増え、双方はより強く密着することができる。
次に、パッドの構成例3を、図3を用いて説明する。
図3は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す端面図であって、パッドの上部に、導電性接続手段としてはんだによるバンプを形成した状態を説明する図である。
段差部32があるため、その表面は凹凸形状であり、従来技術のような平坦な形状に比して接触面積が増加するため、パッド1は導電性接続手段と構造的にも電気的にも確実に接続することができる。
次に、半導体装置の製造方法を説明する。
図4は、半導体装置における外部接続用のパッドの製造方法を説明するプロセスフロー図である。図5及び図6は、その製造方法を説明する図であって、図1から図3と同様な平面図及び端面図である。
図4に示す、第1の金属膜形成工程(ステップST01)について、図5(a)と図5(b)とを用いて説明する。
まず、半導体装置の所定の板厚の半導体基板10の上層に層間絶縁膜11としてSiO2膜を成膜する。例えば、知られているCVD(Chemical Vapor Doposition:化学気相成長)法で形成する。
次に、図4に示す、配線用金属膜形成工程(ステップST02)を説明する。
まず、第1の金属膜20を覆うようにすると共に、半導体基板10の上部全面に公知のスパッタリング又は蒸着技術を用いて、例えば、Al又はAl合金からなる金属膜を成膜する。
次に、図4に示す、PV膜形成工程(ステップST03)を説明する。
この工程は、半導体装置の表面に最終保護膜としてPV膜40を形成すると共に、パッド1の上部に開口部41を形成する工程であり、引き続き図6を用いて説明する。
次に、図4に示す、第2の金属膜形成工程(ステップST04)を説明する。
この工程は、配線用金属膜の上部に第2の金属膜を設ける工程であり、図1を用いて説明する。
このパッド1の上部に、導電性接続手段の種類に応じて、さらに膜を設けることができる。そのような製造方法を、以降、順に説明する。
図4に示す、第3の金属膜形成工程(ステップST05)を説明する。
この工程は、パッドの高さ方向を高くしたい場合などに用いる第3の金属膜を形成する
工程であり、図2を用いて説明する。
次に、図4に示す、導電性接続手段形成工程(ステップST06)を説明する。
この工程は、パッドに導電性接続手段を形成する工程を説明するものであって、図3を用いてはんだによるバンプを形成する例で説明する。
なお、電気的な接続は、プローブピンやクリップ等の把持手段を兼ねた公知の通電手段を用いるとよい。そして、この状態で半導体基板10を所定の電解液で満たした電解槽に浸漬し、所定の電圧を印加する。
ズを決めておけば、仮にはんだが流れ出しても止めることができる。
10 半導体基板
11 層間絶縁膜
20 第1の金属膜
30 配線用金属膜
31 開口部
32 段差部
321 段差底部
40 PV膜
41 開口部
50 第2の金属膜
60 第3の金属膜
70 コア金属層
80 はんだボール
90 はんだによるバンプ
Claims (3)
- 外部接続用のパッドを有する半導体装置であって、
前記パッドは、
半導体基板の上部に第1の金属膜を有し、
前記第1の金属膜の上部の一部を覆うことで段差部を有する形状となる配線用金属膜を有し、前記配線用金属膜は半導体素子と電気的に接続され、
前記配線用金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むことで前記第1の金属膜と接してなる、第2の金属膜を有し、
前記第1の金属膜と前記第2の金属膜とは、最も割合が大きい成分が同一の金属である
ことを特徴とする半導体装置。 - 前記第2の金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むように第3の金属膜を設ける
ことを特徴とする請求項1に記載の半導体装置。 - 外部接続用のパッドを有する半導体装置の製造方法であって、
外部接続領域の半導体基板の上部に、第1の金属膜を形成する、第1の金属膜形成工程と、
前記第1の金属膜の上部の一部を覆うことで段差部を有する形状となる半導体素子に電気的に接続する配線用金属膜を形成する、配線用金属膜形成工程と、
前記配線用金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むことで前記第1の金属膜と接してなる、第2の金属膜を形成する、第2の金属膜形成工程を有し、
前記第1の金属膜形成工程と前記第2の金属膜形成工程とは、前記第1の金属膜と前記第2の金属膜とが、最も割合が大きい成分が同一の金属となるように形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014254042A JP6407696B2 (ja) | 2014-12-16 | 2014-12-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014254042A JP6407696B2 (ja) | 2014-12-16 | 2014-12-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115837A JP2016115837A (ja) | 2016-06-23 |
JP6407696B2 true JP6407696B2 (ja) | 2018-10-17 |
Family
ID=56140213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014254042A Expired - Fee Related JP6407696B2 (ja) | 2014-12-16 | 2014-12-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6407696B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3332909B2 (ja) * | 2000-10-30 | 2002-10-07 | 松下電器産業株式会社 | ゲート電極構造体、その形成方法及び電極構造体の形成方法 |
JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006203025A (ja) * | 2005-01-21 | 2006-08-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2012039019A (ja) * | 2010-08-11 | 2012-02-23 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2014033977A1 (ja) * | 2012-08-29 | 2014-03-06 | パナソニック株式会社 | 半導体装置 |
-
2014
- 2014-12-16 JP JP2014254042A patent/JP6407696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016115837A (ja) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455285B2 (ja) | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 | |
US9496233B2 (en) | Interconnection structure and method of forming same | |
US9553053B2 (en) | Bump structure for yield improvement | |
US20110291267A1 (en) | Semiconductor wafer structure and multi-chip stack structure | |
KR20100092428A (ko) | 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리 | |
JP5663607B2 (ja) | 半導体装置 | |
JP6680705B2 (ja) | 半導体装置及びその製造方法 | |
JP5627835B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000228417A (ja) | 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 | |
US10483221B2 (en) | 3DI solder cup | |
TWI665743B (zh) | 凸塊接點及其製造方法 | |
CN111725166A (zh) | 半导体装置及半导体封装 | |
US7999395B1 (en) | Pillar structure on bump pad | |
TWI579937B (zh) | 基板結構及其製法暨導電結構 | |
KR101416596B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP6407696B2 (ja) | 半導体装置及びその製造方法 | |
JP2011238951A (ja) | 半導体装置およびその製造方法 | |
US8138099B1 (en) | Chip package solder interconnect formed by surface tension | |
KR101418440B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101313690B1 (ko) | 반도체 소자의 본딩 구조물 형성 방법 | |
JP6858939B2 (ja) | 外部接続機構、半導体装置及び積層パッケージ | |
TWI587418B (zh) | 半導體裝置及其製造方法 | |
KR101288790B1 (ko) | 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법 | |
JP5891211B2 (ja) | 半導体装置 | |
JP2008028109A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20161020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6407696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |