JP6407696B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6407696B2
JP6407696B2 JP2014254042A JP2014254042A JP6407696B2 JP 6407696 B2 JP6407696 B2 JP 6407696B2 JP 2014254042 A JP2014254042 A JP 2014254042A JP 2014254042 A JP2014254042 A JP 2014254042A JP 6407696 B2 JP6407696 B2 JP 6407696B2
Authority
JP
Japan
Prior art keywords
metal film
film
pad
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014254042A
Other languages
English (en)
Other versions
JP2016115837A (ja
Inventor
勉 和田
勉 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2014254042A priority Critical patent/JP6407696B2/ja
Publication of JP2016115837A publication Critical patent/JP2016115837A/ja
Application granted granted Critical
Publication of JP6407696B2 publication Critical patent/JP6407696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、外部接続用のパッドを有する半導体装置に関し、特に、外部接続用のパッドに、ボンディングワイヤが接続されるかバンプが形成される半導体装置とその製造方法とに関する。
従来の半導体装置における外部接続用のパッドの構造は、多層の金属膜で形成される。
パッドは、回路基板等と半導体装置とをワイヤボンディング技術にて接続する場合には、接続手段としてボンディングワイヤが接続される。また、フリップチップ技術などを用いて回路基板等に半導体装置を実装する場合などには、接続手段としてバンプ(突起電極)が形成される。
ボンディングワイヤやバンプなどの接続手段とパッドとは、構造的にも電気的にも確実に接続していなければ、所謂、実装不良を起こしてしまう。構造的に確実な接続とは、双方が強固に接続していることであり、電気的に確実な接続とは、双方が低抵抗で接続していることをいう。
なお、ボンディングワイヤは、Au(金)などの金属、バンプは、はんだといった導電性の材料で構成しているため、これらボンディングワイヤやバンプを導電性接続手段と称する。
半導体装置には不測の外力が印加される場合がある。例えば、搬送中に起こる他の物体との衝突や落下である。また、半導体装置を搭載した電子機器にも同様の衝突や落下などの事態が起こる。このため、電子機器に搭載された後であっても半導体装置には不測の外力が印加される場合がある。
そのような不測の外力は、半導体装置にさまざまな方向から印加される。このような外力によって、外部接続用のパッドを構成する多層の金属膜と導電性接続手段とが剥離してしまうという問題が発生する。近年、電子機器の高性能化とダウンサイジング化により、搭載される半導体装置にも微細化が進んでおり、外部接続用のパッドも微細化が進んでいる。
このような外部接続用のパッドは外力に弱くなる傾向があるため、それにより生じる不具合を防止することはことさら重要である。したがって、外部接続用のパッドと導電性接続手段との密着性を向上させる構造は、近年多くの提案をみるものである。
半導体装置の外部接続用のパッドの密着性を向上するには、外部接続用のパッドを構成する材料の選定と、導電性接続手段との密着面積を増加すればよいことが知られている。例えば、外部接続用のパッドを構成する多層金属膜の最適な材質選定をすることで金属層間の剥離を防止することが知られている(例えば、特許文献1参照。)。
特許文献1に示した従来技術は、外部接続用のパッドの多層金属膜は3層からなり、取り出し電極のAl(アルミニウム)層上の多層金属膜は、Ti(チタン)層とNi(ニッケル)層とPb(鉛)層からなる。そして、この多層金属膜の上に突起電極としてはんだが形成され半導体装置を実装基板にフリップチップ実装が可能となる構成である。
このような多層金属膜の構成とすることにより、Ti層はAl層との密着性を確保し、
Ni層とPb層とは、溶融はんだに対する濡れ性の確保及びはんだ拡散のバリア層としての働きを有する。従って、多層金属膜間の密着性がよく、そして、はんだの拡散による脆い金属間化合物の形成を防止することによって、金属膜間の剥離のない信頼性の良好な外部接続用のパッドが提供可能となる。
特開平8−45938号公報(第4−5頁、図1)
しかしながら、特許文献1に示した従来技術において、外部接続用のパッドを形成する取り出し電極であるAl層と、多層金属膜を構成するTi層、Ni層、Pb層とは、単に、それぞれの金属層の層間の相性を改良して密着性を向上しているだけであって、しかも、金属層の密着領域は概して平坦な形状であり、未だなお、半導体装置は不測の外力や衝撃等によって外部接続用のパッドが剥離してしまう懸念があった。
そこで、本発明の半導体装置の外部接続用のパッドは、上記課題を解決し、接続されるボンディングワイヤやバンプ等の導電性接続手段との構造的及び電気的な接続を確実にして、多層金属膜の積層構造を強固な密着性を有する構造に形成した外部接続用のパッドとその製造方法を提供するものである。
本発明の半導体装置の外部接続用のパッドは、上記目的を達成するために、下記記載の構成を採用するものである。
外部接続用のパッドを有する半導体装置であって、このパッドは、半導体基板の上部に第1の金属膜を有し、この第1の金属膜の上部の一部を覆うことで段差部を有する形状となる配線用金属膜を有し、この配線用金属膜は半導体素子と電気的に接続され、この配線用金属膜の上部を覆うようにすると共に、その段差部の底部方向に入り込むことで第1の金属膜と接してなる、第2の金属膜を有し、第1の金属膜と第2の金属膜とは、最も割合が大きい成分が同一の金属であることを特徴とする。
このような構成により、第1の金属膜と第2の金属膜とは一体化して配線用金属膜を上下から挟み込む構造にできるから、強固な密着が可能となる。
また、段差部を有することで上層の膜は平坦な形状にはならず、表面積が増加することでより強固に密着できる。
第2の金属膜の上部を覆うようにすると共に、段差部の底部方向に入り込むように第3の金属膜を設けるようにしてもよい。
このようにすれば、第3の金属膜の膜厚分だけパッドの高さを高くすることができるから、半導体装置を実装するときに、実装される基板等と半導体装置内の半導体素子とが接触しにくくなる。
本発明の半導体装置の外部接続用のパッドは、上記目的を達成するために、下記記載の製造方法を採用するものである。
外部接続用のパッドを有する半導体装置の製造方法であって、外部接続領域の半導体基板の上部に、第1の金属膜を形成する、第1の金属膜形成工程と、第1の金属膜の上部の一部を覆うことで段差部を有する形状となる半導体素子に電気的に接続する配線用金属膜を形成する、配線用金属膜形成工程と、配線用金属膜の上部を覆うようにすると共に、段差部の底部方向に入り込むことで第1の金属膜と接してなる、第2の金属膜を形成する、第2の金属膜形成工程とを有し、第1の金属膜形成工程と第2の金属膜形成工程とは、第1の金属膜と第2の金属膜とが、最も割合が大きい成分が同一の金属となるように形成することを特徴とする。

このような製造方法を用いれば、第1の金属膜と第2の金属膜とは一体化して配線用金属膜を上下から挟み込む構造を簡単に形成できる。
以上のように、本発明の半導体装置の外部接続用のパッドは、同じ材質の第1の金属膜と第2の金属膜が一体化して上下から配線用金属膜を挟み込むから、これらは強固に密着できる。そして、段差部を有することでパッドを構成する各層の膜同士は平坦な形状ではなくから接触面積が増える。これにより、パッドと導電性接続手段とは、構造的にも電気的にも確実な接続とすることができる。
本発明の半導体装置の外部接続用のパッドの構成例1を説明する平面図及び端面図である。 本発明の半導体装置の外部接続用のパッドの構成例2を説明する端面図である。 本発明の半導体装置の外部接続用のパッドの構成例3を説明する端面図である。 本発明の半導体装置の製造工程を説明するためのプロセスフロー図である。 本発明の半導体装置の製造工程を説明する平面図及び端面図であって、第1の金属膜を形成する様子を説明する図である。 本発明の半導体装置の製造工程を説明する平面図及び端面図であって、配線用金属膜及びPV膜を形成する様子を説明する図である。
本発明の半導体装置の外部接続用のパッドは、最下層に第1の金属膜を有しており、その上部の一部を覆うように配線用金属膜を設けている。この配線用金属膜は、半導体装置の他の半導体素子などと接続する金属膜である。これにより、第1の金属膜の上面は、配線用金属膜を設けている部分と第1の金属膜が露出している部分とで段差部を形成している。
そして、第1の金属膜の上部を覆うようにすると共に、上述の段差部の底部方向に入り込むようにして第2の金属膜を設けている。第2の金属膜は、段差部の底部で第1の金属膜と接する。第1の金属膜と第2の金属膜とは、最も割合が大きい成分が同一の金属であるため、双方は一体となり、強く密着することができる。
このような構成により、配線用金属膜は、上下からこの第1の金属膜と第2の金属膜とで挟まれているため、この3つの膜は強固に接続することができる。また、段差部により、それよりも上層の膜は平坦な形状ではなくなるので接触面積が増え、さらに強固に接続することができる。
このように、本発明の半導体装置の外部接続用のパッドは、配線用金属膜を第1、第2の金属膜で上下に挟む構成と、最下層の第1の金属膜より上部の各層が平坦な形状ではないという構成と、の2点が特徴である。
このような構成とすることで、半導体装置に不測の外力が印加されたとして、剥離等を起こすことはなく、また、パッドと導電性接続手段とは、電気的にも低抵抗な接続とすることができる。
さらに、第2の金属膜の上部を覆うようにすると共に、上述の段差部の底部方向に入り込むようにして第3の金属膜を設けてもよい。第3の金属膜は、段差部の方向に入り込むため、第2の金属膜との接触面積が増え、より強く密着することができる。
このような外部接続用のパッドは、その上部にボンディングワイヤやバンプといった導電性接続手段を設ける。例えば、第2の金属膜の上部にボンディングワイヤを接続してもよく、上述の第3の金属膜の上部にバンプを形成してもよい。
以下、図面を用いて半導体装置の外部接続用のパッドを、図面を用いて詳述する。
先ず、図1、図2を用いて、この外部接続用のパッドの構造を説明する。そして、図3を用いて、このパッドに導電性接続手段を設ける例を説明する。そして、図1から図6を用いてその製造方法を説明する。
なお、説明にあって用いる図面は、半導体装置を構成するが発明とは関係ない構成については省略した模式図とする。また、同一の構成部材には同一の番号を付して、重複する説明は省略する。
[パッドの構成例1の説明:図1]
まず、パッドの構成例1を、図1を用いて説明する。
図1は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す図面であって、図1(a)は平面図、図1(b)は、図1(a)に示す切断線A−A´における端面図である。
図1に示すように、半導体基板10上に形成された図示しない半導体素子に電気的に接続している外部接続用のパッド1は、半導体基板10上に形成された、例えばSiO2膜からなる層間絶縁膜11と、その層間絶縁膜11上に、例えばTiN(チタンナイトライド)からなる第1の金属膜20が形成されている。なお、層間絶縁膜11は、半導体素子と金属配線層とを絶縁するために設ける一般的な構成である。
第1の金属膜20は、図1(a)に示すように、パッド1の平面的な外形形状を表すような形状であって、図示する例では四角形である。その上層に、例えばAlやAl合金からなる配線用金属膜30が形成されている。
図1(a)に示すように、配線用金属膜30には、配線30aが設けてある。この配線30aは、層間絶縁膜11の上部に設けてあり、図示しない他の半導体素子や半導体素子による回路ブロック等の位置まで延設され、それらと接続している。これにより、パッド1を介してそれらの他の半導体素子と電気的な信号の送受が可能となる。
配線用金属膜30は、図示する例ではその平面的な中央部分に開口部31が形成されている。したがって、配線用金属膜30の上部に他の膜などがないときは、その開口部31には下地となる第1の金属膜20が露出している。
このように、開口部31を有する配線用金属膜30を第1の金属膜20の上部に設けることで、図1(b)に示すように、この開口部31の部分には、第1の金属膜20と配線用金属膜30とによる段差部32が形成される。
この段差部32の底部は、第1の金属膜20の上部の表面であるが、この部分を段差底
部321と呼ぶことにする。
そして、第1の金属膜20の上部に設けた配線用金属膜30の上部を開口するように、PV(Passivation)膜40が形成されている。PV膜40は、半導体装置の表面の全面に形成される、最終保護膜とも呼ばれる膜である。例えば、シリコン酸化膜やシリコン窒化膜、ポリイミドなどで構成している。
このPV膜40には開口部41が設けられており、この開口部41により、パッドにおける、ボンディングワイヤやバンプといった導電性接続手段との接続部分となる領域を規定している。
PV膜40の開口部41は、図示する例では、配線用金属膜30の外縁部よりやや内側までの形状であるが、これは一例である。また、図1(a)は、図面を見やすくするために、このPV膜40は省略している。なお、この平面図においてのPV膜40の省略は、後述する他の平面図(図6(a))においても同様である。
そして、配線用金属膜30の上部には、このPV膜40の開口部41を覆うように第2の金属膜50が形成されている。
第2の金属膜50は、第1の金属膜20と配線用金属膜30とによる段差部32にも入り込み、その段差底部321である第1の金属膜20の上面と接している。
第2の金属膜50は、第1の金属膜20と最も割合が大きい成分が同一の金属膜である。この例では、TiN膜を用いている。このため、第1の金属膜20と一体となり、双方は強く密着する。
なお、最も割合が大きい成分が同一の金属とは、金属膜を構成する成分全てが同一である必要はなく、金属膜を構成する成分のうち、含有量の割合が最も大きい成分が同じであるという意味である。この例ではTiN膜を用いているが、このTiN膜において最も含有量の割合が大きい成分はTiである。したがって、例えば、Ti(チタン)に対するN(窒素)の含有量が多少変わってもかまわない。また、一方をTi膜、他方をTiN膜としてもよい。この場合も、双方の金属膜を構成する最も割合が大きい成分はTiであるから、第1の金属膜20と第2の金属膜50とは、強く密着することができる。
すなわち、第1の金属膜20と第2の金属膜50とが接して一体となることが重要であって、最も割合が大きい成分が同一とは、略同じ材料からなる金属膜であるという意味も含んでいる。
ところで、この第2の金属膜50を形成することで、開口部31の部分では、第1の金属膜20と第2の金属膜50とは一体となり、双方の境界が曖昧になるが、図1(b)では図面を見やすくするため、その境界(つまり、段差底部321)を点線で示している。
このような構成とすることで、第1の金属膜20と第2の金属膜50とで、配線用金属膜30を上と下から挟み込む形状になり、この3つの膜は非常に強固に接続することができる。
そして、パッド1に、ボンディングワイヤなどの導電性接続手段を設けるときは、この第2の金属膜50の上部にボンディングを行う。第2の金属膜50は、下層の段差部32により、その表面は平坦な形状ではなく凹凸形状となっている。このため、導電性接続手段を形成しても、接触面積が増えるため、第2の金属膜50と導電性接続手段とは強固に接続することができる。
[パッドの構成例2の説明:図2]
次に、パッドの構成例2を、図2を用いて説明する。
図2は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す図面である。
この構成例2は、すでに説明した構成例1のパッドの最上層となっている第2の金属膜50の上部に、さらに第3の金属層60を設ける構成である。
図2に示すように、図1を用いて説明した第2の金属膜50の上部に、PV膜40の開口部41を覆うように第3の金属膜60が形成されている。
第3の金属膜60は、段差部32の方向に入り込む。つまり、下層の第2の金属膜50の凹凸形状に沿って被覆するため、その第2の金属膜50との接触面積が増え、双方はより強く密着することができる。
この第3の金属膜60を設けると、パッド1の部分が半導体基板の他の半導体素子の部分よりも、第3の金属膜60の膜厚分だけパッド1の高さを高くすることができる。そうすると、半導体装置を実装するときに、実装される基板等と半導体装置内の半導体素子とが接触しにくくなる。これにより、より安全に半導体装置を実装することができる。なお、第3の金属膜60は、例えば、AlやAl合金やCu(銅)を用いることができる。
第3の金属膜60は、もちろん、その素材や膜厚を、ボンディングワイヤやバンプといった導電性接続手段の種類に合わせて自由に選択できる。例えば、導電性接続手段をはんだによるバンプとするときは、第3の金属膜60をCuとするとよい。そうすると、第3の金属膜60をバンプの土台として用いることができる。なお、詳細は後述する。
[パッドの構成例3の説明:図3]
次に、パッドの構成例3を、図3を用いて説明する。
図3は、半導体装置の外部接続用のパッド部分の構成を拡大して模式的に示す端面図であって、パッドの上部に、導電性接続手段としてはんだによるバンプを形成した状態を説明する図である。
この構成例3は、すでに説明した構成例2のパッドの最上層となっている第3の金属膜60の上部に、はんだによるバンプ90を形成する構成を示すものである。
図3に示すように、第3の金属膜60の上部にコア金属層70が形成されている。このコア金属層70を略包むようにはんだボール80が形成されている。これらコア金属層70とはんだボール80とで、はんだによるバンプ90を構成する。
一般に、はんだによるバンプは、はんだボールの内部に中核となる金属層を設けることで強度が増すことが知られている。この例では、第3の金属膜60は、はんだの中核となるコア金属層70の土台の役割を有する。
コア金属層70は、その高さ方向の膜厚や形状は、はんだによるバンプ90の形状に鑑みて自由に選択できる。上述の通り、コア金属層70を設けることではんだによるバンプ90の強度は向上するが、半導体装置の形状や性能を考慮に入れその形状を決定する。
一般に、はんだによるバンプのコア金属層にはCuを用いることが多い。その場合、土台となる第3の金属膜60も同一の金属とすれば、双方の密着性がよくなり好ましい。
第3の金属膜60もコア金属層70の形状に合わせてその形状を自由に選ぶことができるが、第3の金属膜60をどのような形状やサイズで設けても、その表面には下層による
段差部32があるため、その表面は凹凸形状であり、従来技術のような平坦な形状に比して接触面積が増加するため、パッド1は導電性接続手段と構造的にも電気的にも確実に接続することができる。
以上、図1から図3を用いて半導体装置のパッドの3つの構成例を説明した。これで明らかなように、パッド1は、第1の金属膜20からパッド1の上層に設ける導電性接続手段に至るまで、強固に接続できる。また、接触面積も多いため電気的な抵抗も低くすることができる。もちろん、あらゆる方向からの外力や衝撃等による剥離を防止する半導体装置のパッドとすることができる。
[半導体装置の外部接続用のパッドの製造方法の説明:図1〜図6]
次に、半導体装置の製造方法を説明する。
図4は、半導体装置における外部接続用のパッドの製造方法を説明するプロセスフロー図である。図5及び図6は、その製造方法を説明する図であって、図1から図3と同様な平面図及び端面図である。
[ステップST01の説明:図4、図5]
図4に示す、第1の金属膜形成工程(ステップST01)について、図5(a)と図5(b)とを用いて説明する。
まず、半導体装置の所定の板厚の半導体基板10の上層に層間絶縁膜11としてSiO2膜を成膜する。例えば、知られているCVD(Chemical Vapor Doposition:化学気相成長)法で形成する。
次に、層間絶縁膜11の上部全面に、第1の金属膜20となるための膜、例えばTiN膜を、公知のスパッタリング又は蒸着技術によって成膜する。
半導体装置のパッド1が形成される領域を外部接続領域と呼ぶ。この外部接続領域の層間絶縁膜11の上部に形成されている上述のTiN膜を加工して、第1の金属膜20を形成する。
この第1の金属膜20の形成にあっては、公知のフォトリソグラフィ技術及びドライエッチング技術を用いることができる。例えば、上述の全面に形成したTiN膜に対して選択的にエッチング用のマスクを形成し、ドライエッチング技術によって、不要部分を除去し、第1の金属膜20を形成するのである。この例では、図5(a)に示すように、平面視で四角形である。
[ステップST02の説明:図4、図6]
次に、図4に示す、配線用金属膜形成工程(ステップST02)を説明する。
まず、第1の金属膜20を覆うようにすると共に、半導体基板10の上部全面に公知のスパッタリング又は蒸着技術を用いて、例えば、Al又はAl合金からなる金属膜を成膜する。
そして、この成膜した金属膜に対して選択的にエッチング用のマスクを形成し、ドライエッチング技術によって、不要部分を除去し、図6(a)と図6(b)とに示すように、第1の金属膜20の上部に配線用金属膜30を形成する。
このとき、配線用金属膜30は、その中央部分に、下層の第1の金属膜20が露出するような開口部31及び、半導体基板10に形成されている図示しない半導体素子と電気的に接続する配線30aも形成される。
なお、この開口部31を有することで、配線用金属膜30と下層の第1の金属膜20とによる段差部32が形成される。この段差部32の底部は、段差底部321であって、第1の金属膜20の表面である。
[ステップST03の説明:図4、図6]
次に、図4に示す、PV膜形成工程(ステップST03)を説明する。
この工程は、半導体装置の表面に最終保護膜としてPV膜40を形成すると共に、パッド1の上部に開口部41を形成する工程であり、引き続き図6を用いて説明する。
まず、配線用金属膜30を覆うようにすると共に、半導体基板10の上部全面に公知のCVD法を用いて、例えば、シリコン酸化膜やシリコン窒化膜やポリイミドからなる膜を成膜する。
そして、この成膜した膜に対して選択的にエッチング用のマスクを形成し、ドライエッチング技術によって、不要部分を除去する。これにより、図6(b)に示すように、パッド1の外部接続領域を規定する開口部41が形成される。この開口部41は、配線用金属膜30と第1の金属膜20の上部が露出している。
PV膜40は保護膜であるから、半導体基板10の他の領域も覆っている。もちろん半導体基板10に他のパッドがあるときは、その他のパッドにおける開口部41も開口している。なお、すでに説明している通り、図6(a)には、PV膜40は省略している。
[ステップST04の説明:図4、図1]
次に、図4に示す、第2の金属膜形成工程(ステップST04)を説明する。
この工程は、配線用金属膜の上部に第2の金属膜を設ける工程であり、図1を用いて説明する。
まず、露出している第1の金属層及び配線用金属膜30を覆うようにすると共に、半導体基板10の上部全面に公知のスパッタリング又は蒸着技術を用いて、第1の金属膜20と同一の材質の金属膜を成膜する。この例では、TiN膜である。
この金属膜は、第1の金属膜20と配線用金属膜30とによる段差部32にも入り込み、その段差底部321の第1の金属膜20と接する。
そして、この成膜した金属膜に対して選択的にエッチング用のマスクを形成し、ドライエッチング技術によって、PV膜40の開口部41を覆う部分のみ残し、その他の不要部分を除去する。これにより、第2の金属膜50は、図1に示すような形状になる。
第2の金属膜50は、上述したように、第1の金属膜20と同一のTiN膜であるから、露出している第1の金属膜20と一体化して、双方は強固に密着する。また、配線用金属膜30を第1の金属膜20と第2の金属膜50とで上下から挟み込む構成となり、これら3つの膜は非常に強固に接続することができる。
以上の製造工程により、パッド1が完成する。
このパッド1の上部に、導電性接続手段の種類に応じて、さらに膜を設けることができる。そのような製造方法を、以降、順に説明する。
[ステップST05の説明:図4、図2]
図4に示す、第3の金属膜形成工程(ステップST05)を説明する。
この工程は、パッドの高さ方向を高くしたい場合などに用いる第3の金属膜を形成する
工程であり、図2を用いて説明する。
まず、第2の金属膜50を覆うようにすると共に、半導体基板10の上部全面に公知のスパッタリング又は蒸着技術、めっき技術などを用いて、金属膜を成膜する。例えば、AlやAl合金やCuを用いることができる。
そして、この成膜した金属膜に対して選択的にエッチング用のマスクを形成し、ドライエッチング技術によって、PV膜40の開口部41を覆うように第3の金属膜60を形成する。これにより、図2に示すように、下層の第2の金属膜50の形状に沿ってその凹凸を被覆する形状の第3の金属膜60が形成される。
第3の金属膜60は、段差部32の方向に入り込むため、第2の金属膜50との接触面積が増え、双方はより強く密着することができる。
[ステップST06の説明:図4、図3]
次に、図4に示す、導電性接続手段形成工程(ステップST06)を説明する。
この工程は、パッドに導電性接続手段を形成する工程を説明するものであって、図3を用いてはんだによるバンプを形成する例で説明する。
パッドの上部にはんだによるバンプを形成するとき、第3の金属膜60は、はんだの中核となるコア金属層70を形成するための土台となるが、このコア金属層70を公知の電解めっき技術で形成するとき、第3の金属膜60は下地金属膜(電極)として用いることができる。その場合は、この第3の金属膜60は、コア金属層70と同一の金属で形成しておくとよい。この例では、Cuである。
次に、はんだによるバンプのコア金属層70の形状に合わせて、第3の金属膜60が露出するように、半導体基板の上部に公知のめっき用のマスクを形成する。
次に、第3の金属膜60を電圧印加手段と電気的に接続する。このとき、予め電圧印加手段との電気的な接続をするためのパターン等を第3の金属膜60に形成しておくとよい。
なお、電気的な接続は、プローブピンやクリップ等の把持手段を兼ねた公知の通電手段を用いるとよい。そして、この状態で半導体基板10を所定の電解液で満たした電解槽に浸漬し、所定の電圧を印加する。
これにより、図3に示すように、第3の金属膜60の上部にコア金属層70を形成することができる。コア金属層70は、前述の通り、Cuである。コア金属層70と第3の金属膜60とは同一の金属であるので、双方の密着性はよい。
その後、コア金属層70の上部に、公知の手法を用いてはんだボール80を形成し、上述のめっき用マスクや電圧印加手段との電気的な接続をするためのパターン等の余剰部分をエッチング等で除去することで、はんだによるバンプ90が完成する。
ところで、はんだによるバンプは、半導体装置を回路基板等に実装する際に、バンプが変形してパッドの周辺に流れ出す現象が起こることが知られている。しかし、Cuの膜をバンプの周囲に設けることで、その流れ出しを止めることができることも知られている。
このため、第3の金属膜60をCuで形成することで、上述のコア金属層70形成のための土台の金属膜としての役割に加え、そのようなはんだの流れ出しを止める膜として機能することもできる。つまり、はんだの流れ出しを考慮に入れて第3の金属膜60のサイ
ズを決めておけば、仮にはんだが流れ出しても止めることができる。
このように、第3の金属膜60は、コア金属層70の形状に合わせてその形状を自由に選ぶことができ、また、はんだの流れ出しを考慮してサイズを決めることができるが、第3の金属膜60をどのような形状やサイズで設けても、その表面には下層による段差部32があるため、その表面は凹凸ができ、フラットな状態に比して接触面積が増加するため、パッド1は、はんだによるバンプ90と強固に密着することができる。
以上、半導体装置のパッドを説明したが、もちろん説明した例に限定されるものでなく、発明の主旨を逸脱しない範囲で変形が可能である。
例えば、配線用金属膜30のサイズである。図示した例では、パッド1において第1の金属膜20よりも平面的に小さい形状であるが、これは一例であって、第1の金属膜20よりも平面的に大きくしてもよい。
また、配線用金属膜30に設ける開口部31は、図示した例ではパッド1の中央部分に1つ設ける例を示したが、もちろん複数設けてもよい。さらに、開口部31の平面的な形状も、四角形に限定せず、円形や多角形とすることができる。
また、第2の金属膜30の膜厚もより厚くしてもよい。図1に示すように、この膜厚を厚くすることで、段差部32の深さが深くなる。そうすると、それよりも上層の膜もこの段差部32の形状を反映するから、半導体基板1の方向に深い凹凸を有するようになる。そのような構成であれば、各層はより接触面積が増えることになり、さらに密着力が向上する。
そして、第1、第2の金属膜の材質もTiN膜を例示して説明したが、それに限定しない。W(タングステン)でもよく、単層膜に限らず、TiとNとを積層した積層膜であってもよい。また、第3の金属膜の材質は、Cuで説明したがもちろんCu合金でもよい。
本発明の半導体装置は、パッドと導電性接続手段とを強固に接続できるから、小型で高集積化した半導体装置に適用することができる。特に、高い信頼性を要求される小型携帯用電子機器に搭載される半導体装置として好適である。
1 パッド
10 半導体基板
11 層間絶縁膜
20 第1の金属膜
30 配線用金属膜
31 開口部
32 段差部
321 段差底部
40 PV膜
41 開口部
50 第2の金属膜
60 第3の金属膜
70 コア金属層
80 はんだボール
90 はんだによるバンプ

Claims (3)

  1. 外部接続用のパッドを有する半導体装置であって、
    前記パッドは、
    半導体基板の上部に第1の金属膜を有し、
    前記第1の金属膜の上部の一部を覆うことで段差部を有する形状となる配線用金属膜を有し、前記配線用金属膜は半導体素子と電気的に接続され、
    前記配線用金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むことで前記第1の金属膜と接してなる、第2の金属膜を有し、
    前記第1の金属膜と前記第2の金属膜とは、最も割合が大きい成分が同一の金属である
    ことを特徴とする半導体装置。
  2. 前記第2の金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むように第3の金属膜を設ける
    ことを特徴とする請求項1に記載の半導体装置。
  3. 外部接続用のパッドを有する半導体装置の製造方法であって、
    外部接続領域の半導体基板の上部に、第1の金属膜を形成する、第1の金属膜形成工程と、
    前記第1の金属膜の上部の一部を覆うことで段差部を有する形状となる半導体素子に電気的に接続する配線用金属膜を形成する、配線用金属膜形成工程と、
    前記配線用金属膜の上部を覆うようにすると共に、前記段差部の底部方向に入り込むことで前記第1の金属膜と接してなる、第2の金属膜を形成する、第2の金属膜形成工程を有し、
    前記第1の金属膜形成工程と前記第2の金属膜形成工程とは、前記第1の金属膜と前記第2の金属膜とが、最も割合が大きい成分が同一の金属となるように形成する
    ことを特徴とする半導体装置の製造方法。
JP2014254042A 2014-12-16 2014-12-16 半導体装置及びその製造方法 Expired - Fee Related JP6407696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014254042A JP6407696B2 (ja) 2014-12-16 2014-12-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014254042A JP6407696B2 (ja) 2014-12-16 2014-12-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016115837A JP2016115837A (ja) 2016-06-23
JP6407696B2 true JP6407696B2 (ja) 2018-10-17

Family

ID=56140213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014254042A Expired - Fee Related JP6407696B2 (ja) 2014-12-16 2014-12-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6407696B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332909B2 (ja) * 2000-10-30 2002-10-07 松下電器産業株式会社 ゲート電極構造体、その形成方法及び電極構造体の形成方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006203025A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置及びその製造方法
JP2012039019A (ja) * 2010-08-11 2012-02-23 Renesas Electronics Corp 半導体装置およびその製造方法
WO2014033977A1 (ja) * 2012-08-29 2014-03-06 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2016115837A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
JP5455285B2 (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
US9496233B2 (en) Interconnection structure and method of forming same
US9553053B2 (en) Bump structure for yield improvement
US20110291267A1 (en) Semiconductor wafer structure and multi-chip stack structure
KR20100092428A (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP5663607B2 (ja) 半導体装置
JP6680705B2 (ja) 半導体装置及びその製造方法
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
US10483221B2 (en) 3DI solder cup
TWI665743B (zh) 凸塊接點及其製造方法
CN111725166A (zh) 半导体装置及半导体封装
US7999395B1 (en) Pillar structure on bump pad
TWI579937B (zh) 基板結構及其製法暨導電結構
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
JP6407696B2 (ja) 半導体装置及びその製造方法
JP2011238951A (ja) 半導体装置およびその製造方法
US8138099B1 (en) Chip package solder interconnect formed by surface tension
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
KR101313690B1 (ko) 반도체 소자의 본딩 구조물 형성 방법
JP6858939B2 (ja) 外部接続機構、半導体装置及び積層パッケージ
TWI587418B (zh) 半導體裝置及其製造方法
KR101288790B1 (ko) 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법
JP5891211B2 (ja) 半導体装置
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20161020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180919

R150 Certificate of patent or registration of utility model

Ref document number: 6407696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees