JP2000228417A - 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 - Google Patents

半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法

Info

Publication number
JP2000228417A
JP2000228417A JP11027667A JP2766799A JP2000228417A JP 2000228417 A JP2000228417 A JP 2000228417A JP 11027667 A JP11027667 A JP 11027667A JP 2766799 A JP2766799 A JP 2766799A JP 2000228417 A JP2000228417 A JP 2000228417A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor device
bump
resin layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11027667A
Other languages
English (en)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11027667A priority Critical patent/JP2000228417A/ja
Publication of JP2000228417A publication Critical patent/JP2000228417A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

(57)【要約】 【課題】 信頼性が高く小型の半導体装置、電子モジュ
ール及び電子機器、並びに半導体装置の製造方法を提供
する。 【解決手段】 半導体チップ１の外部端子１１上に複数
のバンプ２，４が重ねて形成され、このバンプ２，４の
周辺を覆うように半導体チップ１の表面に複数の樹脂層
３，５が積層され、各樹脂層３及び５のうち少なくとも
２層が少なくとも１個のバンプ２及び４を含んでなる半
導体装置１０を構成する。また、マザーボード上にこの
半導体装置１０を接合材料を介して接続した電子モジュ
ール４０や電子素子５１を構成する。また、この電子素
子５１を搭載した電子機器５０を構成する。また、半導
体チップ１の外部端子１１上に、電気的に導通をとるよ
うに少なくとも１つ以上のバンプ２を接合させる工程
と、バンプ２周辺に第１の樹脂層３を塗布した後に硬化
させる工程と、第１の樹脂層３のバンプ２上に、少なく
とも１つ以上のバンプ４を接合させる工程と、バンプ４
周辺に第２の樹脂層５を塗布した後に硬化させる工程と
を有して半導体装置１０を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、電子
モジュール及び電子機器、並びに半導体装置の製造方法
に係わる。
【０００２】
【従来の技術】半導体チップ上にバンプを形成した後
に、このバンプの先端部のみが露出するように半導体チ
ップ上に樹脂層を形成することによって、半導体装置や
電子モジュールを作製する方法がある。また、この方法
において、バンプを２個以上積み重ねるものもある。
【０００３】
【発明が解決しようとする課題】しかしながら、樹脂層
が１層では、半導体チップを基板に取り付けたときに、
半導体チップと基板との応力を充分吸収することができ
ないため、樹脂の線膨張率が高い場合は半導体チップと
樹脂との間で剥離が生じ、また樹脂の線膨張率が低い場
合は基板と樹脂との間で剥離が生じる。従って、使用状
況によっては、半導体チップ上のＡｌ配線が腐蝕した
り、バンプが剥離したりすることがある。
【０００４】また、樹脂層を厚くするために、バンプを
複数個積み上げる方法もあるが、この場合バンプ同士を
接合する際に、超音波振動による圧着法を用いると、最
下部のバンプと半導体チップの電極との接合界面にバン
プを持ち上げる力が働いて、バンプ剥がれの不良が生じ
ることがある。また、この半導体チップを用いた電子機
器を使用している状況で、バンプの下にクラックが入っ
て半導体チップと基板との電気的接続を妨げる動作不良
を起こす場合がある。これらの問題は、バンプを積み上
げる高さが高くなるほど、超音波振動により上のバンプ
にかかるモーメントが増加するため、より顕著に生じる
ようになる。
【０００５】上述した問題に対して、本発明において
は、信頼性が高く小型化された半導体装置、電子モジュ
ール及び電子機器、並びに半導体装置の製造方法を提供
するものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの外部端子上に複数のバンプが重ねて形成
され、バンプの周辺を覆うように半導体チップの表面に
複数の樹脂層が積層され、複数の樹脂層のうち少なくと
も２層がそれぞれ少なくとも１個のバンプを含んでなる
ものである。
【０００７】本発明の電子モジュールは、マザーボード
上に、半導体チップの外部端子上に複数のバンプが重ね
て形成され、バンプの周辺を覆うように半導体チップの
表面に複数の樹脂層が積層され、この複数の樹脂層のう
ち少なくとも２層がそれぞれ少なくとも１個のバンプを
含んでなる半導体装置が、接合材料を介して電気的に接
続されたものである。
【０００８】本発明の電子機器は、マザーボード上に、
半導体チップの外部端子上に複数のバンプが重ねて形成
され、バンプの周辺を覆うように半導体チップの表面に
複数の樹脂層が積層され、この複数の樹脂層のうち少な
くとも２層がそれぞれ少なくとも１個のバンプを含んで
なる半導体装置が、接合材料を介して電気的に接続され
た電子素子を搭載してなるものである。
【０００９】本発明の半導体装置の製造方法は、半導体
チップの外部端子上に、電気的に導通をとるように少な
くとも１つ以上のバンプを接合させる工程と、このバン
プ周辺に第１の樹脂層を塗布した後、この第１の樹脂層
を硬化させる工程と、この第１の樹脂層のバンプ上に、
少なくとも１つ以上のバンプを接合させる工程と、この
バンプ周辺に第２の樹脂層を塗布した後、この第２の樹
脂層を硬化させる工程とを有するものである。
【００１０】上述の本発明の半導体装置の構成によれ
ば、半導体チップの外部端子上に複数の樹脂層が積層さ
れ、そのうち少なくとも２層にバンプを１個以上含むこ
とにより、半導体チップと基板との応力を複数の樹脂層
の各層で充分吸収することができ、またバンプが各樹脂
層に分配されているので、バンプへの応力集中を防ぐこ
とができる。
【００１１】上述の本発明の電子モジュールの構成によ
れば、マザーボード上に上述の半導体装置を接合材料を
介して電気的に接続することにより、中間基板を不要と
して電子モジュールの部品点数を低減することができ
る。また、半導体装置内の剥離やクラック等による動作
不良が防止できるため、電子モジュールの信頼性を向上
することができる。
【００１２】上述の本発明の電子機器の構成によれば、
マザーボード上に上述の半導体装置を接合材料を介して
電気的に接続した電子素子を搭載することにより、半導
体装置内の剥離やクラック等による動作不良が防止でき
るため、電子機器の信頼性を向上することができる。
【００１３】上述の本発明の半導体装置の製造方法によ
れば、半導体チップの外部端子上に、電気的に導通をと
るように少なくとも１つ以上のバンプを接合させ、この
バンプ周辺に第１の樹脂層を塗布した後に硬化させるこ
とにより、バンプを第１の樹脂層で保護することができ
るので、次に第１の樹脂層のバンプ上に上層のバンプを
接合させる際に、バンプが剥がれたり、バンプの下の半
導体チップ側にクラックを生じるたりすることがない。
そして、この上層のバンプ周辺に第２の樹脂層を塗布し
た後に硬化させることにより、第２の樹脂層でバンプを
保護することができる。また、上述の各工程は、半導体
チップが多数形成された半導体ウェハの状態で行うこと
が可能である。
【００１４】
【発明の実施の形態】本発明は、半導体チップの外部端
子上に複数のバンプが重ねて形成され、バンプの周辺を
覆うように半導体チップの表面に複数の樹脂層が積層さ
れ、複数の樹脂層のうち少なくとも２層がそれぞれ少な
くとも１個のバンプを含んでなる半導体装置である。
【００１５】また本発明は、上記半導体装置において、
複数のバンプが、少なくとも第１の材料からなるバンプ
と、第１の材料と異なる第２の材料からなるバンプとを
有している構成とする。
【００１６】また本発明は、上記半導体装置において、
複数の樹脂層が半導体チップから離れるほど熱膨張率が
高い樹脂層となっている構成とする。
【００１７】また本発明は、上記半導体装置において、
複数のバンプの最も上の表面に半田が取り付けられてい
る構成とする。
【００１８】また本発明は、上記半導体装置において、
複数のバンプの最も上のバンプが半田から成る構成とす
る。
【００１９】また本発明は、上記半導体装置において、
複数のバンプの互いに接するバンプが、位置をずらして
電気的に接続されている構成とする。
【００２０】また本発明は、上記半導体装置において、
複数のバンプのバンプ間が、金属層を介して電気的に接
続されている構成とする。
【００２１】また本発明は、上記半導体装置において、
複数のバンプのバンプ間が、樹脂層の間に形成された金
属配線層を介して位置を再配置されている構成とする。
【００２２】本発明は、マザーボード上に、半導体チッ
プの外部端子上に複数のバンプが重ねて形成され、バン
プの周辺を覆うように半導体チップの表面に複数の樹脂
層が積層され、複数の樹脂層のうち少なくとも２層がそ
れぞれ少なくとも１個のバンプを含んでなる半導体装置
が、接合材料を介して電気的に接続された電子モジュー
ルである。
【００２３】また本発明は、上記電子モジュールにおい
て、マザーボードと半導体装置が接合材料を介して電気
的に接続されると共に機械的にも接合された構成とす
る。
【００２４】また本発明は、上記電子モジュールにおい
て、マザーボードと樹脂層が融着されている構成とす
る。
【００２５】本発明は、マザーボード上に、半導体チッ
プの外部端子上に複数のバンプが重ねて形成され、バン
プの周辺を覆うように半導体チップの表面に複数の樹脂
層が積層され、複数の樹脂層のうち少なくとも２層がそ
れぞれ少なくとも１個のバンプを含んでなる半導体装置
が、接合材料を介して電気的に接続された電子素子を搭
載して成る電子機器である。
【００２６】本発明は、半導体チップの外部端子上に、
電気的に導通をとるように少なくとも１つ以上のバンプ
を接合させる工程と、バンプ周辺に第１の樹脂層を塗布
した後、第１の樹脂層を硬化させる工程と、第１の樹脂
層のバンプ上に、少なくとも１つ以上のバンプを接合さ
せる工程と、バンプ周辺に第２の樹脂層を塗布した後、
第２の樹脂層を硬化させる工程とを有する半導体装置の
製造方法である。
【００２７】また本発明は、上記半導体装置の製造方法
において、第２の樹脂層を硬化させる工程の後に、さら
に樹脂層のバンプの上にバンプを少なくとも１つ以上接
合させる工程と、バンプ周辺に樹脂層を塗布した後に硬
化させる工程とを繰り返して、樹脂層を３層以上重ねて
形成する。
【００２８】また本発明は、上記半導体装置の製造方法
において、樹脂層を硬化させた後に樹脂層の一部に溝を
形成し、次の樹脂層を形成する際に溝を埋める。
【００２９】また本発明は、上記半導体装置の製造方法
において、一のバンプを接合した後、位置をずらして次
のバンプを接合させる。
【００３０】また本発明は、上記半導体装置の製造方法
において、一のバンプを接合した後、バンプに接続して
金属配線層を形成し、金属配線層の上に次のバンプを接
合させる。
【００３１】図１は、本発明の一実施の形態として半導
体装置の要部の断面図を示す。この半導体装置１０は、
半導体チップ１の外部端子１１上に、２つ以上のバン
プ、本実施の形態では第１のバンプ２、第２のバンプ４
及び第３のバンプ６の合計３つのバンプが重ねて形成さ
れている。また、半導体チップ１の表面に、２つ以上の
樹脂層、本実施の形態では第１の樹脂層３及び第２の樹
脂層５の２層の樹脂層が積層されている。
【００３２】そして、第１のバンプ２の周辺に第１の樹
脂層３が形成され、第２のバンプ４の周辺に第２の樹脂
層４が形成されており、各樹脂層３及び５がそれぞれ１
個のバンプ２及び４を含んでいる。
【００３３】各バンプ２，４，６の材料としては、Ｎ
ｉ，Ａｕ，Ｃｕ，Ｐｔ，Ａｌ，Ａｇ，Ｐｂ，Ｐｄ，Ｓｎ
やこれら同士の合金、もしくはこれら同士と他の金属材
料との合金等が考えられる。そして、各バンプ２，４，
６は、それぞれ異なる金属材料により構成してもよい。
【００３４】尚、Ｐｂ−Ｓｎ合金即ち半田から成るバン
プと、Ａｕから成るバンプとを隣接して形成すると、半
田がＡｕから成るバンプ側に拡散することがあるため、
半田から成るバンプと隣接するバンプには、半田の拡散
防止作用があるＣｕ等を用いることが好ましい。
【００３５】また、半導体チップ１の外部端子１１に接
する第１のバンプ２には、Ａｕ又はＡｕ−Ｐｄ，Ｃｕ，
Ａｇ，Ａｌ等の材料を用いることが好ましい。
【００３６】また、基板（マザーボード）に取り付けら
れる最上層のバンプ６には、基板の配線との接続を行う
ため、半田からなるバンプを用いるのが好ましい。この
半田としては、一般的に知られているＰｂ−Ｓｎ合金の
他に、Ｐｂを用いないＡｇ−Ｓｎ合金やＡｇとＳｎ，Ｃ
ｕ，Ｂｉ等との合金も含む。
【００３７】そして、例えば半導体チップ１に近い第１
のバンプ２から順に、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ（半田）
という材料により各バンプ２，４，６を形成すれば、Ａ
ｕの硬度が小さいので半導体チップ１へのダメージを小
さくすることができ、かつ半田が拡散しにくくすること
ができる。
【００３８】また、各バンプ２，４，６には、例えば先
を丸くしたワイヤを付着したあと根元を切断して形成す
るバンプ、即ちいわゆるスタッドバンプを用いることが
できる。バンプの種類と形成方法は、この他にもメッキ
を用いたバンプ、ワイヤ引きちぎりバンプ等様々な形態
や形成方法をとることができる。また、これらの形成方
法を組み合わせてもよい。
【００３９】各樹脂層３，５を形成する樹脂材料は、特
に限定されず、一般的な例えばエポキシ樹脂等の紫外線
硬化性樹脂や熱硬化性樹脂、例えばアクリル樹脂、ポリ
イミド、ＰＰＳ（芳香族ポリサルファイド）等の熱可塑
性樹脂を用いることができる。
【００４０】そして、複数の樹脂層３，５において、半
導体チップ１に近いほど樹脂層の線膨張率を小さくする
のが好ましい。例えば半導体チップ１に近いほど樹脂層
中のフィラーの量を多くすれば、このように半導体チッ
プ１に近いほど樹脂層の線膨張率を小さくすることが可
能である。フィラーには、例えばＳｉＯ2 （線膨張率１
×１０-6／Ｋ）やアルミナ等が用いられる。フィラーは
樹脂層の原料となる樹脂中に予め分散混合しておく。
【００４１】ここで、半導体チップ１の線膨張率が例え
ば１×１０-6／Ｋで、半導体装置が取り付けられる基板
（マザーボード）の線膨張率が例えば２０〜３０×１０
-6／Ｋであるときに、例えば第１の樹脂層３の線膨張率
を５×１０-6／Ｋとし、第２の樹脂層５の線膨張率を１
０×１０-6／Ｋと設定することにより、効果的に応力緩
和をすることが可能になる。
【００４２】これに対して、半導体チップ上の樹脂層が
１層である場合には、樹脂層の線膨張率を例えば１０×
１０-6／Ｋと設定して応力を緩和する。しかしながら、
１層ではあまり樹脂層を厚くすることができないため、
充分に応力を緩和することができず、バンプと半導体チ
ップとの間や樹脂層と半導体チップとの間に剥離を生じ
ることがある。
【００４３】また、半導体チップ上の樹脂層が１層であ
る場合には、樹脂層が薄いので、樹脂層と半導体装置が
取り付けられる基板（マザーボード）との間の空間を充
分に埋めて基板に樹脂層を融着させることが難しい。そ
の結果、樹脂層と基板とが離れるため、応力の緩和がし
にくい。
【００４４】また、例えば半導体チップ１に近い第１の
樹脂層３は熱硬化性樹脂とし、その上層の第２の樹脂層
５は熱可塑性樹脂とする、というように性質が異なる樹
脂を重ねても良い。このように半導体チップ１に近い樹
脂層を熱硬化性樹脂とし、半導体チップ１から遠い樹脂
層を熱可塑性樹脂とすることにより、熱硬化性樹脂によ
り半導体チップ１とその表面の外部端子１１を保護する
ことができると共に、熱可塑性樹脂でバンプと基板との
接合時に基板と半導体チップ１を間接的に接合してバン
プにかかる応力を緩和することができる長所を有する。
【００４５】尚、ここで、図１１Ａ及び図１１Ｂに比較
例の半導体装置の概略断面図を示す。図１１Ａに示す半
導体装置７０は、半導体チップ上に積み上げられた２つ
のバンプの周囲に１層の樹脂層のみを有する場合であ
る。この場合には、半導体チップ７１上の樹脂層７５が
１層のみであるため応力緩和効果が小さい。さらに、樹
脂層７５が形成される前に２つのバンプ７３及び７４を
積み上げるため、２つめのバンプ７４を接合する際に前
述したようにバンプ７３の下の半導体チップ７１にクラ
ックを生じることがある。
【００４６】また、図１１Ｂに示す半導体装置８０は、
２層の樹脂層を貫通するバンプを用いた場合であり、バ
ンプ８３が半導体チップ８１上の２層の樹脂層８４，８
５を貫通して形成されている。この場合には、バンプ８
３が樹脂層８４，８５を貫通していることにより、樹脂
層８４，８５の伸び縮み等の動きがバンプ８３によって
抑止されるため、樹脂層８４，８５が２層であることに
よる応力緩和の効果が充分に発揮されない。
【００４７】上述の図１に示した構成の半導体装置１０
は、次のようにして製造を行うことができる。まず、半
導体チップ１となる半導体ウェハの表面に形成された電
極層即ち外部端子１１上に、Ａｕ等を用いて第１のバン
プ２を形成する。この第１のバンプ２は、Ｃｕ，Ｐｄ，
Ａｇ，Ａｕ−Ｐｄ合金で形成してもよい。
【００４８】次に、第１のバンプ２を形成した半導体ウ
ェハを金型に入れ、下型を第１のバンプ２に当て、上型
を半導体ウェハの裏面に当て、下型とウェハ表面との間
に樹脂を流し込み、これを硬化させる。これにより、第
１のバンプ２の周辺に第１の樹脂層３が形成される。
尚、ここで第１のバンプ２の表面が汚れている場合に
は、表面の洗浄を行う。洗浄については、有機洗浄や水
洗浄により行うことができる。この他ＵＶ洗浄やプラズ
マ洗浄により行うことも可能である。
【００４９】次に、第１のバンプ２の上に、例えば従来
公知の方法により、第２のバンプ４を接合する。
【００５０】続いて、上述の第１の樹脂層３を形成する
工程と同様に、金型を用いて第２のバンプ４を埋めるよ
うに樹脂を流し込みこれを硬化させる。これにより、第
２のバンプ４の周辺に第２の樹脂層５が形成される。
【００５１】尚、上述の樹脂層の形成工程とバンプの接
合工程とをさらに繰り返すことにより、半導体チップ１
上に３層以上の樹脂層を形成することができる。
【００５２】最後に、第２のバンプ４上に、例えば半田
からなる第３のバンプ６を形成する。その後、半導体ウ
ェハに対してダイシングを行い、半導体チップ１の大き
さに分割する。このようにして、図１に示した半導体装
置１０を製造することができる。
【００５３】尚、バンプが当接する側の金型に柔らかい
シートを設けて、このシートにバンプをめり込ませてか
ら、バンプの周辺に樹脂を充填して樹脂層を形成するこ
とにより、バンプが樹脂層の表面から顔を出すようにす
ることも可能である。
【００５４】上述の本実施の形態の半導体装置１０によ
れば、半導体チップ１上に複数の樹脂層、即ち第１の樹
脂層３と第２の樹脂層５とを形成することにより、リフ
ロー処理時における各バンプ２，４，６への応力集中を
緩和することができる。このため、半導体チップ１と第
１のバンプ２との間の剥離や、半導体チップ１と第１の
樹脂層３との間の剥離が起きにくくなる。また、第２の
樹脂層５と半導体装置が接続される基板（マザーボー
ド）との間を融着させることにより、第２の樹脂層５と
基板（マザーボード）との間でも剥離が起きにくくな
る。即ち、上述の本実施の形態の半導体装置１０によれ
ば、基板（マザーボード）と半導体チップ１間の剥離が
起きにくくなる。
【００５５】また、第２のバンプ４以降は、第１のバン
プ２の周辺に第１の樹脂層３が形成された後に接合する
ことができるので、第１の樹脂層３により半導体チップ
１及び第１のバンプ２が保護されていて、第１のバンプ
２下の半導体チップ１の外部端子１１周辺にクラックが
入りにくい。
【００５６】これにより、上述の剥離やクラックによっ
て半導体装置１０の動作不良が発生する問題を回避する
ことができる。従って、高い信頼性を有する半導体装置
１０を構成することができる。
【００５７】次に、本発明に係る半導体装置の他の実施
の形態の概略断面図を図２に示す。この半導体装置２１
は、図１の半導体装置１０からさらに第３の樹脂層７と
第４のバンプ８を形成したものである。即ち半導体チッ
プ１１上に、積層された３層の樹脂層と４つのバンプが
形成されている構成である。
【００５８】この場合、半導体チップ１の線膨張率が例
えば１×１０-6／Ｋで、半導体装置が取り付けられる基
板（マザーボード）の線膨張率が例えば２０×１０-6／
Ｋであるとき、例えば第１の樹脂層３の線膨張率を５×
１０-6／Ｋとし、第２の樹脂層５の線膨張率を１０×１
０-6／Ｋ、第３の樹脂層７の線膨張率を１５×１０-6／
Ｋと設定することにより、図１の構成よりもさらに効果
的に応力緩和をすることが可能になる。
【００５９】次に、本発明に係る半導体装置のさらに他
の実施の形態を図３に示す。この半導体装置２２は、各
バンプ２，４，６を、電気的接続がなされる範囲で少し
ずつ位置をずらすように積み上げて構成されている。こ
れにより、例えば外部端子のピッチよりバンプのピッチ
を広げる等、バンプの位置を調節して、最上層のバンプ
６を基板（マザーボード）側に都合のよい間隔や平面位
置に配置することが可能になる。
【００６０】さらに、本発明に係る半導体装置の別の形
態を図４に示す。この半導体装置２３は、バンプとバン
プとの間に金属層１２が形成されて、この金属層１２に
より上下のバンプが電気的に接続されて構成されてい
る。この金属層１２により、隣接するバンプ２及び４，
４及び６間における金属の拡散を防止することができ
る。
【００６１】従って、金属層１２の形成工程が加わるた
めに製造工程数が増加するものの、隣接するバンプ間に
おける金属の拡散を生じないために、各バンプ２，４，
６の材料選択の自由度が大きくなる利点を有する。
【００６２】金属層１２には、拡散防止効果がある材
料、例えばＮｉ、Ｐｄ等を用いることができる。また、
導電性を上げるためにＮｉ−Ｃｕ−Ｎｉ構造としたり、
次のバンプが付きやすいようにＮｉ−Ｃｕ−Ｎｉ−Ａｕ
構造やＮｉ−Ｃｕ−Ｎｉ−Ｐｄ構造としてもよい。
【００６３】続いて、図１に示した半導体装置１０を変
形した構成の半導体装置を図５に示す。この半導体装置
１３は、図１の半導体装置１０における最上部の第３の
バンプ６の代わりに、第２のバンプ４の表面に半田膜１
４を形成したものである。即ち複数のバンプ２，４の最
も上の表面に半田膜１４が形成されている。この半田膜
１４を接合材料として、第２の樹脂層５と基板（マザー
ボード）とを接合しかつ電気的に接続することができ
る。
【００６４】続いて、本発明の半導体装置のさらに別の
実施の形態を図６に示す。この半導体装置３０は、上下
のバンプの間に金属配線層３１を形成し、この金属配線
層３１を介して上下のバンプを電気的に接続すると共に
バンプの位置を再配置して構成されている。即ち第１の
バンプ２上の、第１の樹脂層３と第２の樹脂層５との界
面に、金属配線層３１が形成されて、この金属配線層３
１上に第２のバンプが形成されている。そして、第１の
バンプ２と第２のバンプ４とは、その間を金属配線層３
１により電気的に接続されていることにより、互いに異
なる平面位置に形成することが可能となっている。
【００６５】これにより、図３に示した上下のバンプを
ずらした場合よりも、さらにバンプの配置の自由度が高
くなるため、最上層のバンプ６をより基板（マザーボー
ド）側に都合のよい間隔や平面位置に再配置することが
可能になる。
【００６６】金属配線層３１の材料には、例えばＣｕ，
Ｎｉ，Ａｕ，Ｐｄ等の金属を用いることができる。ま
た、これら金属を積層した構造例えばＣｕ膜上にＡｕ膜
を形成した積層膜により金属配線層３１を構成してもよ
い。
【００６７】この金属配線層３１は、メッキプロセス例
えば無電解メッキ、或いは無電解メッキと電解メッキと
を連続して行うことにより形成することができる。無電
解メッキにより金属配線層３１を形成する場合には、樹
脂層上の全面に無電解メッキ膜を形成した後マスキング
をしてからエッチングする。また、無電解メッキと電解
メッキを連続して行って金属配線層３１を形成する場合
には、無電解メッキで下地メッキ膜を形成した後、マス
キングをして下地メッキ膜を電極として電解メッキを行
い、その後マスキングで不要な無電解メッキ膜を除去す
る。この他、スパッタリングで形成した後、マスキング
してエッチングすることも可能である。
【００６８】また、金属配線層３１と上のバンプ又は下
のバンプとの間に、接合性の向上等の目的で例えばＮｉ
膜を形成してもよい。
【００６９】金属配線層３１上のバンプ、即ち図６にお
いて第２のバンプ４には、Ａｕ，Ｃｕ，Ｐｄ，Ｐｔ，Ａ
ｇ等を用いることが可能である。この第２のバンプ４の
上に半田から成る第３のバンプ６を形成することにより
半導体装置３０と基板（マザーボード）との接合が可能
となる。
【００７０】そして、マザーボードに上述の各実施の形
態に示されたような本発明の半導体装置を接合すること
により、本発明の電子モジュールを構成することができ
る。本発明の電子モジュールの実施の形態として、図１
に示した構成の半導体装置１０をマザーボード４１に接
合した電子モジュール４０の概略断面図を図７に示す。
【００７１】この電子モジュール４０では、図１に示し
た構成の半導体装置１０が、その上下を逆（いわゆるフ
ェースダウンの状態）にしてマザーボード４１に接合さ
れている。そして、マザーボード４１表面の配線４２
に、半導体装置１０の第３のバンプ６が接続されること
により、半導体チップ１とマザーボード４１との電気的
接続がなされている。
【００７２】ここで、従来例えばＢＧＡ（Ball Grid Ar
ray ）によるパッケージでは、半導体チップの外部端子
にバンプを形成した後、半導体ウェハをダイシングし
て、各半導体チップに分割した後に、中間基板に取り付
けていた。そして、中間基板の裏面にボールグリッドを
形成して、このボールグリッドを介してマザーボードに
接合して電子モジュールを構成していた。このように中
間基板を有するため、電子モジュールを構成する部品点
数が増えると共に小型化が難しかった。また、バンプを
形成した半導体ウェハを、半導体チップに分割してから
中間基板に取り付けるので、この取り付け工程が煩雑に
なる。
【００７３】これに対して、本実施の形態の電子モジュ
ール４０では、半導体チップ１を、中間基板を用いない
でマザーボード４１に取り付けることができるため、電
子モジュール４０を薄くすることができ、容易に電子モ
ジュール４０の小型化を図ることができる。また、半導
体ウェハの状態でマザーボード４１への取り付けが可能
であるため、取り付け工程が簡略化される。
【００７４】さらに、バンプと半導体チップ又はマザー
ボードとの剥離、半導体チップと樹脂層の剥離や樹脂層
とマザーボードとの剥離等の半導体装置内の剥離を防止
することができると共に、バンプの下の基板クラック等
による動作不良が防止できるため、電子モジュール４０
が高い信頼性を有する。
【００７５】上述の電子モジュール４０において、半導
体装置１０とマザーボード４１との接合は、次のように
して行うことができる。まず、マザーボード４１上に松
ヤニ等のフラックスを付けた後、図７に示すようにマザ
ーボード４１の表面に形成された配線４２に第３のバン
プ６が接続するように、フェースダウンさせた半導体装
置１０をマザーボード４１上に載置する。
【００７６】次に、これをリフロー炉に通し、リフロー
を行う。このとき、最上層の樹脂層即ち図７では第２の
樹脂層５が熱により軟化することにより、マザーボード
４１と樹脂層５との間の空間を埋めて、マザーボード４
１と半導体装置１０とを接合することが可能である。
尚、図７では第２の樹脂層５と基板４１との間の空間が
厚く描かれているが、実際には第３のバンプ６の厚さが
樹脂層３，５の面積に比して充分小さく、この空間が薄
くなっているため、第２の樹脂層５の樹脂により充填す
ることが可能である。
【００７７】その後、洗浄を行ってフラックスを除去す
る。ここで、マザーボード４１との間の空間が残ってい
る場合には、この空間にさらに樹脂を流し込むようにし
てもよい。このようにして、図７に示す電子モジュール
４０を製造することができる。
【００７８】さらに、上述の電子モジュール４０から成
る電子素子５１を搭載することにより、図９に示すよう
な携帯電話等の電子機器５０を構成することができる。
そして、上述の信頼性の高い小型の電子モジュール４０
から成る電子素子５１を搭載しているので、高い信頼性
を有し小型の電子機器５０を構成することができる。
【００７９】また、本発明の半導体装置の製造方法とし
て、半導体ウェハの反りを防止するために、後にスクラ
イブラインとなる部分の一部の箇所の樹脂層内に溝を形
成するようにしてもよい。この溝はスクライブされる時
になくなる。この半導体装置の製造方法の一実施の形態
の製造工程図を図８に示す。
【００８０】まず、図８Ａに示すように、前述の方法等
により、第１のバンプ２の周辺に第１の樹脂層３を形成
する。次に、図８Ｂに示すように、第１の樹脂層３のス
クライブラインとなる位置の一部に溝１５を形成する。
尚、この溝１５は、半導体チップ１には達しない深さと
する。
【００８１】次に、図８Ｃに示すように、第１のバンプ
２上に第２のバンプ４を接合する。そして、図８Ｄに示
すように、第２のバンプ４の周辺に第２の樹脂層５を形
成する。このとき、第２の樹脂層５によって、先に第１
の樹脂層３に形成された溝１５が埋められる。
【００８２】このように、第１の樹脂層３に溝１５が形
成されているため、半導体ウェハに反りが一部生じてい
ても、この溝１５で反りの分を緩和して、第２の樹脂層
５の上面は平坦に形成される。
【００８３】そして、スクライブラインにおいて半導体
ウェハを半導体チップ１に切断することにより、溝１５
は切断されて消失する。従って、電子モジュールや電子
機器に実装される電子素子の状態では、この溝１５は残
っていない。
【００８４】尚、この溝１５は、スクライブラインとな
る位置のごく一部に形成するだけで、半導体ウェハの反
りを緩和することができるため、スクライブラインとな
る位置の全て或いは大部分に形成するには及ばない。好
ましくは、半導体ウェハの反りの状況に応じて、より効
果的な位置に溝１５を形成する。
【００８５】上述の各実施の形態では、いずれも１つの
バンプの周辺に１層の樹脂層が形成されていたが、積み
上げられた２つ以上のバンプの周辺に１層の樹脂層を形
成した構成としてもよい。特に、樹脂層の高さ（厚さ）
を稼ぎたい場合において有効である。
【００８６】ただし、前述の基板側におけるクラックの
発生を回避するために、半導体チップに接する最下層の
樹脂層（第１の樹脂層）は、１つのバンプのみで形成す
ることが望ましい。
【００８７】また、樹脂層が３層以上である場合、その
一部例えば２層の樹脂層が同一のバンプで貫通されてい
ても、残りの樹脂層が異なるバンプを含んで形成されて
いれば、その残りの樹脂層との間で応力を緩和すること
が可能である。即ち、複数の樹脂層のうち少なくとも２
層がそれぞれ少なくとも１個のバンプを含むように構成
すればよい。
【００８８】また、上述の各実施の形態では、バンプの
形状を略球状としたが、その他の形状としてもよい。図
１０にバンプの形状を柱状とした形態の半導体装置の概
略断面図を示す。この半導体装置２４では、第１のバン
プ２及び第２のバンプ４の形状が、柱状例えば円柱状と
なっている。第３のバンプ６はキャップ状になってい
る。そして、第１のバンフ２及び第２のバンプ４の上面
は、それぞれ第１の樹脂層３及び第２の樹脂層５の上面
と略同一面となっている。
【００８９】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
【００９０】
【発明の効果】上述の本発明によれば、半導体チップの
外部端子上に複数の樹脂層を積層し、そのうち少なくと
も２層の樹脂層にバンプを１個以上含むことにより、半
導体チップと基板との応力を複数の樹脂層の各層で充分
吸収し、またバンプへの応力集中を防ぐことができる。
これにより、半導体チップとバンプとの間や半導体チッ
プと樹脂層との間等の剥離を発生しにくくすることがで
きる。さらに、バンプを積み上げて形成する際に、樹脂
層により保護されるため、バンプの下の半導体チップの
外部端子周辺にクラックが入りにくい。
【００９１】従って、半導体装置内の剥離やクラック等
による動作不良が防止でき、半導体装置の信頼性を向上
することができる。さらに、マザーボードに半導体装置
を電気的に接続して構成した電子モジュールや、電子素
子を搭載した電子機器の信頼性を向上することができ
る。
【００９２】また、マザーボード上に上述の半導体装置
を接合材料を介して電気的に接続することにより、中間
基板を不要として電子モジュールの部品点数を低減する
ことができる。従って、電子モジュールや電子機器の信
頼性を向上することができる。
【００９３】さらに、半導体ウェハの状態で半導体チッ
プと基板との接合を行うことが可能になるため、製造工
程が簡略化される。
【００９４】また、マザーボードと樹脂層が融着された
電子モジュールを構成したときには、樹脂層が融着され
たことにより、樹脂層とマザーボードとの間が剥離しに
くくなると共に、マザーボードと樹脂層の間の空間が埋
められるので、より効果的に応力を緩和することができ
る。
【００９５】また、複数のバンプの互いに接するバンプ
を、その位置をずらして電気的に接続したときには、バ
ンプの位置の再配置が可能である。また、複数のバンプ
のバンプ間を、樹脂層の間に形成された金属配線層を介
して位置を再配置したときには、さらに効果的にバンプ
の位置の再配置が可能である。
【００９６】また、樹脂層を硬化させた後に樹脂層の一
部に溝を形成し、次の樹脂層を形成する際に溝を埋める
ようにして半導体装置を形成したときには、溝によりウ
ェハの反りを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の半導体装置の概略断面
図である。
【図２】半導体装置の他の形態の概略断面図である。
【図３】半導体装置のさらに他の形態の概略断面図であ
る。
【図４】半導体装置の別の形態の概略断面図である。
【図５】最上部に半田膜を形成した形態の半導体装置の
概略断面図である。
【図６】半導体装置のさらに別の形態の概略断面図であ
る。
【図７】図１の半導体装置をマザーボードに取り付けた
電子モジュールを示す断面図である。
【図８】Ａ〜Ｄ 本発明の半導体装置の製造方法の一実
施の形態の概略を示す製造工程図である。
【図９】電子機器に本発明の電子素子を搭載した状態を
示す図である。
【図１０】バンプの形状を柱状とした形態の半導体装置
の概略断面図である。
【図１１】Ａ 樹脂層を１層とした場合の半導体装置の
概略断面図である。 Ｂ ２層の樹脂層を貫通するバンプを用いた場合の半導
体装置の概略断面図である。
【符号の説明】
１ 半導体チップ、２ 第１のバンプ、３ 第１の樹脂
層、４ 第２のバンプ、５ 第２の樹脂層、６ 第３の
バンプ、７ 第３の樹脂層、８ 第４のバンプ、１０，
１３，２１，２２，２３，２４，３０ 半導体装置、１
１ 外部端子、１２ 金属層、１４ 半田膜、１５
溝、３１ 金属配線層、４０ 電子モジュール、４１
マザーボード、４２ 配線、５０ 電子機器、５１ 電
子素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/30 Ｂ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの外部端子上に複数のバン
    プが重ねて形成され、 上記バンプの周辺を覆うように、上記半導体チップの表
    面に複数の樹脂層が積層され、 上記複数の樹脂層のうち少なくとも２層がそれぞれ少な
    くとも１個の上記バンプを含んでなることを特徴とする
    半導体装置。
  2. 【請求項２】 上記複数のバンプが、少なくとも第１の
    材料からなるバンプと、第１の材料と異なる第２の材料
    からなるバンプとを有していることを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】 上記複数の樹脂層が上記半導体チップか
    ら離れるほど熱膨張率が高い樹脂層となっていることを
    特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 上記複数のバンプの最も上の表面に半田
    が取り付けられていることを特徴とする請求項１に記載
    の半導体装置。
  5. 【請求項５】 上記複数のバンプの最も上のバンプが半
    田から成ることを特徴とする請求項１に記載の半導体装
    置。
  6. 【請求項６】 上記複数のバンプの互いに接するバンプ
    が、位置をずらして電気的に接続されていることを特徴
    とする請求項１に記載の半導体装置。
  7. 【請求項７】 上記複数のバンプのバンプ間が、金属層
    を介して電気的に接続されていることを特徴とする請求
    項１に記載の半導体装置。
  8. 【請求項８】 上記複数のバンプのバンプ間が、上記樹
    脂層の間に形成された金属配線層を介して位置を再配置
    されていることを特徴とする請求項１に記載の半導体装
    置。
  9. 【請求項９】 マザーボード上に、 半導体チップの外部端子上に複数のバンプが重ねて形成
    され、該バンプの周辺を覆うように上記半導体チップの
    表面に複数の樹脂層が積層され、該複数の樹脂層のうち
    少なくとも２層がそれぞれ少なくとも１個の上記バンプ
    を含んでなる半導体装置が、 接合材料を介して電気的に接続されたことを特徴とする
    電子モジュール。
  10. 【請求項１０】 上記マザーボードと上記半導体装置が
    上記接合材料を介して電気的に接続されると共に機械的
    にも接合されたことを特徴とする請求項９に記載の電子
    モジュール。
  11. 【請求項１１】 上記マザーボードと上記樹脂層が融着
    されていることを特徴とする請求項９に記載の電子モジ
    ュール。
  12. 【請求項１２】 マザーボード上に、 半導体チップの外部端子上に複数のバンプが重ねて形成
    され、該バンプの周辺を覆うように上記半導体チップの
    表面に複数の樹脂層が積層され、該複数の樹脂層のうち
    少なくとも２層がそれぞれ少なくとも１個の上記バンプ
    を含んでなる半導体装置が、 接合材料を介して電気的に接続された電子素子を搭載し
    てなることを特徴とする電子機器。
  13. 【請求項１３】 半導体チップの外部端子上に、電気的
    に導通をとるように少なくとも１つ以上のバンプを接合
    させる工程と、 上記バンプ周辺に第１の樹脂層を塗布した後、第１の樹
    脂層を硬化させる工程と、 上記第１の樹脂層の上記バンプ上に、少なくとも１つ以
    上のバンプを接合させる工程と、 上記バンプ周辺に第２の樹脂層を塗布した後、第２の樹
    脂層を硬化させる工程とを有することを特徴とする半導
    体装置の製造方法。
  14. 【請求項１４】 上記第２の樹脂層を硬化させる工程の
    後に、さらに樹脂層のバンプの上にバンプを少なくとも
    １つ以上接合させる工程と、バンプ周辺に樹脂層を塗布
    した後に硬化させる工程とを繰り返して、樹脂層を３層
    以上重ねて形成することを特徴とする請求項１３に記載
    の半導体装置の製造方法。
  15. 【請求項１５】 樹脂層を硬化させた後に該樹脂層の一
    部に溝を形成し、次の樹脂層を形成する際に該溝を埋め
    ることを特徴とする請求項１３に記載の半導体装置の製
    造方法。
  16. 【請求項１６】 一のバンプを接合した後、位置をずら
    して次のバンプを接合させることを特徴とする請求項１
    ３に記載の半導体装置の製造方法。
  17. 【請求項１７】 一のバンプを接合した後、該バンプに
    接続して金属配線層を形成し、該金属配線層の上に次の
    バンプを接合させることを特徴とする請求項１３に記載
    の半導体装置の製造方法。
JP11027667A 1999-02-04 1999-02-04 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法 Pending JP2000228417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11027667A JP2000228417A (ja) 1999-02-04 1999-02-04 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11027667A JP2000228417A (ja) 1999-02-04 1999-02-04 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000228417A true JP2000228417A (ja) 2000-08-15

Family

ID=12227311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11027667A Pending JP2000228417A (ja) 1999-02-04 1999-02-04 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000228417A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
JP2002368032A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置の製造方法および半導体装置
US6597070B2 (en) 2000-02-01 2003-07-22 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US6740980B2 (en) 2002-07-04 2004-05-25 Renesas Technology Corp. Semiconductor device
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
JP2010034527A (ja) * 2008-06-27 2010-02-12 Panasonic Corp 実装構造体および実装方法
US7988076B2 (en) 2008-10-20 2011-08-02 D.R.T.S. Enterprises Ltd. Non-clogging non-pressure compensated drip emitter
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
EP2061072A3 (en) * 2007-11-15 2012-07-11 Biotronik CRM Patent AG Flip chip wafer, flip chip die and manufacturing processes thereof
US8372326B2 (en) 2008-10-20 2013-02-12 D.R.T.S. Enterprises Ltd. Pressure compensated non-clogging drip emitter
US9877441B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9877442B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Drip line and emitter and methods relating to same
US9877440B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9883640B2 (en) 2013-10-22 2018-02-06 Rain Bird Corporation Methods and apparatus for transporting elastomeric emitters and/or manufacturing drip lines
USD811179S1 (en) 2013-08-12 2018-02-27 Rain Bird Corporation Emitter part
WO2018116728A1 (ja) * 2016-12-22 2018-06-28 株式会社村田製作所 回路モジュール
US10285342B2 (en) 2013-08-12 2019-05-14 Rain Bird Corporation Elastomeric emitter and methods relating to same
US10330559B2 (en) 2014-09-11 2019-06-25 Rain Bird Corporation Methods and apparatus for checking emitter bonds in an irrigation drip line
US10375904B2 (en) 2016-07-18 2019-08-13 Rain Bird Corporation Emitter locating system and related methods
US10440903B2 (en) 2012-03-26 2019-10-15 Rain Bird Corporation Drip line emitter and methods relating to same
US10626998B2 (en) 2017-05-15 2020-04-21 Rain Bird Corporation Drip emitter with check valve
US10631473B2 (en) 2013-08-12 2020-04-28 Rain Bird Corporation Elastomeric emitter and methods relating to same
USD883048S1 (en) 2017-12-12 2020-05-05 Rain Bird Corporation Emitter part
US10842090B2 (en) 2006-02-22 2020-11-24 Rain Bird Corporation Drip emitter
US11051466B2 (en) 2017-01-27 2021-07-06 Rain Bird Corporation Pressure compensation members, emitters, drip line and methods relating to same
WO2023148888A1 (ja) * 2022-02-03 2023-08-10 株式会社Fuji 電気回路形成方法、および電気回路形成装置

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597070B2 (en) 2000-02-01 2003-07-22 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
JP2002368032A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置の製造方法および半導体装置
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
US7449406B2 (en) 2002-02-07 2008-11-11 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7749888B2 (en) 2002-02-07 2010-07-06 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
US7268438B2 (en) 2002-02-07 2007-09-11 Nec Corporation Semiconductor element including a wet prevention film
US6740980B2 (en) 2002-07-04 2004-05-25 Renesas Technology Corp. Semiconductor device
US10842090B2 (en) 2006-02-22 2020-11-24 Rain Bird Corporation Drip emitter
EP1992016A4 (en) * 2006-02-28 2009-04-08 Texas Instruments Inc FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS
EP2061072A3 (en) * 2007-11-15 2012-07-11 Biotronik CRM Patent AG Flip chip wafer, flip chip die and manufacturing processes thereof
JP2010034527A (ja) * 2008-06-27 2010-02-12 Panasonic Corp 実装構造体および実装方法
US8080884B2 (en) 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
US7988076B2 (en) 2008-10-20 2011-08-02 D.R.T.S. Enterprises Ltd. Non-clogging non-pressure compensated drip emitter
US8372326B2 (en) 2008-10-20 2013-02-12 D.R.T.S. Enterprises Ltd. Pressure compensated non-clogging drip emitter
US9877441B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9877440B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9877442B2 (en) 2012-03-26 2018-01-30 Rain Bird Corporation Drip line and emitter and methods relating to same
US11185021B2 (en) 2012-03-26 2021-11-30 Rain Bird Corporation Elastomeric emitter and methods relating to same
US10440903B2 (en) 2012-03-26 2019-10-15 Rain Bird Corporation Drip line emitter and methods relating to same
USD811179S1 (en) 2013-08-12 2018-02-27 Rain Bird Corporation Emitter part
USD826662S1 (en) 2013-08-12 2018-08-28 Rain Bird Corporation Emitter inlet
US10285342B2 (en) 2013-08-12 2019-05-14 Rain Bird Corporation Elastomeric emitter and methods relating to same
US10631473B2 (en) 2013-08-12 2020-04-28 Rain Bird Corporation Elastomeric emitter and methods relating to same
US9883640B2 (en) 2013-10-22 2018-02-06 Rain Bird Corporation Methods and apparatus for transporting elastomeric emitters and/or manufacturing drip lines
US10420293B2 (en) 2013-10-22 2019-09-24 Rain Bird Corporation Methods and apparatus for transporting emitters and/or manufacturing drip line
US10330559B2 (en) 2014-09-11 2019-06-25 Rain Bird Corporation Methods and apparatus for checking emitter bonds in an irrigation drip line
US11422055B2 (en) 2014-09-11 2022-08-23 Rain Bird Corporation Methods and apparatus for checking emitter bonds in an irrigation drip line
US10375904B2 (en) 2016-07-18 2019-08-13 Rain Bird Corporation Emitter locating system and related methods
US10750684B2 (en) 2016-07-18 2020-08-25 Rain Bird Corporation Emitter locating system and related methods
WO2018116728A1 (ja) * 2016-12-22 2018-06-28 株式会社村田製作所 回路モジュール
US11051466B2 (en) 2017-01-27 2021-07-06 Rain Bird Corporation Pressure compensation members, emitters, drip line and methods relating to same
US10626998B2 (en) 2017-05-15 2020-04-21 Rain Bird Corporation Drip emitter with check valve
USD883048S1 (en) 2017-12-12 2020-05-05 Rain Bird Corporation Emitter part
USD978637S1 (en) 2017-12-12 2023-02-21 Rain Bird Corporation Emitter part
WO2023148888A1 (ja) * 2022-02-03 2023-08-10 株式会社Fuji 電気回路形成方法、および電気回路形成装置

Similar Documents

Publication Publication Date Title
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI421991B (zh) Semiconductor device and manufacturing method thereof
JP4575205B2 (ja) 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
JP5375708B2 (ja) 半導体装置の製造方法
JP4916241B2 (ja) 半導体装置及びその製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
TW200921884A (en) Method for making copper-core layer multi-layer encapsulation substrate
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
US9029199B2 (en) Method for manufacturing semiconductor device
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2013115336A (ja) 半導体装置及びその製造方法
TWI600123B (zh) 半導體裝置及其製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
KR101227735B1 (ko) 반도체 패키지 및 그 제조 방법
US20170025386A1 (en) Semiconductor device
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2000164761A (ja) 半導体装置および製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JPH0547842A (ja) 半導体装置
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2014192171A (ja) 半導体装置及びその製造方法
JP2008218759A (ja) 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
JP2006196560A (ja) 半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法