JP2002026073A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002026073A
JP2002026073A JP2000207496A JP2000207496A JP2002026073A JP 2002026073 A JP2002026073 A JP 2002026073A JP 2000207496 A JP2000207496 A JP 2000207496A JP 2000207496 A JP2000207496 A JP 2000207496A JP 2002026073 A JP2002026073 A JP 2002026073A
Authority
JP
Japan
Prior art keywords
main surface
wiring board
semiconductor device
bump
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000207496A
Other languages
English (en)
Inventor
義之 ▲角▼
Yoshiyuki Sumi
Hiroshi Kikuchi
広 菊地
Ikuo Yoshida
育生 吉田
Toshihiko Sato
俊彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000207496A priority Critical patent/JP2002026073A/ja
Publication of JP2002026073A publication Critical patent/JP2002026073A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

(57)【要約】 【課題】 バンプ電極を介してチップを配線基板にフリ
ップチップ実装する半導体装置において、端子数の多い
チップに好適な実装技術を提供する。 【解決手段】 シリコンチップ６Ａの主面には複数個の
半田バンプ８がマトリクス状に配置されている。シリコ
ンチップ６Ａとモジュール基板２との隙間には異方性導
電性樹脂１０が充填されており、シリコンチップ６Ａの
半田バンプ８とモジュール基板２の電極パッド４とは、
異方性導電性樹脂１０中の金属粒子を介して電気的に接
続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、バンプ電極を介して半導体
チップを配線基板にフリップチップ実装する半導体装置
に適用して有効な技術に関する。
【０００２】
【従来の技術】特開平１１−１７０４６号公報は、端子
を有する半導体チップを異方性導電性接着剤によって搭
載するための半導体チップ搭載用基板を開示している。
この基板の表面には、半導体チップの端子と接続するた
めの接続端子と、その接続端子から引き出された配線導
体と、その配線導体を被覆する絶縁被覆とが形成される
と共に、半導体チップを搭載する箇所には絶縁被覆が形
成されない開口部が設けられており、この開口部の大き
さが半導体チップよりも小さいことを特徴としている。
【０００３】特開平１１−１７０５６号公報は、バンプ
を有する半導体チップを異方性導電性接着剤によって搭
載するための半導体チップ搭載用基板を開示している。
この基板の表面には、半導体チップの端子と接続するた
めの接続端子と配線導体とが形成され、その配線導体
は、後に搭載される半導体チップの外形線の箇所には配
置されていないことを特徴としている。
【０００４】
【発明が解決しようとする課題】本発明者らは、プリン
ト配線基板上に多数のＬＳＩチップを実装したマルチチ
ップモジュールの開発を進めている。このマルチチップ
モジュールは、ＬＳＩチップの高密度実装を実現するた
めに、チップの主面に形成したＡｕ（金）のバンプ電極
（以下、単にＡｕバンプという）を配線基板の電極パッ
ド（接続端子）に接続するフリップチップ実装方式を採
用している。また、低価格で高い信頼性を実現するため
に、エポキシ樹脂からなる絶縁フィルム中にＮｉ（ニッ
ケル）などの金属粒子を分散させた、いわゆる異方性導
電フィルム(Anisotropic Conductive Film;ＡＣＦ)をチ
ップとプリント配線基板との隙間に介在させ、Ａｕバン
プ−電極パッド間の電気的接続、熱応力の緩和および接
続部分の保護を同時に行っている。
【０００５】異方性導電フィルムを介してチップとプリ
ント配線基板とを接続するには、チップとほぼ同サイズ
にカットした異方性導電フィルムをプリント配線基板上
に接着し、あらかじめワイヤボンダを使ってＡｕバンプ
を形成しておいたチップを異方性導電フィルム上にマウ
ントした後、チップを上方から加圧することにより、フ
ィルム中の金属粒子を介してチップのＡｕバンプと基板
の電極パッドとを電気的に接続する。次に、この状態で
プリント配線基板を１８０℃程度に加熱し、異方性導電
フィルムを溶融、硬化させることによって、チップと基
板との隙間をフィルムで充填する。
【０００６】ところが、ワイヤボンダを使ってＡｕバン
プを形成する方法は、チップの主面に強い衝撃（ボンデ
ィングダメージ）を与えるので、素子の破壊を避けるた
めには、Ａｕバンプを素子形成領域の外側のみに配置し
なければならない。そのため、この方法でバンプを形成
する場合は、チップの端子数に制約が生じてしまうとい
う問題がある。
【０００７】本発明の目的は、バンプ電極を介してチッ
プを配線基板にフリップチップ実装する半導体装置にお
いて、端子数の多いチップに好適な実装技術を提供する
ことにある。
【０００８】本発明の他の目的は、製造コストの増加を
招くことなく、上記目的を達成することのできる技術を
提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】本発明の半導体装置は、半田からなる複数
の第１バンプ電極がマトリクス状に形成された第１半導
体チップと、半田以外の導電材料からなる複数の第２バ
ンプ電極が形成された第２半導体チップとが配線基板の
主面上にフリップチップ実装されており、前記第１半導
体チップと前記配線基板の主面との隙間には異方性導電
性樹脂が充填され、前記複数の第１バンプ電極と前記配
線基板の主面に形成された複数の電極パッドとが前記異
方性導電性樹脂中の金属粒子を介して電気的に接続さ
れ、前記第２半導体チップと前記配線基板の主面との隙
間には絶縁性の封止用樹脂が充填され、前記複数の第２
バンプ電極と前記配線基板の主面に形成された複数の電
極パッドとが電気的に接続されているものである。
【００１２】本発明の半導体装置は、Ａｕからなる複数
の第１バンプ電極がマトリクス状に形成された第１半導
体チップと、Ａｕ以外の導電材料からなる複数の第２バ
ンプ電極が形成された第２半導体チップとが配線基板の
主面上にフリップチップ実装されており、前記第１半導
体チップと前記配線基板の主面との隙間には異方性導電
性樹脂が充填され、前記複数の第１バンプ電極と前記配
線基板の主面に形成された複数の電極パッドとが前記異
方性導電性樹脂中の金属粒子を介して電気的に接続さ
れ、前記第２半導体チップと前記配線基板の主面との隙
間には絶縁性の封止用樹脂が充填され、前記複数の第２
バンプ電極と前記配線基板の主面に形成された複数の電
極パッドとが電気的に接続されているものである。
【００１３】本発明の半導体装置は、半田からなる複数
の第１バンプ電極がマトリクス状に形成された半導体チ
ップが配線基板の主面上にフリップチップ実装されてお
り、前記半導体チップと前記配線基板の主面との隙間に
は異方性導電性樹脂が充填され、前記複数の第１バンプ
電極と前記配線基板の主面に形成された複数の第１電極
パッドとが前記異方性導電性樹脂中の金属粒子を介して
電気的に接続され、前記配線基板の主面と対向する裏面
には、前記配線基板の内部配線を介して前記複数の第１
電極パッドのいずれかと電気的に接続された複数の第２
電極パッドが形成され、前記複数の第２電極パッドのそ
れぞれには半田からなる第２バンプ電極が形成されてい
るものである。
【００１４】本発明の半導体装置は、半田からなる複数
の第１バンプ電極がマトリクス状に形成された半導体チ
ップが配線基板の主面上にフリップチップ実装されてお
り、前記半導体チップと前記配線基板の主面との隙間に
は絶縁性の封止用樹脂が充填され、前記複数の第１バン
プ電極と前記配線基板の主面に形成された複数の第１電
極パッドとが電気的に接続され、前記配線基板の主面と
対向する裏面には、前記配線基板の内部配線を介して前
記複数の第１電極パッドのいずれかと電気的に接続され
た複数の第２電極パッドが形成され、前記複数の第２電
極パッドのそれぞれには半田からなる第２バンプ電極が
形成されているものである。
【００１５】本発明の半導体装置の製造方法は、以下の
工程を有している。 （ａ）主面に半田からなる複数のバンプ電極が形成され
た半導体チップと、主面に複数の電極パッドが形成され
た配線基板と、異方性導電性フィルムとを用意する工
程、（ｂ）前記半導体チップの主面に形成された前記複
数のバンプ電極と前記配線基板の主面に形成された前記
複数の電極パッドとを対向して配置し、前記複数のバン
プ電極と前記複数の電極パッドとの間に前記異方性導電
性フィルムを介在させる工程、（ｃ）前記配線基板を加
熱して前記異方性導電性フィルムを溶融、硬化させるこ
とにより、前記半導体チップと前記配線基板との隙間に
異方性導電性樹脂を充填し、前記異方性導電性樹脂中の
金属粒子を介して前記複数のバンプ電極のそれぞれと前
記複数の電極パッドのそれぞれとを電気的に接続する工
程。
【００１６】本発明の半導体装置の製造方法は、以下の
工程を有している。 （ａ）主面に半田からなる複数のバンプ電極が形成され
た複数の半導体チップと、主面に複数の電極パッドが形
成された配線基板と、一枚の異方性導電性フィルムとを
用意する工程、（ｂ）前記複数の半導体チップのそれぞ
れの主面に形成された前記複数のバンプ電極と前記配線
基板の主面に形成された前記複数の電極パッドとを対向
して配置し、前記複数のバンプ電極と前記複数の電極パ
ッドとの間に前記一枚の異方性導電性フィルムを介在さ
せる工程、（ｃ）前記配線基板を加熱して前記異方性導
電性フィルムを溶融、硬化させることにより、前記複数
の半導体チップのそれぞれと前記配線基板との隙間に異
方性導電性樹脂を充填し、前記異方性導電性樹脂中の金
属粒子を介して前記複数のバンプ電極のそれぞれと前記
複数の電極パッドのそれぞれとを電気的に接続する工
程。
【００１７】本発明の半導体装置の製造方法は、以下の
工程を有している。 （ａ）主面に半田からなる複数のバンプ電極が形成され
た複数の半導体チップと、主面に複数の電極パッドが形
成された配線基板と、一枚の絶縁性樹脂シートとを用意
する工程、（ｂ）前記複数の半導体チップのそれぞれの
主面に形成された前記複数のバンプ電極と前記配線基板
の主面に形成された前記複数の電極パッドとを対向して
配置し、前記複数のバンプ電極と前記複数の電極パッド
との間に前記一枚の絶縁性樹脂シートを介在させる工
程、（ｃ）前記配線基板を加熱して前記絶縁性樹脂シー
トを溶融、硬化させることにより、前記複数の半導体チ
ップのそれぞれと前記配線基板との隙間に封止用樹脂を
充填し、前記複数のバンプ電極のそれぞれと前記複数の
電極パッドのそれぞれとを電気的に接続する工程。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
【００１９】（実施の形態１）図１は、本実施形態の半
導体装置の平面図、図２は、図１のＡ−Ａ線に沿った断
面図、図３は、図１のＢ−Ｂ線に沿った断面図である。
【００２０】本実施形態の半導体装置は、高速マイクロ
プロセッサ（ＭＰＵ：超小型演算処理装置）、メインメ
モリ、バッファメモリなどのＬＳＩを搭載したマルチチ
ップモジュール(Multi Chip Module；ＭＣＭ)である。
【００２１】このマルチチップモジュール１のモジュー
ル基板２は、ガラス繊維含浸エポキシ（通称；ガラエ
ポ）樹脂によって構成され、その内部には信号配線、電
源配線およびグランド配線などを構成する複数層の配線
３が形成されている。また、モジュール基板２の主面
（上面）および下面には、上記配線３に電気的に接続さ
れた複数個の電極パッド４、５が形成されている。配線
３および電極パッド４、５はＣｕ（銅）からなる。
【００２２】モジュール基板２の主面上には、ＭＰＵが
形成された１個のシリコンチップ６Ａ、メインメモリ
（ＤＲＡＭ）が形成された複数個のシリコンチップ６
Ｂ、バッファが形成された複数個のシリコンチップ６
Ｃ、ＮＡＮＤ６Ｄ、コンデンサや抵抗素子からなる複数
個の受動素子７が実装されている。シリコンチップ６
Ａ、６Ｂ、６ＣおよびＮＡＮＤ６Ｄのそれぞれは、モジ
ュール基板２の主面上にフリップチップ実装され、受動
素子７のそれぞれは、半田実装されている。モジュール
基板２の下面の電極パッド５には、このモジュール基板
２をマザーボードなどに実装するための外部接続端子を
構成する半田バンプ１２が接続されている。
【００２３】上記シリコンチップ６Ａ、６Ｂ、６Ｃは、
それらの主面に形成されたＬＳＩの種類に応じてバンプ
電極（端子）の材質およびレイアウトが異なっている。
すなわち、ＭＰＵが形成されたシリコンチップ６Ａは、
図２に示すように、その主面（素子形成面）に複数個の
半田バンプ８が形成され、これらの半田バンプ８を介し
てモジュール基板２の電極パッド４に電気的に接続され
ている。また、図４に示すように、これらの半田バンプ
８は、シリコンチップ６Ａの主面のほぼ全域にわたって
マトリクス状に配置されている。
【００２４】これに対し、ＤＲＡＭが形成されたシリコ
ンチップ６Ｂは、図３に示すように、その主面（素子形
成面）に複数個のＡｕバンプ９が形成され、これらのＡ
ｕバンプ９を介してモジュール基板２の電極パッド４に
電気的に接続されている。また、図５に示すように、こ
れらのＡｕバンプ９は、シリコンチップ６Ｂの主面の一
辺に沿った方向であって、中央にほぼ一列に配置されて
いる。図示は省略するが、バッファとして機能するシリ
コンチップ６Ｃは、シリコンチップ６Ｂと同様、その主
面に形成された複数個のＡｕバンプ９を介してモジュー
ル基板２の電極パッド４に電気的に接続されている。ま
た、これらのＡｕバンプ９は、シリコンチップ６Ｃの主
面の周辺部（素子形成領域の外側）に沿って一列に配置
されている。
【００２５】図２および図３に示すように、シリコンチ
ップ６Ａ、６Ｂのそれぞれとモジュール基板２との隙間
には、異方性導電性樹脂１０が充填されている。図示は
省略するが、シリコンチップ６Ｃとモジュール基板２と
の隙間にも、異方性導電性樹脂１０が充填されている。
異方性導電性樹脂１０は、エポキシ系の熱硬化性樹脂中
にＮｉ（ニッケル）などの金属粒子を分散させたもので
ある。
【００２６】図６に拡大して示すように、シリコンチッ
プ６Ａの主面に形成された半田バンプ８とモジュール基
板２の電極パッド４とは、この異方性導電性樹脂１０中
の金属粒子１１を介して電気的に接続されている。ま
た、図７に拡大して示すように、シリコンチップ６Ｂの
主面に形成されたＡｕバンプ９とモジュール基板２の電
極パッド４とは、異方性導電性樹脂１０中の金属粒子１
１を介して電気的に接続されている。図示は省略する
が、シリコンチップ６Ｃの主面に形成されたＡｕバンプ
９とモジュール基板２の電極パッド４も、異方性導電性
樹脂１０中の金属粒子１１を介して電気的に接続されて
いる。
【００２７】シリコンチップ６Ａ、６Ｂ、６Ｃとモジュ
ール基板２との間に充填された上記異方性導電性樹脂１
０は、半田バンプ８またはＡｕバンプ９と電極パッド４
とを電気的に接続する機能と併せて、接続部分を保護し
たり、熱応力を緩和したりする機能を備えている。
【００２８】このように、本実施形態のマルチチップモ
ジュール１は、モジュール基板２の主面上にフリップチ
ップ実装したシリコンチップ６Ａ、６Ｂ、６Ｃのうち、
シリコンチップ６Ａの端子を半田バンプ８で構成し、こ
れらの半田バンプ８をチップの主面にマトリクス状に配
置することによって端子数の多いチップを実現してい
る。一方、端子数の少ないシリコンチップ６Ｂ、６Ｃの
端子をＡｕバンプ９で構成し、これらのＡｕバンプ９を
チップの主面の周辺部または中央部に一列に配置する。
【００２９】上記のように構成されたマルチチップモジ
ュール１を組み立てるには、まずモジュール基板２とそ
の主面に実装する能動素子（シリコンチップ６Ａ、６
Ｂ、６Ｃなど）および受動素子（コンデンサ、抵抗素
子）７とを用意する。
【００３０】シリコンチップ６Ａの主面には、周知のス
クリーン印刷法や半田ボール供給法によって半田バンプ
８を形成する（図４参照）。これらのバンプ形成方法
は、シリコンチップ６Ａの主面に強い衝撃を与えないの
で、素子形成領域を含めた主面全域に半田バンプ８を配
置することができる。半田バンプ８は、例えばＳｎ
（錫）−Ａｇ（銀）合金半田（融点＝２３０℃）、Ｓｎ
−Ａｇ−Ｃｕ合金半田（融点＝２２５℃）、Ａｕ−Ｓｎ
合金半田（融点＝〜３００℃）、１．７％のＳｎを含む
Ｐｂ（鉛）合金半田（融点＝３３０℃）など、後述する
異方性導電性フィルムの溶融温度よりも高い融点を有す
る半田材料で構成する。
【００３１】一方、シリコンチップ６Ｂ、６Ｃの主面に
は、Ａｕワイヤを使った周知のワイヤボンディング法に
よってＡｕバンプ９を形成する。このバンプ形成方法
は、シリコンチップ６Ｂ、６Ｃの主面に強い衝撃（ボン
ディングダメージ）を与えるので、素子の破壊を避ける
ために、Ａｕバンプ９を素子形成領域外のみに配置す
る。
【００３２】図８は、モジュール基板２の主面の平面図
である。なお、同図にはシリコンチップ６Ａ、６Ｂ、６
Ｃの半田バンプ８またはＡｕバンプ９が接続される電極
パッド４のみを示し、受動素子が接続される電極パッド
４や電極パッド４同士を接続する配線３の図示は省略し
てある。
【００３３】電極パッド４（および電極パッド５）は、
Ｃｕからなる。Ｃｕの表面には、この種の配線基板にお
いて通常行われるＮｉおよびＡｕの２層メッキ処理が施
されるが、ＮｉおよびＡｕメッキが施されない場合は、
それに代えて表面の酸化を防止するための防錆剤（図示
せず）がコーティングされている。防錆剤は、例えばベ
ンゾイミダゾール(Benzimidazole)からなる。
【００３４】半田バンプ８が形成されたシリコンチップ
６Ａをモジュール基板２の主面に実装するには、まず図
９に示すように、モジュール基板２の電極パッド４上に
異方性導電性フィルム１０ａをマウントする。異方性導
電性フィルム１０ａは、Ｎｉなどの金属粒子を分散させ
た未硬化のエポキシ系樹脂をフィルム状に加工したもの
で、これをシリコンチップ６Ａと同程度のサイズに裁断
し、加熱によって電極パッド４上に貼り付ける。
【００３５】次に、図１０に示すように、異方性導電性
フィルム１０ａの上面にシリコンチップ６Ａをマウント
し、半田バンプ８とそれに対応する電極パッド４との位
置合わせを行う。
【００３６】次に、上方から加圧ツール（図示せず）を
押し付けることによってシリコンチップ６Ａの上面に１
０〜３０ｋｇ／ｃｍ2程度の圧力を加え、この状態でモ
ジュール基板２を１８０℃程度に加熱することにより、
異方性導電性フィルム１０ａを一旦溶融させた後、硬化
させる。これにより、図１１に示すように、シリコンチ
ップ６Ａとモジュール基板２との隙間に異方性導電性樹
脂１０が充填される。またこのとき、異方性導電性樹脂
１０中の金属粒子１１が半田バンプ８の表面の自然酸化
膜と電極パッド４の表面の防錆剤とを突き破り、この金
属粒子１１を介して半田バンプ８と電極パッド４とが電
気的に接続される（図６参照）。
【００３７】このように、本実施形態では、半田バンプ
８をリフローさせずに電極パッド４に接続する。このた
め、半田バンプ８をリフローする場合に比べて電極パッ
ド４の形状の自由度が高くなる。すなわち、半田バンプ
８をリフローする場合には、電極パッド４の縦方向と横
方向の寸法をほぼ等しくする必要があるが、半田バンプ
８をリフローしない場合は、このような制約がない。従
って、例えば電極パッド４の配列方向の寸法を縮小し、
これに直交する方向の寸法を拡大することにより、半田
バンプ８と電極パッド４との接触面積を低減させること
なく、電極パッド４のピッチを縮小することができる。
【００３８】また、半田バンプ８をリフローしない場合
は、モジュール基板２が熱変形するような高温で溶融す
る半田材料を使用することもできるので、半田バンプ８
を構成する材料の選択の自由度が高くなる。
【００３９】また、本実施形態では、電極パッド４をＣ
ｕのみで構成し、その表面にメッキ層を形成しないので
電極パッド４の厚さが薄くなる。そのため、半田バンプ
８およびＡｕバンプ９を接続する電極パッド４の下部の
基板材料が沈み込むため、ＬＳＩ直下の樹脂厚さが薄く
なり、接続寿命が改善および向上する。
【００４０】一方、Ａｕバンプ９が形成されたシリコン
チップ６Ｂをモジュール基板２の主面に実装するには、
まず図１２に示すように、モジュール基板２の電極パッ
ド４上にシリコンチップ６Ｂと同程度のサイズに裁断し
た異方性導電性フィルム１０ｂを貼り付けた後、その上
面にシリコンチップ６Ｂをマウントし、Ａｕバンプ９と
それに対応する電極パッド４との位置合わせを行う。
【００４１】次に、上方から加圧ツール（図示せず）を
押し付けることによってシリコンチップ６Ｂの上面に１
０〜３０ｋｇ／ｃｍ2程度の圧力を加え、この状態でモ
ジュール基板２を１８０℃程度に加熱することにより、
異方性導電性フィルム１０を溶融、硬化させる。これに
より、図１３に示すように、シリコンチップ６Ｂとモジ
ュール基板２との隙間に異方性導電性樹脂１０が充填さ
れる。またこのとき、異方性導電性樹脂１０中の金属粒
子１１が電極パッド４の表面の防錆剤を突き破り、この
金属粒子１１を介してＡｕバンプ９と電極パッド４とが
電気的に接続される（図７参照）。
【００４２】なお、本実施形態のマルチチップモジュー
ル１は、モジュール基板２に４個のシリコンチップ６Ｂ
を実装する（図１参照）ので、実際の製造工程では、モ
ジュール基板２の電極パッド４上に異方性導電性フィル
ム１０ｂを貼り付けた後、その上面に４個のシリコンチ
ップ６Ｂをマウントし、これらのシリコンチップ６Ｂに
上方から同時に加圧ツールを押し付けてモジュール基板
２を加熱する。この場合、異方性導電性フィルム１０ｂ
は、図１４に示すように、シリコンチップ６Ｂ約４個分
のサイズに裁断したものを使用する。
【００４３】また、モジュール基板２の主面からシリコ
ンチップ６Ｂの上面までの高さがシリコンチップ６Ａの
それと同じ場合には、１個のシリコンチップ６Ａと４個
のシリコンチップ６Ｂとを同時に一括して実装すること
ができる。この場合、異方性導電性フィルム１０ｂは、
図１５に示すように、シリコンチップ６Ａの実装領域と
シリコンチップ６Ｂの実装領域とを覆う程度のサイズに
裁断したものを使用する。他方、シリコンチップ６Ａ、
６Ｂの高さが異なる場合には、低い方のチップから順に
実装することにより、チップに加圧ツールを押し付ける
際、先に実装したチップに加圧ツールが接触する不具合
を避けることができる。
【００４４】図示は省略するが、シリコンチップ６Ｃお
よびＮＡＮＤ６Ｄは、前記シリコンチップ６Ｂをモジュ
ール基板２に実装した方法と同じ方法で６個を一括でモ
ジュール基板２に実装する。
【００４５】次に、周知の半田リフロー法によって受動
素子７をモジュール基板２の主面上に実装する。受動素
子７は、シリコンチップ６Ａ、６Ｂ、６Ｃを実装する前
に実装してもよい。その後、モジュール基板２の裏面の
電極パッド５に半田バンプ１２を接続し、続いて半田バ
ンプ１２をリフローすることにより、前記図１に示した
マルチチップモジュール１が完成する。半田バンプ１２
は、例えば３７％Ｐｂ（鉛）−６４％Ｓｎ（錫）共晶合
金半田（融点＝１８３℃）など、モジュール基板２の主
面側の半田バンプ８より低い融点を有する半田材料で構
成する。モジュール基板２の裏面の電極パッド５をＣｕ
で構成し、その表面に防錆剤をコーティングした場合、
この防錆剤がフラックスなどの溶剤と反応し、半田バン
プ８と電極パッド５とが電気的に接続される。
【００４６】シリコンチップ６Ａの主面には、球状の半
田バンプ８に代えて、例えば図１６に示すような台形の
断面形状を有する半田バンプ１３を形成してもよい。こ
のような形状の半田バンプ１３は、例えばシリコンチッ
プ６Ａのボンディングパッドの表面にスパッタリング法
で半田材料を堆積することによって形成することができ
る。この場合、バンプ先端が凹凸なため電極パッド４と
の接触面を粗面化することができる。この台形状半田バ
ンプ１３は、Ｐｂ膜１３ａを台形状にスパッタしたあ
と、Ｓｎ膜１３ｂをその先端にスパッタすることによっ
て形成できる。
【００４７】電極パッド４との接触面が粗面化された半
田バンプ１３を使用した場合には、異方性導電性樹脂１
０中の金属粒子１１が半田バンプ１３の表面の自然酸化
膜と電極パッド４の表面の防錆剤とを突き破り易くなる
ため、半田バンプ１３と電極パッド４との接続信頼性を
向上させることができる。
【００４８】シリコンチップ６Ａの主面には、上記した
球状の半田バンプ８や台形の半田バンプ１３に代えて、
メッキ法によってＡｕバンプ１４を形成してもよい。こ
のバンプ形成方法は、シリコンチップ６Ａの主面に強い
衝撃を与えないので、半田バンプ８、１３と同様、シリ
コンチップ６Ａの素子形成領域を含めた主面全域に端子
を配置することができる。
【００４９】図１７は、シリコンチップ６Ａの主面に形
成したＡｕバンプ１４をモジュール基板２の電極パッド
４に接続した状態を示す断面図である。半田バンプ８、
１３を使用した場合と同様、Ａｕバンプ１４と電極パッ
ド４とは、シリコンチップ６Ａとモジュール基板２との
隙間に充填された異方性導電性樹脂１０中の金属粒子１
１を介して電気的に接続される。
【００５０】（実施の形態２）前記実施の形態１では、
シリコンチップ６Ａ、６Ｂ、６Ｃとモジュール基板２と
の隙間に異方性導電性樹脂１０を充填したが、本実施形
態では、シリコンチップ６Ａ、６Ｂ、６ＣおよびＮＡＮ
Ｄ６Ｄとモジュール基板２との隙間に絶縁性のアンダー
フィル樹脂（封止樹脂）１５を充填する。
【００５１】図１８は、シリコンチップ６Ａの主面に形
成した半田バンプ８をモジュール基板２の電極パッド４
に接続し、シリコンチップ６Ａとモジュール基板２との
隙間にアンダーフィル樹脂１５を充填した状態を示す断
面図である。
【００５２】上記アンダーフィル樹脂１５は、例えばシ
リカフィラーが含有されたエポキシ系の熱硬化性樹脂に
よって構成される。シリコンチップ６Ａとモジュール基
板２との隙間にアンダーフィル樹脂１５を充填するに
は、まずシリコンチップ６Ａの半田バンプ８とモジュー
ル基板２の電極パッド４とを電気的に接続する。半田表
面の酸化膜は、樹脂中のフィラーにより酸化膜が破れ
る。破れた酸化膜から酸化していない半田と樹脂中のフ
ィラーにより防錆材を破った酸化していないＣｕ表面と
が樹脂の硬化収縮力により接続が電気的に保持される。
【００５３】続いてディスペンサなどを使って液状のア
ンダーフィル樹脂１５をシリコンチップ６Ａの外周に供
給した後、アンダーフィル樹脂１５の流動性を高めるた
めにモジュール基板２を７０℃程度に加温する。これに
より、アンダーフィル樹脂１５が毛細管現象によってシ
リコンチップ６Ａとモジュール基板２との隙間に浸入す
る。その後、モジュール基板２を１５０℃程度で熱処理
することによって、アンダーフィル樹脂１５を硬化させ
る。シリコンチップ６Ｂ、６Ｃとモジュール基板２との
隙間にアンダーフィル樹脂１５を充填する方法も上記と
同じである。
【００５４】シリコンチップ６Ａ、６Ｂ、６ＣおよびＮ
ＡＮＤ６Ｄとモジュール基板２との隙間に充填するアン
ダーフィル樹脂１５は、液状のタイプに代え、未硬化の
エポキシ系樹脂をフィルム状に加工したものを使用する
こともできる。この場合は、チップサイズに裁断したフ
ィルムを半田バンプ８（またはＡｕバンプ９）と電極パ
ッド４との間に介在させ、この状態でモジュール基板２
２を１５０℃程度に加熱することによってフィルムを溶
融、硬化させればよい。
【００５５】前記実施の形態１、２では、シリコンチッ
プ６Ａ、６Ｂ、６ＣおよびＮＡＮＤ６Ｄとモジュール基
板２との隙間に異方性導電性樹脂１０を充填したが、本
実施形態では、シリコンチップ６Ａ、６Ｂ、６Ｃとモジ
ュール基板２との隙間に絶縁性のアンダーフィル樹脂
（封止樹脂）１５を充填する。
【００５６】図１９に示すように、モジュール基板２の
主面上には、上記シリコンチップ６Ａ、６Ｂ、６Ｃの
他、ワイヤボンディング方式によって他のシリコンチッ
プＤを実装してもよい。この場合、モジュール基板２の
電極パッド４とシリコンチップＤとをワイヤ１６で接続
する作業は、異方性導電性樹脂１０またはアンダーフィ
ル樹脂１５を加熱溶融してシリコンチップ６Ａ、６Ｂ、
６ＣおよびＮＡＮＤ６Ｄとモジュール基板２との隙間に
充填する作業が終了した後に行うことが好ましい。
【００５７】（実施の形態３）図２０は、本実施形態の
半導体装置の断面図である。この半導体装置は、配線基
板１７の主面上に一個のシリコンチップＥをフリップチ
ップ実装したＢＧＡ(Ball Grid Array)構造のシングル
チップパッケージである。
【００５８】この半導体装置の配線基板１７は、ガラス
繊維含浸エポキシ樹脂によって構成され、その内部には
信号配線、電源配線およびグランド配線などを構成する
複数層の配線３が形成されている。また、配線基板１７
の主面（上面）および下面には、上記配線３に電気的に
接続された複数個の電極パッド４、５が形成されてい
る。配線３および電極パッド４、５はＣｕからなる。
【００５９】配線基板１７の主面上には、ＭＰＵが形成
された１個のシリコンチップ６Ｅが実装されている。こ
のシリコンチップ６Ｅは、その主面（素子形成面）に複
数個の半田バンプ８が形成され、これらの半田バンプ８
を介して配線基板１７の電極パッド４に電気的に接続さ
れている。これらの半田バンプ８は、シリコンチップ６
Ｅの主面のほぼ全域にわたってマトリクス状に配置され
ている。
【００６０】シリコンチップ６Ｅと配線基板１７との隙
間には、異方性導電性樹脂１０が充填されており、シリ
コンチップ６Ｅの半田バンプ８と配線基板１７の電極パ
ッド４とは、この異方性導電性樹脂１０中の金属粒子１
１を介して電気的に接続されている。
【００６１】配線基板１７の主面上にシリコンチップ６
Ｅを実装する方法は、前述したシリコンチップ６Ａをモ
ジュール基板２の主面上に実装する方法と同じである。
また、シリコンチップ６Ｅの主面には、球状の半田バン
プ８に代えて、前述した台形の半田バンプを形成した
り、メッキ法によってＡｕバンプを形成したりしてもよ
い。これらのバンプ形成方法は、シリコンチップ６Ｅの
主面に強い衝撃を与えないので、素子形成領域を含めた
主面全域に端子を配置することができる。
【００６２】シリコンチップ６Ｅの主面の半田バンプ８
は、その一部を端子として機能しない放熱用のダミーバ
ンプとして構成することもできる。シリコンチップ６Ｅ
の主面に放熱用のダミーバンプを形成することにより、
シリコンチップ６Ｅで発生した熱の一部をダミーバンプ
を通じて配線基板１７側に放散させることができる。
【００６３】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００６４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００６５】本発明によれば、半田バンプをマトリクス
状に形成したチップを異方性導電性樹脂を介して配線基
板にフリップチップ実装することができるので、端子数
の多いチップを高密度に実装したマルチチップモジュー
ルやシングルチップパッケージを安価に提供することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の平面図
である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１のＢ−Ｂ線に沿った断面図である。
【図４】ＭＰＵが形成されたシリコンチップの主面の平
面図である。
【図５】ＤＲＡＭが形成されたシリコンチップの主面の
平面図である。
【図６】図２の要部拡大断面図である。
【図７】図３の要部拡大断面図である。
【図８】モジュール基板の主面の平面図である。
【図９】本発明の一実施形態である半導体装置の製造方
法を示す断面図である。
【図１０】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
【図１１】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
【図１２】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
【図１３】本発明の一実施形態である半導体装置の製造
方法を示す断面図である。
【図１４】本発明の一実施形態である半導体装置の製造
方法を示す平面図である。
【図１５】本発明の一実施形態である半導体装置の製造
方法を示す平面図である。
【図１６】シリコンチップに形成された半田バンプの形
状を示す拡大断面図である。
【図１７】本発明の他の実施形態である半導体装置の要
部断面図である。
【図１８】本発明の他の実施形態である半導体装置の要
部断面図である。
【図１９】本発明の他の実施形態である半導体装置の平
面図である。
【図２０】本発明の他の実施形態である半導体装置の断
面図である。
【符号の説明】
１ マルチチップモジュール ２ モジュール基板 ３ 配線 ４ 電極パッド ５ 電極パッド ６Ａ〜６Ｅ シリコンチップ ７ 受動素子 ８ 半田バンプ ９ Ａｕバンプ １０ 異方性導電性樹脂 １０ａ、１０ｂ 異方性導電性フィルム １１ 金属粒子 １２ 半田バンプ（外部接続端子） １３ 半田バンプ １３ａ Ｐｂ膜 １３ｂ Ｓｎ膜 １４ Ａｕバンプ １５ アンダーフィル樹脂（封止樹脂） １６ ワイヤ １７ 配線基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 育生 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 佐藤 俊彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F044 KK07 LL09 LL11 QQ03 RR01 RR19

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 半田からなる複数の第１バンプ電極がマ
    トリクス状に形成された第１半導体チップと、半田以外
    の導電材料からなる複数の第２バンプ電極が形成された
    第２半導体チップとが配線基板の主面上にフリップチッ
    プ実装された半導体装置であって、 前記第１半導体チップと前記配線基板の主面との隙間に
    は異方性導電性樹脂が充填され、前記複数の第１バンプ
    電極と前記配線基板の主面に形成された複数の電極パッ
    ドとが前記異方性導電性樹脂中の金属粒子を介して電気
    的に接続され、前記第２半導体チップと前記配線基板の
    主面との隙間には絶縁性の封止用樹脂が充填され、前記
    複数の第２バンプ電極と前記配線基板の主面に形成され
    た複数の電極パッドとが電気的に接続されている、こと
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記第２バンプ電極は、Ａｕバンプであることを特徴とす
    る半導体装置。
  3. 【請求項３】 Ａｕからなる複数の第１バンプ電極がマ
    トリクス状に形成された第１半導体チップと、Ａｕ以外
    の導電材料からなる複数の第２バンプ電極が形成された
    第２半導体チップとが配線基板の主面上にフリップチッ
    プ実装された半導体装置であって、 前記第１半導体チップと前記配線基板の主面との隙間に
    は異方性導電性樹脂が充填され、前記複数の第１バンプ
    電極と前記配線基板の主面に形成された複数の電極パッ
    ドとが前記異方性導電性樹脂中の金属粒子を介して電気
    的に接続され、前記第２半導体チップと前記配線基板の
    主面との隙間には絶縁性の封止用樹脂が充填され、前記
    複数の第２バンプ電極と前記配線基板の主面に形成され
    た複数の電極パッドとが電気的に接続されている、こと
    を特徴とする半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、前
    記第１バンプ電極は、メッキにより形成されたＡｕバン
    プであることを特徴とする半導体装置。
  5. 【請求項５】 請求項１または３記載の半導体装置にお
    いて、前記第１バンプ電極の形状は、台形であることを
    特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置において、前
    記台形の第１バンプ電極は、２層の金属層からなり、前
    記配線基板の電極パッドと接触する金属層の表面が粗面
    化されていることを特徴とする半導体装置。
  7. 【請求項７】 請求項１または３記載の半導体装置にお
    いて、前記封止用樹脂は、液状の樹脂を加熱により硬化
    させたものであることを特徴とする半導体装置。
  8. 【請求項８】 請求項１または３記載の半導体装置にお
    いて、前記封止用樹脂は、シート状に成形した樹脂を加
    熱により溶融、硬化させたものであることを特徴とする
    半導体装置。
  9. 【請求項９】 請求項１または３記載の半導体装置にお
    いて、複数のボンディングパッドが形成された第３半導
    体チップが前記配線基板の主面上に実装され、前記複数
    のボンディングパッドと前記配線基板の主面に形成され
    た複数の電極パッドとがワイヤを介して電気的に接続さ
    れていることを特徴とする半導体装置。
  10. 【請求項１０】 半田からなる複数の第１バンプ電極が
    マトリクス状に形成された半導体チップが配線基板の主
    面上にフリップチップ実装された半導体装置であって、 前記半導体チップと前記配線基板の主面との隙間には異
    方性導電性樹脂が充填され、前記複数の第１バンプ電極
    と前記配線基板の主面に形成された複数の第１電極パッ
    ドとが前記異方性導電性樹脂中の金属粒子を介して電気
    的に接続され、 前記配線基板の主面と対向する裏面には、前記配線基板
    の内部配線を介して前記複数の第１電極パッドのいずれ
    かと電気的に接続された複数の第２電極パッドが形成さ
    れ、前記複数の第２電極パッドのそれぞれには半田から
    なる第２バンプ電極が形成されている、ことを特徴とす
    る半導体装置。
  11. 【請求項１１】 半田からなる複数の第１バンプ電極が
    マトリクス状に形成された半導体チップが配線基板の主
    面上にフリップチップ実装された半導体装置であって、 前記半導体チップと前記配線基板の主面との隙間には絶
    縁性の封止用樹脂が充填され、前記複数の第１バンプ電
    極と前記配線基板の主面に形成された複数の第１電極パ
    ッドとが電気的に接続され、 前記配線基板の主面と対向する裏面には、前記配線基板
    の内部配線を介して前記複数の第１電極パッドのいずれ
    かと電気的に接続された複数の第２電極パッドが形成さ
    れ、前記複数の第２電極パッドのそれぞれには半田から
    なる第２バンプ電極が形成されている、ことを特徴とす
    る半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置におい
    て、前記封止用樹脂は、液状の樹脂を加熱により硬化さ
    せたものであることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１１記載の半導体装置におい
    て、前記封止用樹脂は、シート状に成形した樹脂を加熱
    により溶融、硬化させたものであることを特徴とする半
    導体装置。
  14. 【請求項１４】 請求項１０〜１３のいずれか一項に記
    載の半導体装置において、前記第１バンプ電極の形状
    は、台形であることを特徴とする半導体装置。
  15. 【請求項１５】 請求項１４記載の半導体装置におい
    て、前記台形の第１バンプ電極は、２層の金属層からな
    り、前記配線基板の第１電極パッドと接触する金属層の
    表面が粗面化されていることを特徴とする半導体装置。
  16. 【請求項１６】 請求項１０〜１３のいずれか一項に記
    載の半導体装置において、前記第１バンプ電極の融点は
    ３３０℃であり、前記第２バンプ電極の融点は１８４℃
    であることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１０〜１３のいずれか一項に記
    載の半導体装置において、前記第１バンプ電極を構成す
    る半田はＰｂ−Ｓｎ（Ｓｎ１．７〜１．８ｗｔ％）から
    なり、前記第２バンプ電極を構成する半田はＰｂ−Ｓｎ
    （Ｐｂ３７ｗｔ％）からなることを特徴とする半導体装
    置。
  18. 【請求項１８】 以下の工程を有する半導体装置の製造
    方法； （ａ）主面に半田からなる複数のバンプ電極が形成され
    た半導体チップと、主面に複数の電極パッドが形成され
    た配線基板と、異方性導電性フィルムとを用意する工
    程、（ｂ）前記半導体チップの主面に形成された前記複
    数のバンプ電極と前記配線基板の主面に形成された前記
    複数の電極パッドとを対向して配置し、前記複数のバン
    プ電極と前記複数の電極パッドとの間に前記異方性導電
    性フィルムを介在させる工程、（ｃ）前記配線基板を加
    熱して前記異方性導電性フィルムを溶融、硬化させるこ
    とにより、前記半導体チップと前記配線基板との隙間に
    異方性導電性樹脂を充填し、前記異方性導電性樹脂中の
    金属粒子を介して前記複数のバンプ電極のそれぞれと前
    記複数の電極パッドのそれぞれとを電気的に接続する工
    程。
  19. 【請求項１９】 以下の工程を有する半導体装置の製造
    方法； （ａ）主面に半田からなる複数のバンプ電極が形成され
    た複数の半導体チップと、主面に複数の電極パッドが形
    成された配線基板と、一枚の異方性導電性フィルムとを
    用意する工程、（ｂ）前記複数の半導体チップのそれぞ
    れの主面に形成された前記複数のバンプ電極と前記配線
    基板の主面に形成された前記複数の電極パッドとを対向
    して配置し、前記複数のバンプ電極と前記複数の電極パ
    ッドとの間に前記一枚の異方性導電性フィルムを介在さ
    せる工程、（ｃ）前記配線基板を加熱して前記異方性導
    電性フィルムを溶融、硬化させることにより、前記複数
    の半導体チップのそれぞれと前記配線基板との隙間に異
    方性導電性樹脂を充填し、前記異方性導電性樹脂中の金
    属粒子を介して前記複数のバンプ電極のそれぞれと前記
    複数の電極パッドのそれぞれとを電気的に接続する工
    程。
  20. 【請求項２０】 以下の工程を有する半導体装置の製造
    方法； （ａ）主面に半田からなる複数のバンプ電極が形成され
    た複数の半導体チップと、主面に複数の電極パッドが形
    成された配線基板と、一枚の絶縁性樹脂シートとを用意
    する工程、（ｂ）前記複数の半導体チップのそれぞれの
    主面に形成された前記複数のバンプ電極と前記配線基板
    の主面に形成された前記複数の電極パッドとを対向して
    配置し、前記複数のバンプ電極と前記複数の電極パッド
    との間に前記一枚の絶縁性樹脂シートを介在させる工
    程、（ｃ）前記配線基板を加熱して前記絶縁性樹脂シー
    トを溶融、硬化させることにより、前記複数の半導体チ
    ップのそれぞれと前記配線基板との隙間に封止用樹脂を
    充填し、前記複数のバンプ電極のそれぞれと前記複数の
    電極パッドのそれぞれとを電気的に接続する工程。
  21. 【請求項２１】 請求項１８、１９または２０記載の半
    導体装置の製造方法において、前記配線基板を加熱する
    際、前記異方性導電性樹脂中のフィラーまたはバンプ電
    極表面の凹凸によりチップ上面に圧力を加えることでバ
    ンプ電極表面の自然酸化膜を除去することを特徴とする
    半導体装置の製造方法。
  22. 【請求項２２】 請求項１８、１９または２０記載の半
    導体装置の製造方法において、前記配線基板を加熱する
    温度は、前記バンプ電極を構成する前記半田の溶融温度
    以下であることを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項１９または２０記載の半導体装
    置の製造方法において、前記複数の半導体チップは、前
    記配線基板の主面からの高さが異なる複数の半導体チッ
    プによって構成され、高さの低い半導体チップから順に
    前記配線基板の主面上に実装することを特徴とする半導
    体装置の製造方法。
  24. 【請求項２４】 請求項１８または１９記載の半導体装
    置の製造方法において、前記電極パッドはＣｕからな
    り、前記配線基板を加熱する工程に先立って、その表面
    に防錆剤を塗布することを特徴とする半導体装置の製造
    方法。
JP2000207496A 2000-07-07 2000-07-07 半導体装置およびその製造方法 Pending JP2002026073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000207496A JP2002026073A (ja) 2000-07-07 2000-07-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000207496A JP2002026073A (ja) 2000-07-07 2000-07-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002026073A true JP2002026073A (ja) 2002-01-25

Family

ID=18704247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000207496A Pending JP2002026073A (ja) 2000-07-07 2000-07-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002026073A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505641B1 (ko) * 2002-09-10 2005-08-03 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
JP2005340724A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
JP2009118626A (ja) * 2007-11-06 2009-05-28 Dainippon Printing Co Ltd サスペンション基板およびその製造方法
US8580620B2 (en) 2009-08-12 2013-11-12 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2018046292A (ja) * 2017-11-22 2018-03-22 東芝メモリ株式会社 半導体記憶装置
US10566033B2 (en) 2011-02-23 2020-02-18 Toshiba Memory Corporation Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989607B2 (en) 2002-03-20 2006-01-24 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers
KR100505641B1 (ko) * 2002-09-10 2005-08-03 삼성전자주식회사 메모리 모듈 및 이를 구비하는 메모리 시스템
JP2005340724A (ja) * 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4543755B2 (ja) * 2004-05-31 2010-09-15 パナソニック株式会社 半導体集積回路
JP2009118626A (ja) * 2007-11-06 2009-05-28 Dainippon Printing Co Ltd サスペンション基板およびその製造方法
US8580620B2 (en) 2009-08-12 2013-11-12 Renesas Electronics Corporation Method of manufacturing semiconductor device
US10566033B2 (en) 2011-02-23 2020-02-18 Toshiba Memory Corporation Semiconductor device
US10847190B2 (en) 2011-02-23 2020-11-24 Toshiba Memory Corporation Semiconductor device
US11244708B2 (en) 2011-02-23 2022-02-08 Kioxia Corporation Semiconductor device
JP2018046292A (ja) * 2017-11-22 2018-03-22 東芝メモリ株式会社 半導体記憶装置

Similar Documents

Publication Publication Date Title
US8653655B2 (en) Semiconductor device and manufacturing method thereof
JP4790157B2 (ja) 半導体装置
US8810043B2 (en) Semiconductor device
JP4105409B2 (ja) マルチチップモジュールの製造方法
WO1998040915A1 (fr) Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JP2002026072A (ja) 半導体装置の製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2004006482A (ja) 半導体装置およびその製造方法
JP5297445B2 (ja) 半導体装置
JP2002217232A (ja) 半導体装置の製造方法
JPH0964101A (ja) 半導体集積回路装置およびその製造方法
JP2008091954A (ja) 半導体装置の製造方法