JP3339881B2

JP3339881B2 - 半導体集積回路装置およびその製造方法

Info

Publication number: JP3339881B2
Application number: JP18921892A
Authority: JP
Inventors: 博赤崎; 寛治大塚; 雅雄水上; 宏舘
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1992-07-16
Filing date: 1992-07-16
Publication date: 2002-10-28
Anticipated expiration: 2017-10-28
Also published as: JPH0637233A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、半導体チップを基板に
高密度に実装する技術に関するものである。

【０００２】

【従来の技術】近年、ＲＡＭ、ＲＯＭなどのメモリＬＳ
Ｉは、メモリ容量の大規模化に伴って半導体チップの面
積が著しく増大しているため、半導体チップをＴＳＯＰ
(ThinSmall Outline Package)、ＴＳＯＪ(Thin Small O
utline J-lead package) のような超薄形の表面実装型
パッケージに封止することで実装密度の向上を図ってい
る。

【０００３】一方、ゲートアレイやマイクロコンピュー
タなどの論理ＬＳＩは、多機能化や高速化の進行に伴っ
て外部端子（入出力端子、電源端子）の数が著しく増加
（多ピン化）しているため、半導体チップをＴＱＦＰ(T
hin Quad Flat Package)のような超薄形で、かつパッケ
ージの四方向にアウターリードが延在した表面実装型パ
ッケージに封止することで実装密度の向上を図ってい
る。

【０００４】多ピンＬＳＩの実装方式としては、上記Ｑ
ＦＰの他、半導体チップの最上層配線に接合した微細な
半田バンプを介して半導体チップを基板にフェイスダウ
ンボンディングするフリップチップ方式や、半導体チッ
プの電極パッド上に形成したＡｕバンプと、ポリイミド
樹脂のような絶縁フィルムの一面に形成したＣｕリード
の一端とを電気的に接続し、このＣｕリードの他端を基
板に半田付けするＴＡＢ(Tape Automated Bonding)方式
が知られている。

【０００５】なお、上記フリップチップ方式について
は、例えばＩＢＭ社発行、「ＩＢＭジャーナル・オブ・
リサーチ・アンド・ディベロップメント、１３巻、No３
（IBMJournal of Research and Development, Vol.13,
No.3)」Ｐ２３９〜Ｐ２５０などに、また、ＴＡＢ方式
については、例えば特開昭６２−２０５６４８号公報な
どにそれぞれ記載がある。

【０００６】

【発明が解決しようとする課題】しかしながら、前記し
た従来のパッケージや実装方式には、下記のような問題
点がある。

【０００７】(1).ＴＳＯＰ、ＴＳＯＪ、ＴＱＦＰなどの
表面実装型パッケージは、パッケージの外部に突出した
アウターリードを介して半導体チップと基板との電気的
接続を取るため、このアウターリードの長さ分だけパッ
ケージの実効的な占有面積が大きくなり、その分、実装
密度が低下する。

【０００８】また、表面実装形パッケージは、パッケー
ジからのリード抜けを防止するために、パッケージ内の
リード長をある程度確保しなければならないので、その
分、パッケージの面積が大きくなり、これによっても実
装密度が低下する。

【０００９】さらに、表面実装形パッケージは、半導体
チップ、リード間をワイヤを介して接続するワイヤボン
ディング方式を採用しているため、パッケージの薄形
化、小形化、多ピン化には限界がある。また、パッケー
ジの薄形化に伴って、リフロー半田付け時のクラックな
ど、基板実装時の熱に起因する信頼性の低下が深刻な問
題となっている。

【００１０】(2).フリップチップ方式は、表面実装形パ
ッケージに比べて半導体チップの多ピン化、高密度実装
が容易に実現できる反面、半導体チップと基板との熱膨
張係数差に起因する応力が半田バンプに加わり易い構造
であるため、半田バンプが破断したり、半導体チップが
割れたりするなど、半導体チップと基板との接続信頼性
に問題があり、特に、大型の半導体チップの場合は、そ
の周辺部の半田バンプに大きな応力が加わるため、接続
信頼性の低下が深刻な問題となる。

【００１１】また、フリップチップ方式は、半田バンプ
の形成に高価な蒸着設備を必要とするため、半導体製品
の製造コストが高くなるという問題もある。

【００１２】(3).ＴＡＢ方式は、前記ＴＳＯＰ、ＴＳＯ
Ｊ、ＴＱＦＰなどの表面実装形パッケージの場合と同
様、アウターリードの長さ分だけパッケージの実効的な
占有面積が大きくなり、その分、実装密度が低下すると
いう問題がある。

【００１３】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、半導体チップを基板に高
密度に実装することのできる技術を提供することにあ
る。

【００１４】本発明の他の目的は、半導体チップと基板
との接続信頼性を向上させることのできる技術を提供す
ることにある。

【００１５】本発明の他の目的は、半導体チップの多ピ
ン化を促進することのできる技術を提供することにあ
る。

【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
通りである。

【００１８】(1) 本発明による半導体集積回路装置は、
一端が実装基板の主面のフットプリントに接続され、他
の一端が半導体チップの主面の電極パッドに接続された
リードを介して前記半導体チップが前記実装基板にフェ
イスダウンボンディングされてなり、前記リードは、前
記フットプリントに接続された一端側が前記電極パッド
に接続された他の一端側よりも半導体チップの内側に位
置するように延在され、かつ前記リードの中途部には、
屈曲部が形成され、前記フットプリントに接続されたリ
ードの一端と半導体チップの主面との間には、弾性体か
らなる突起が介在されている。

【００１９】（2) 本発明による前記半導体集積回路装
置(1) の製造方法は、前記半導体チップを前記実装基板
にフェイスダウンボンディングする際、一端が前記半導
体チップの電極パッドに接続されたリードの他の一端を
実装基板のフットプリントに重ね合わせた後、前記半導
体チップの背面に荷重を加え、あらかじめ前記リードの
一端と半導体チップの主面との間に介装しておいた弾性
体からなる突起を介して前記リードの一端を前記フット
プリントに圧接する。

【００２０】

【作用】上記した手段(1) によれば、半導体チップと実
装基板とを電気的に接続するリードを半導体チップの外
側に突出させないことにより、パッケージの外部に突出
したリードを介して実装基板との電気的接続を取る従来
の表面実装形パッケージやＴＡＢ方式に比べて、半導体
チップの高密度実装が可能となる。

【００２１】上記した手段(1) によれば、半導体チップ
と実装基板とを電気的に接続するリードの中途部に屈曲
部を形成し、またリードの一端と半導体チップの主面と
の間に弾性体からなる突起が介在されていることによ
り、半導体チップと実装基板との熱膨張係数差に起因す
る応力がこの屈曲部および弾性体の変形によって吸収、
緩和されるので、従来のフリップチップ方式に比べて、
半導体チップと実装基板との接続信頼性を向上させるこ
とができる。

【００２２】上記した手段(1) によれば、リードの一端
を半導体チップの電極パッドに直結することにより、ワ
イヤを介して半導体チップ、リード間を接続するワイヤ
ボンディング方式に比べて、半導体チップを封止するパ
ッケージの薄形化、小形化が可能となる。

【００２３】上記した手段(2) によれば、リードの一端
と半導体チップの主面との間に弾性体からなる突起を介
装した状態で半導体チップの背面に荷重を加えることに
より、リードの一端をフットプリントに確実に圧接する
ことができる。また、半導体チップの背面に加わる荷重
が弾性体からなる突起の変形によって吸収、緩和される
ので、この荷重による半導体チップのダメージを低減す
ることができる。

【００２４】以下、本発明を実施例により説明する。な
お、実施例を説明するための全図において、同一の機能
を有するものは同一の符号を付け、その繰り返しの説明
は省略する。

【００２５】

【実施例１】図１は、本発明の一実施例である半導体集
積回路装置の断面図、図２は、図１の一部を拡大して示
す断面図である。

【００２６】ポリイミド樹脂やエポキシ樹脂などの絶縁
材料からなる実装基板１の主面上には、シリコン単結晶
などからなる半導体チップ２がフェイスダウンボンディ
ングされている。この実装基板１と半導体チップ２と
は、一端が半導体チップ２の主面の電極パッド３に接続
され、他端が実装基板１の主面のフットプリント４に接
続されたリード５を介して電気的に接続されている。

【００２７】上記リード５は、フットプリント４に接続
されたその一端側が電極パッド３に接続された他の一端
側よりも半導体チップ２の内側に位置するように延在さ
れており、かつその中途部には、実装基板１および半導
体チップ２のいずれとも接触していない中空状態の屈曲
部５ａが形成されている。また、上記リード５のフット
プリント４に接続された一端と半導体チップ２の主面と
の間には、シリコーンゴムやフッ素ゴムなどのゴム状弾
性体からなる直径５０〜５００μｍ程度のボール状の突
起６が介在されている。

【００２８】半導体チップ２の主面に設けられた絶縁膜
７上には、Ａｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合
金などからなる回路の最上層の配線８が形成されてお
り、この配線８の電極パッド３を除いた領域には、酸化
シリコンや窒化シリコンなどの絶縁膜からなるパッシベ
ーション膜９が被着されている。また、電極パッド３の
上には、Ａｕのバンプ電極１０が形成されている。

【００２９】上記リード５は、ＴＡＢリードと称される
もので、厚さ１０〜１００μｍ程度のポリイミド樹脂な
どからなる高耐熱性の絶縁フィルム１１の一面に形成さ
れた厚さ１０〜１００μｍ程度のＣｕ箔からなり、その
表面にはＡｕのメッキが施されている。この絶縁フィル
ム１１に形成されたリード５とリード５のピッチは、２
０〜５００μｍ程度である。なお、図示はしないが、絶
縁フィルム１１およびリード５の表面には、エポキシ樹
脂系ソルダーレジストなどからなる薄い保護被膜が形成
されている。

【００３０】上記リード５の一端は、絶縁フィルム１１
の開孔１１ａを通じて電極パッド３上のバンプ電極１０
と電気的に接続されており、他の一端は、Ａｕ−Ｓｎ
系、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｐｂ−Ｓｎ−Ｂｉ系
もしくはこれらに他の金属を添加した合金などからなる
半田１２を介してフットプリント４と電気的に接続され
ている。

【００３１】リード５の一端とバンプ電極１０とは、例
えば図３〜図６に示すような方式で接続することもでき
る。図３に示す接続方式は、絶縁フィルム１１に開孔１
１ａを設ける前記手段に代えて、絶縁フィルム１１の半
導体チップ２と対向する一面にリード５を形成した例で
あり、図４および図５に示す接続方式は、絶縁フィルム
１１の一面に形成したリード５と他の一面に形成したリ
ード５をスルーホール１８を通じて電気的に接続した例
である。また、図６に示す接続方式は、絶縁フィルム１
１を多層配線構造にすると共に、半導体チップ２の主面
に複数列の電極パッド３を設けたもので、特に多ピンの
半導体チップ２の実装に好適な接続方式である。

【００３２】一方、上記フットプリント４は、実装基板
１の主面の配線１３と一体に形成されている。この配線
１３は、厚さ１０〜１００μｍ程度のＣｕからなり、配
線１３と配線１３のピッチは、例えば２０〜５００μｍ
程度である。また、フットプリント４の表面には、半田
１２の濡れを良くするためにＡｕのメッキが施されてい
る。実装基板１は、前記図６に示す絶縁フィルム１１と
同様、多層配線構造とすることもできる。なお、図示は
しないが、実装基板１および配線１３の表面には、エポ
キシ樹脂系ソルダーレジストなどからなる薄い保護被膜
が形成されている。

【００３３】図７に示す本実施例の一態様は、半導体チ
ップ２および実装基板１のそれぞれの主面を耐湿性樹脂
被膜１４で被覆して耐湿性の向上を図ったものである。
この耐湿性樹脂被膜１４は、ポリイミド系樹脂、エポキ
シ系樹脂、シリコーン系樹脂あるいはパレリン（日本パ
レリン株式会社の商標名、キシレン系樹脂）などからな
る。

【００３４】また、図８に示す本実施例の一態様は、半
導体チップ２および実装基板１のそれぞれの主面を前記
耐湿性樹脂被膜１４で被覆して耐湿性を向上させると共
に、半導体チップ２の周囲に封止部１５を形成して耐粉
塵性の向上を図ったものである。この封止部１５は、前
記耐湿性樹脂被膜１４と同じ組成の樹脂またはゴムなど
からなり、その一部には、水分や樹脂中の有機溶剤の気
化によって封止部１５の内外に圧力差が生じるのを防ぐ
ため、封止部１５の内外に貫通するエアベント（微小な
貫通孔）１６が形成されている。

【００３５】図９に示す一態様は、前記封止部１５を半
導体チップ２の周囲および背面全体に形成することによ
り、封止部１５の形成工程を簡略化したものである。ま
た、図１０に示す一態様は、半導体チップ２の背面にＡ
ｌなどの高熱伝導材料からなるヒートシンク１７を接合
し、半導体チップ２で発生した熱をその背面から逃がす
ようにしたものである。

【００３６】次に、本実施例の半導体集積回路装置の製
造方法の一例を図１１により説明する。

【００３７】まず、同図(1) に示すように、周知の電解
メッキ法などを用いて半導体チップ２の電極パッド上に
Ａｕのバンプ電極１０を形成した後、同図(2) に示すよ
うに、周知のポッティング法などを用いてバンプ電極１
０を除く半導体チップ２の主面上に耐湿性樹脂被膜１４
を被着する。

【００３８】次に、同図(3) に示すように、上記耐湿性
樹脂被膜１４の表面にボール状の突起６を接合する。こ
の突起６は、半導体チップ２を実装基板１の主面上にフ
ェイスダウンボンディングした際にフットプリント４と
重なる位置に接合する。突起６は、あらかじめボール状
に成型しておいたものを耐湿性樹脂被膜１４の表面に接
着剤で接着する。あるいは、ディスペンサを用いて未硬
化のシリコーンゴムやフッ素ゴムなどを耐湿性樹脂被膜
１４の表面に滴下し、これを加熱硬化させることによ
り、耐湿性樹脂被膜１４の表面で直接形成してもよい。

【００３９】次に、同図(4) に示すように、中途部にあ
らかじめ屈曲部５ａを形成したリード５の一端を周知の
一括接続法（ギャングボンディング法）などを用いて半
導体チップ２のバンプ電極１０上に接合し、さらにリー
ド５の他端側と突起６の頂部とを接着剤で接合してリー
ド５を固定する。なお、リード５の他端側は、突起６に
接着せず、解放状態のままにしておいてもよい。

【００４０】一方、周知の転写法、スクリーン印刷法あ
るいはボールボンディング法などを用いて実装基板１の
フットプリント４上に半田１２を供給し、その後半田１
２を除く実装基板２の主面上に前述した方法で耐湿性樹
脂被膜１４を被着する。

【００４１】次に、同図(5) に示すように、リード５の
一端と実装基板１の対応するフットプリント４とを重ね
合わせた後、半導体チップ２の背面に荷重を加える。こ
の時、リード５の一端は、リード５と半導体チップ２と
の間に介在された突起６を介してフットプリント４に確
実に圧接される。

【００４２】その後、この状態で実装基板１および半導
体チップ２を半田１２の溶融温度以上の高温雰囲気に曝
すことにより、実装基板１の主面上に半導体チップ２を
フェイスダウンボンディングする。この時、半導体チッ
プ２の背面に加えた荷重は、突起６の変形によって吸
収、緩和されるので、この荷重による半導体チップ２の
ダメージを低減することができる。

【００４３】その後、必要に応じて半導体チップ２の周
囲などに封止部１５を設けたり（図８参照）、半導体チ
ップ２の背面にヒートシンク１７を接合したり（図１０
参照）する。

【００４４】本実施例の半導体集積回路装置は、図１２
に示すような方法で製造することもできる。

【００４５】すなわち、半導体チップ２の主面に突起６
を接合する前記手段に代えて、同図(3) に示すように、
あらかじめリード５の一端に突起６を接着しておき、そ
の後リード５の他端をバンプ電極１０上に一括接続す
る。この場合、突起６と半導体チップ２とは接着剤で接
着してもよく、解放状態のままにしておいてもよい。な
お、この前後の工程は、前記図１１に示す方法と同じで
あるため、その説明は省略する。

【００４６】図１３は、例えばメモリＬＳＩを形成した
半導体チップ２を封止したＳＯＰ２６および論理ＬＳＩ
を形成した半導体チップ２０を封止したＰＧＡ(Pin Gri
d Array)２１のそれぞれを実装基板１９に搭載した従来
技術を示す平面図である。一方、図１４は、本実施例の
実装方式によって上記半導体チップ２，２０を実装基板
１に搭載した平面図である（図１４には、比較のために
図１３に示す実装基板１９の大きさを二点鎖線で示して
ある）。

【００４７】(1) これらの図からも明らかなように、本
実施例によれば、半導体チップ２（２０）と実装基板１
とを電気的に接続するリード５が半導体チップ２（２
０）の外側に突出していないため、従来技術（表面実装
型パッケージ、ＰＧＡ方式、ＴＡＢ方式など）に比べて
半導体チップ２（２０）の実装密度を大幅に向上させる
ことができる。

【００４８】(2) 本実施例によれば、リード５の中途部
に中空状態の屈曲部５ａを設けたことにより、半導体チ
ップ２（２０）と実装基板１との熱膨張係数差に起因す
る応力をこの屈曲部５ａの変形によって吸収、緩和する
ことができるので、従来技術（フリップチップ方式な
ど）に比べて、半導体チップ２（２０）と実装基板１と
の接続信頼性を向上させることができる。

【００４９】また、半導体集積回路装置の設計に際し
て、半導体チップ２（２０）と実装基板１との熱膨張係
数差に起因する上記応力を考慮する必要がなくなるた
め、実装基板１の材質を任意に選択することが可能とな
り、設計の自由度が向上する。

【００５０】(3) 本実施例によれば、ＴＡＢ方式のリー
ド５を別加工部品として使用することにより、不良に対
する危険分散を図ることが可能となるため、上記の効果
(1) 〜(2) を有する半導体集積回路装置を低コストで提
供することができる。

【００５１】

【実施例２】図１５は、本発明の他の実施例である半導
体集積回路装置の断面図、図２０は、図１５に示す半導
体チップの主面を拡大して示す平面図である。

【００５２】本実施例は、多ピン化に対応するため、半
導体チップ２と略同一寸法の絶縁フィルム１１の全面に
リード５を延在し、実装基板１のフットプリント４とリ
ード５との接続を半導体チップ２の主面のほぼ全域で取
ることができるようにしたものである。なお、図１５で
は絶縁フィルム１１の図示を、また図２０ではリード５
の図示をそれぞれ省略してある。

【００５３】図１６に示す本実施例の一態様は、半導体
チップ２および実装基板１のそれぞれの主面を耐湿性樹
脂被膜１４で被覆して耐湿性の向上を図ったものであ
り、前記実施例の図７に対応するものである。

【００５４】図１７に示す本実施例の一態様は、半導体
チップ２および実装基板１のそれぞれの主面を前記耐湿
性樹脂被膜１４で被覆して耐湿性を向上させると共に、
半導体チップ２の周囲に封止部１５を形成して耐粉塵性
の向上を図ったものであり、前記実施例の図８に対応す
るものである。

【００５５】図１８に示す本実施例の一態様は、前記封
止部１５を半導体チップ２の周囲および背面全体に形成
することにより、封止部１５の形成工程を簡略化したも
のであり、前記実施例の図９に対応するものである。

【００５６】図１９に示す本実施例の一態様は、半導体
チップ２の背面にＡｌなどの高熱伝導材料からなるヒー
トシンク１７を接合し、半導体チップ２で発生した熱を
その背面から逃がすようにしたものであり、前記実施例
の図１０に対応するものである。

【００５７】次に、本実施例の半導体集積回路装置の製
造方法の一例を図２０および図２１により説明する。図
２１(a) は図２０のａ−ａ線における断面図、図２１
(b) は図２０のｂ−ｂ線における断面図である。

【００５８】まず、前記実施例と同様の方法でリード５
の一端を半導体チップ２のバンプ電極１０上に接合し、
リード５の他端側を実装基板１の対応するフットプリン
ト４に重ね合わせる。この時、半導体チップ２のコーナ
ー部と実装基板１との間に紫外線や熱によって硬化する
樹脂２２を充填し、外部から紫外線あるいは熱を供給し
て樹脂２２を硬化させる。

【００５９】上記の操作により、半導体チップ２は、樹
脂２２が硬化するときの収縮応力によって実装基板１の
主面方向に付勢され、リード５の一端は、リード５と半
導体チップ２との間に介在された突起６を介してフット
プリント４に確実に圧接される。

【００６０】その後、この状態で実装基板１および半導
体チップ２を半田１２の溶融温度以上の高温雰囲気に曝
し、実装基板１の主面上に半導体チップ２をフェイスダ
ウンボンディングする。この時、半導体チップ２に加わ
る樹脂２２の収縮応力は、突起６の変形によって吸収、
緩和されるので、この収縮応力による半導体チップ２の
ダメージを低減することができる。

【００６１】その後、必要に応じて半導体チップ２の周
囲などに封止部１５を設けたり（図１７参照）、半導体
チップ２の背面にヒートシンク１７を接合したり（図１
９参照）する。

【００６２】本実施例によれば、実装基板１のフットプ
リント４とリード５との接続を半導体チップ２の主面の
ほぼ全域で取ることができるので、半導体チップ２の多
ピン化を促進することが可能となる。

【００６３】

【実施例３】図２２は、本発明の他の実施例である半導
体集積回路装置の断面図である。

【００６４】本実施例は、半導体チップ２のバンプ電極
１０に接続されたリード５の一端を半導体チップ２の外
側に延在し、その先端にテストパッド２３を設けたもの
である。半導体チップ２の電気特性テストは、このテス
トパッド２３にプローブなどを当てて行うことができ
る。

【００６５】図２３に示す本実施例の一態様は、半導体
チップ２および実装基板１のそれぞれの主面を耐湿性樹
脂被膜１４で被覆して耐湿性の向上を図ったものであ
り、前記実施例の図１６に対応するものである。

【００６６】図２４に示す本実施例の一態様は、半導体
チップ２および実装基板１のそれぞれの主面を前記耐湿
性樹脂被膜１４で被覆して耐湿性を向上させると共に、
半導体チップ２の周囲に封止部１５を形成して耐粉塵性
の向上を図ったものであり、前記実施例の図１７に対応
するものである。

【００６７】図２５に示す本実施例の一態様は、前記封
止部１５を半導体チップ２の周囲および背面全体に形成
することにより、封止部１５の形成工程を簡略化したも
のであり、前記実施例の図１８に対応するものである。

【００６８】図２６に示す本実施例の一態様は、半導体
チップ２の背面にＡｌなどの高熱伝導材料からなるヒー
トシンク１７を接合し、半導体チップ２で発生した熱を
その背面から逃がすようにしたものであり、前記実施例
の図１９に対応するものである。

【００６９】本実施例によれば、リード５の一端が半導
体チップ２の外側に延在しているため、その分、前記実
施例に比べて半導体チップ２の実効的な占有面積が大き
くなるが、テストパッド２３を半導体チップ２の主面で
はなく、その外側に設けたことにより、半導体チップ２
の多ピン化を促進することが可能となる。

【００７０】また、本実施例によれば、テストパッド２
３を半導体チップ２の主面ではなく、その外側に設けた
ことにより、半導体チップ２を実装基板１に搭載した後
のテスタビリティを向上させることができる。

【００７１】また、本実施例によれば、リード５の一端
を実装基板１のフットプリント４に重ね合わせる際、こ
のテストパッド２３を位置合わせに利用することができ
るので、位置合わせ作業を簡略化することができると共
に、半導体チップ２と実装基板１との接続信頼性を向上
させることができる。

【００７２】

【実施例４】図２７および図２８は、本発明の他の実施
例であるフットプリントとリードの接続部を拡大して示
す断面図である。

【００７３】本実施例は、リード５の一端と実装基板１
のフットプリント４とを半田１２で接続する前記手段に
代えて、Ａｕの熱圧着方式で両者を接続することによ
り、コンタクト抵抗の低減を図ったものである。

【００７４】図２７は、周知の転写バンプ方式などを用
いてリード５の一端にＡｕのバンプ電極２４を形成した
ものである。また、図２８は、同様の方法でフットプリ
ント４の上にＡｕのバンプ電極２４を形成したものであ
る。いずれの場合も、リード５の表面およびフットプリ
ント４の表面にはＡｕのメッキが施される。

【００７５】

【実施例５】図２９および図３０は、本発明の他の実施
例であるフットプリントとリードの接続部を拡大して示
す断面図である。

【００７６】本実施例は、リード５の表面（図２９）ま
たはフットプリント４の表面（図３０）に多数の微小突
起２５を形成したものである。この微小突起２５の存在
により、リード５の表面およびフットプリント４の表面
がいずれも平滑である場合に比べて、両者の接触面が強
固に密着されるので、両者のコンタクト抵抗を低減させ
ることができる。

【００７７】上記微小突起２５は、リード５の表面また
はフットプリント４の表面をエッチングして形成する。
また、微小突起２５はリード５およびフットプリント４
の両者に形成してもよい。

【００７８】図３１に示す本実施例の一態様は、フット
プリント４の表面に微小突起２５を形成する一方、リー
ド５の表面にＡｕのバンプ電極２４を形成し、両者のコ
ンタクト抵抗の一層の低減を図ったものである。また、
図３２に示すように、フットプリント４の表面にＡｕの
バンプ電極２４を形成し、リード５の表面に微小突起２
５を形成した場合にも同様の効果を得ることができる。

【００７９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００８０】例えばリードと半導体チップとの間に介在
させる突起は、前記実施例の形状に限定されるものでは
なく、例えば図３３に示すように、一つの突起６で複数
の接続部に同時に荷重が加わるようにしてもよい。

【００８１】また、図３４に示すように、複数個の突起
６をダム状に連続して一体形成することにより、半導体
チップ２の主面に突起６を接着する作業を簡略化するこ
とができる。同図(a) は、ダム状に一体形成した突起６
の配置位置を示し、同図(b)、(c) は、同図(a) のＡ−
Ｂ線における半導体チップ２の断面図をそれぞれ示して
いる。いずれの場合も、突起６が前記封止部１５の機能
を併せ持った形状になっている。

【００８２】また、図３５に示すように、屈曲部５ａが
形成された領域の絶縁フィルム１１を除去することによ
り、プレスなどによる屈曲部５ａの形成工程を簡略する
ことができる。

【００８３】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００８４】(1) 半導体チップの外側にリードが突出し
ていないため、従来技術（表面実装型パッケージ、ＰＧ
Ａ方式、ＴＡＢ方式など）に比べて半導体チップの実装
密度を大幅に向上させることができる。

【００８５】(2) リードの中途部に屈曲部を設け、また
リードの一端と半導体チップの主面との間に弾性体より
なる突起が介在していることにより、半導体チップと実
装基板との熱膨張係数差に起因する応力をこの屈曲部の
変形によって吸収、緩和することができるので、従来技
術（フリップチップ方式など）に比べて、半導体チップ
と実装基板との接続信頼性を向上させることができる。

【００８６】(3) 実装基板のフットプリントとリードと
の接続を半導体チップの主面のほぼ全域で取ることがで
きるので、半導体チップの多ピン化を促進することが可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
断面図である。

【図２】図１の一部を拡大して示す断面図である。

【図３】半導体チップとリードとの接続部を拡大して示
す断面図である。

【図４】半導体チップとリードとの接続部を拡大して示
す断面図である。

【図５】半導体チップとリードとの接続部を拡大して示
す断面図である。

【図６】半導体チップとリードとの接続部を拡大して示
す断面図である。

【図７】本発明の他の実施例である半導体集積回路装置
の断面図である。

【図８】本発明の他の実施例である半導体集積回路装置
の断面図である。

【図９】本発明の他の実施例である半導体集積回路装置
の断面図である。

【図１０】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図１１】本発明の一実施例である半導体集積回路装置
の製造方法を示す断面図である。

【図１２】本発明の他の実施例である半導体集積回路装
置の製造方法を示す断面図である。

【図１３】従来の実装方式を示す実装基板の平面図であ
る。

【図１４】本発明の実装方式と従来の実装方式とを比較
して示す実装基板の平面図である。

【図１５】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図１６】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図１７】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図１８】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図１９】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２０】半導体チップの主面を拡大して示す平面図で
ある。

【図２１】本発明の他の実施例である半導体集積回路装
置の製造方法を示す断面図である。

【図２２】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２３】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２４】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２５】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２６】本発明の他の実施例である半導体集積回路装
置の断面図である。

【図２７】フットプリントとリードの接続部を拡大して
示す断面図である。

【図２８】フットプリントとリードの接続部を拡大して
示す断面図である。

【図２９】フットプリントとリードの接続部を拡大して
示す断面図である。

【図３０】フットプリントとリードの接続部を拡大して
示す断面図である。

【図３１】フットプリントとリードの接続部を拡大して
示す断面図である。

【図３２】フットプリントとリードの接続部を拡大して
示す断面図である。

【図３３】本発明の他の実施例である半導体集積回路装
置の一部を拡大して示す断面図である。

【図３４】(a) は、ダム状に一体形成した突起の配置位
置を示す斜視図、(b) および(c)は、突起の断面図であ
る。

【図３５】本発明の他の実施例である半導体集積回路装
置の一部を拡大して示す断面図である。

【符号の説明】

１実装基板２半導体チップ３電極パッド４フットプリント５リード５ａ屈曲部６突起７絶縁膜８配線９パッシベーション膜１０バンプ電極１１絶縁フィルム１１ａ開孔１２半田１３配線１４耐湿性樹脂被膜１５封止部１６エアベント１７ヒートシンク１８スルーホール１９実装基板２０半導体チップ２１ＰＧＡ２２樹脂２３テストパッド２４バンプ電極２５微小突起２６ＳＯＰ

───────────────────────────────────────────────────── フロントページの続き (72)発明者大塚寛治東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者水上雅雄東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者舘宏東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (56)参考文献特開平５−235091（ＪＰ，Ａ) 特開平４−280458（ＪＰ，Ａ) 特開昭57−121255（ＪＰ，Ａ) 特開昭55−133559（ＪＰ，Ａ) 特開昭57−92843（ＪＰ，Ａ) 特開平２−296345（ＪＰ，Ａ) 特開平３−238841（ＪＰ，Ａ) 特開平３−120740（ＪＰ，Ａ) 特開平３−6828（ＪＰ，Ａ) 特開平５−291361（ＪＰ，Ａ) 実開平２−62801（ＪＰ，Ｕ) 実開平１−139429（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 23/12 501 H01L 23/12 H01L 21/60 311 H01L 23/50

Claims

(57)【特許請求の範囲】

【請求項１】一端が実装基板の主面のフットプリント
に接続され、他の一端が半導体チップの主面の電極パッ
ドに接続されたリードを介して前記半導体チップを前記
実装基板にフェイスダウンボンディングしてなる半導体
集積回路装置であって、前記リードは、前記フットプリ
ントに接続された一端側が前記電極パッドに接続された
他の一端側よりも半導体チップの内側に位置するように
延在され、かつ前記リードの中途部には、屈曲部が形成
され、前記フットプリントに接続されたリードの一端と
半導体チップの主面との間には、弾性体からなる突起が
介在されていることを特徴とする半導体集積回路装置。
【請求項２】前記リードは、少なくとも一層以上の配
線層を有する絶縁フィルムの一面に形成され、その一端
は、バンプ電極を介して半導体チップの電極パッドと電
気的に接続されていることを特徴とする請求項１記載の
半導体集積回路装置。
【請求項３】半導体チップと略同一寸法を有する絶縁
フィルムの全面にリードが延在され、実装基板のフット
プリントと前記リードとが前記半導体チップの主面のほ
ぼ全域で接続されていることを特徴とする請求項２記載
の半導体集積回路装置。
【請求項４】前記弾性体からなる突起の複数個がダム
状に一体形成されていることを特徴とする請求項１記載
の半導体集積回路装置。
【請求項５】前記半導体チップの周囲が樹脂により封
止され、前記樹脂の一部には、封止部の内外に貫通する
エアベントが形成されていることを特徴とする請求項４
記載の半導体集積回路装置。
【請求項６】前記リードの一端が半導体チップの外側
に延在され、その先端にテストパッドが形成されている
ことを特徴とする請求項１記載の半導体集積回路装置。
【請求項７】前記フットプリントの表面または前記リ
ードの表面には、多数の微小突起が形成されていること
を特徴とする請求項１記載の半導体集積回路装置。
【請求項８】請求項１または４記載の半導体集積回路
装置の製造方法であって、前記リードの一端を半導体チ
ップの電極パッドに接続し、前記リードの他の一端を実
装基板のフットプリントに重ね合わせた後、前記半導体
チップの背面に荷重を加え、前記弾性体からなる突起を
介して前記リードの一端を前記フットプリントに圧接す
ることを特徴とする半導体集積回路装置の製造方法。
【請求項９】請求項１または４記載の半導体集積回路
装置の製造方法であって、前記リードの一端を半導体チ
ップの電極パッドに接続し、前記リードの他の一端を実
装基板のフットプリントに重ね合わせると共に、前記半
導体チップと前記実装基板との間に樹脂を充填し、前記
樹脂が硬化するときの収縮応力によって前記半導体チッ
プを前記実装基板に付勢し、前記弾性体からなる突起を
介して前記リードの一端をフットプリントに圧接するこ
とを特徴とする半導体集積回路装置の製造方法。