JPH0974154A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0974154A
JPH0974154A JP25464995A JP25464995A JPH0974154A JP H0974154 A JPH0974154 A JP H0974154A JP 25464995 A JP25464995 A JP 25464995A JP 25464995 A JP25464995 A JP 25464995A JP H0974154 A JPH0974154 A JP H0974154A
Authority
JP
Japan
Prior art keywords
wiring board
bare chip
terminals
terminal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25464995A
Other languages
English (en)
Inventor
Yoshikuni Taniguchi
芳邦 谷口
Hideyuki Ito
秀幸 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25464995A priority Critical patent/JPH0974154A/ja
Publication of JPH0974154A publication Critical patent/JPH0974154A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313Wedge

Abstract

(57)【要約】 【課題】本発明は、半導体装置について、信頼性を向上
し得るようにする。 【解決手段】本発明は、ベアチツプの回路面上に、主配
線基板を形成する絶縁部材と同じ熱膨張係数でなる配線
基板が載上され、当該配線基板の一面に設けられた各第
1の端子とそれぞれベアチツプの対応する各電極とが接
続手段によつて接合されると共に、これら各第1の端子
とそれぞれ対応して配線基板の一面に設けられた第2の
端子に外部接続用電極が設けられ、ベアチツプ及び配線
基板が封止手段によつて一体に封止されるようにしたこ
とにより、主配線基板に実装された際、主配線基板と配
線基板との熱膨張係数の違いに起因して外部接続用電極
に生じる応力集中を緩和させることができるので、当該
外部接続用電極の損傷を防止することができ、かくして
信頼性を向上し得る半導体装置を実現することができ
る。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図5及び図6) 発明が解決しようとする課題(図5及び図6) 課題を解決するための手段(図1) 発明の実施の形態 (1)実施例による半導体装置の構成(図1及び図2) (2)実施例による半導体装置の製造手順(図3及び図
4) (3)実施例の動作 (4)実施例の効果 (5)他の実施例 発明の効果
【0002】
【発明の属する技術分野】本発明は半導体装置に関し、
特にベアチツプを当該ベアチツプとほぼ同サイズにパツ
ケージしたチツプサイズパツケージに適用して好適なも
のである。
【0003】
【従来の技術】近年、エンジニアリングワークステイシ
ヨン(EWS)やパーソナルコンピユータ(PC)等の
電子機器においては、情報処理能力の向上と共に半導体
集積化技術の進展及び半導体チツプの実装技術の進歩に
伴い、より一層の小型化が進んでいる。
【0004】このように電子機器の小型化を実現するた
めの高密度実装技術として、現在では電子部品自体を小
型化し得るテープキヤリアパツケージ等の種々の形態で
なる半導体パツケージが開発されている。近年、その中
でも特にチツプサイズパツケージ(Chip Size Package
、CSP)と呼ばれる超小型の半導体パツケージの開
発が急速に進んでいる。
【0005】ここで従来、この種のチツプサイズパツケ
ージとして提案されているものを、図5及び図6に示
す。まず図5に示すチツプサイズパツケージ1は、ベア
チツプ2における回路面2A上の所定領域に、絶縁性樹
脂等でなる接着剤層3を介して所定の導体パターン4A
が形成されたポリイミドフイルム4Bでなるフレキシブ
ル配線層4を配置すると共に、ベアチツプ2の周側面を
一周に亘つて覆うように所定の間隔を介してアルミニウ
ム材でなる保護枠5を形成し、ベアチツプ2の回路面2
Aの最外周に沿つて所定ピツチに複数設けられたパツド
6とフレキシブル配線層4の導体パターン4Aとが物理
的及び電気的に接合された接合部を埋め込むようにベア
チツプ2及びフレキシブル配線層4と保護枠5との間に
絶縁性樹脂7を充填することにより構成されている。
【0006】この場合フレキシブル配線層4上には、導
電性金属でなる突起電極(以下、これをバンプと呼ぶ)
8が所定の配列状態で複数形成されており、当該各バン
プ8とそれぞれ対応する導体パターン4Aとが電気的に
接続されている。これによりこのチツプサイズパツケー
ジ1では、各バンプ8をそれぞれ主配線基板(図示せ
ず)の対応する電極に接合するようにして当該主配線基
板上に実装することができると共に、各バンプ8及びフ
レキシブル配線層4の導体パターン4Aを介して主配線
基板からベアチツプ2の各パツド5に信号を入出力させ
ることができ、かくしてベアチツプ2を動作させ得るよ
うになされている。
【0007】一方図6に示すチツプサイズパツケージ1
0は、ベアチツプ11の回路面11Aに所定の配列状態
で複数設けられたパツド(図示せず)上にそれぞれバン
プ12を形成し、当該各バンプ12をそれぞれセラミツ
クでなる配線基板13の一面13Aに対応して設けられ
た電極(図示せず)に接合することにより構成されてい
る。この場合配線基板13の他面13Bには、所定の配
列状態で複数のバンプ14が形成されており、これら各
バンプ14は、所定の導体パターン(図示せず)を介し
てそれぞれ一面13Aの対応する電極に電気的に接続さ
れている。
【0008】これによりこのチツプサイズパツケージ1
0では、配線基板13の各バンプ14を主配線基板(図
示せず)の対応する電極に接合して当該主配線基板に実
装することができると共に、この状態においてベアチツ
プ11がバンプ14及び配線基板13を介して主配線基
板から信号を入力し、又は信号を出力し得るようになさ
れている。
【0009】
【発明が解決しようとする課題】ところでかかる構成の
チツプサイズパツケージ1及び10においては、パツケ
ージ材料として高価なポリイミドフイルムでなるフレキ
シブル配線層4又はセラミツクでなる配線基板13を用
いるため、全体としてコストが高くなる問題があつた。
【0010】またチツプサイズパツケージ1及び10が
実装される主配線基板は、一般的にガラスエポキシ又は
ガラスポリイミド等の有機基板でなる。このためチツプ
サイズパツケージ1及び10においては、主配線基板に
実装された後の動作によつて発熱した場合、当該主配線
基板と、フレキシブル配線層4又は配線基板13との熱
膨張係数の違いに起因して主配線基板との接合部となる
各バンプ8及び14に応力集中が生じ、これら各バンプ
8及び14を損傷する問題があつた。
【0011】このためこの種のチツプサイズパツケージ
1及び10では、主配線基板に実装された後、当該チツ
プサイズパツケージ1及び10と主配線基板との間の各
バンプ8及び14を樹脂封止して保護する必要があり、
実装工程が煩雑になる問題があつた。
【0012】本発明は以上の点を考慮してなされたもの
で、信頼性を向上し得る半導体装置を提案しようとする
ものである。
【0013】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、回路面上に単数又は複数の電極が
設けられたベアチツプと、主配線基板を形成する絶縁部
材と同じ熱膨張係数を有する絶縁部材でなり、一面上に
ベアチツプの各電極とそれぞれ対応させて単数又は複数
の第1の端子及びそれぞれ対応する各第1の端子と導通
する単数又は複数の外部接続用の第2の端子が設けられ
た、ベアチツプの回路面上に載上される配線基板と、ベ
アチツプの各電極と配線基板の対応する各第1の端子と
をそれぞれ電気的に接続する接続手段と、ベアチツプと
配線基板とを一体に封止する封止手段とを設けるように
する。
【0014】ベアチツプの回路面上に、主配線基板を形
成する絶縁部材と同じ熱膨張係数を有する絶縁部材でな
る配線基板が載上され、当該配線基板の一面に設けられ
た各第1の端子とそれぞれベアチツプの対応する電極と
が接続手段によつて接合されると共に、これら各第1の
端子にそれぞれ対応して配線基板の一面に設けられた第
2の端子に外部接続用電極が設けられ、ベアチツプ及び
配線基板が封止手段によつて一体に封止されるようにし
たことにより、主配線基板に実装された際、当該主配線
基板と配線基板との熱膨張係数の違いに起因して外部接
続用電極に生じる応力集中を緩和させることができるの
で、当該外部接続用電極の損傷を防止することができ
る。
【0015】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0016】(1)実施例による半導体装置の構成 図1において、20は全体として実施例によるチツプサ
イズパツケージを示し、ベアチツプ21と、当該ベアチ
ツプ21の回路面21Aの中央部に載上された、当該ベ
アチツプ21より一周り小さい例えば有機基板でなる配
線基板22とが絶縁性樹脂23により一体に封止され、
当該絶縁性樹脂23の周側面を一周に亘つて覆うように
例えばアルミニウム材でなる保護枠24が形成されるこ
とにより構成されている。
【0017】この場合ベアチツプ21の回路面21Aの
最外周には、所定ピツチで複数のパツド25が設けられ
ていると共に、配線基板22のベアチツプ21と接続し
ていない側の面(以下、これを端子面22Aと呼び、ベ
アチツプ21が接続されている面をベアチツプ接続面2
2Bと呼ぶ)の最外周には複数の端子(以下、これを内
接端子と呼ぶ)26が周設されており、これら各内接端
子26とベアチツプ21の対応するパツド25とがそれ
ぞれ導電性金属でなるワイヤ27により電気的に接続さ
れている。これによりこのチツプサイズパツケージ20
においては、主配線基板(図示せず)に実装された後、
動作することによつて発熱した場合、ベアチツプ21と
配線基板22との熱膨張係数の違いに起因してそれぞれ
各パツド25及び各内接端子26の接合部分に生じる応
力集中をワイヤ27に分散し得るようになされている。
【0018】また配線基板22の端子面22Aの中央部
には、ベアチツプ21の各パツド25にそれぞれ対応さ
せて複数の端子(以下、これらを外接端子と呼ぶ)28
が形成され、これらの各外接端子28上にはそれぞれ球
形状でなるはんだ(以下、これをはんだボールと呼ぶ)
29が設けられている。さらにこれらの各外接端子28
は、配線基板22の端子面22A及び内部に形成された
所定の導体パターン(図示せず)及びビアによりそれぞ
れ対応する内接端子26と電気的に接続されている。こ
れによりこのチツプサイズパツケージ20は、各はんだ
ボール29をそれぞれ主配線基板(図示せず)の対応す
る電極と接合することによりこの主配線基板上に実装し
得ると共に、この状態においてベアチツプ21がこれら
各はんだボール29、外接端子28、内接端子26及び
ワイヤ27を順次介して主配線基板から信号を入力し、
又は出力し得るようになされている。
【0019】この実施例の場合、図2に示すように、配
線基板22の内接端子26の高さは外接端子28の高さ
よりも低く形成されている。これによりこのチツプサイ
ズパツケージ20においては、ベアチツプ21及び配線
基板22が絶縁性樹脂23によつて一体に封止されると
共に、ワイヤ27が配線基板22の外接端子28の上端
面側にはみ出すのを防止し得、かくしてワイヤ27を絶
縁性樹脂23によつて電気的及び機械的に保護し得るよ
うになされている。
【0020】(2)実施例による半導体装置の製造手順 ここで、実際上このチツプサイズパツケージ20は、図
3(A)〜図4(B)に示す以下の手順により製造する
ことができる。すなわち、まず図3(A)に示すよう
に、ベアチツプ21(図1)の各パツド25にそれぞれ
対応させて配線基板22の端子面22Aの最外周に沿つ
て所定ピツチで所定の高さの内接端子26を複数形成す
ると共に、これら各内接端子26にそれぞれ対応させて
端子面22Aの中央部に所定の配列状態で内接端子26
よりも高い複数の外接端子28を形成する。
【0021】次いで図3(B)に示すように、配線基板
22の各外接端子28の上端面にそれぞれ酸化防止のた
めのフラツクス30を塗布し、この後、はんだボール転
写装置(図示せず)等を用いてこれら各外接端子28の
上端面にそれぞれはんだボール29を転写する。このと
き各外接端子28の上端面に塗布されているフラツクス
30が粘着性を有することから、各はんだボール29は
それぞれ外接端子28の上端面に一時的に固定される。
【0022】続いて図3(C)に示すように、配線基板
22のベアチツプ接続面22Bに接着剤等を塗布し(図
示せず)、この後配線基板22のベアチツプ接続面22
Bをベアチツプ21における回路面21Aの中央部の所
定位置に対向させて位置決めし、一時的に接続する。
【0023】次いで図4(A)に示すように、配線基板
22の各内接端子26をそれぞれベアチツプ21の対応
するパツド25にワイヤボンデイング法によつて導電性
金属でなるワイヤ27を介して電気的に接続する。この
場合ベアチツプ21のパツド25には、ワイヤの一端が
加熱されて形成されたボール部分を押しつけて接合する
ボールボンデイングによりワイヤ27の一端に形成され
たボール部分を接合し、配線基板22の内接端子26に
はワイヤを超音波振動と荷重により接合するウエツジボ
ンデイングによりワイヤ27の他端を接合する。またこ
のときワイヤ27は、配線基板22における外接端子2
8の上端面よりも上方にはみ出さない程度の長さに選定
する。
【0024】続いて図4(B)に示すように、アルミニ
ウムでなる保護枠24を、ベアチツプ21の周側面に沿
つて所定の間隔を介してベアチツプ21及び配線基板2
2を覆うように位置決め配置する。この後配線基板22
の内接端子26に接合されたワイヤ27が埋め込まれ、
かつ外接端子28の上端面のはんだボール29を露出す
るように、ベアチツプ21及び配線基板22と保護枠2
4との間に例えばデイスペンサ(図示せず)を用いて絶
縁性樹脂23を充填することにより、配線基板22をベ
アチツプ21の回路面21Aに固定すると共に、ベアチ
ツプ21及び配線基板22を一体に封止する。これによ
りベアチツプ21が絶縁性樹脂23及び保護枠24によ
つて電気的及び機械的に保護された、ベアチツプ21と
ほぼ同じ大きさのチツプサイズパツケージ20を製造す
ることができる。
【0025】(3)実施例の動作 以上の構成において、このチツプサイズパツケージ20
は、ベアチツプ21の回路面21A上に、当該ベアチツ
プ21よりも一周り小さく主配線基板と同じ材質の有機
基板でなる配線基板22が載上され、当該配線基板22
の各内接端子26とそれぞれベアチツプ21の対応する
パツド25とがワイヤ27によつて接合されると共に、
これら各内接端子26とそれぞれ対応して導通された外
接端子28にはんだボール29が設けられ、ベアチツプ
21及び配線基板22が絶縁性樹脂23によつて一体に
封止される。
【0026】この場合このチツプサイズパツケージ20
においては、配線基板22の各外接端子28にそれぞれ
設けられたはんだボール29を介して主配線基板に実装
された後、動作することにより発熱しても、各はんだボ
ール29が同じ材質でなる主配線基板と配線基板22と
の間に挟まれているため、これら主配線基板と配線基板
22との熱膨張係数の違いに起因して各はんだボール2
9に生じる応力集中を緩和させて、これら各はんだボー
ル29の損傷を防止することができる。従つてこのチツ
プサイズパツケージ20においては、実装後、はんだボ
ール29を保護するための樹脂封止を必要とせず、実装
工程を簡略化することができる。
【0027】またこのチツプサイズパツケージ20にお
いては、従来のチツプサイズパツケージ1及び10に用
いたポリイミドフイルムでなるフレキシブル配線層4又
はセラミツクでなる配線基板13に比べ、安価でかつベ
アチツプ21よりも一周り小さい有機基板でなる配線基
板22を設けるようにしたため、全体としてコストを大
幅に低減することができる。
【0028】さらにこのチツプサイズパツケージ20に
おいては、ベアチツプ21の各パツド25とそれぞれ対
応する配線基板22の内接端子26とがワイヤ27によ
り接合されると共に、当該ワイヤ27が絶縁性樹脂23
によつて封止されるため、ベアチツプ21と配線基板2
2との熱膨張係数の違いに起因してそれぞれ各パツド2
5及び各内接端子26の接合部分に生じる応力集中を各
ワイヤ27に確実に分散させることができる。
【0029】(4)実施例の効果 以上の構成によれば、ベアチツプ21の回路面21A上
に、当該ベアチツプ21よりも一周り小さく主配線基板
と同じ有機基板でなる配線基板22が載上され、当該配
線基板22の端子面22Aに設けられた各内接端子26
とそれぞれベアチツプ21の対応するパツド25とがワ
イヤ27によつて接合されると共に、これら各内接端子
26にそれぞれ対応して端子面22Aに設けられた外接
端子28の上端面にはんだボール29が設けられ、ベア
チツプ21及び配線基板22が絶縁性樹脂23によつて
一体に封止されるようにしたことにより、チツプサイズ
パツケージ20を主配線基板に実装した場合、主配線基
板と配線基板22との熱膨張係数の違いに起因して各は
んだボール29に生じる応力集中を緩和させることがで
きるので、これら各はんだボール29の損傷を防止する
ことができ、かくして信頼性を向上し得るチツプサイズ
パツケージを実現することができる。
【0030】(5)他の実施例 なお上述の実施例においては、チツプサイズパツケージ
20に有機基板でなる配線基板22を用いるようにした
場合について述べたが、本発明はこれに限らず、このチ
ツプサイズパツケージ20が実装される主配線基板の材
質に応じて、当該主配線基板の材質と同じ熱膨張係数を
有する材質であればセラミツク等の種々の材質でなる配
線基板を用いるようにしても良い。
【0031】また上述の実施例においては、ベアチツプ
の各電極と配線基板の対応する各第1の端子とをそれぞ
れ電気的に接続する接続手段としてワイヤ27を用い、
当該ワイヤ27をベアチツプ21のパツド25にボール
ボンデイングにより接合して配線基板22の内接端子2
6にウエツジボンデイングにより接合するようにした場
合について述べたが、本発明はこれに限らず、ワイヤ2
7を配線基板22の内接端子26にボールボンデイング
により接合してベアチツプ21のパツド25にウエツジ
ボンデイングにより接合するようにしても良い。
【0032】さらに上述の実施例においては、チツプサ
イズパツケージ20にアルミニウムでなる保護枠24を
用いるようにした場合について述べたが、本発明はこれ
に限らず、他の金属又は耐熱プラステイツク等の種々の
材質でなる保護枠を用いるようにしても良い。
【0033】
【発明の効果】上述のように本発明によれば、ベアチツ
プの回路面上に、主配線基板を形成する絶縁部材と同じ
熱膨張係数を有する絶縁部材でなる配線基板が載上さ
れ、当該配線基板の一面に設けられた各第1の端子とそ
れぞれベアチツプの対応する電極とが接続手段によつて
接合されると共に、これら各第1の端子にそれぞれ対応
して配線基板の一面に設けられた第2の端子に外部接続
用電極が設けられ、ベアチツプ及び配線基板が封止手段
によつて一体に封止されるようにしたことにより、主配
線基板に実装された際、当該主配線基板と配線基板との
熱膨張係数の違いに起因して外部接続用電極に生じる応
力集中を緩和させることができるので、当該外部接続用
電極の損傷を防止することができ、かくして信頼性を向
上し得る半導体装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるチツプサイズパツケー
ジの構成を示す断面図である。
【図2】本発明の一実施例によるチツプサイズパツケー
ジにおける配線基板の内接端子と外接端子との様子を示
す断面図である。
【図3】本発明の一実施例によるチツプサイズパツケー
ジの製造手順を示す断面図である。
【図4】本発明の一実施例によるチツプサイズパツケー
ジの製造手順を示す断面図である。
【図5】従来のチツプサイズパツケージの構成を示す断
面図である。
【図6】従来のチツプサイズパツケージの構成を示す断
面図である。
【符号の説明】
1、10、20……チツプサイズパツケージ、2、1
1、21……ベアチツプ、2A、11A、21A……回
路面、3……接着剤層、4……フレキシブル配線層、4
A……導体パターン、4B……ポリイミドフイルム、
5、23……絶縁性樹脂、6、25……パツド、7、2
4……保護枠、8、12、14……バンプ、13、22
……配線基板、22A……端子面、22B……ベアチツ
プ接続面、26……内接端子、27……ワイヤ、28…
…外接端子、29……はんだボール、30……フラツク
ス。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定面上に設けられた単数又は複数の外部
    接続用電極をそれぞれ主配線基板の対応する単数又は複
    数のランドと電気的及び物理的に接合して実装する半導
    体装置において、 回路面上に単数又は複数の電極が設けられたベアチツプ
    と、 上記主配線基板を形成する絶縁部材と同じ熱膨張係数を
    有する絶縁部材でなり、一面上に上記ベアチツプの各上
    記電極とそれぞれ対応させて単数又は複数の第1の端子
    及びそれぞれ対応する各上記第1の端子と導通する単数
    又は複数の外部接続用の第2の端子が設けられた、上記
    ベアチツプの上記回路面上に載上される配線基板と、 上記ベアチツプの各上記電極と上記配線基板の対応する
    各上記第1の端子とをそれぞれ電気的に接続する接続手
    段と、 上記ベアチツプと上記配線基板とを一体に封止する封止
    手段とを具えることを特徴とする半導体装置。
  2. 【請求項2】各上記第1の端子の高さは、各上記第2の
    端子の高さよりも低く形成されたことを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】上記接続手段は、 導電性金属の線材でなり、上記配線基板の各上記第1の
    端子の上端面と各上記第2の端子の上端面との間に位置
    するように上記配線基板の各上記第1の端子に接合され
    たことを特徴とする請求項1に記載の半導体装置。
  4. 【請求項4】上記封止手段は、 上記接続手段を埋め込むようにし、かつ上記配線基板の
    各上記第2の端子の上端面を露出させるように上記ベア
    チツプ及び上記配線基板を一体に封止することを特徴と
    する請求項1に記載の半導体装置。
JP25464995A 1995-09-06 1995-09-06 半導体装置 Pending JPH0974154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25464995A JPH0974154A (ja) 1995-09-06 1995-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25464995A JPH0974154A (ja) 1995-09-06 1995-09-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH0974154A true JPH0974154A (ja) 1997-03-18

Family

ID=17267956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25464995A Pending JPH0974154A (ja) 1995-09-06 1995-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH0974154A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300685B1 (en) 1998-08-20 2001-10-09 Oki Electric Industry Co., Ltd. Semiconductor package
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300685B1 (en) 1998-08-20 2001-10-09 Oki Electric Industry Co., Ltd. Semiconductor package
US6677219B2 (en) 1998-08-20 2004-01-13 Oki Electric Industry Co., Ltd. Method of forming a ball grid array package
US6975039B2 (en) 1998-08-20 2005-12-13 Oki Electric Industry Co., Ltd. Method of forming a ball grid array package
KR100379086B1 (ko) * 1998-10-31 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법

Similar Documents

Publication Publication Date Title
US8524534B2 (en) Semiconductor device and manufacturing method thereof
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6768190B2 (en) Stack type flip-chip package
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH10321672A (ja) 半導体装置及びその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2005072587A (ja) Bgaパッケージ、パッケージ積層構造及びその製造方法
JPH11135670A (ja) ボールグリッドアレイパッケージ
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH0974154A (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JP2001118951A (ja) 半導体装置
KR100708052B1 (ko) 반도체패키지
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH11135669A (ja) Csp型半導体装置
JPH07297313A (ja) 半導体装置及びその製造方法
JPH09219463A (ja) 半導体装置
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JPH09213828A (ja) 半導体装置およびその製造方法
JPH04127460A (ja) 混成集積回路装置