JPH11135669A - Ｃｓｐ型半導体装置 - Google Patents

Ｃｓｐ型半導体装置

Info

Publication number
JPH11135669A
JPH11135669A JP10041414A JP4141498A JPH11135669A JP H11135669 A JPH11135669 A JP H11135669A JP 10041414 A JP10041414 A JP 10041414A JP 4141498 A JP4141498 A JP 4141498A JP H11135669 A JPH11135669 A JP H11135669A
Authority
JP
Japan
Prior art keywords
semiconductor device
type semiconductor
connection terminal
insulating member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10041414A
Other languages
English (en)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP10041414A priority Critical patent/JPH11135669A/ja
Publication of JPH11135669A publication Critical patent/JPH11135669A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接着剤の塗布状態を工夫して更に小型化が可
能なＣＳＰ型半導体装置を提供する。 【解決手段】 周囲に開口部が形成された第１の絶縁部
材層１１の上面にダイボンディング剤１３を介して接合
される半導体素子１４が封止樹脂２１によって覆われた
ＣＳＰ型半導体装置１０において、ダイボンディング剤
１３が半導体素子１４の側面からはみ出さないように形
成され、更に、ダイボンディング剤１３の未充填部分に
は封止樹脂２１が充填されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ランドグリッドア
レイ（ＬＧＡ）、ボールグリッドアレイ（ＢＧＡ）タイ
プの半導体装置に係り、特に、半導体素子を接合するダ
イボンディング剤の塗布範囲を狭めることによって、更
に小型化することが可能なＣＳＰ型半導体装置に関す
る。
【０００２】
【従来の技術】電気、電子部品の高性能化に伴い、半導
体装置の高集積化及び高密度化が強く望まれており、こ
れに対応した多ピン用の半導体装置のパッケージ構造と
して、半導体素子の周囲の導体基板の突出幅を最小限に
したＣＳＰ（ＣＨＩＰ ＳＥＩＺＥＤ ＰＡＣＫＡＧ
Ｅ）型半導体装置が提案されている。図３に従来例に係
るＣＳＰ型半導体装置の一例を示す。図に示すように、
従来例に係るＣＳＰ型半導体装置５０は、裏面に導体回
路パターン５１が形成されたポリイミド樹脂等からなる
第１の絶縁部材層５２の上部に銀ペースト等の接着剤５
３を介して半導体素子５４が搭載されている。そして、
第１の絶縁部材層５２の周囲に形成された開口部５２ａ
から露出する導体回路パターン５１の各接続端子５５と
半導体素子５４の対応する各パッド５６とはボンディン
グワイヤ５７で連結され、エポキシ樹脂５８等で樹脂封
止されている。一方、導体回路パターン５１の他方側の
各端子には、半田ボール５９が設けられて、その周囲は
ソルダーカバーレジスト等からなる第２の絶縁部材層６
０で樹脂封止されている。
【０００３】
【発明が解決しようとする課題】以上のような構成とな
ったＣＳＰ型半導体装置５０においては、接着剤５３が
半導体素子５４の底部全面に貼着されているので、半導
体素子５４の外側に約０．５ｍｍ程度（距離ａで示す）
はみ出し、このため、第１の絶縁部材層５２の周囲に形
成される開口部５２ａは、更にその周囲に形成する必要
があった。ここで、仮に、第１の絶縁部材層５２の周囲
に形成する開口部５２ａを半導体素子５４の周囲に近接
して配置すると、接着剤５３で開口部５２ａが埋まった
り、あるいは接着剤５３に導電性接着剤を使用する場合
には、各接続端子５５が接着剤で短絡する等の危険性が
あった。このため、開口部５２ａの位置は半導体素子５
４の外側から０．５ｍｍ以上離隔する必要があり、結果
として、ＣＳＰ型半導体装置５０の端部と半導体素子５
４との間隔ｂは１．２ｍｍ以上になっていた。本発明は
かかる事情に鑑みてなされたもので、接着剤の塗布状態
を工夫して更に小型化が可能なＣＳＰ型半導体装置を提
供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載のＣＳＰ型半導体装置は、周囲に開口部が形成され
た第１の絶縁部材層と、該第１の絶縁部材層の裏面側に
配置され、外側接続端子が前記開口部からそれぞれ露出
した複数のリードを備える導体回路パターンと、前記第
１の絶縁部材層の上面にダイボンディング剤を介して接
合される半導体素子と、該半導体素子の各パッドと前記
各外側接続端子をそれぞれ連結するボンディングワイヤ
と、前記半導体素子、各外側接続端子、及び各ボンディ
ングワイヤを覆う封止樹脂と、前記導体回路パターンの
各リードの内側接続端子にそれぞれ接合されている外部
接続端子と、該外部接続端子を除く前記導体回路パター
ンを覆う第２の絶縁部材層とを有するＣＳＰ型半導体装
置であって、前記ダイボンディング剤が前記半導体素子
の側面からはみ出さないように形成され、更に、該ダイ
ボンディング剤の未充填部分には前記封止樹脂が充填さ
れている。
【０００５】請求項２記載のＣＳＰ型半導体装置は、請
求項１記載のＣＳＰ型半導体装置において、前記ダイボ
ンディング剤の厚みが３０〜６５μｍの範囲にあるよう
に構成されている。請求項３記載のＣＳＰ型半導体装置
は、請求項１又は２記載のＣＳＰ型半導体装置におい
て、前記外部接続端子は、前記内側接続端子の表面に、
金、パラジウム等の金属めっきを堆積したバンプからな
るランドグリッドアレイタイプの接続端子からなってい
る。請求項４記載のＣＳＰ型半導体装置は、請求項１又
は２記載のＣＳＰ型半導体装置において、前記外部接続
端子は、前記内側接続端子に接合して形成される導電性
ボールからなるボールグリッドアレイタイプの接続端子
からなっている。請求項５記載のＣＳＰ型半導体装置
は、請求項４記載のＣＳＰ型半導体装置において、前記
導電性ボールは半田ボールからなっている。請求項６記
載のＣＳＰ型半導体装置は、請求項１〜５のいずれか１
項に記載のＣＳＰ型半導体装置において、前記開口部の
内側端面が、前記半導体素子の側面の位置にある。そし
て、請求項７記載のＣＳＰ型半導体装置は、請求項１〜
６のいずれか１項に記載のＣＳＰ型半導体装置におい
て、前記ダイボンディング剤は、銀ペーストが使用され
ている。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の一実施の形
態に係るＣＳＰ型半導体装置の断面図、図２は同一部省
略平面図である。
【０００７】図１、図２に示すように、本発明の一実施
の形態に係るＣＳＰ型半導体装置１０は、周囲に開口部
２３が形成された第１の絶縁部材層１１と、第１の絶縁
部材層１１の裏面側に配置された導体回路パターン１２
と、第１の絶縁部材層１１の上面にダイボンディング剤
１３を介して接合された半導体素子１４と、導体回路パ
ターン１２の各リード１５の外側接続端子１６と半導体
素子１４の各パッド１７を連結するボンディングワイヤ
１８と、各リード１５の内側接続端子１９にそれぞれ接
合された外部接続端子の一例である半田ボール２０と、
半導体素子１４、外側接続端子１６及びボンディングワ
イヤ１８を覆う封止樹脂２１と、半田ボール２０を除く
導体回路パターン１２を覆う第２の絶縁部材層２２とを
有している。以下、これらについて詳しく説明する。
【０００８】前記第１の絶縁部材層１１は、ポリイミド
樹脂テープ又はフィルムからなって、所謂、２層又は接
着剤付き３層テープが使用可能であり、その裏面側に導
体回路パターン１２が形成されている。この導体回路パ
ターン１２は図２に示すように、複数のリード１５を備
え、それぞれのリード１５の両端には、外側接続端子１
６と内側接続端子１９とを備えている。前記半導体素子
１４はこの実施の形態では平面視して四角形となって、
周囲には端子となる複数のパッド１７を備えている。各
パッド１７とリード１５の先端の外側接続端子１６はボ
ンディングワイヤ１８によって連結されている。
【０００９】この半導体素子１４はダイボンディング剤
１３によって第１の絶縁部材層１１に接合されている
が、ダイボンディング剤１３の厚みｔは約３０〜６５μ
ｍとなって、しかも半導体素子１４の周囲と下方の第１
の絶縁部材層１１との間には隙間ｔが生じ、しかもダイ
ボンディング剤１３が半導体素子１４の側面からはみ出
さないように、ダイボンディング剤１３の量が決定され
ている。このダイボンディング剤１３の適当量を第１の
絶縁部材層１１の中心部に塗布した後、半導体素子１４
を載せてその底面が第１の絶縁部材層１１の表面から３
０〜６５μｍの隙間ｔ（ダイボンディング剤の厚みに相
当する）を有するように押圧して接合されている。ここ
で、隙間ｔが３０μｍ未満の場合には、封止樹脂２１の
充填が困難となって内部に空気等が残る恐れがあり、６
５μｍは必須の要件ではなく、隙間ｔが６５μｍを超え
ると、ＣＳＰ型半導体装置１０自体が厚くなって小型に
ならないという欠点がある。
【００１０】この実施の形態では、ダイボンディング剤
１３を第１の絶縁部材層１１の中心位置に塗布し更に押
圧することによって、ダイボンディング剤１３を広げて
いるが、予めスクリーン印刷等によって所定の領域にダ
イボンディング剤１３を塗布することも可能である。な
お、半導体素子１４の側面からダイボンディング剤１３
までの距離ｃは長すぎると、半導体素子１４の接着力が
小さくなる他、封止樹脂２１の充填が困難になるので、
短い部分で１ｍｍ程度、長い部分で３ｍｍ程度で抑える
のが好ましい。前記ダイボンディング剤１３としては導
電性接着剤の一例である銀ペーストや、その他の絶縁性
接着剤を使用することになる。
【００１１】前記第１の絶縁部材層１１の周辺部には開
口部２３が形成され、図２に示すように、この部分に各
リード１５の外側接続端子１６が露出している。外側接
続端子１６は対応する半導体素子１４の各パッド１７
と、ボンディングワイヤ１８によって電気的に接合され
ている。第１の絶縁部材層１１の上部はこの状態で封止
樹脂２１の一例であるエポキシ樹脂によって樹脂封止さ
れて、密封状態となっている。
【００１２】一方、各リード１５の内側接続端子１９に
は半田ボール２０が取付けられ、その周囲は、第２の絶
縁部材層２２によって被覆されて、多数のリード１５を
含む導体回路パターン１２が露出しないようになってい
る。この第２の絶縁部材層２２は、ソルダーレジスト膜
によって形成され、半田ボール２０を接合する前に、例
えばスクリーン印刷等によって貼着されている。
【００１３】本実施の形態に係るＣＳＰ型半導体装置１
０は以上のように構成されているので、半導体素子１４
の側面に開口部２３の内側端部を合わせることも可能と
なり、これによって、半導体素子１４の側面とボンディ
ングワイヤ１８の接合中心位置との距離ｄを０．３５ｍ
ｍ程度、半導体素子１４の側面と封止樹脂２１の側面と
の距離ｅを０．６ｍｍ、半導体素子１４の側面と第１の
絶縁部材層１１の端面との距離ｆを０．６５ｍｍ程度と
することができ、極めて小型のＣＳＰ型半導体装置１０
を提供できることになる。なお、ここでは、ｄ〜ｆを具
体的数字を用いて説明したが、本発明はこの数字に限定
されるものではない。
【００１４】前記実施の形態においては、第１の絶縁部
材層１１にポリイミド樹脂テープを用いたが、第２の絶
縁部材層２２にポリイミド樹脂テープを使用し、その上
に導体回路パターンを形成し、更にその上にソルダーレ
ジスト等の平坦な絶縁樹脂層を形成することも可能であ
る。また、半導体素子１４と第１の絶縁部材層１１との
間の隙間を確保するためには、半導体素子１４の底面中
央又は第１の絶縁部材層１１の中央部分に所定高さの突
出面を形成することも可能である。更には、前記実施の
形態においては、外部接続端子として導電性ボールの一
例である半田ボールを使用しているが、その他の金属か
らなる導電性ボールとすることも可能であり、場合によ
って、内側接続端子の表面に金、パラジウム等の耐酸化
性を有する金属を所定厚みで配置するバンプであっても
適用可能であり、これによって、ＬＧＡ型の半導体装置
を提供できる。また、前記バンプの形成によっては、前
記貴金属を複数層に渡ってめっきして形成するのが好ま
しい。この場合、全部の層に貴金属めっきをすると価格
が高騰するので、内側には比較的安価な金属をめっき
し、その外側に貴金属めっきをするようにすることも可
能である。
【００１５】
【発明の効果】請求項１〜７記載のＣＳＰ型半導体装置
においては、前記ダイボンディング剤が半導体素子の側
面からはみ出さないように形成されているので、半導体
素子の周囲部分を更に幅狭に形成することができ、これ
によって更に小型のＣＳＰ型半導体装置を提供できる。
特に、請求項２記載のＣＳＰ型半導体装置においては、
半導体素子とこれが接合される第１の絶縁部材層との隙
間が３０〜６５μｍに保持されることになるので、封止
樹脂がその空間部分に確実に充填されて、欠陥のないＣ
ＳＰ型半導体装置を提供できる。請求項３記載のＣＳＰ
型半導体装置においては、ＬＧＡ型の半導体装置を、請
求項４、５記載のＣＳＰ型半導体装置においては、ＢＧ
Ａ型の半導体装置を提供できる。そして、請求項６記載
のＣＳＰ型半導体装置は、半導体素子の側面の位置と、
開口部の内側端面が一致するようにしているので、ＣＳ
Ｐ型半導体装置をより小型化することができる。また、
請求項７記載のＣＳＰ型半導体装置においては、ダイボ
ンディング剤は、銀ペーストが使用されているので、半
導体素子のアースを取ることができる他、半導体素子か
らの熱放散を促進することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＣＳＰ型半導体装
置の断面図である。
【図２】同一部省略平面図である。
【図３】従来例に係るＣＳＰ型半導体装置の断面図であ
る。
【符号の説明】
１０ ＣＳＰ型半導体装置 １１ 第１の絶
縁部材層 １２ 導体回路パターン １３ ダイボン
ディング剤 １４ 半導体素子 １５ リード １６ 外側接続端子 １７ パッド １８ ボンディングワイヤ １９ 内側接続
端子 ２０ 半田ボール ２１ 封止樹脂 ２２ 第２の絶縁部材層 ２３ 開口部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 周囲に開口部が形成された第１の絶縁部
    材層と、該第１の絶縁部材層の裏面側に配置され、外側
    接続端子が前記開口部からそれぞれ露出した複数のリー
    ドを備える導体回路パターンと、前記第１の絶縁部材層
    の上面にダイボンディング剤を介して接合される半導体
    素子と、該半導体素子の各パッドと前記各外側接続端子
    をそれぞれ連結するボンディングワイヤと、前記半導体
    素子、各外側接続端子、及び各ボンディングワイヤを覆
    う封止樹脂と、前記導体回路パターンの各リードの内側
    接続端子にそれぞれ接合されている外部接続端子と、該
    外部接続端子を除く前記導体回路パターンを覆う第２の
    絶縁部材層とを有するＣＳＰ型半導体装置であって、 前記ダイボンディング剤が前記半導体素子の側面からは
    み出さないように形成され、更に、該ダイボンディング
    剤の未充填部分には前記封止樹脂が充填されていること
    を特徴とするＣＳＰ型半導体装置。
  2. 【請求項２】 前記ダイボンディング剤の厚みが３０〜
    ６５μｍの範囲にある請求項１記載のＣＳＰ型半導体装
    置。
  3. 【請求項３】 前記外部接続端子は、前記内側接続端子
    の表面に、金、パラジウム等の金属めっきを堆積したバ
    ンプからなるランドグリッドアレイタイプの接続端子で
    ある請求項１又は２記載のＣＳＰ型半導体装置。
  4. 【請求項４】 前記外部接続端子は、前記内側接続端子
    に接合して形成される導電性ボールからなるボールグリ
    ッドアレイタイプの接続端子である請求項１又は２記載
    のＣＳＰ型半導体装置。
  5. 【請求項５】 前記導電性ボールは半田ボールからなる
    請求項４記載のＣＳＰ型半導体装置。
  6. 【請求項６】 前記開口部の内側端面が、前記半導体素
    子の側面の位置にある請求項１〜５のいずれか１項に記
    載のＣＳＰ型半導体装置。
  7. 【請求項７】 前記ダイボンディング剤は、銀ペースト
    が使用されている請求項１〜６のいずれか１項に記載の
    ＣＳＰ型半導体装置。
JP10041414A 1997-08-27 1998-02-07 Ｃｓｐ型半導体装置 Pending JPH11135669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10041414A JPH11135669A (ja) 1997-08-27 1998-02-07 Ｃｓｐ型半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24767097 1997-08-27
JP9-247670 1997-08-27
JP10041414A JPH11135669A (ja) 1997-08-27 1998-02-07 Ｃｓｐ型半導体装置

Publications (1)

Publication Number Publication Date
JPH11135669A true JPH11135669A (ja) 1999-05-21

Family

ID=26381024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10041414A Pending JPH11135669A (ja) 1997-08-27 1998-02-07 Ｃｓｐ型半導体装置

Country Status (1)

Country Link
JP (1) JPH11135669A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012716A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体装置
CN1296981C (zh) * 2002-10-30 2007-01-24 三洋电机株式会社 半导体器件的制造方法
JP2013254984A (ja) * 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296981C (zh) * 2002-10-30 2007-01-24 三洋电机株式会社 半导体器件的制造方法
JP2007012716A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体装置
JP2013254984A (ja) * 2013-08-23 2013-12-19 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
US7298045B2 (en) Stacked semiconductor device
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
JP5095074B2 (ja) パッケージ積層構造
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
JPH09260552A (ja) 半導体チップの実装構造
JP2001024135A (ja) 半導体装置の製造方法
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
CN1937194A (zh) 制作叠层小片封装的方法
JP2001223326A (ja) 半導体装置
JPWO2006106569A1 (ja) 積層型半導体装置及びその製造方法
JP2000323603A (ja) 半導体回路装置及びその製造方法
US6894904B2 (en) Tab package
JPH10256470A (ja) 半導体装置
JP4449258B2 (ja) 電子回路装置およびその製造方法
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
US7847414B2 (en) Chip package structure
JP3569585B2 (ja) 半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3545171B2 (ja) 半導体装置
JPH11260850A (ja) 半導体装置およびその製造方法