JPH09213828A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09213828A
JPH09213828A JP8013707A JP1370796A JPH09213828A JP H09213828 A JPH09213828 A JP H09213828A JP 8013707 A JP8013707 A JP 8013707A JP 1370796 A JP1370796 A JP 1370796A JP H09213828 A JPH09213828 A JP H09213828A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
carrier
resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8013707A
Other languages
English (en)
Inventor
Tetsuhiro Yamamoto
哲浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8013707A priority Critical patent/JPH09213828A/ja
Publication of JPH09213828A publication Critical patent/JPH09213828A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体キャリアの外形が半導体素子よりも大
きくなり、半導体装置の小型化ができない。 【解決手段】 電極パッド数の少ない半導体素子11の
電極パッド12上にAuバンプ13が形成され、半導体
キャリア14上の電極15に導電性接着剤により接続さ
れる。また半導体キャリア14上の電極15は、半導体
キャリア14の内部ビアの内層を通じて、裏面のグリッ
ド状の外部電極16と接続されている。そして半導体キ
ャリア14と半導体素子11の隙間、および半導体素子
11の周辺部、さらに半導体素子11の外周部が封止樹
脂17により封止されている。この構造により、電極パ
ッド数の少ない半導体素子11を用い、半導体キャリア
14を狭い面積にしても外部電極16数を十分に確保す
ることが可能であり、半導体素子11よりも半導体キャ
リア14を小さくすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の集積回
路部を保護し、かつ外部装置と半導体素子の電気的接続
を安定に確保し、さらにもっとも高密度な実装を可能と
したCSP(チップ・サイズ・パッケージ)と称される
半導体装置およびその製造方法に関するものである。本
発明の半導体装置により、情報通信機器、事務用電子機
器、家庭用電子機器、測定装置、組み立てロボット等の
産業用電子機器、医療用電子機器、電子玩具等の小型化
を容易にするものである。
【0002】
【従来の技術】以下、従来の半導体装置について図面を
参照しながら説明する。図6は従来の半導体装置を示す
構成図である。図6(a)はその平面図、図6(b)は
その底面図、図6(c)は図6(a)のA1−A2箇所
の断面図である。図6を参照しながら従来の半導体装置
の構成について説明する。
【0003】半導体素子1は、半導体キャリア2にフェ
イスダウンで搭載され、半導体素子1上の電極パッド3
上の金属突起4と導電性の接続材料5により電気的に接
続される。さらに、半導体素子1と半導体キャリア2の
隙間は封止樹脂6により充填されている。また、半導体
キャリア2の電極7は内部ビア8と内装パターン9によ
り裏面の外部電極10と電気的に接続される。
【0004】図6に示すように、従来のCSP構造の半
導体装置は、搭載する半導体素子1に比べて、半導体キ
ャリア2が大きい面積となっている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
CSP構造の半導体装置は図6に示すように、搭載する
半導体素子1に比べて、半導体キャリア2が大きい面積
となっている。これは、マイコンチップ等の電極パッド
数が多い半導体素子を中心に半導体装置を構成したた
め、半導体キャリア2の底面の外部電極数を十分に確保
するためと、半導体装置の製造工程の封止工程におい
て、封止樹脂を半導体素子と半導体キャリアとの隙間に
浸透させるために必要な封止樹脂の塗布エリアを半導体
素子の存在しない半導体キャリアの周辺部にもたせてい
るからである。以上のように場合によっては半導体キャ
リアの大きさが、搭載する半導体素子の2倍程度の大き
さになることも十分考えられる。このように半導体素子
よりも半導体キャリアが大きくなりすぎると、小型化に
対するメリットが大きく減少する。例えば、DRAM
(ダイナミック・ランダム・アクセス・メモリー・チッ
プ)のような電極パッド数の少ない半導体素子を半導体
キャリアに搭載した場合は、半導体キャリア裏面の外部
電極のピッチを狭くして、半導体キャリアを狭い面積に
しても外部電極数を十分に確保することが可能である。
しかしこの場合に同一の半導体キャリアを使用すると、
半導体キャリアが搭載する半導体素子よりも大きくなり
すぎて、半導体装置の小型化のメリットが大きく低減す
ることになる。
【0006】またCSP構造の半導体装置において、半
導体素子は外部に露出した構造である。このために、半
導体装置を搬送する際や、プリント基板への実装時に半
導体装置の半導体素子1の側端部に欠けを生じて不良と
なることがある。とりわけ半導体素子の外形サイズが半
導体キャリア2の外形サイズよりも大きい場合、搬送用
トレーの側壁面に半導体素子が直接接触することにな
り、半導体装置の検査時の取り出しや、搬送時に半導体
素子が破損し、外観不良を多発させる危険性が大きい。
【0007】本発明は、CSP構造の半導体装置の小型
化に着目し、特に電極パッド数の少ない半導体素子であ
って、半導体キャリア裏面の外部電極のピッチを狭くし
て、半導体キャリアを狭い面積にしても外部電極数を十
分に確保することが可能である半導体素子を搭載した半
導体装置およびその製造方法を提供することを目的とす
る。さらに特に半導体素子が外部に露出した構造のチッ
プ・サイズ・パッケージ型の半導体装置に着目し、半導
体素子が外的衝撃により破損することのない構造の半導
体装置およびその製造方法を提供することを目的とする
ものである。
【0008】
【課題を解決するための手段】前記課題を解決するため
本発明の半導体装置は、上面に複数の電極と底面に配列
された外部電極とを有した絶縁性基体からなる半導体キ
ャリアと、その半導体キャリア上面に接合された電極パ
ッド数の少ないDRAM等の半導体素子と、半導体素子
上の電極パッド上に設けられたバンプ電極と、半導体キ
ャリア上面の複数の電極と半導体素子上のバンプ電極と
を接合している導電性接着剤と、半導体素子と半導体キ
ャリアとの間隔と、半導体素子周辺端部および側端部を
充填被覆している樹脂とよりなるものであり、半導体キ
ャリアの外形が半導体素子の外形より小さくするもので
ある。
【0009】また半導体素子の側端部を外的衝撃から保
護するために、半導体素子の側端部を保護する枠状の耐
熱性樹脂を設けたものである。
【0010】半導体装置の製造方法においては、半導体
素子の電極パッド上にバンプ電極を形成し、そのバンプ
電極に導電性接着剤を供給する工程と、半導体素子上の
導電性接着剤が供給されたバンプ電極と底面に外部電極
が形成されている半導体キャリア上面の電極とを接合し
た後、導電性接着剤を熱硬化する工程と、樹脂を半導体
素子と半導体キャリアとの間に形成された隙間と半導体
素子の周辺領域とに注入した後、熱硬化する第1の封止
工程と、さらに半導体素子上面の周辺領域に樹脂を塗布
し、半導体キャリア底面と同一面まで樹脂を供給した
後、熱硬化をする第2の封止工程とを有するものであ
る。
【0011】また樹脂による封止を終えた半導体装置に
対して、外部に露出している半導体素子の側端部には、
枠状の耐熱性樹脂を設ける工程を有するものである。
【0012】
【発明の実施の形態】前記構成により、本発明の半導体
装置は、半導体素子として、マイコンチップなどよりも
電極パッド数の少ないDRAM等の半導体素子を用い、
半導体キャリアの外形を半導体素子の外形より小さくす
ることができるので、CSP構造の半導体装置のさらな
る小型化が実現できるものである。また外部に露出した
半導体素子に耐熱性樹脂を付設しているので、半導体装
置を搬送する際や、プリント基板への実装時に半導体素
子の側端部に欠けを生じることを防止できる。
【0013】また製造方法においては、半導体素子とし
て、マイコンチップなどよりも電極パッド数の少ないD
RAM等の半導体素子を用い、そして半導体キャリアの
外形を半導体素子の外形より小さくしたものを用い、第
1の封止行為で樹脂を半導体素子と半導体キャリアとの
間に形成された隙間と半導体素子の周辺領域とに注入し
た後、熱硬化し、そしてさらに第2の封止工程で、半導
体素子上面の周辺領域に樹脂を塗布し、半導体キャリア
底面と同一面まで樹脂を供給した後、熱硬化するので、
半導体キャリアよりも半導体素子の方が小さい面積で構
成されたよりチップサイズを実現した半導体装置を実現
できるものである。また樹脂封止後に耐熱性接着剤によ
り枠状の耐熱性樹脂を付設できるので、半導体素子の側
端部に欠けを生じることを防止できる。
【0014】以下、本発明の一実施の形態について図面
を参照しながら説明する。まず第1の実施の形態につい
て説明する。図1は本実施の形態にかかるDRAMであ
る半導体素子をCSP化したときの半導体装置の構造を
示した図である。図1(a)は平面図である。図1
(b)は底面図である。図1(c)は図1(a)のA1
−A2箇所の断面図である。以下、図1を参照して本実
施の形態の半導体装置について説明する。
【0015】マイコンチップに比べて電極パッド数の少
ないDRAM素子である半導体素子11の中央部領域に
配置された電極パッド12上にAuバンプ13が形成さ
れ、セラミックスよりなる半導体キャリア14上の電極
15に導電性接着剤(図示せず)により接続される。こ
のとき、半導体キャリア14上の電極15は、半導体キ
ャリア14の内部ビア(図示せず)等の内層を通じて、
裏面のグリッド状の外部電極16と接続されている。そ
して半導体キャリア14と半導体素子11の隙間、およ
び半導体素子11の周辺部、さらに半導体素子11の外
周部が封止樹脂17により封止されている。なお、導電
性接着剤は銀−パラジウム(Ag−Pd)含有の接着剤
である。
【0016】本実施の形態に示した半導体装置におい
て、半導体キャリア14の外形サイズは、搭載した半導
体素子11より小さくなっている。これは電極パッド数
の少ないDRAM素子を用い、半導体キャリア裏面の外
部電極間のピッチを狭くして、半導体キャリアを狭い面
積にしても外部電極数を十分に確保することが可能であ
り、半導体素子よりも半導体キャリアを小さくすること
ができる。この構造により、CSP構造の半導体装置の
小型化が実現できる。
【0017】次に第1の実施の形態で示した半導体装置
の製造方法について説明する。図2,図3は本実施の形
態の半導体装置の製造工程を示したものである。
【0018】まず、図2(a)に示すように、通常のワ
イヤボンダーにて半導体素子11上の電極パッド12上
に2段突起形状のAuバンプ13を形成する。
【0019】次に図2(b)に示すように、形成したA
uバンプ13に導電性接着剤18を転写法で形成する。
【0020】次に図2(c)に示すように、裏面に外部
電極16が形成された半導体キャリア14の表面の電極
15と位置合わせをして半導体素子11を搭載する。そ
して加熱して導電性接着剤18を熱硬化させる。
【0021】次に図2(d)に示すように、半導体キャ
リア14に搭載した半導体素子11側を下にするように
反転させ、15度程度の傾きと60℃程度の温度を有す
るホットプレート19上に載置する。そして第1封止工
程として、半導体素子11上面の半導体キャリア14の
周辺部の一方向から封止樹脂17を注入し、半導体素子
11と半導体キャリア14間の隙間に封止樹脂17を満
たし、熱硬化させ、半導体装置20aを得る。ここで封
止樹脂17の注入を60℃の低温状態で行なうのは、封
止樹脂17の流動性を高め、100μm程度のきわめて
狭い隙間に効率よく封止樹脂17を充填するためであ
る。
【0022】次に図3(a)に示すように、前工程で封
止樹脂17の熱硬化まで終了した半導体装置20aを金
型21に載置する。
【0023】次に図3(b)に示すように、第2封止工
程として、半導体装置20aの半導体素子11の周辺領
域と側端部、半導体キャリア14の側端部領域に封止樹
脂17を塗布する。このとき半導体装置20aの半導体
キャリア14の裏面の外部電極16が形成された領域に
封止樹脂17が回り込まないようにする。そして封止樹
脂17の硬化温度に適した温度で熱硬化させる。
【0024】次に図3(c)に示すように、封止樹脂1
7を熱硬化した半導体装置20bを金型21から取り外
す。
【0025】以上の工程により、半導体キャリア14よ
りも半導体素子11の方が小さい面積で構成されたチッ
プサイズの半導体装置を実現できるものである。
【0026】次に本発明の第2の実施の形態について説
明する。図4は本実施の形態にかかるエリアパッドタイ
プの半導体素子をCSP化したときの半導体装置の構成
を示したものである。図4(a)は、本実施の形態にか
かる半導体装置の平面図である。図4(b)は底面図で
ある。図4(c)は図4(a)のA1−A2箇所の断面
図である。
【0027】図4に示すように、エリアパッドタイプの
半導体素子22のアクティブエリア全面に配置された電
極パッド23上にバンプ電極である金属突起24が形成
され、ポリイミド等の絶縁性樹脂フィルムよりなる半導
体キャリア25上の電極26に導電性接着剤27により
接続されている。このとき、半導体キャリア25上の電
極26はビア(図示せず)等の内層を通じて裏面のグリ
ッド状配列の外部電極28と接続されている。さらに、
半導体キャリア25と半導体素子22の間、および半導
体素子22の周辺部が封止樹脂29により充填および被
覆されている。また本実施の形態では、半導体素子22
の側端部が枠状の耐熱性テープ30により保護されてい
る。前記耐熱性テープ30により、半導体素子22の側
端部を外的衝撃から保護し、半導体素子自体に欠けなど
の外観不良の発生を防止することができる。
【0028】以上のような構成により、半導体キャリア
25の外形サイズは半導体素子22より小さくなり、ま
た耐熱テープにより半導体素子は外的衝撃から保護され
た構造を実現できる。
【0029】次に第2の実施の形態で示した半導体装置
の製造方法について説明する。図5は本実施の形態の半
導体装置の製造工程を示したものである。
【0030】まず図5(a)に示すように、無電解めっ
き法を用いてエリアパッドタイプの半導体素子22のア
クティブエリア上の電極パッド23にバンプ電極である
Au金属突起24を形成する。
【0031】次に図5(b)に示すように、金属突起2
4の領域のみに導電性接着剤27を転写法により形成す
る。
【0032】次に図5(c)に示すように、40℃程度
のホットプレート31上に真空吸着により吸着された裏
面に外部電極28を有した半導体キャリア25の電極2
6と、半導体素子22が位置合わせされて搭載される。
そして導電性接着剤27の適正硬化温度で熱硬化され
る。この時、半導体キャリア25は薄いフィルム状のた
めに、真空吸着作用によりフィルムに生じていた反り等
が矯正され、半導体素子22を搭載するために必要な平
坦度が得られ、接合安定性が得られるものである。
【0033】次に図5(d)に示すように、半導体素子
22を下にして反転させ、15度程度の傾きと60℃程
度の温度を有するホットプレート31上で、半導体素子
22上面の半導体キャリア25の周辺部の一方向から封
止樹脂32を注入し、隙間を充填する。そして封止樹脂
32の適正硬化温度で熱硬化させる。ここで封止樹脂3
2の注入を60℃の低温状態で行なうのは、封止樹脂3
2の流動性を高め、100μm程度のきわめて狭い隙間
に効率よく封止樹脂32を充填するためである。
【0034】次に図5(e)に示すように、半導体素子
22の側端部に耐熱性接着剤を塗布した後、枠状の耐熱
性テープ30を貼付し、半導体装置を完成する。耐熱性
テープ30により、露出していた半導体素子22の側端
部を外的衝撃から保護し、半導体素子22自体に欠けな
どの外観不良の発生を防止することができる。なお、半
導体素子を外部の衝撃から保護でき、信頼性の高い材料
であれば、耐熱性テープ30以外の材料でもよい。
【0035】以上の工程により、半導体キャリア25よ
りも半導体素子22の方が小さい面積で構成されたチッ
プサイズの半導体装置を実現できるものである。また耐
熱テープにより半導体素子は外的衝撃から保護されるも
のである。
【0036】以上、本実施の形態に示したように、半導
体素子として、マイコンチップなどよりも電極パッド数
の少ないDRAM等の半導体素子を用い、半導体キャリ
アの外形を半導体素子の外形より小さくすることができ
るので、CSP構造の半導体装置のさらなる小型化が実
現できるものである。また外部に露出した半導体素子に
耐熱性樹脂を付設しているので、半導体装置を搬送する
際や、プリント基板への実装時に半導体素子の側端部に
欠けを生じることを防止できる。
【0037】また製造方法においては、半導体素子とし
て、マイコンチップなどよりも電極パッド数の少ないD
RAM等の半導体素子を用い、そして半導体キャリアの
外形を半導体素子の外形より小さくしたものを用い、第
1の封止行為で樹脂を半導体素子と半導体キャリアとの
間に形成された隙間と半導体素子の周辺領域とに注入し
た後、熱硬化し、そしてさらに第2の封止工程で、半導
体素子上面の周辺領域に樹脂を塗布し、半導体キャリア
底面と同一面まで樹脂を供給した後、熱硬化するので、
半導体キャリアよりも半導体素子の方が小さい面積で構
成されたよりチップサイズを実現した半導体装置を実現
できるものである。
【0038】
【発明の効果】以上のように本発明の半導体装置は、半
導体素子として、マイコンチップなどよりも電極パッド
数の少ないDRAM等の半導体素子を用い、半導体キャ
リアの外形を半導体素子の外形より小さくすることがで
きるので、CSP構造の半導体装置のさらなる小型化が
実現できるものである。
【0039】また製造方法においては、半導体素子とし
て、マイコンチップなどよりも電極パッド数の少ないD
RAM等の半導体素子を用い、そして半導体キャリアの
外形を半導体素子の外形より小さくしたものを用い、第
1の封止行為で樹脂を半導体素子と半導体キャリアとの
間に形成された隙間と半導体素子の周辺領域とに注入し
た後、熱硬化し、そしてさらに第2の封止工程で、半導
体素子上面の周辺領域に樹脂を塗布し、半導体キャリア
底面と同一面まで樹脂を供給した後、熱硬化するので、
半導体キャリアよりも半導体素子の方が小さい面積で構
成されたよりチップサイズを実現した半導体装置を実現
できるものである。
【0040】また、半導体素子の周囲を樹脂被覆および
耐熱性テープで保護することにより、構造上むき出しと
なる半導体素子の側面を保護し、欠けなどの損傷を防ぐ
ことができ、より信頼性の高い半導体装置を供給するこ
とができる。
【図面の簡単な説明】
【図1】本発明における第1の実施の形態の半導体装置
を示す図
【図2】本発明における第1の実施の形態の半導体装置
の製造方法を示す図
【図3】本発明における第1の実施の形態の半導体装置
の製造方法を示す図
【図4】本発明における第2の実施の形態の半導体装置
を示す図
【図5】本発明における第2の実施の形態の半導体装置
の製造方法を示す図
【図6】従来技術の半導体装置を示す図
【符号の説明】
1 半導体素子 2 半導体キャリア 3 電極パッド 4 金属突起 5 接続材料 6 封止樹脂 7 電極 8 内部ビア 9 内装パターン 10 外部電極 11 半導体素子 12 電極パッド 13 Auバンプ 14 半導体キャリア 15 電極 16 外部電極 17 封止樹脂 18 導電性接着剤 19 ホットプレート 20 半導体装置 21 金型 22 半導体素子 23 電極パッド 24 金属突起 25 半導体キャリア 26 電極 27 導電性接着剤 28 外部電極 29 封止樹脂 30 耐熱性テープ 31 ホットプレート 32 封止樹脂

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 上面に複数の電極と底面に配列された外
    部電極とを有した絶縁性基体からなる半導体キャリア
    と、前記半導体キャリア上面に接合された半導体素子
    と、前記半導体素子上の電極パッド上に設けられたバン
    プ電極と、前記半導体キャリア上面の複数の電極と前記
    半導体素子上のバンプ電極とを接合している導電性接着
    剤と、前記半導体素子と前記半導体キャリアとの間隔と
    前記半導体素子周辺端部および側端部を充填被覆してい
    る樹脂とよりなり、樹脂は前記半導体キャリアの底面と
    同一面まで設けられ、前記半導体キャリアの外形が前記
    半導体素子の外形より小さいことを特徴とする半導体装
    置。
  2. 【請求項2】 上面に複数の電極と底面に配列された外
    部電極とを有した絶縁性基体からなる半導体キャリア
    と、前記半導体キャリア上面に接合された半導体素子
    と、前記半導体素子上の電極パッド上に設けられたバン
    プ電極と、前記半導体キャリア上面の複数の電極と前記
    半導体素子上のバンプ電極とを接合している導電性接着
    剤と、前記半導体素子と前記半導体キャリアとの間隔と
    前記半導体素子周辺端部を充填被覆している樹脂と、前
    記半導体素子の側端部に設けられた半導体素子側端部保
    護用の耐熱性樹脂とよりなり、前記半導体キャリアの外
    形が前記半導体素子の外形より小さいことを特徴とする
    半導体装置。
  3. 【請求項3】 上面に複数の電極と底面に配列された外
    部電極とを有した絶縁性基体からなる半導体キャリア
    と、前記半導体キャリア上面に接合された半導体素子
    と、前記半導体素子上の電極パッド上に設けられたバン
    プ電極と、前記半導体キャリア上面の複数の電極と前記
    半導体素子上のバンプ電極とを接合している導電性接着
    剤と、前記半導体素子と前記半導体キャリアとの間隔と
    前記半導体素子周辺端部を充填被覆している樹脂と、前
    記半導体素子の側端部に設けられた半導体素子側端部保
    護用の耐熱性樹脂とよりなることを特徴とする半導体装
    置。
  4. 【請求項4】 半導体キャリアは、絶縁性フィルムキャ
    リアであることを特徴とする請求項1〜請求項3のいず
    れかに記載の半導体装置。
  5. 【請求項5】 半導体素子はダイナミックランダムアク
    セスメモリーチップ(DRAM)であることを特徴とす
    る請求項1〜請求項3のいずれかに記載の半導体装置。
  6. 【請求項6】 耐熱性樹脂は、半導体素子の側端部を囲
    む枠状の耐熱性テープであることを特徴とする請求項2
    または請求項3に記載の半導体装置。
  7. 【請求項7】 半導体素子の電極パッド上にバンプ電極
    を形成し、前記バンプ電極に導電性接着剤を供給する工
    程と、前記半導体素子上の前記導電性接着剤が供給され
    た前記バンプ電極と底面に外部電極が形成されている半
    導体キャリア上面の電極とを接合した後、前記導電性接
    着剤を熱硬化する工程と、樹脂を前記半導体素子と前記
    半導体キャリアとの間に形成された隙間と半導体素子の
    周辺領域とに注入した後、熱硬化する第1の封止工程
    と、さらに前記半導体素子上面の周辺領域に樹脂を塗布
    し、半導体キャリア底面と同一面まで樹脂を供給した
    後、熱硬化をする第2の封止工程とを有することを特徴
    とする半導体装置の製造方法。
  8. 【請求項8】 半導体素子の電極パッド上にバンプ電極
    を形成し、前記バンプ電極に導電性接着剤を供給する工
    程と、前記半導体素子上の前記導電性接着剤が供給され
    た前記バンプ電極と底面に外部電極が形成されている半
    導体キャリア上面の電極とを接合した後、前記導電性接
    着剤を熱硬化する工程と、樹脂を前記半導体素子と前記
    半導体キャリアとの間に形成された隙間と半導体素子の
    周辺領域とに注入した後、熱硬化させる工程と、外部に
    露出している前記半導体素子の側端部に半導体素子側端
    部保護用の耐熱性樹脂を付設する工程とを有することを
    特徴とする半導体装置の製造方法。
  9. 【請求項9】 半導体素子の電極パッド上にバンプ電極
    を形成し、前記バンプ電極に導電性接着剤を供給する工
    程と、前記半導体素子上の前記導電性接着剤が供給され
    た前記バンプ電極と底面に外部電極が形成されている半
    導体キャリア上面の電極とを接合した後、前記導電性接
    着剤を熱硬化する工程と、樹脂を前記半導体素子と前記
    半導体キャリアとの間に形成された隙間と半導体素子の
    周辺領域とに注入した後、熱硬化させる工程と、外部に
    露出している前記半導体素子の周辺側端部に耐熱性接着
    剤を供給する工程と、前記半導体素子の側端部に半導体
    素子側端部保護用の耐熱性樹脂を前記耐熱性接着剤で付
    設する工程とを有することを特徴とする半導体装置の製
    造方法。
  10. 【請求項10】 導電性接着剤は転写法によりバンプ電
    極領域のみに形成することを特徴とする請求項7〜請求
    項9のいずれかに記載の半導体装置の製造方法。
  11. 【請求項11】 封止工程において、樹脂の注入は半導
    体キャリアの周辺部の一方向から行なうことを特徴とす
    る請求項7〜請求項9のいずれかに記載の半導体装置の
    製造方法。
  12. 【請求項12】 封止工程において、樹脂の注入は半導
    体キャリアを傾斜させた状態で行なうことを特徴とする
    請求項7〜請求項9のいずれかに記載の半導体装置の製
    造方法。
  13. 【請求項13】 封止工程において、樹脂の注入は半導
    体キャリアを低温加熱した状態で行なうことを特徴とす
    る請求項7〜請求項9のいずれかに記載の半導体装置の
    製造方法。
  14. 【請求項14】 封止工程において、樹脂の注入は半導
    体キャリアと半導体素子との隙間を充填した後、半導体
    素子の周辺領域を封止することを特徴とする請求項7〜
    請求項9のいずれかに記載の半導体装置の製造方法。
  15. 【請求項15】 耐熱性樹脂を付設する工程は、半導体
    素子の周辺側端部を囲む枠状の耐熱性テープを付設する
    ことを特徴とする請求項8〜請求項9のいずれかに記載
    の半導体装置の製造方法。
JP8013707A 1996-01-30 1996-01-30 半導体装置およびその製造方法 Pending JPH09213828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8013707A JPH09213828A (ja) 1996-01-30 1996-01-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8013707A JPH09213828A (ja) 1996-01-30 1996-01-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09213828A true JPH09213828A (ja) 1997-08-15

Family

ID=11840704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8013707A Pending JPH09213828A (ja) 1996-01-30 1996-01-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09213828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635963B2 (en) * 1999-04-01 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin
JP2019024092A (ja) * 2013-05-13 2019-02-14 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635963B2 (en) * 1999-04-01 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin
US6867069B2 (en) 1999-04-01 2005-03-15 Oki Electric Industry Co., Ltd. Semiconductor package with a chip connected to a wiring substrate using bump electrodes and underfilled with sealing resin
JP2019024092A (ja) * 2013-05-13 2019-02-14 日亜化学工業株式会社 発光装置及びその製造方法
USRE49047E1 (en) 2013-05-13 2022-04-19 Nichia Corporation Light emitting device

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
JP3604248B2 (ja) 半導体装置の製造方法
JP2003116066A (ja) 固体撮像装置および固体撮像装置の製造方法
JPH11312712A (ja) 半導体装置及びその製造方法
JPH08111433A (ja) 半導体装置及び半導体装置製造用テープ
JPH10321672A (ja) 半導体装置及びその製造方法
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100250562B1 (ko) 반도체장치
JP3547303B2 (ja) 半導体装置の製造方法
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
JPH07273243A (ja) 半導体パッケージ
JP2002110856A (ja) 半導体装置の製造方法
US20020187591A1 (en) Packaging process for semiconductor package
JPH09213828A (ja) 半導体装置およびその製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JPH09148482A (ja) 半導体装置
JP3242765B2 (ja) 半導体装置及びその製造方法
JPH07273244A (ja) 半導体パッケージ
JP3816636B2 (ja) Bga型半導体装置
JP2002270762A (ja) 半導体装置
JPH10189819A (ja) 半導体装置及びその製造方法