JPH08111433A - 半導体装置及び半導体装置製造用テープ - Google Patents

半導体装置及び半導体装置製造用テープ

Info

Publication number
JPH08111433A
JPH08111433A JP6236985A JP23698594A JPH08111433A JP H08111433 A JPH08111433 A JP H08111433A JP 6236985 A JP6236985 A JP 6236985A JP 23698594 A JP23698594 A JP 23698594A JP H08111433 A JPH08111433 A JP H08111433A
Authority
JP
Japan
Prior art keywords
semiconductor device
hole
base film
semiconductor chip
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6236985A
Other languages
English (en)
Other versions
JP2780649B2 (ja
Inventor
Tsutomu Yamashita
力 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6236985A priority Critical patent/JP2780649B2/ja
Priority to US08/529,341 priority patent/US5763939A/en
Priority to KR1019950032155A priority patent/KR100241572B1/ko
Priority to DE69525406T priority patent/DE69525406T2/de
Priority to EP95306885A priority patent/EP0704897B1/en
Publication of JPH08111433A publication Critical patent/JPH08111433A/ja
Application granted granted Critical
Publication of JP2780649B2 publication Critical patent/JP2780649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Abstract

(57)【要約】 【目的】 半導体チップをベースフィルムを用いて支持
した半導体装置における電気的、熱的特性を改善すると
共に、実装密度をも高め得るようにすることである。 【構成】 半導体チップを内側に支持したベースフィル
ム部材におけるインナーリードのランドの位置に、貫通
孔を設け、この貫通孔の位置にランドと電気的に接続さ
れた外部接続電極部材をベースフィルム表面から突出す
るように設ける。この外部接続電極部材上に、金属板、
回路基板、或いは、他の半導体装置を取り付け、これら
金属板等により、ベースフィルム部材に支持された半導
体チップの電気特性、熱特性を改善すると共に、他の半
導体装置を取り付けた場合には、実装密度を向上させる
ことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ベースフィルムに設け
られたデバイスホール内に、半導体チップを取り付けた
構造を有する半導体装置、及び、ベースフィルムを形成
するための半導体装置製造用テープに関する。
【０００２】
【従来の技術】従来、この種の半導体装置としては、特
願平６−９４８８１号明細書に記載されたものがある。
上記明細書に記載された半導体装置は、図１０に示され
ているようなポリイミド等の絶縁性フィルム２０に、半
導体チップ２１を固定することによって製作されてい
る。より具体的に言えば、フィルム２０の幅方向両側に
は、当該フィルムを搬送及び位置決めするためのスプロ
ケットホール２２が設けられており、このスプロケット
ホール２２を利用して、フィルム２０をその長手方向に
移送することができる。
【０００３】また、フィルム２０には、半導体チップ２
１を位置付けるための開口部、即ち、デバイスホール２
３が内側に設けられており、デバイスホール２３の外側
には、４つの台形形状のカットホール２４が形成されて
いる。したがって、カットホール２４の内側に区画され
た周辺部の領域によって半導体チップ２１の領域が規定
されている。
【０００４】フィルム２０の区画された周辺部の領域内
には、インナーリード２５による配線が施されており、
各インナーリード２５の一端は、半導体チップ２１の電
極と電気的に接続され、他方、各インナーリード２５の
他端は、フィルム２０の区画された領域内に分散配置さ
れた電極パッド２６に電気的に接続されている。また、
各電極パッド２６上には、外部接続電極部材として半田
等によって形成されたボール状のバンプ２７が図面の表
面方向に突出している。
【０００５】また、図面に破線で示されているように、
バンプ２７以外の区画された周辺領域はカバーレジスト
２８によって被覆されており、このカバーレジスト２８
によって、インナーーリード２５等が汚染されるのを防
止している。尚、半導体チップ２１はその周辺のインナ
ーリード２５と共に、樹脂封止されている。
【０００６】最終的に、フィルム２０をカットホール２
４の部分から切り取ることにより、半導体チップ２１
と、ベースフィルム部材とによって構成された半導体装
置を得ることができる。
【０００７】上記した構成を有する半導体装置は、電極
パッド２６上のバンプ２７を直接マザーボード上に、実
装できるため、実質上、ベースフィルム部材をパッケー
ジ部として使用できる。したがって、上記した半導体装
置は、セラミックパッケージ等を有する半導体装置に比
べて、安価であるという利点を有している。また、イン
ナーリード２５の配線領域をカットホール２４の内側だ
けに限定できるため、図示された半導体装置は、小形化
の面でも有利である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記し
た半導体装置がバンプ２７を介してマザーボード上に実
装された場合、半導体チップの裏面が直接、大気に晒さ
れる状態となるため、汚染されやすく、且つ、電磁気的
に半導体チップ内の各素子をシールドできないという欠
点がある。また、上記した半導体装置は、半導体素子の
形成された面、即ち、バンプの形成された面がマザーボ
ードと対向した状態で、実装されるため、放熱性の面に
おいても、不充分であった。更に、マザーボードに実装
後においても、半導体装置の動作を各バンプ毎にプロー
ブを当てて電気検査する必要があるが、上記した構成で
は、ベースフィルム部材の中央位置におけるバンプの電
気検査は、実質上、難しい状況にあった。
【０００９】本発明の目的は、マザーボード上に搭載さ
れた後においても、各バンプ毎に容易に電気検査できる
半導体装置を提供することである。
【００１０】本発明の他の目的は、電磁気的にシールド
できると共に、汚染及び放熱の点においても問題の生じ
ない半導体装置を提供することである。
【００１１】本発明の更に他の目的は、実装の際、各バ
ンプ毎にボンディングツールを当接して、ボンディング
を行うことができる半導体装置を提供することである。
【００１２】本発明の他の目的は、上記した半導体装置
を得るのに適した半導体装置製造用テープを提供するこ
とである。
【００１３】
【課題を解決するための手段】本発明によれば、内側に
開口部を囲むと共に、区画された領域を規定する周辺部
を備え、該周辺部上に、複数の電極パッドを有するベー
スフィルム部材と、前記開口部内に固定、支持された半
導体チップと、前記半導体チップと前記電極パッドとを
前記区画された領域を通して、電気的に接続するインナ
ーリードと、前記周辺部の電極パッドと電気的に接続さ
れ、且つ、前記周辺部に対して突出した外部接続電極部
材とを備え、前記ベースフィルム部材の周辺部には、貫
通孔が設けられていることを特徴とする半導体装置が得
られる。
【００１４】
【作用】上記したように、本発明では、ベースフィルム
部材の周辺部に貫通孔を設けることにより、この貫通孔
を利用して、ボンディング或いは電気検査を行うことが
できる。また、貫通孔を介して、外部接続電極部材とし
て、ベースフィルム部材の上下に突出部を設ければ、一
方の突出部をマザーボード上の電極との接続のための外
部接続用電極として使用できると共に、他方の突出部上
に、シールド板或いは放熱板を取り付けることができ
る。
【００１５】
【実施例】以下、図面を参照して本発明に係る実施例を
説明する。
【００１６】図１（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、及び（ｆ）を参照して、本発明の第１の実施例
に係る半導体装置及びその製造方法を説明する。まず、
図１（ａ）に示すように、半導体チップ２１及びベース
フィルム部材３０が用意される。図示されたベースフィ
ルム部材３０は、ポリイミド樹脂等の非導電性材料によ
って形成され、図１０と同様に、デバイスホール２３、
及び、このデバイスホール２３を囲み、カットホール
（図示せず）によって区画された周辺部とを備え、この
周辺部には、複数個の貫通孔３１が設けられている点
で、図１０に示されたフィルム２０とは異なっている。
【００１７】また、ベースフィルム部材３０の一表面
（図では、上側に向けられた面）には、ベースフィルム
部材３０の周辺部から、デバイスホール２３内まで延在
するインナーリード２５が形成されており、インナーリ
ード２５の周辺部側の終端部には、貫通孔３１上に設け
られた電極パッド、即ち、ランド２６が設けられてい
る。ランド２６の上面、即ち、貫通孔３１の上部以外の
周辺部領域は、カバーレジスト、即ち、ソールダーレジ
スト２８によって被覆されている。更に、インナーリー
ド２５のデバイスホール２３側端部は、半導体チップ２
１上のチップ電極３２にボンディングによって電気的に
接続されている。
【００１８】次に、図１（ｂ）に示されているように、
デバイスホール２３内の半導体チップ２１は樹脂３３に
よってモールドされる。この状態では、ランド２６の部
分がカバーレジスト２８によって覆われることなく、外
部に露出している。
【００１９】カバーレジスト２８によって覆われていな
いランド２６上には、図１（ｃ）に示すように、半田等
によりボール状の第１のバンプ３５が形成され、これら
第１のバンプ３５は外部接続電極部材として役立つ。
【００２０】更に、この実施例では、図１（ｄ）に示す
ように、ベースフィルム部材３０の周辺部をカバーでき
るサイズを有する銅等の金属板４０が用意され、この金
属板４０の一表面（図では、上側に向けられた面）上
に、ベースフィルム部材３０の貫通孔３１に対応した位
置を除いて、ソールダーレジスト４１を被着する。ソー
ルダーレジスト４１が被着されない部分には、ベースフ
ィルム部材３０の場合と同様に、半田等による第２のバ
ンプ４２が形成される。この図からも明らかな通り、図
示された金属板４０は、ベースフィルム部材３０と同様
に、中央部に半導体チップ２１を収容するための開口を
有している。
【００２１】次に、図１（ｅ）に示すように、上記した
第２のバンプ４２付の金属板４０及び図１（ｃ）に示さ
れた貫通孔３１を有するベースフィルム部材３０は、第
２のバンプ４２とベースフィルム部材３０の貫通孔３１
とが、互いに向かい合うように反転される。この反転し
た状態で、第２のバンプ４２を軟化させることにより貫
通孔３１内に流し込み、インナーリード２５のランド２
６と金属板４０とを電気的に接続する。これによって、
ベースフィルム部材３０の表裏両面に、それぞれバンプ
によって形成された突起部を有する半導体装置が得られ
る。尚、図１（ｆ）に示すように、ベースフィルム部材
３０の第１のバンプ３５側の面は、接着剤層４３によっ
て覆われている。
【００２２】図２（ａ）及び（ｂ）には、図１（ｅ）に
示された半導体装置を第１のバンプ３５及び金属板４０
側から見た場合の平面図が示されている。図２（ａ）か
らも明らかなように、半導体チップ２１をモールドした
樹脂３３の周辺には、第１のバンプ３５が配列されてお
り、第１のバンプ３５はそれぞれベースフィルム部材３
０のインナーリードの電極パッドに接続されている。
【００２３】一方、金属板４０は、ベースフィルム３０
とほぼ同じ寸法を有し、且つ、樹脂３３によってモール
ドされた半導体チップ２１を囲むように配置されてい
る。また、金属板４０側の第２のバンプ４２の数は第１
のバンプ３５の数より、少ないことが分かる。したがっ
て、第２のバンプ４２は限られた数のインナーリード２
５とだけ、電気的に接続されている。したがって、第２
のバンプ４２と電気的に接続されたインナーリード２５
には、同一の電位を与えることができる。
【００２４】この構成を有する半導体装置は、金属板４
０に接地電位或いは電源電位、例えば、Ｖｃｃを与える
ことにより、電源回路における抵抗、或いは、インダク
タンスを１／５〜１／１０まで低減できる。また、金属
板４０を配置することにより、第１のバンプ３５を電磁
気的にシールドすることができるため、外部からの雑音
等による影響の少ない半導体装置を構成できる。更に、
ベースフィルム部材３０に、貫通孔３１を設けることに
より、フィルムの反りを少なくできるという利点もあ
る。
【００２５】図３（ａ）及び（ｂ）を参照すると、本発
明の第２の実施例に係る半導体装置は、図３（ａ）に図
示された金属板４０ａは、中央部に開口を有していない
点で、図１（ｄ）の金属板４０と異なっている。この関
係で、金属板４０ａの中央部には、銀ペーストによって
形成されたソールダー部４５が設けられており、中央部
の周辺には、図１（ｄ）に示された金属板４０と同様
に、カバーレジスト４１が第２のバンプ４２のランド領
域を除いて塗布されている。
【００２６】図３（ａ）に示された金属板４０ａは、図
３（ｂ）に示すように、第２のバンプ４２を下向きにし
た、半導体チップ２１及び貫通孔３１を有するベースフ
ィルム３０上に搭載される。したがって、第２のバンプ
４２は、ベースフィルム３０の貫通孔３１と対向するよ
うに位置付けられ、他方、中央部のソールダー部４５は
半導体チップ２１の裏面に接触する。この状態で、第２
のバンプ４２及びソールダー部４５の銀ペーストが軟
化、溶融されると、第２のバンプ４２は貫通孔３１を介
して、インナーリード２５のランド２６と電気的に接続
され、他方、金属板４０ａはソールダー部４５を介して
半導体チップ２１の裏面に機械的に固定される。
【００２７】この構成では、半導体チップ２１と直接接
触した金属板４０ａを放熱板（ヒートスプレッダー）と
して使用することができると共に、半導体チップ２１内
の素子を電磁気的にシールドできる。また、この例にお
いても、金属板４０ａに所定電位を与えて使用する場
合、第２のバンプ４２は、所定数のインナーリード２５
だけに電気的に接続されれば良い。一方、金属板４０ａ
を放熱板としてだけ使用する場合、第２のバンプ４２は
必ずしもインナーリード２５と電気的に接続されなくて
も良い。
【００２８】尚、この実施例においても、ベースフィル
ム部材３０の両面には、貫通孔３１を介して接続された
第１及び第２のバンプ３５及び４２が配置されているこ
とは、第１の実施例の場合と同様である。
【００２９】図４を参照すると、本発明の第３の実施例
に係る半導体装置が示されており、この例では、ヒート
スプレッダーとして作用する金属板４０ｂにも、貫通孔
５０が設けられている。この場合、貫通孔３１を備えた
ベースフィルム３０の両面に、半田等によって構成さ
れ、且つ、貫通孔３１を介して接続されたバンプ３５及
び４２を突出させておき、バンプ４２の一部が金属板４
０ｂの貫通孔５０内に、挿入されている。この場合、こ
れらバンプ３５及び４２は、カバーレジスト２８及び４
１の塗布されていない領域に形成されることは、前述し
た実施例と同様である。
【００３０】図示された構成の半導体装置では、バンプ
４２の先端が金属板４０ｂの貫通孔５０中に挿入されて
いるから、金属板４０ｂ側からバンプ４２の位置を目視
できる。したがって、バンプ４２に電気検査用プローブ
を当接して、半導体チップ２１の電気検査等を行うこと
もできる。
【００３１】図５を参照すると、本発明の第４の実施例
に係る半導体装置は、図１において使用された半導体装
置を縦方向に積層した構成と実質上等価な構成を有して
おり、この関係上、対応する部分は同一の参照符号で指
示されている。より具体的に説明すれば、最下部に配置
された部分は、図１の場合と同様に、樹脂３３によって
封止された半導体チップ２１と、この半導体チップ２１
のチップ電極３２と、インナーリード２５を介して下部
ベースフィルム部材３０上で電気的に接続されたランド
２６とを有している。図示されたように、下部ベースフ
ィルム部材３０には、図１と同様に、複数の貫通孔３１
が設けられており、この下部ベースフィルム部材３０の
下面には、バンプ３５が突出している。また、上記した
貫通孔３１を介して、下部ベースフィルム３０のバンプ
３５は、上部ベースフィルム部材３０´から、図の下方
向に突出したバンプ３５´と電気的に接続されている。
当該上部ベースフィルム部材３０´には、樹脂３３´及
びインナーリード２５´により、もう一つの半導体チッ
プ２１´が支持、固定されている。
【００３２】また、図示されたように、上部ベースフィ
ルム部材３０´にも、貫通孔３１´が形成されており、
これら貫通孔３１´の幾つかは、上部ベースフィルム部
材３１´の下方向に突出したバンプ３５´のランド２６
´の位置に設けられている。更に、図示された実施例で
は、図１と同様に、上部ベースフィルム部材３０´上に
は、バンプ４２を有する金属板４０が搭載されており、
各バンプ４２は、上部ベースフィルム３０´の貫通孔３
１´を介して、当該上部ベースフィルム３０´の下方向
に延びるバンプ３５´と電気的に接続されている。
【００３３】この構成では、図１の場合と同様に、所定
のインナーリード２５、２５´にのみ所定の電位を与え
ることができると共に、複数の半導体チップ２１、２１
´を縦方向に積層することによって、実装密度を向上さ
せることができる。
【００３４】図６を参照すると、本発明の第５の実施例
に係る半導体装置は、図６（ａ）、（ｂ）、及び（ｃ）
に示されるように、図１と同様にして、貫通孔３１を有
するベースフィルム部材３０に、半導体チップ２１がイ
ンナーリード２５及び樹脂３３により固定され、且つ、
ベースフィルム部材３０の表面には、図６（ｃ）の下方
向に半田等の第１のバンプ３５が形成されている。これ
ら第１のバンプ３５はベースフィルム部材３０の貫通孔
３１の内部に埋め込まれた部分を有し、ベースフィルム
部材３０の上表面に設けられたインナーリード２５のラ
ンド２６と電気的に接続されている。また、各インナー
リード２５のランド２６は、カバーレジスト２８によっ
て覆われることなく、露出している。
【００３５】一方、この実施例では、図６（ｄ）に示す
ようなセラミック、ガラスエポキシ等によって形成され
た回路基板（以下、単に、基板と呼ぶ）５５が用意され
る。図示された基板５５は、多層配線基板によって構成
されており、基板５５の内部に、電源層５６及び接地層
５７が設けられている。これら電源層５６及び接地層５
７は基板５５に形成されたビアーホール５８を通して、
基板５５の上面及び下面に設けられた導体ランドの内の
特定のランド６１、６２と電気的に接続されている。ま
た、基板５５の下面に設けられた各ランドには、半田等
によるボールバンプ６３が外部接続電極部材として設け
られている。ベースフィルム部材３０上の第１のバンプ
３５の内、信号用のバンプを除く、電源用及び接地用の
バンプ３５は、基板５５内の電源層５６及び接地層５７
を共通に使用できるから、基板５５上のボールバンプ６
３の数は、ベースフィルム部材３０上の第１のバンプ３
５の数に比べて少なくても良い。
【００３６】ここで、図６（ｅ）及び（ｆ）をも参照し
て、基板５５内に形成されている電源層５６及び接地層
５７を説明する。まず、図６（ｅ）に示すように、電源
層５６は、基板５５に形成されたビアーホール５８の
内、電源用バンプと接続されるべきビアーホール５８１
とだけ電気的に接続されており、接地用バンプ及び信号
用バンプ３５と接続されるべき、接地用ビアーホール５
８２、信号用ビアーホール５８３の周囲には、形成され
ていない。即ち、電源層５６は、接地用ビアーホール５
８２、信号用ビアーホール５８３を囲むように形成され
ている。
【００３７】一方、図６（ｆ）に示すように、接地層５
７は、ビアーホール５８の内、接地用ビアーホール５８
２とのみ電気的に接続されており、電源用及び信号用ビ
アーホール５８１、５８３の周囲を囲むように形成され
ており、これによって、接地層５７は電源用及び信号用
ビアーホール５８１、５８３と電気的に絶縁されてい
る。
【００３８】図６（ｇ）では、図６（ｄ）に示された基
板５５上に、図６（ｃ）に示されたベースフィルム部材
３０が積層されている。この場合、ベースフィルム部材
３０は、その第１のバンプ３５が基板５５のランド６１
上に当接するように、位置付けられる。これによって、
ベースフィルム部材３０の第１のボール３５と、基板５
５のボールバンプ６３とを電気的に接続することができ
る。
【００３９】図６（ｅ）に示された構成では、ベースフ
ィルム３０上のランド２６が外部に露出した状態にある
から、ランド２６をボンディングツール或いは電気検査
用プローブを接触させることにより、ボンディング或い
は電気検査を行うことができる。また、半導体チップ２
１を搭載したベースフィルム部材３０の下部に、基板５
５を配置し、この基板５５内で接地電極及び電源電極を
共通化しているため、接地電極及び電源電極の抵抗値、
インダクタンス値を３０〜５０％低減できると共に、基
板５５はヒートスプレッダーとしても働くため、熱抵抗
値を１０℃／Ｗまで低減することができた。更に、ベー
スフィルム部材３０は、基板５５により支持される一
方、複数の貫通孔３１を有しているため、ベースフィル
ム部材３０の反りを防止することもできる。
【００４０】図７（ａ）〜（ｅ）を参照して、本発明の
第６の実施例に係る半導体装置及びその製造方法を説明
する。図７（ａ）及び（ｂ）に示すように、貫通孔３１
を有するベースフィルム部材３０を用意し、このベース
フィルム部材３０上のインナーリード２５内側端部を半
導体チップ２１のチップ電極にボンディングにより接合
し、且つ、インナーリード２５の表面をランド２６の部
分を除いてカバーレジスト２８により被覆する。続い
て、半導体チップ２１を樹脂３３によりモールドする。
図７（ａ）、図７（ｂ）の工程は図６（ａ）及び（ｂ）
の工程と同様である。
【００４１】次に、この実施例では、図７（ｃ）に示す
ように、インナーリード２５のランド２６上に、ボール
バンプ３５を形成することにより、半導体部材を得る。
【００４２】一方、図７（ｄ）に示すような基板５５を
用意する。この基板５５は図６（ｄ）と同様に、内部に
電源層５６及び接地層５７を有し、表裏両面には、電源
層５６及び５７と電気的に接続されたランド６１及び６
２が形成されている。また、基板５５の裏面のランド６
２上には、半田等のボールバンプ６３が形成、搭載され
ている。
【００４３】図７（ｅ）では、図７（ｃ）に示された半
導体部材を裏返しにして、基板５５のランド６１と、半
導体部材のバンプ３５とが一致するように、半導体部材
を基板５５上にボンディングにより取り付け、半導体装
置を完成させる。この構成の半導体装置は、半導体チッ
プ２１の裏面が露出すると共に、ベースフィルム部材３
０の貫通孔３１が露出しており、この貫通孔３１を介し
て、インナーリード２５のランド２６を目視することが
できる。したがって、貫通孔３１を介してインナーリー
ド２５のランド２６に電気検査用プローブ等を当てるこ
とにより、各インナーリード２５毎に、電気検査を行う
ことができる。
【００４４】図８（ａ）、（ｂ）、（ｃ）を参照する
と、本発明の第７の実施例に係る半導体装置が示されて
いる。図示された半導体装置は、基板５５のランド６１
とベースフィルム部材３０上のランド又はインナーリー
ド２５とが、半田バンプを介することなく、直接、接続
され、接続部７０を形成している。この場合、ボンディ
ングツールをベースフィルム部材３０の貫通孔３１に挿
入するシングルポイント法により、上記接続を行なうこ
とができる。
【００４５】また、この実施例は、基板５５の中央部に
凹部、即ち、キャビティ部６５を設け、この凹部６５に
銀ペースト６６を充填し、この銀ペースト６６により、
半導体チップ２１を封止した樹脂３３と、基板５５とを
密着させた構造を備えている。また、基板５５のボール
バンプ６３の幾つかは、基板５５の凹部６５内の銀ペー
ストとサーマルビアホールを介して、熱的に連結されて
いる。この結果、図８（ｃ）に示すように、半導体チッ
プ２１の下面にもボールバンプ６３がダミーバンプ（放
熱用バンプ）として配置されて、放熱性を高めている。
【００４６】この構造では、半導体チップ２１が銀ペー
スト６６により基板５５と結合されているから、半導体
チップ２１からの熱を効率良く、基板５５を通して放熱
できるという利点を有している。
【００４７】図９を参照すると、本発明の第８の実施例
に係る半導体装置は、半導体チップ２１の裏面を基板５
５の凹部６５に銀ペースト６６により接着させている点
で、図８の実施例とは異なっている。このことからも明
らかな通り、図９の例では、半導体チップ２１及びベー
スフィルム３０を含む半導体部材が、図８に対して裏返
しされて、基板５５の凹部６５に取り付けられている。
【００４８】また、この実施例の場合、基板５５のボー
ルバンプ６３を搭載するランド６２は、基板５５の内部
配線を通して、ベースフィルム３０に設けられた貫通孔
３１内に電極ピン６９の形で突出しており、各電極ピン
６９の一端はインナーリード２５に電気的に接続されて
いる。更に、基板５５に設けられるボールバンプ６３の
幾つかは、図８と同様に、基板５５の凹部６５内の銀ペ
ースト６６と接続されこれによって、放熱効果を高めて
いる。
【００４９】図７〜図９のいずれの実施例も、図６に示
された半導体装置と同様な効果が得られることが分かっ
た。また、図６〜９では、基板５５上に配置される外部
接続電極部材として、ボールバンプ６３を設けた場合に
ついてのみ説明したが、基板上のボールバンプ６３は、
ピングリッドアレイに使用されるようなピンに置き換え
られても良い。また、いずれの実施例においても、ベー
スフィルム３０に設けられた貫通孔３１の側面は、導電
性被覆によって覆われていない。
【００５０】
【発明の効果】以上述べたように、本発明では、ベース
フィルム部材に貫通孔を設けることにより、この貫通孔
を半導体装置の電気的或いは熱的特性を改善するために
利用することができると共に、実装密度の向上にも利用
できるという効果がある。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の第１の実施例に係る
半導体装置及びその製造方法を説明するための図であ
る。
【図２】（ａ）及び（ｂ）は図１に示された半導体装置
の表面及び裏面を示す図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施例に係
る半導体装置を説明するための図である。
【図４】本発明の第３の実施例に係る半導体装置を説明
するための図である。
【図５】本発明の第４の実施例に係る半導体装置を説明
するための断面図である。
【図６】（ａ）〜（ｇ）は本発明の第５の実施例に係る
半導体装置及びその製造方法を説明するための図であ
る。
【図７】（ａ）〜（ｅ）は本発明の第６の実施例に係る
半導体装置及びその製造方法を説明するための図であ
る。
【図８】（ａ）、（ｂ）、及び（ｃ）は本発明の第７の
実施例に係る半導体装置の断面図、半導体チップ側から
みた平面図、及び、バンプ側からみた平面図である。
【図９】本発明の第８の実施例に係る半導体装置を説明
するための断面図である。
【図１０】従来の半導体装置を説明するための図であ
る。
【符号の説明】
２１ 半導体チップ ２３ デバイスホール ２５ インナーリード ２６、２６´ ランド ２８ カバーレジスト ３０、３０´ ベースフィルム部材 ３１、３１´ 貫通孔 ３２ チップ電極 ３３、３３´ 樹脂 ３５、３５´ 第１のバンプ ４０、４０ａ、４０ｂ 金属板 ４１ カバーレジスト ４２ 第２のバンプ ４５ 銀ペースト ５５ 基板 ５６ 電源層 ５７ 接地層 ６１、６２ ランド ６３ ボールバンプ ６５ 凹部 ６６ 銀ペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 内側に開口部を囲むと共に、区画された
    領域を規定する周辺部を備え、該周辺部上に、複数の電
    極パッドを有するベースフィルム部材と、前記開口部内
    に固定、支持された半導体チップと、前記半導体チップ
    と前記電極パッドとを前記区画された領域を通して、電
    気的に接続するインナーリードと、前記周辺部の電極パ
    ッドと電気的に接続され、且つ、前記周辺部に対して突
    出した外部接続電極部材とを備え、前記ベースフィルム
    部材の周辺部には、貫通孔が設けられていることを特徴
    とする半導体装置。
  2. 【請求項２】 請求項１において、前記外部接続電極部
    材は、ボール状バンプによって構成されており、該バン
    プは、前記貫通孔上に設けられ、前記周辺部の一表面上
    に突出した第１の突出部を有していることを特徴とする
    半導体装置。
  3. 【請求項３】 請求項２において、前記ボール状バンプ
    は、前記第１の突出部と前記貫通孔を通して電気的に接
    続され、且つ、前記周辺部の他方の表面に突出した第２
    の突出部を有していることを特徴とする半導体装置。
  4. 【請求項４】 請求項３において、前記ボール状バンプ
    の第２の突出部には、金属板が固定されていることを特
    徴とする半導体装置。
  5. 【請求項５】 請求項４において、前記金属板には、所
    定の電位が与えられていることを特徴とする半導体装
    置。
  6. 【請求項６】 請求項４において、前記金属板は、前記
    半導体チップをシールドするシールド板として、動作す
    ることを特徴とする半導体装置。
  7. 【請求項７】 請求項４において、前記金属板は、前記
    半導体チップと熱的に接続され、前記半導体チップのヒ
    ートスプレッダーとして働くことを特徴とする半導体装
    置。
  8. 【請求項８】 請求項３において、前記ボール状バンプ
    の第２の突出部には、半導体素子が電気的に接続されて
    いることを特徴とする半導体装置。
  9. 【請求項９】 請求項１において、前記貫通孔は、前記
    電極パッドに対応した位置に設けられていることを特徴
    とする半導体装置。
  10. 【請求項１０】 請求項１において、更に、ビアーホー
    ルを有する回路基板を備え、前記外部接続電極部材は、
    前記回路基板のビアーホールを介して、外部に突出した
    外部突出部分を有することを特徴とする半導体装置。
  11. 【請求項１１】 請求項１０において、前記外部接続電
    極部材は、前記ベースフィルムの周辺部の貫通孔と、前
    記回路基板のビアーホールとの間に設けられた中間接続
    電極部を有し、該中間接続電極部は、前記外部突出部分
    と前記回路基板を介して電気的に接続されていることを
    特徴とする半導体装置。
  12. 【請求項１２】 請求項１０において、前記貫通孔は前
    記電極パッドに対応した位置に設けられ、且つ、前記外
    部突出部分は、前記回路基板のビアーホールを介して、
    前記電極パッドと電気的に直接接続されていることを特
    徴とする半導体装置。
  13. 【請求項１３】 請求項１２において、前記外部接続電
    極部材は、前記外部突出部分に電気的に接続されると共
    に、前記ベースフィルムの貫通孔内部まで、延在する部
    分を有していることを特徴とする半導体装置。
  14. 【請求項１４】 請求項１３において、前記回路基板
    は、熱的に前記半導体チップと接続されていることを特
    徴とする半導体装置。
  15. 【請求項１５】 請求項１において、前記貫通孔の側面
    に、導電性被覆されていない状態で、前記外部接続電極
    部材の少なくとも一部が入り込んでいることを特徴とす
    る半導体装置。
  16. 【請求項１６】 内部に開口部を囲むと共に、区画され
    た領域を規定する周辺部を備え、前記開口部内に半導体
    チップが位置付けられると共に、前記周辺部上に、複数
    の電極パッドを有する半導体装置用テープにおいて、前
    記周辺部は、前記電極パッドに対応した位置に、貫通孔
    を有していることを特徴とする半導体装置製造用テー
    プ。
JP6236985A 1994-09-30 1994-09-30 半導体装置 Expired - Fee Related JP2780649B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6236985A JP2780649B2 (ja) 1994-09-30 1994-09-30 半導体装置
US08/529,341 US5763939A (en) 1994-09-30 1995-09-18 Semiconductor device having a perforated base film sheet
KR1019950032155A KR100241572B1 (ko) 1994-09-30 1995-09-27 베이스 필름 시이트에 부착된 반도체칩을 갖는 반도체 장치
DE69525406T DE69525406T2 (de) 1994-09-30 1995-09-29 Halbleiteranordnung mit Metallplatte
EP95306885A EP0704897B1 (en) 1994-09-30 1995-09-29 Semiconductor device with metal plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6236985A JP2780649B2 (ja) 1994-09-30 1994-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH08111433A true JPH08111433A (ja) 1996-04-30
JP2780649B2 JP2780649B2 (ja) 1998-07-30

Family

ID=17008691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6236985A Expired - Fee Related JP2780649B2 (ja) 1994-09-30 1994-09-30 半導体装置

Country Status (5)

Country Link
US (1) US5763939A (ja)
EP (1) EP0704897B1 (ja)
JP (1) JP2780649B2 (ja)
KR (1) KR100241572B1 (ja)
DE (1) DE69525406T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078506A (en) * 1997-02-13 2000-06-20 Nec Corporation Tape-ball grid array type semiconductor device having reinforcement plate with slits
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100781146B1 (ko) * 2001-08-09 2007-11-30 삼성테크윈 주식회사 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
JPH10335580A (ja) * 1997-06-02 1998-12-18 Mitsubishi Electric Corp 半導体パッケージおよびこれを用いた半導体モジュール
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US6573609B2 (en) 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6020629A (en) 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
TW411537B (en) * 1998-07-31 2000-11-11 Siliconware Precision Industries Co Ltd Semiconductor package with CSP-BGA structure
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
FR2785722A1 (fr) * 1998-11-06 2000-05-12 Bull Sa Structure d'interconnexion tridimensionnelle de plusieurs circuits pour former un boitier multicomposants
US6069407A (en) 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP3844936B2 (ja) * 1999-03-26 2006-11-15 富士通株式会社 半導体装置
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
DE19923523B4 (de) * 1999-05-21 2004-09-30 Infineon Technologies Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6118179A (en) * 1999-08-27 2000-09-12 Micron Technology, Inc. Semiconductor component with external contact polymer support member and method of fabrication
US6756253B1 (en) * 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6564454B1 (en) 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6737742B2 (en) * 2002-09-11 2004-05-18 International Business Machines Corporation Stacked package for integrated circuits
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
JP2005223036A (ja) * 2004-02-04 2005-08-18 Alps Electric Co Ltd 電子部品及びその製造方法
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
TW200636946A (en) * 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
JP2007201254A (ja) * 2006-01-27 2007-08-09 Ibiden Co Ltd 半導体素子内蔵基板、半導体素子内蔵型多層回路基板
US7652361B1 (en) 2006-03-03 2010-01-26 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
TWI473553B (zh) 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102201382B (zh) * 2010-03-26 2013-01-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
KR20120068216A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 집적회로
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9557370B2 (en) * 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
CN103050450B (zh) * 2012-11-14 2015-10-28 日月光半导体制造股份有限公司 芯片封装构造及其制造方法
US20150132148A1 (en) 2013-11-13 2015-05-14 Reza Afshar Dual speed motor controller and method for operation thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252251A (ja) * 1989-03-27 1990-10-11 Nec Corp フィルムキャリヤーテープ
JPH03272152A (ja) * 1990-03-22 1991-12-03 Fujitsu Ltd 半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057222B2 (ja) * 1980-03-26 1985-12-13 シャープ株式会社 フィルムキャリァ型半導体装置
US5045914A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Plastic pad array electronic AC device
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH0694881A (ja) 1992-09-10 1994-04-08 Hitachi Ltd 非常用原子炉冷却系
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252251A (ja) * 1989-03-27 1990-10-11 Nec Corp フィルムキャリヤーテープ
JPH03272152A (ja) * 1990-03-22 1991-12-03 Fujitsu Ltd 半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078506A (en) * 1997-02-13 2000-06-20 Nec Corporation Tape-ball grid array type semiconductor device having reinforcement plate with slits
US6645794B2 (en) 2000-10-18 2003-11-11 Hitachi, Ltd. Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100781146B1 (ko) * 2001-08-09 2007-11-30 삼성테크윈 주식회사 탭 본딩을 이용한 비지에이 패키지 및 그 제조방법

Also Published As

Publication number Publication date
DE69525406D1 (de) 2002-03-21
US5763939A (en) 1998-06-09
EP0704897B1 (en) 2002-02-13
DE69525406T2 (de) 2002-11-07
EP0704897A3 (en) 1997-07-16
JP2780649B2 (ja) 1998-07-30
EP0704897A2 (en) 1996-04-03
KR100241572B1 (ko) 2000-02-01

Similar Documents

Publication Publication Date Title
JP2780649B2 (ja) 半導体装置
US7122401B2 (en) Area array type semiconductor package fabrication method
US6472732B1 (en) BGA package and method for fabricating the same
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP3526788B2 (ja) 半導体装置の製造方法
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
GB2286084A (en) Electronic package with thermally conductive support
JP2738568B2 (ja) 半導体チップモジュール
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
JP2003017518A (ja) 混成集積回路装置の製造方法
KR100250562B1 (ko) 반도체장치
US6166435A (en) Flip-chip ball grid array package with a heat slug
JP3228339B2 (ja) 半導体装置およびその製造方法
US6037656A (en) Semiconductor integrated circuit device having short signal paths to terminals and process of fabrication thereof
JP2000138317A (ja) 半導体装置及びその製造方法
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JPH09148482A (ja) 半導体装置
JPS6220707B2 (ja)
US10304767B2 (en) Semiconductor device
KR20040037561A (ko) 반도체패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414

LAPS Cancellation because of no payment of annual fees