JP2770820B2 - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JP2770820B2
JP2770820B2 JP8171420A JP17142096A JP2770820B2 JP 2770820 B2 JP2770820 B2 JP 2770820B2 JP 8171420 A JP8171420 A JP 8171420A JP 17142096 A JP17142096 A JP 17142096A JP 2770820 B2 JP2770820 B2 JP 2770820B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting structure
substrate
film carrier
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8171420A
Other languages
English (en)
Other versions
JPH1022326A (ja
Inventor
田中　　慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8171420A priority Critical patent/JP2770820B2/ja
Priority to US08/885,902 priority patent/US5973927A/en
Priority to DE69735610T priority patent/DE69735610T2/de
Priority to EP97110666A priority patent/EP0817266B1/en
Publication of JPH1022326A publication Critical patent/JPH1022326A/ja
Application granted granted Critical
Publication of JP2770820B2 publication Critical patent/JP2770820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は半導体装置の実装構
造およびその実装方法に関し、特に、フィルムキャリア
を用いた半導体装置の実装構造およびその実装方法に関
する。
【０００１】
【従来の技術】従来のこの種の半導体装置の実装構造の
一例が、特開平２−１８５０５１号公報に開示されてい
る。
【０００２】図５を参照すると、従来の実装構造では、
導体配線５００はインナーリード５０１とアウターリー
ド５０２とを含み、インナーリード５０１がＩＣチップ
の電極パッドに接続され、アウターリード５０２が基板
上に設けられた接続パッドに接続される。インナーリー
ド５０１とアウターリード５０２とはフィルムキャリア
３００上の導体配線５００により電気的に接続されてい
る（以下、従来技術１という）。
【０００３】また、日経ＢＰ社から発行された書籍「実
践講座 ＶＬＳＩパッケージング技術（下）」（香山
晋、成瀬 邦彦 共監修）第１７４頁には、２層の金属
配線層をもったＴＡＢテープが記載されている（以下、
従来技術２という）。
【０００４】
【発明が解決しようとする課題】上述の従来技術１で
は、インナーリードとアウターリードとはキャリアフィ
ルム上の導体配線によって接続されているが、キャリア
フィルムに接地層が存在していない。このため、基板を
走る配線によってノイズが生じやすいという問題があ
る。また、基板内の配線の特性インピーダンスとアウタ
ーリードからインナーリードまでのインピーダンスとの
整合がとれないという問題もある。
【０００５】一方、上述の従来技術２記載のＴＡＢテー
プを用いて、２層の金属配線層のうちの１層を接地層と
して構成することも考えられる。しかしながら、このＴ
ＡＢテープは製造方法が複雑であるため製造リードタイ
ムが長くなってしまうという問題がある。
【０００６】本発明の目的は、電気的特性を改善して高
速化に対応できる半導体装置の実装構造を提供するこ
と、より具体的には、基板内を走る配線によって生じる
ノイズを除去できる半導体装置の実装構造および基板内
の配線の特性インピーダンスとアウターリードからイン
ナーリードまでのインピーダンスとの整合をとることが
できる半導体装置の実装構造を提供することにある。
【０００７】また、本発明の他の目的は、フィルムキャ
リアに設ける金属配線層を多層化することなく電気的特
性を改善した半導体装置の実装構造を提供することにあ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の実装構造は、半導体装置が搭載
されたフィルムキャリアに設けられ、前記半導体装置と
電気的に接続された導体配線と、前記半導体装置が搭載
されたフィルムキャリアが実装される基板に設けられた
接地パターンと、前記導体配線と前記接地パターンとの
間に設けられた絶縁体とを含む。
【０００９】また、本発明の他の半導体装置の実装構造
は、前記絶縁体の両主面ともに平滑であることを特徴と
する。
【００１０】また、本発明の他の半導体装置の実装構造
は、前記絶縁体の厚さが選択的に調整されることを特徴
とする。
【００１１】また、本発明の他の半導体装置の実装構造
は、前記接地パターンが前記基板の表面に設けられてい
ることを特徴とする。
【００１２】また、本発明の他の半導体装置の実装構造
は、前記基板は前記導体配線と電気的に接続される複数
の接続パッドを含み、前記接地パターンは前記複数の接
続パッドに囲まれた領域内に設けられていることを特徴
とする。
【００１３】また、本発明の他の半導体装置の実装構造
は、前記基板は内層接地層を含み、該内層接地層と前記
接地パターンとが電気的に接続されていることを特徴と
する。
【００１４】また、本発明の他の半導体装置の実装構造
は、前記基板は前記内層接地層と前記接地パターンとを
接続するスルーホールを含む。
【００１５】また、本発明の他の半導体装置の実装構造
は、前記フィルムキャリアは前記導体配線と電気的に接
続された複数の第１のスルーホールを含み、前記絶縁体
は前記第１のスルーホールに対応する位置に設けられた
複数の第２のスルーホールを含み、前記基板は前記第１
のスルーホールに対応する位置に設けられた複数の接続
パッドを含み、前記設置パターンは前記複数の接続パッ
ドに囲まれるとともに前記基板上の前記導体配線と対向
する位置に設けられていることを特徴とする。
【００１６】また、本発明の他の半導体装置の実装構造
の製造方法は、半導体装置と電気的に接続された導体配
線およびこの導体配線に接続されたスルーホールが形成
されたフィルムキャリアと、前記スルーホールに対応し
た位置に接続パッドが設けられるとともにこの接続パッ
ドを囲むよう接地パターンが形成された基板とを含む半
導体装置の実装構造の製造方法であって、前記接続パッ
ドにハンダペーストを設ける第１の工程と、前記ハンダ
ペーストの上にハンダボールを設ける第２の工程と、前
記スルーホールと前記ハンダボールとの位置合わせを行
う第３の工程と、前記フィルムキャリアに対して、前記
基板の方向の圧力を加えるとともに前記ハンダボールを
溶融させる第４の工程とを含むことを特徴とする。
【００１７】また、本発明の他の半導体装置の実装構造
の製造方法は、半導体装置と電気的に接続された導体配
線およびこの導体配線に接続された第１のスルーホール
が形成されたフィルムキャリアと、前記第１のスルーホ
ールに対応した位置に第２のスルーホールが形成された
絶縁体と、前記第１のスルーホールに対応した位置に接
続パッドが設けられるとともにこの接続パッドを囲むよ
う接地パターンが形成された基板とを含む半導体装置の
実装構造の製造方法であって、前記フィルムキャリアに
設けられた前記第１のスルーホールと前記絶縁体に設け
られた第２のスルーホールとの位置合わせを行い接着す
る第１の工程と、前記接続パッドにハンダペーストを設
ける第２の工程と、前記ハンダペーストの上にハンダボ
ールを設ける第３の工程と、前記第１のスルーホールと
前記ハンダボールとの位置合わせを行う第４の工程と、
前記フィルムキャリアに前記基板の方向の圧力を加える
とともに前記ハンダボールを溶融させる第５の工程とを
含むことを特徴とする。
【００１８】
【発明の実施の形態】次に本発明の半導体装置の実装構
造について図面を参照して詳細に説明する。
【００１９】図１および図２を参照すると、本発明の第
一の実施例である半導体装置の実装構造は、ＬＳＩチッ
プ１０と、基板２０と、フィルムキャリア３０と、絶縁
体４０と、基板２０上に設けられた接地パターン２１と
を含む。
【００２０】フィルムキャリア３０にはＬＳＩチップ１
０が搭載されており、このＬＳＩチップ１０は複数の導
体配線５０と電気的に接続される。フィルムキャリア３
０には複数のスルーホール３１が設けられている。この
複数のスルーホール３１と複数の導体配線５０とが配線
パターンに応じて接続されている。
【００２１】基板２０には、フィルムキャリア３０に設
けられたスルーホール３１に対応した位置に複数の接続
パッド２４が配置されている。接続パッド２４は導体配
線５０と電気的に接続される接地パターン２１は基板２
０の表面に設けられている。この接地パターン２１は複
数の接続パッド２４に囲まれた領域内に設けられてい
る。この接地パターン２１と基板内部の内層接地層２２
とは基板２０に設けられたスルーホール２３により接続
され、電気的に接続される。
【００２２】接地パターン２１とフィルムキャリア３と
の間には絶縁体４０が設けられている。絶縁体４０はそ
の両主面が平滑に形成されている。これにより、フィル
ムキャリア３０に設けられた導体配線５０と基板２０上
の接地パターン２１とをほぼ等間隔に形成できる。絶縁
体４０の厚さは、基板内の配線の特性インピーダンスと
アウターリードからインナーリードまでのインピーダン
スとの整合をとるために、選択的に調整される。
【００２３】絶縁体４０にはスルーホール４１が設けら
れている。スルーホール４１はフィルムキャリア３０の
スルーホール３１に対応した位置に設けられ、その直径
はスルーホール３１よりも大きいものとなっている。
【００２４】絶縁体４０およびフィルムキャリア３０
は、絶縁体４０に設けられたスルーホール４１とフィル
ムキャリア３０に設けられたスルーホール３１とを位置
合わせした後に接着剤４２により接着される。
【００２５】絶縁体４０およびフィルムキャリア３０
は、スルーホール３１を基板２の接続パッド２４に位置
合わせされて基板２０に搭載される。スルーホール３１
と接続パッド２４とがハンダ付けされ、導体配線５０と
接続パッド２４とが電気的に接続される。
【００２６】ＬＳＩチップ１０の上面には接着剤６１に
より放熱板６０が取り付けられている。ＬＳＩチップ１
０と導体配線５０との接合部分には、この接合部分の保
護および封止のための封止樹脂６２が設けられる。
【００２７】本実施例において、ＬＳＩチップ１０は縦
１７．５ｍｍ×横１７．５ｍｍの正方形状を有し、周辺
部には８１２本の入出力端子が８０ミクロン間隔でパッ
ドとして形成されている。
【００２８】フィルムキャリア３０は、厚さ５０ミクロ
ンのポリイミドフィルムが用いられている。フィルムキ
ャリア３０には耐熱性があること、寸法安定性が良好で
あることおよび導体配線５０と良好な密着性を有するこ
とが必要とされる。よって、他の材料としては、フッ素
系フィルムやエポキシ系フィルム等が用いられる。フィ
ルムキャリア３０上には一辺が１．２７ｍｍの格子状に
８１２個のスルーホール３１が直径１００ミクロンで形
成されている。
【００２９】導体配線５０は、８０ミクロン間隔で８１
２個のインナーリード５１と、フィルムキャリア３０上
の８１２個のスルーホール３１とを接続する。導体配線
５０は銅で形成され表面には金メッキが施されており、
線幅および膜厚はそれぞれ４０ミクロンおよび２５ミク
ロンである。
【００３０】絶縁体４０には厚さ２００ミクロンのアル
ミナセラミック基板が用いられている。絶縁体４０には
一辺が１．２７ｍｍの格子状にスルーホール４１が形成
されておりり、その直径は５００ミクロンである。スル
ーホール４１には導体メッキを施す必要はないが、施し
てもかまわない。絶縁体４０の材質としては、熱が加わ
ったときの応力を考慮して熱膨張係数が有機フィルムに
近い樹脂等を用いるのが好ましい。具体的には、ポリイ
ミドやポリイミドエーテルが適用できる。
【００３１】フィルムキャリア３０と絶縁体４０とを接
着する接着剤４２には耐熱性、絶縁性および耐マイグレ
ーションが保証されているエポキシ系のものが使用され
る。
【００３２】ＬＳＩチップ１０と放熱板６０とを接着す
る接着剤６１としては熱伝導率の良好なもの、例えば、
エポキシに銀を含ませた銀−エポキシ系の接着剤が使用
できる。
【００３３】基板２０はガラスエポキシ系のプリント基
板である。
【００３４】このように、本実施例では、基板２０の表
面に接地パターン２１が設けられ、この接地パターン２
１とフィルムキャリア３０との間に両主面ともに平滑な
絶縁体４０が設けられる。これにより、基板内を走る配
線によるノイズの影響を受けにくくすることができる。
また、導体配線５０のインピーダンスを調整することも
可能である。特に、導体配線のインピーダンスを基板の
インピーダンスに合わせて両者の間の不整合をなくすこ
とができる。
【００３５】次に、第一の実施例の実装方法について図
面を参照して詳細に説明する。
【００３６】まず、フィルムキャリア３０に設けられた
スルーホール３１と絶縁体４０に設けられたスルーホー
ル４１との位置合わせが行われ、フィルムキャリア３０
と絶縁体４０とが接着剤４２により接着される。
【００３７】図３（ａ）を参照すると、第１のステップ
において、スクリーン印刷により接続パッド２４上にハ
ンダペースト２６が形成される。
【００３８】次に、図３（ｂ）に示すように、第２のス
テップにおいて、ハンダペースト２６の上にさらにハン
ダボール２７が搭載される。ハンダペースト２６とハン
ダボール２７との接合は、約２００から２５０゜Ｃで約
２０分間の熱処理によって行われる。
【００３９】さらに、図３（ｃ）に示すように、第３の
ステップにおいて、スルーホール３１とハンダボール２
７との位置合わせが行われる。
【００４０】次に、図３（ｄ）に示すように、フィルム
キャリア３０に対して、基板２０の方向の圧力を加える
とともにハンダボール２７を溶融させる。このとき、ハ
ンダボール２７を溶融させるために約２００から２５０
゜Ｃの熱処理が約２０分間行われる。この熱によりハン
ダが溶け、スルーホール３１内をはい上がる。はい上が
ったハンダはフィルム３の表面上に現れる。ハンダの接
続状態が目視できるため、フィルムキャリア３０と基板
２０とが接続しているか否かの確認が容易になる。
【００４１】次に、本発明の第二の実施例について、図
面を参照して詳細に説明する。この第二の実施例は導体
配線の配線形状が上記第一実施例のものと異なる。
【００４２】図４を参照すると、本実施例の半導体装置
の実装構造は、フィルムキャリア３２と、このフィルム
キャリア３２に設けられた導体配線５２と、フィルムキ
ャリア３２に接着された絶縁体４３とを含む。
【００４３】導体配線５２はアウターリード５３を含
み、このアウターリード５３は基板２０に設けられた接
続パッド２４に接続される。
【００４４】フィルムキャリア３２と絶縁体４３とは、
接着剤４２により接着される。フィルムキャリア３２と
絶縁体４３とが対向する面積は、上記第一実施例のもの
と比較して小さくなる。
【００４５】このように、本実施例では、絶縁体４３の
面積が上記第一実施例のものに比べてより小さくてす
む。
【００４６】上記実施例では、接地パターン２１を複数
の接続パッド２４に囲まれる領域内に設けたが、基板２
０上の導体配線５０に対向する領域内のみに設けるよう
にしてもよい。
【００４７】また、上記実施例では、接地パターン２１
とフィルムキャリア３０との間に両主面ともに平滑な絶
縁体４０および４２を設けたが、フィルムキャリア３０
自体を両主面ともに平滑に成形し、接地パターン２１と
導体配線５０との間をほぼ等間隔にさせることにより絶
縁体４０の替わりに用いてもよい。
【００４８】
【発明の効果】以上の説明で明らかなように、本発明
は、基板の表面に接地パターンを設けるとともに、この
接地パターンとフィルムキャリアとの間に両主面ともに
平滑な絶縁体を設けることにより、基板内を走る配線に
よるノイズの影響を受け難くすることができるという効
果がある。また、基板内の配線の特性インピーダンスと
アウターリードからインナーリードまでのインピーダン
スの整合をとることができるという効果も本発明にはあ
る。
【図面の簡単な説明】
【図１】本発明の第一の実施例の断面図である。
【図２】本発明の第一の実施例の斜視図である。
【図３】本発明の第一の実施例の製造方法を説明する図
である。
【図４】本発明の第二の実施例の上面図である。
【図５】従来の半導体装置の実装構造を示す断面図であ
る。
【符号の説明】
１０ ＬＳＩチップ ２０ 基板 ２１ 接地パターン ２２ 内層接地層 ２３ スルーホール ２４ 接続パッド ３０ フィルムキャリア ３１ スルーホール ４０ 絶縁体 ４１ スルーホール ４２ 接着剤４２ ５０ 導体配線 ５１ インナーリード

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置が搭載されたフィルムキャリ
    アに設けられ、前記半導体装置と電気的に接続された導
    体配線と、 前記半導体装置が搭載されたフィルムキャリアが実装さ
    れる基板に設けられた接地パターンと、 前記導体配線と前記接地パターンとの間に設けられた絶
    縁体とを含むことを特徴とする半導体装置の実装構造。
  2. 【請求項２】 前記絶縁体の両主面ともに平滑であるこ
    とを特徴とする請求項１記載の半導体装置の実装構造。
  3. 【請求項３】 前記絶縁体の厚さが選択的に調整される
    ことを特徴とする請求項１記載の半導体装置の実装構
    造。
  4. 【請求項４】 前記接地パターンが前記基板の表面に設
    けられていることを特徴とする請求項１記載の半導体装
    置の実装構造。
  5. 【請求項５】 前記基板は前記導体配線と電気的に接続
    される複数の接続パッドを含み、前記接地パターンは前
    記複数の接続パッドに囲まれた領域内に設けられている
    ことを特徴とする請求項４記載の半導体装置の実装構
    造。
  6. 【請求項６】 前記基板は内層接地層を含み、該内層接
    地層と前記接地パターンとが電気的に接続されているこ
    とを特徴とする請求項５記載の半導体装置の実装構造。
  7. 【請求項７】 前記基板は前記内層接地層と前記接地パ
    ターンとを接続するスルーホールを含むことを特徴とす
    る請求項６記載の半導体装置の実装構造。
  8. 【請求項８】 前記フィルムキャリアは前記導体配線と
    電気的に接続された複数の第１のスルーホールを含み、 前記絶縁体は前記第１のスルーホールに対応する位置に
    設けられた複数の第２のスルーホールを含み、 前記基板は前記第１のスルーホールに対応する位置に設
    けられた複数の接続パッドを含み、 前記設置パターンは前記複数の接続パッドに囲まれると
    ともに前記基板上の前記導体配線と対向する位置に設け
    られていることを特徴とする請求項１記載の半導体装置
    の実装構造。
  9. 【請求項９】 半導体装置と電気的に接続された導体配
    線およびこの導体配線に接続されたスルーホールが形成
    されたフィルムキャリアと、前記スルーホールに対応し
    た位置に接続パッドが設けられるとともにこの接続パッ
    ドを囲むよう接地パターンが形成された基板とを含む半
    導体装置の実装構造の製造方法において、 前記接続パッドにハンダペーストを設ける第１の工程
    と、 前記ハンダペーストの上にハンダボールを設ける第２の
    工程と、 前記スルーホールと前記ハンダボールとの位置合わせを
    行う第３の工程と、 前記フィルムキャリアに対して、前記基板の方向の圧力
    を加えるとともに前記ハンダボールを溶融させる第４の
    工程とを含むことを特徴とする半導体装置の実装構造の
    製造方法。
  10. 【請求項１０】 半導体装置と電気的に接続された導体
    配線およびこの導体配線に接続された第１のスルーホー
    ルが形成されたフィルムキャリアと、前記第１のスルー
    ホールに対応した位置に第２のスルーホールが形成され
    た絶縁体と、前記第１のスルーホールに対応した位置に
    接続パッドが設けられるとともにこの接続パッドを囲む
    よう接地パターンが形成された基板とを含む半導体装置
    の実装構造の製造方法において、 前記フィルムキャリアに設けられた前記第１のスルーホ
    ールと前記絶縁体に設けられた第２のスルーホールとの
    位置合わせを行い接着する第１の工程と、 前記接続パッドにハンダペーストを設ける第２の工程
    と、 前記ハンダペーストの上にハンダボールを設ける第３の
    工程と、 前記第１のスルーホールと前記ハンダボールとの位置合
    わせを行う第４の工程と、 前記フィルムキャリアに前記基板の方向の圧力を加える
    とともに前記ハンダボールを溶融させる第５の工程とを
    含むことを特徴とする半導体装置の実装構造の製造方
    法。
JP8171420A 1996-07-01 1996-07-01 半導体装置の実装構造 Expired - Fee Related JP2770820B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8171420A JP2770820B2 (ja) 1996-07-01 1996-07-01 半導体装置の実装構造
US08/885,902 US5973927A (en) 1996-07-01 1997-06-30 Mounting structure for an integrated circuit
DE69735610T DE69735610T2 (de) 1996-07-01 1997-06-30 Montagestruktur für eine integrierte Schaltung
EP97110666A EP0817266B1 (en) 1996-07-01 1997-06-30 Mounting structure for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8171420A JP2770820B2 (ja) 1996-07-01 1996-07-01 半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JPH1022326A JPH1022326A (ja) 1998-01-23
JP2770820B2 true JP2770820B2 (ja) 1998-07-02

Family

ID=15922810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8171420A Expired - Fee Related JP2770820B2 (ja) 1996-07-01 1996-07-01 半導体装置の実装構造

Country Status (4)

Country Link
US (1) US5973927A (ja)
EP (1) EP0817266B1 (ja)
JP (1) JP2770820B2 (ja)
DE (1) DE69735610T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999059205A1 (fr) * 1998-05-12 1999-11-18 Mitsubishi Gas Chemical Company, Inc. Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6754057B2 (en) * 2001-09-29 2004-06-22 Hewlett-Packard Development Company, L.P. Capacitor damage arrestor
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
KR100714648B1 (ko) * 2005-12-02 2007-05-07 삼성전자주식회사 인쇄 회로 기판
DE102005062783A1 (de) * 2005-12-28 2007-07-05 Robert Bosch Gmbh Elektronikmodul sowie Verfahren zur Herstellung eines solchen
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
KR101853815B1 (ko) * 2011-05-30 2018-05-02 삼성전자주식회사 회로기판 조립체 및 회로기판의 조립 방법
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
US11583259B2 (en) * 2018-12-19 2023-02-21 Fujifilm Sonosite, Inc. Thermal conductive layer for transducer face temperature reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
JPH063821B2 (ja) * 1989-01-12 1994-01-12 日立電線株式会社 両面保護コート型ｔａｂ用テープキャリア
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JPH0774473A (ja) * 1993-09-01 1995-03-17 Ibiden Co Ltd 電子部品搭載用基板
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5566448A (en) * 1995-06-06 1996-10-22 International Business Machines Corporation Method of construction for multi-tiered cavities used in laminate carriers
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip

Also Published As

Publication number Publication date
DE69735610D1 (de) 2006-05-18
US5973927A (en) 1999-10-26
JPH1022326A (ja) 1998-01-23
EP0817266B1 (en) 2006-04-05
DE69735610T2 (de) 2006-08-24
EP0817266A2 (en) 1998-01-07
EP0817266A3 (en) 1998-11-25

Similar Documents

Publication Publication Date Title
JP3176307B2 (ja) 集積回路装置の実装構造およびその製造方法
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3238004B2 (ja) 半導体装置の製造方法
JP2917868B2 (ja) 半導体装置およびその製造方法
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
JP2770820B2 (ja) 半導体装置の実装構造
JP3063846B2 (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2803656B2 (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JPH08274214A (ja) 半導体装置
JP3508478B2 (ja) 半導体装置の製造方法
JP2002324873A (ja) 半導体装置及びその製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2970595B2 (ja) Ｂｇａ型半導体装置
JP2541494B2 (ja) 半導体装置
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3057194B2 (ja) 半導体パッケージの製造方法
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
JPS61272956A (ja) ハイブリツド型半導体装置
JPH10335547A (ja) 電子回路装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080417

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees