JP3508478B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3508478B2 JP3508478B2 JP17150597A JP17150597A JP3508478B2 JP 3508478 B2 JP3508478 B2 JP 3508478B2 JP 17150597 A JP17150597 A JP 17150597A JP 17150597 A JP17150597 A JP 17150597A JP 3508478 B2 JP3508478 B2 JP 3508478B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- tip
- semiconductor chip
- lead
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導チップを高密度に実装する方法におい
て、半導体チップと配線基板を効率よく接合接続させる
ための半導体のパッケージング構造に関するものであ
る。 【０００２】 【従来の技術】半導体装置のパッケージングにおいて、
従来のＬＯＣ（Lead On Chip）構造は、例えば、米国特
許第５０６８７１２号明細書に記載されるように、ＬＳ
Ｉ（半導体大規模集積回路）のボンディングパッドとパ
ッケージのリードフレームのリード部とは、金線のボン
ディングにより接合されていた。このＬＯＣ構造は、高
密度実装が可能であること、半導体設計自由度が高く、
１６ＭＤＲＡＭなどのパッケージ基本構造として広く採
用されている。この金線ボンディング法は、金のボール
形成とボンディングのキャピラリー寸法等によりボンデ
ィングピッチを１００μｍ以下にすることが困難であっ
た。 【０００３】また、従来のＴＡＢ（Tape Automated Bon
ding）の接合方法は、ＬＳＩのパッド部分に金などのバ
ンプを形成し、金属リードの先端に錫メッキを施し、金
錫合金接合方法により接合接続していた（日経ＢＰ社発
行、ＶＬＳＩパッケージング技術（下）ｐ７４〜９７参
照）。この方法は、ボンディングピッチを５０〜１００
μｍのピッチで接合接続することができるが、半導体の
前工程（ウエファーの微細加工）でバンプ形成を行う必
要があり、工数の追加や価格などの点で問題があり、Ａ
ＳＩＣデバイスなど量産数量の少ないＬＳＩには、不向
きであった。 【０００４】ＬＳＩ側のバンプ部に半田などのバンプを
設けてセラミック基板等にフェス・ダウン（Face Down
）接合接続させる方法がスーパーコンピュータの高密
度実装技術として量産適用されている（半導体パッケー
ジ技術研究会の「’９７ＵＬＳＩパッケージ新技術シン
ポジウム、１９９７．３．３−４、ｐ１２６」参照）。
この方法は、バンプピッチが２５０μｍ程度と接合ピッ
チが広いため半導体チップ側全面に半田接合バンプを形
成する必要があること、接合部に加わる熱応力を緩和さ
せるために、ＬＳＩを形成するシリコン基板の線膨張係
数に近い、線膨張係数のアルミナセラミック材等を使う
ために、価格が高くなる等の問題があった。 【０００５】 【発明が解決しようとする課題】本発明の課題は、ＬＯ
Ｃ構造のパッケージにおいて、半導体チップとリードの
接続構造を簡単にすることが可能な技術を提供すること
にある。 【０００６】本発明の他の課題は、ＬＯＣ構造のパッケ
ージにおいて、半導体チップとリードの接続ピッチの狭
ピッチ化が可能な技術を提供することにある。 【０００７】本発明の他の課題は、パッケージの製造工
程数を低減することが可能な技術を提供することにあ
る。 【０００８】本発明の他の課題は、パッケージの生産性
の向上を図ることが可能な技術を提供することにある。 【０００９】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。 【００１１】（１）絶縁基材上に金属箔を用いてパッケ
ージリードを形成し、このパッケージリードの少なくと
も先端部に金メッキを施した所定形状のテープを形成
し、前記金メッキしたパッケージリードの先端部と半導
体チップのボンディングパッドとの位置合わせを行い、
半導体チップのボンディングパッドにパッケージリード
の先端部を直接ボンディング接合接続し、該接合接続領
域を絶縁樹脂で被覆する半導体装置の製造方法であっ
て、前記パッケージリードの少なくとも先端部に金メッ
キを施した所定形状のテープを形成する工程は、高ガラ
ス転移温度を持つ絶縁基材上に金属箔を用いてパッケー
ジリードを形成し、該パッケージリードの先端部が絶縁
基材に所定の寸法で加工された穴の上にオーバハングし
て形成される工程を含み、前記半導体チップのボンディ
ングパッドとパッケージリードの先端部の接合接続時
に、半導体チップのボンディングパッドにパッケージリ
ードの先端の位置認識をした後、半導体チップのボンデ
ィングパッドを基準とし、パッケージリード側を自由に
変形させ、位置補正しながら接合接続することを特徴と
する。 【００１２】 【００１３】 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【００２５】 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】以下、本発明について、図面を参照して実
施形態（実施例）とともに詳細に説明する。 【００３１】なお、実施形態（実施例）を説明する全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。 【００３２】 【発明の実施の形態】 （実施形態１）図１は本発明の実施形態１によるＬＯＣ
構造の半導体装置のパッケージ外観上面図、図２は図１
のＡ−Ａ′線で切ったパッケージ実装断面図、図３は図
２の丸印部分の拡大図、図４は図１のＢ−Ｂ′線で切っ
た部分拡大断面図である。図１乃至図４において、１は
半導体チップ（ＬＳＩチップ）、２は半導体チップ１形
成された回路の電極端子として設けられたボンディング
パッド（アルミニウム膜）、３は絶縁基材、４はパッケ
ージリード、４Ａは半田ボール接続部、５は被覆された
絶縁樹脂、６は抵抗，コンデンサ，インダクタンス等の
電子部品、７は半田ボール、８は接合される電子部品や
半田ボールの設置のための設定穴（接着穴）、９は接着
層（エポキシ接着剤）、１０は電子部品の電極パッド、
１１は半導体チップのパシベーション（ＳｉＯ2 ／ＰＳ
ＩＮとポリイミド膜の２層膜）、１２はパッケージリー
ド４とボンディングパッド２との接合接続領域である。 【００３３】本実施形態１によるＬＯＣ構造の半導体装
置は、図１に示すように、半導体基板主面に回路が形成
された半導体チップ１の複数のボンディングパッド２
と、絶縁基材３に配置されたパッケージリード４とを電
気的に接続する半導体装置であって、前記パッケージリ
ード４が半導体チップ１の主面上に配置されたボンディ
ングパッド２にバンプを介さずに直接接合接続され、こ
の接合接続領域１３が絶縁樹脂５で被覆されている。前
記パッケージリード４の先端部の半導体チップ１に取り
付けられるピッチは１００μｍ以下である。 【００３４】前記パッケージリード４を形成するために
用いられる部材としては、例えば、フィルム状の絶縁基
材に銅等の金属箔を貼り付けてなるＴＡＢテープを用い
る。このＴＡＢテープ用の絶縁基材としては、ポリイミ
ドの絶縁材料（５０〜１２５μｍ）にパッケージリード
用の金属箔（金属薄膜：１０〜４０μｍ）を接合させる
ためのエポキシ接着剤等を予め塗布したものを用いる。
半導体チップ１としては、例えば、ＬＳＩチップを用い
る。 【００３５】この半導体チップ１、抵抗，コンデンサ，
インダクタンス等の電子部品６、及び半田ボール７を接
続（設置）する絶縁基材３の所定の部分においては、図
２乃至図４に示すように、設置（接続）される電子部品
や半田ボールの接続（設置）のための接続穴（設置穴）
８等を金型等で所定の寸法に成形する。この後前記接着
剤を介して銅箔を張り合わせ、設計寸法にパッケージリ
ード４の配線パターン等を触刻加工する。半導体チップ
１等の設置（接合接続）部分は、絶縁基材３がなく、パ
ッケージリード４（金属箔リード）絶縁基材３上でオー
バーハングした構造にする。オーバーハングは、加工さ
れた絶縁テープの上面に設計された寸法で形成する。 【００３６】前記パッケージリードには、例えば、展性
が大きく、電気伝導性の高い金属（例えば軟質の銅）を
用いる。この金属（軟質の銅）の表面の少なくともパッ
ケージリードの先端部には、ボンディングパッド２との
接合を容易にするための金メッキ（金メッキ以外の貴金
属メッキでもよい）を施す。金メッキの厚みは、０．１
〜３μｍの範囲とする。金は普通銅よりも軟質で展延性
に優れており、しかもボンディング性に優れている。こ
の金メッキとその下地である軟質銅のパッケージリード
の組み合せによれば、バンプを介さずとも半導体チップ
に損傷を与えることなく有利に、パッケージリードの先
端部を半導体チップのボンディングパッド上に直接接合
接続することができる。 【００３７】金メッキの前に、配線層の機械的・電気的
保護のために、絶縁基材３の上に配線されたパターン上
にはエポキシやポリイミド等のガラス転移温度の高い絶
縁被覆を施しても良い。 【００３８】金メッキされたパッケージリード４の先端
部と半導体チップ１のボンディングパッド２のアルミ配
線膜とは、金アルミ合金接合により接合接続させる。こ
の接合接続には、ボンディング装置を用いる。この装置
は、高精度寸法に加工されたＬＳＩ等の半導体チップ１
のボンディングパッド２を基準として、ＴＡＢテープ先
端（パッケージリードの先端部：パッケージリード４の
リード先端部）をそのボンディングパッド２上に位置合
わせをした後、図５の丸印（ロ）に示すように、超音波
圧着法で接合接続される。図５において、丸印（イ）内
の構成はパッケージリードの先端部を接合接続する前の
状態を示し、丸印（ロ）の構成はパッケージリードの先
端部を接合接続した後の状態を示している。 【００３９】パッケージリード４（金属箔）を所定の位
置に移動させるために、図６に示すように、ボンディン
グのツール（キャピラリーと称する）１３の先端にリー
ド保持溝１４を加工により設けておき、そのリード保持
溝１４でパッケージリードを掴みながら、パッケージリ
ード４のリード先端部を予め設定させた所定の位置まで
移動させて接合接続する。 【００４０】半導体チップ１のボンディングパッド２と
の先端位置は、ＣＣＤカメラ等により的確に測定する。
パッケージリード４（金属箔）の先端集合体のセンター
をコンピュータで計測し、仮想中心位置を決める。この
仮想の中心位置に半導体チップ１の中心位置を合わせ
る。各々の仮想中心位置同士を合わせた後、図７に示す
ように、コンピュータ制御されたキャピラリー１３でパ
ッケージリード４（金属箔）の先端部を掴み、パッケー
ジリード４（金属箔）を接続させる半導体チップ１のボ
ンディングパッド２の位置にキャピラリー１３を移動さ
せ、キャピラリー１３に超音波と荷重を加え接続させ
る。このとき半導体チップ１は、１５０〜３００℃の温
度に加熱しておく。キャピラリー１３の先端形状は、図
６に示すように、金属箔（薄膜）からなるパッケージリ
ードを保持し易い形状に加工するとともに、金属箔（薄
膜）が滑りやすいように加工表面は鏡面研磨加工する。
キャピラリー１３の材質は、チタン合金やルビー等のセ
ラミック材料を用いる。 【００４１】パッケージリード４（金属箔）と半導体チ
ップ１を接合した後、半導体チップ１のアルミ表面とパ
ッケージリード４（金属箔）は、半導体チップ１の使用
環境に適用できるようにエポキシ樹脂等でコーティング
する。コーティング方法は、液状樹脂のコーティング法
やトランスファー成型法が用いられる。この時連続生産
を可能にするため、エポキシ樹脂などを予めコーティン
グ塗布したテープ状の材料を用い金型で打ち抜き加工す
ると同時に、軟質銅などの金属箔（金属薄膜）上に張り
合わせる方法も採用できる。 【００４２】前記パッケージリード４の半導体チップ１
と反対側の最終端部領域に半田ボール接続部４Ａを有
し、パッケージリード４の金属箔（金属薄膜）の厚み
は、２０μｍ以下が好ましく、金等の貴金属メッキの厚
みは、０．１μｍが好ましい。前記ＴＡＢテープの絶縁
基材の表面と裏面上のパッケージリード４の金属箔（金
属薄膜）は、絶縁基材を貫通した穴を通して半田ボール
７により電気的に接合されている。 【００４３】前記絶縁樹脂５は、図３に示すように、絶
縁樹脂５Ａと基材５Ｂからなる２層構造になっている。 【００４４】前記本実施形態１によるＬＯＣ構造の半導
体装置によれば、パッケージリード４を半導体チップ１
の主面上に配置されたボンディングパッド２にバンプを
介さずに直接接続することにより、ＬＯＣ構造のパッケ
ージにおいて、ボンディング用のパッドバンプが必要で
ないので、半導体チップ１とパッケージリード４の接続
構造を簡単にすることができる。また、半導体チップ１
とパッケージリード４の接続ピッチの狭ピッチ化が可能
である。また、パッドバンプを製造する必要がないの
で、パッケージの製造工程数を低減することができる。 【００４５】また、前記パッケージリード４と半導体チ
ップ１のボンディングパッドとの接合接続領域を絶縁樹
脂５で被覆することにより、トランスファ・モールドを
用いないで封止するので、ＬＯＣ構造のパッケージの製
造工程を低減することができ、かつ、その生産性の向上
を図ることができる。 【００４６】（実施形態２）次に、本実施形態２のＬＯ
Ｃ構造の半導体装置を連続的に製造する方法を図８を用
いて簡単に説明する。図８に示すように、巻回されたＴ
ＡＢテープ２０と、このＴＡＢテープ２０と接合する予
定の半導体チップ１を準備し、ＴＡＢテープ２０の所定
の位置に半導体チップ１を取り付ける。次に、ボンディ
ング装置に設けられているキャピラリー１３の先端に設
けられているリード保持溝１４で前記ＴＡＢテープ２０
のパッケージリード４を掴みながら、パッケージリード
４のリード先端部を予め設定させた所定の位置、すなわ
ち、ＴＡＢテープ２０の中心位置を基準として、そこに
半導体チップ１の中心位置を移動させて、ＴＡＢテープ
２０上の金メッキされたパッケージリード４の先端部と
半導体チップ１のボンディングパッド２のアルミ配線膜
との位置合わせを行った後、ボンディング装置を用いて
超音波熱圧着法で金アルミ合金接合による接合接着を行
う。前記パッケージリード４の先端部の半導体チップ１
に取り付けられるピッチは１００μｍ以下である。 【００４７】次に、ＴＡＢテープ２０を移動させ、半導
体チップ１のボンディングパッド２とパッケージリード
４（金属箔テープ）との接合部の領域に、巻回された樹
脂テープ３０を所定長さに切断した絶縁樹脂を貼り付け
て被覆する。 【００４８】次に、さらに、ＴＡＢテープ２０を移動さ
せ、パッケージリード４の最終端部に半田ボール７を取
り付け、電気検査を行った後、ＴＡＢテープ２０からパ
ッケージを切り離し、梱包して出荷する。 【００４９】本実施形態２のＬＯＣ構造の半導体装置を
連続的に製造する方法によれば、巻回されたＴＡＢテー
プ２０と、ＴＡＢテープ２０と接合する予定の半導体チ
ップ１を準備し、半導体チップ１のボンディングパッド
２とパッケージリード４の先端部を超音波熱圧着法でボ
ンディング接合接着し、この接合接続領域を絶縁樹脂５
で被覆するまでの工程を連続的に行うことにより、パッ
ケージの製造工程数を実施形態１に比べて、さらに低減
することができる。また、さらにその生産性の向上を図
ることができる。 【００５０】（実施形態３）図９は本発明を機能モジュ
ール基板に適用した実施形態３の概略構成を示す断面図
である。 【００５１】本実施形態３の機能モジュール基板は、図
９に示すように、前記実施形態１のパッケージリード４
に少なくとも１個以上の半導体チップ１を取り付けたも
のである。ここでは半導体チップ１を３個と、抵抗，コ
ンデンサ，インダクタンス等の電子部品６を１個取り付
けている。このとき、前記パッケージリード４の半導体
チップ１に取り付けられる先端部の取り付けピッチが１
００μｍ以下である。 【００５２】前述した構成からわかるように、本実施形
態３によれば、機能モジュール基板を極めて簡易に製造
することができ、かつ、パッケージの製造工程数を低減
することができる。また、その生産性の向上を図ること
ができる。 【００５３】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。 【００５４】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 【００５５】（１）パッケージリードを半導体チップの
主面上に配置されたボンディングパッドにバンプを介さ
ずに直接接続することにより、ボンディング用のパッド
バンプが必要でないので、半導体チップとパッケージリ
ードとの接続構造（取り付け構造）を簡単にすることが
できる。 【００５６】（２）半導体チップとパッケージリードの
接合ピッチの狭ピッチ化を図ることができる。 【００５７】（３）パッドバンプを製造する必要がない
ので、ＬＯＣ構造のパッケージの製造工程数を低減する
ことができる。 【００５８】（４）半導体チップのボンディングパッド
とパッケージリード（金属箔テープ）との接合接続領域
を絶縁樹脂で被覆することにより、トランスファ・モー
ルドを用いないで封止できるので、パッケージの製造工
程数を低減することができ、かつ、生産性の向上を図る
ことができる。 【００５９】（５）ＴＡＢテープと、このＴＡＢテープ
と半導体チップを準備し、半導体チップのボンディング
パッドとパッケージリードの先端部とをボンディング接
合接続し、この接合接続領域を絶縁樹脂で被覆するまで
の工程を連続的に行うので、パッケージの製造工程数を
低減することができ、かつ、生産性の向上を図ることが
できる。 【００６０】（６）機能モジュール基板を極めて簡易に
製造することができ、かつ、パッケージの製造工程数を
低減することができる。また、その生産性の向上を図る
ことができる。
し、特に、半導チップを高密度に実装する方法におい
て、半導体チップと配線基板を効率よく接合接続させる
ための半導体のパッケージング構造に関するものであ
る。 【０００２】 【従来の技術】半導体装置のパッケージングにおいて、
従来のＬＯＣ（Lead On Chip）構造は、例えば、米国特
許第５０６８７１２号明細書に記載されるように、ＬＳ
Ｉ（半導体大規模集積回路）のボンディングパッドとパ
ッケージのリードフレームのリード部とは、金線のボン
ディングにより接合されていた。このＬＯＣ構造は、高
密度実装が可能であること、半導体設計自由度が高く、
１６ＭＤＲＡＭなどのパッケージ基本構造として広く採
用されている。この金線ボンディング法は、金のボール
形成とボンディングのキャピラリー寸法等によりボンデ
ィングピッチを１００μｍ以下にすることが困難であっ
た。 【０００３】また、従来のＴＡＢ（Tape Automated Bon
ding）の接合方法は、ＬＳＩのパッド部分に金などのバ
ンプを形成し、金属リードの先端に錫メッキを施し、金
錫合金接合方法により接合接続していた（日経ＢＰ社発
行、ＶＬＳＩパッケージング技術（下）ｐ７４〜９７参
照）。この方法は、ボンディングピッチを５０〜１００
μｍのピッチで接合接続することができるが、半導体の
前工程（ウエファーの微細加工）でバンプ形成を行う必
要があり、工数の追加や価格などの点で問題があり、Ａ
ＳＩＣデバイスなど量産数量の少ないＬＳＩには、不向
きであった。 【０００４】ＬＳＩ側のバンプ部に半田などのバンプを
設けてセラミック基板等にフェス・ダウン（Face Down
）接合接続させる方法がスーパーコンピュータの高密
度実装技術として量産適用されている（半導体パッケー
ジ技術研究会の「’９７ＵＬＳＩパッケージ新技術シン
ポジウム、１９９７．３．３−４、ｐ１２６」参照）。
この方法は、バンプピッチが２５０μｍ程度と接合ピッ
チが広いため半導体チップ側全面に半田接合バンプを形
成する必要があること、接合部に加わる熱応力を緩和さ
せるために、ＬＳＩを形成するシリコン基板の線膨張係
数に近い、線膨張係数のアルミナセラミック材等を使う
ために、価格が高くなる等の問題があった。 【０００５】 【発明が解決しようとする課題】本発明の課題は、ＬＯ
Ｃ構造のパッケージにおいて、半導体チップとリードの
接続構造を簡単にすることが可能な技術を提供すること
にある。 【０００６】本発明の他の課題は、ＬＯＣ構造のパッケ
ージにおいて、半導体チップとリードの接続ピッチの狭
ピッチ化が可能な技術を提供することにある。 【０００７】本発明の他の課題は、パッケージの製造工
程数を低減することが可能な技術を提供することにあ
る。 【０００８】本発明の他の課題は、パッケージの生産性
の向上を図ることが可能な技術を提供することにある。 【０００９】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。 【００１１】（１）絶縁基材上に金属箔を用いてパッケ
ージリードを形成し、このパッケージリードの少なくと
も先端部に金メッキを施した所定形状のテープを形成
し、前記金メッキしたパッケージリードの先端部と半導
体チップのボンディングパッドとの位置合わせを行い、
半導体チップのボンディングパッドにパッケージリード
の先端部を直接ボンディング接合接続し、該接合接続領
域を絶縁樹脂で被覆する半導体装置の製造方法であっ
て、前記パッケージリードの少なくとも先端部に金メッ
キを施した所定形状のテープを形成する工程は、高ガラ
ス転移温度を持つ絶縁基材上に金属箔を用いてパッケー
ジリードを形成し、該パッケージリードの先端部が絶縁
基材に所定の寸法で加工された穴の上にオーバハングし
て形成される工程を含み、前記半導体チップのボンディ
ングパッドとパッケージリードの先端部の接合接続時
に、半導体チップのボンディングパッドにパッケージリ
ードの先端の位置認識をした後、半導体チップのボンデ
ィングパッドを基準とし、パッケージリード側を自由に
変形させ、位置補正しながら接合接続することを特徴と
する。 【００１２】 【００１３】 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】 【００２４】 【００２５】 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】以下、本発明について、図面を参照して実
施形態（実施例）とともに詳細に説明する。 【００３１】なお、実施形態（実施例）を説明する全図
において、同一機能を有するものは同一符号を付け、そ
の繰り返しの説明は省略する。 【００３２】 【発明の実施の形態】 （実施形態１）図１は本発明の実施形態１によるＬＯＣ
構造の半導体装置のパッケージ外観上面図、図２は図１
のＡ−Ａ′線で切ったパッケージ実装断面図、図３は図
２の丸印部分の拡大図、図４は図１のＢ−Ｂ′線で切っ
た部分拡大断面図である。図１乃至図４において、１は
半導体チップ（ＬＳＩチップ）、２は半導体チップ１形
成された回路の電極端子として設けられたボンディング
パッド（アルミニウム膜）、３は絶縁基材、４はパッケ
ージリード、４Ａは半田ボール接続部、５は被覆された
絶縁樹脂、６は抵抗，コンデンサ，インダクタンス等の
電子部品、７は半田ボール、８は接合される電子部品や
半田ボールの設置のための設定穴（接着穴）、９は接着
層（エポキシ接着剤）、１０は電子部品の電極パッド、
１１は半導体チップのパシベーション（ＳｉＯ2 ／ＰＳ
ＩＮとポリイミド膜の２層膜）、１２はパッケージリー
ド４とボンディングパッド２との接合接続領域である。 【００３３】本実施形態１によるＬＯＣ構造の半導体装
置は、図１に示すように、半導体基板主面に回路が形成
された半導体チップ１の複数のボンディングパッド２
と、絶縁基材３に配置されたパッケージリード４とを電
気的に接続する半導体装置であって、前記パッケージリ
ード４が半導体チップ１の主面上に配置されたボンディ
ングパッド２にバンプを介さずに直接接合接続され、こ
の接合接続領域１３が絶縁樹脂５で被覆されている。前
記パッケージリード４の先端部の半導体チップ１に取り
付けられるピッチは１００μｍ以下である。 【００３４】前記パッケージリード４を形成するために
用いられる部材としては、例えば、フィルム状の絶縁基
材に銅等の金属箔を貼り付けてなるＴＡＢテープを用い
る。このＴＡＢテープ用の絶縁基材としては、ポリイミ
ドの絶縁材料（５０〜１２５μｍ）にパッケージリード
用の金属箔（金属薄膜：１０〜４０μｍ）を接合させる
ためのエポキシ接着剤等を予め塗布したものを用いる。
半導体チップ１としては、例えば、ＬＳＩチップを用い
る。 【００３５】この半導体チップ１、抵抗，コンデンサ，
インダクタンス等の電子部品６、及び半田ボール７を接
続（設置）する絶縁基材３の所定の部分においては、図
２乃至図４に示すように、設置（接続）される電子部品
や半田ボールの接続（設置）のための接続穴（設置穴）
８等を金型等で所定の寸法に成形する。この後前記接着
剤を介して銅箔を張り合わせ、設計寸法にパッケージリ
ード４の配線パターン等を触刻加工する。半導体チップ
１等の設置（接合接続）部分は、絶縁基材３がなく、パ
ッケージリード４（金属箔リード）絶縁基材３上でオー
バーハングした構造にする。オーバーハングは、加工さ
れた絶縁テープの上面に設計された寸法で形成する。 【００３６】前記パッケージリードには、例えば、展性
が大きく、電気伝導性の高い金属（例えば軟質の銅）を
用いる。この金属（軟質の銅）の表面の少なくともパッ
ケージリードの先端部には、ボンディングパッド２との
接合を容易にするための金メッキ（金メッキ以外の貴金
属メッキでもよい）を施す。金メッキの厚みは、０．１
〜３μｍの範囲とする。金は普通銅よりも軟質で展延性
に優れており、しかもボンディング性に優れている。こ
の金メッキとその下地である軟質銅のパッケージリード
の組み合せによれば、バンプを介さずとも半導体チップ
に損傷を与えることなく有利に、パッケージリードの先
端部を半導体チップのボンディングパッド上に直接接合
接続することができる。 【００３７】金メッキの前に、配線層の機械的・電気的
保護のために、絶縁基材３の上に配線されたパターン上
にはエポキシやポリイミド等のガラス転移温度の高い絶
縁被覆を施しても良い。 【００３８】金メッキされたパッケージリード４の先端
部と半導体チップ１のボンディングパッド２のアルミ配
線膜とは、金アルミ合金接合により接合接続させる。こ
の接合接続には、ボンディング装置を用いる。この装置
は、高精度寸法に加工されたＬＳＩ等の半導体チップ１
のボンディングパッド２を基準として、ＴＡＢテープ先
端（パッケージリードの先端部：パッケージリード４の
リード先端部）をそのボンディングパッド２上に位置合
わせをした後、図５の丸印（ロ）に示すように、超音波
圧着法で接合接続される。図５において、丸印（イ）内
の構成はパッケージリードの先端部を接合接続する前の
状態を示し、丸印（ロ）の構成はパッケージリードの先
端部を接合接続した後の状態を示している。 【００３９】パッケージリード４（金属箔）を所定の位
置に移動させるために、図６に示すように、ボンディン
グのツール（キャピラリーと称する）１３の先端にリー
ド保持溝１４を加工により設けておき、そのリード保持
溝１４でパッケージリードを掴みながら、パッケージリ
ード４のリード先端部を予め設定させた所定の位置まで
移動させて接合接続する。 【００４０】半導体チップ１のボンディングパッド２と
の先端位置は、ＣＣＤカメラ等により的確に測定する。
パッケージリード４（金属箔）の先端集合体のセンター
をコンピュータで計測し、仮想中心位置を決める。この
仮想の中心位置に半導体チップ１の中心位置を合わせ
る。各々の仮想中心位置同士を合わせた後、図７に示す
ように、コンピュータ制御されたキャピラリー１３でパ
ッケージリード４（金属箔）の先端部を掴み、パッケー
ジリード４（金属箔）を接続させる半導体チップ１のボ
ンディングパッド２の位置にキャピラリー１３を移動さ
せ、キャピラリー１３に超音波と荷重を加え接続させ
る。このとき半導体チップ１は、１５０〜３００℃の温
度に加熱しておく。キャピラリー１３の先端形状は、図
６に示すように、金属箔（薄膜）からなるパッケージリ
ードを保持し易い形状に加工するとともに、金属箔（薄
膜）が滑りやすいように加工表面は鏡面研磨加工する。
キャピラリー１３の材質は、チタン合金やルビー等のセ
ラミック材料を用いる。 【００４１】パッケージリード４（金属箔）と半導体チ
ップ１を接合した後、半導体チップ１のアルミ表面とパ
ッケージリード４（金属箔）は、半導体チップ１の使用
環境に適用できるようにエポキシ樹脂等でコーティング
する。コーティング方法は、液状樹脂のコーティング法
やトランスファー成型法が用いられる。この時連続生産
を可能にするため、エポキシ樹脂などを予めコーティン
グ塗布したテープ状の材料を用い金型で打ち抜き加工す
ると同時に、軟質銅などの金属箔（金属薄膜）上に張り
合わせる方法も採用できる。 【００４２】前記パッケージリード４の半導体チップ１
と反対側の最終端部領域に半田ボール接続部４Ａを有
し、パッケージリード４の金属箔（金属薄膜）の厚み
は、２０μｍ以下が好ましく、金等の貴金属メッキの厚
みは、０．１μｍが好ましい。前記ＴＡＢテープの絶縁
基材の表面と裏面上のパッケージリード４の金属箔（金
属薄膜）は、絶縁基材を貫通した穴を通して半田ボール
７により電気的に接合されている。 【００４３】前記絶縁樹脂５は、図３に示すように、絶
縁樹脂５Ａと基材５Ｂからなる２層構造になっている。 【００４４】前記本実施形態１によるＬＯＣ構造の半導
体装置によれば、パッケージリード４を半導体チップ１
の主面上に配置されたボンディングパッド２にバンプを
介さずに直接接続することにより、ＬＯＣ構造のパッケ
ージにおいて、ボンディング用のパッドバンプが必要で
ないので、半導体チップ１とパッケージリード４の接続
構造を簡単にすることができる。また、半導体チップ１
とパッケージリード４の接続ピッチの狭ピッチ化が可能
である。また、パッドバンプを製造する必要がないの
で、パッケージの製造工程数を低減することができる。 【００４５】また、前記パッケージリード４と半導体チ
ップ１のボンディングパッドとの接合接続領域を絶縁樹
脂５で被覆することにより、トランスファ・モールドを
用いないで封止するので、ＬＯＣ構造のパッケージの製
造工程を低減することができ、かつ、その生産性の向上
を図ることができる。 【００４６】（実施形態２）次に、本実施形態２のＬＯ
Ｃ構造の半導体装置を連続的に製造する方法を図８を用
いて簡単に説明する。図８に示すように、巻回されたＴ
ＡＢテープ２０と、このＴＡＢテープ２０と接合する予
定の半導体チップ１を準備し、ＴＡＢテープ２０の所定
の位置に半導体チップ１を取り付ける。次に、ボンディ
ング装置に設けられているキャピラリー１３の先端に設
けられているリード保持溝１４で前記ＴＡＢテープ２０
のパッケージリード４を掴みながら、パッケージリード
４のリード先端部を予め設定させた所定の位置、すなわ
ち、ＴＡＢテープ２０の中心位置を基準として、そこに
半導体チップ１の中心位置を移動させて、ＴＡＢテープ
２０上の金メッキされたパッケージリード４の先端部と
半導体チップ１のボンディングパッド２のアルミ配線膜
との位置合わせを行った後、ボンディング装置を用いて
超音波熱圧着法で金アルミ合金接合による接合接着を行
う。前記パッケージリード４の先端部の半導体チップ１
に取り付けられるピッチは１００μｍ以下である。 【００４７】次に、ＴＡＢテープ２０を移動させ、半導
体チップ１のボンディングパッド２とパッケージリード
４（金属箔テープ）との接合部の領域に、巻回された樹
脂テープ３０を所定長さに切断した絶縁樹脂を貼り付け
て被覆する。 【００４８】次に、さらに、ＴＡＢテープ２０を移動さ
せ、パッケージリード４の最終端部に半田ボール７を取
り付け、電気検査を行った後、ＴＡＢテープ２０からパ
ッケージを切り離し、梱包して出荷する。 【００４９】本実施形態２のＬＯＣ構造の半導体装置を
連続的に製造する方法によれば、巻回されたＴＡＢテー
プ２０と、ＴＡＢテープ２０と接合する予定の半導体チ
ップ１を準備し、半導体チップ１のボンディングパッド
２とパッケージリード４の先端部を超音波熱圧着法でボ
ンディング接合接着し、この接合接続領域を絶縁樹脂５
で被覆するまでの工程を連続的に行うことにより、パッ
ケージの製造工程数を実施形態１に比べて、さらに低減
することができる。また、さらにその生産性の向上を図
ることができる。 【００５０】（実施形態３）図９は本発明を機能モジュ
ール基板に適用した実施形態３の概略構成を示す断面図
である。 【００５１】本実施形態３の機能モジュール基板は、図
９に示すように、前記実施形態１のパッケージリード４
に少なくとも１個以上の半導体チップ１を取り付けたも
のである。ここでは半導体チップ１を３個と、抵抗，コ
ンデンサ，インダクタンス等の電子部品６を１個取り付
けている。このとき、前記パッケージリード４の半導体
チップ１に取り付けられる先端部の取り付けピッチが１
００μｍ以下である。 【００５２】前述した構成からわかるように、本実施形
態３によれば、機能モジュール基板を極めて簡易に製造
することができ、かつ、パッケージの製造工程数を低減
することができる。また、その生産性の向上を図ること
ができる。 【００５３】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。 【００５４】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 【００５５】（１）パッケージリードを半導体チップの
主面上に配置されたボンディングパッドにバンプを介さ
ずに直接接続することにより、ボンディング用のパッド
バンプが必要でないので、半導体チップとパッケージリ
ードとの接続構造（取り付け構造）を簡単にすることが
できる。 【００５６】（２）半導体チップとパッケージリードの
接合ピッチの狭ピッチ化を図ることができる。 【００５７】（３）パッドバンプを製造する必要がない
ので、ＬＯＣ構造のパッケージの製造工程数を低減する
ことができる。 【００５８】（４）半導体チップのボンディングパッド
とパッケージリード（金属箔テープ）との接合接続領域
を絶縁樹脂で被覆することにより、トランスファ・モー
ルドを用いないで封止できるので、パッケージの製造工
程数を低減することができ、かつ、生産性の向上を図る
ことができる。 【００５９】（５）ＴＡＢテープと、このＴＡＢテープ
と半導体チップを準備し、半導体チップのボンディング
パッドとパッケージリードの先端部とをボンディング接
合接続し、この接合接続領域を絶縁樹脂で被覆するまで
の工程を連続的に行うので、パッケージの製造工程数を
低減することができ、かつ、生産性の向上を図ることが
できる。 【００６０】（６）機能モジュール基板を極めて簡易に
製造することができ、かつ、パッケージの製造工程数を
低減することができる。また、その生産性の向上を図る
ことができる。
【図面の簡単な説明】
【図１】本発明の実施形態１によるＬＯＣ構造の半導体
装置のパッケージ外観上面図である。 【図２】図１のＡ−Ａ′線で切ったパッケージ実装断面
図である。 【図３】図２の丸印部分の拡大図である。 【図４】図１のＢ−Ｂ′線で切った部分拡大断面図であ
る。 【図５】本実施形態１の半導体チップとパッケージリー
ドの接続構造を示す図である。 【図６】本実施形態１のボンディングキャピラリ形状を
示す図である。 【図７】本実施形態１の半導体チップのボンディングパ
ッドとパッケージリードとの移動合わせを説明するため
の図である。 【図８】本発明によるＬＯＣ構造の半導体装置の連続的
に製造する方法の実施形態２を説明するための図であ
る。 【図９】本発明を機能モジュール基板に適用した実施形
態３の概略構成を示す断面図である。 【符号の説明】 １ 半導体チップ ２ ボンディングパッド ３ 絶縁基材 ４ パッケージリード ４Ａ 半田ボール接続部 ５ 被覆された絶縁樹脂 ５Ａ 絶縁樹脂 ５Ｂ 基材 ６ 抵抗，コンデンサ，インダクタンス等の電子部品 ７ 半田ボール ８ 接合穴 ９ 接着層 １０ 電子部品の電極パッド １１ 半導体チップのパシベーション １２ パッケージリードとボンディングパッドの接合部 １３ キャピラリー １４ リード保持溝 ２０ 巻回されたＴＡＢテープ ３０ 巻回された樹脂テープ
装置のパッケージ外観上面図である。 【図２】図１のＡ−Ａ′線で切ったパッケージ実装断面
図である。 【図３】図２の丸印部分の拡大図である。 【図４】図１のＢ−Ｂ′線で切った部分拡大断面図であ
る。 【図５】本実施形態１の半導体チップとパッケージリー
ドの接続構造を示す図である。 【図６】本実施形態１のボンディングキャピラリ形状を
示す図である。 【図７】本実施形態１の半導体チップのボンディングパ
ッドとパッケージリードとの移動合わせを説明するため
の図である。 【図８】本発明によるＬＯＣ構造の半導体装置の連続的
に製造する方法の実施形態２を説明するための図であ
る。 【図９】本発明を機能モジュール基板に適用した実施形
態３の概略構成を示す断面図である。 【符号の説明】 １ 半導体チップ ２ ボンディングパッド ３ 絶縁基材 ４ パッケージリード ４Ａ 半田ボール接続部 ５ 被覆された絶縁樹脂 ５Ａ 絶縁樹脂 ５Ｂ 基材 ６ 抵抗，コンデンサ，インダクタンス等の電子部品 ７ 半田ボール ８ 接合穴 ９ 接着層 １０ 電子部品の電極パッド １１ 半導体チップのパシベーション １２ パッケージリードとボンディングパッドの接合部 １３ キャピラリー １４ リード保持溝 ２０ 巻回されたＴＡＢテープ ３０ 巻回された樹脂テープ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 菅 美由樹
茨城県土浦市木田余町3550番地 日立電
線株式会社システムマテリアル研究所内
(72)発明者 吉岡 修
茨城県土浦市木田余町3550番地 日立電
線株式会社システムマテリアル研究所内
(56)参考文献 特開 平９−36275（ＪＰ，Ａ)
特開 平８−31868（ＪＰ，Ａ)
特開 平７−321244（ＪＰ，Ａ)
特開 平８−264585（ＪＰ，Ａ)
特開 平９−148482（ＪＰ，Ａ)
特開 平７−297225（ＪＰ，Ａ)
特開 平４−33349（ＪＰ，Ａ)
特開 平５−160201（ＪＰ，Ａ)
特開 昭53−79379（ＪＰ，Ａ)
特表 平８−501907（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 311
H01L 23/12 501
Claims (1)
- (57)【特許請求の範囲】 【請求項１】絶縁基材上に金属箔を用いてパッケージリ
ードを形成し、このパッケージリードの少なくとも先端
部に金メッキを施した所定形状のテープを形成し、前記
金メッキしたパッケージリードの先端部と半導体チップ
のボンディングパッドとの位置合わせを行い、半導体チ
ップのボンディングパッドにパッケージリードの先端部
を直接ボンディング接合接続し、該接合接続領域を絶縁
樹脂で被覆する半導体装置の製造方法であって、 前記パッケージリードの少なくとも先端部に金メッキを
施した所定形状のテープを形成する工程は、高ガラス転
移温度を持つ絶縁基材上に金属箔を用いてパッケージリ
ードを形成し、該パッケージリードの先端部が絶縁基材
に所定の寸法で加工された穴の上にオーバハングして形
成される工程を含み、 前記半導体チップのボンディングパッドとパッケージリ
ードの先端部の接合接続時に、半導体チップのボンディ
ングパッドにパッケージリードの先端の位置認識をした
後、半導体チップのボンディングパッドを基準とし、パ
ッケージリード側を自由に変形させ、位置補正しながら
接合接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17150597A JP3508478B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17150597A JP3508478B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116939A JPH1116939A (ja) | 1999-01-22 |
| JP3508478B2 true JP3508478B2 (ja) | 2004-03-22 |
Family
ID=15924362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17150597A Expired - Fee Related JP3508478B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508478B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127117A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Cable Ltd | Ｔａｂテープの製造方法 |
| JP4529216B2 (ja) * | 2000-01-25 | 2010-08-25 | 凸版印刷株式会社 | Ｉｃカード及びその製造方法 |
| JP6950195B2 (ja) * | 2017-02-16 | 2021-10-13 | 昭和電工マテリアルズ株式会社 | 金属接合部、接合体、半導体装置及び半導体素子 |
| CN112216669B (zh) * | 2020-09-10 | 2023-03-24 | 安徽龙芯微科技有限公司 | 一种高稳定性的封装引线框架及封装件生产方法 |
-
1997
- 1997-06-27 JP JP17150597A patent/JP3508478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1116939A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316822B1 (en) | Multichip assembly semiconductor | |
| US6388336B1 (en) | Multichip semiconductor assembly | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| JPH03503699A (ja) | 予備成形したチップキャリヤキャビティパッケージ | |
| KR100268505B1 (ko) | 캐리어 필름 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| JP3475569B2 (ja) | パッケージ及びその製造方法 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| TWI283048B (en) | New package system for discrete devices | |
| JPS6143438A (ja) | 半導体装置 | |
| JP2970595B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |