KR100268505B1 - 캐리어 필름 - Google Patents

캐리어 필름 Download PDF

Info

Publication number
KR100268505B1
KR100268505B1 KR1019950033150A KR19950033150A KR100268505B1 KR 100268505 B1 KR100268505 B1 KR 100268505B1 KR 1019950033150 A KR1019950033150 A KR 1019950033150A KR 19950033150 A KR19950033150 A KR 19950033150A KR 100268505 B1 KR100268505 B1 KR 100268505B1
Authority
KR
South Korea
Prior art keywords
chip
carrier film
semiconductor chip
film
semiconductor
Prior art date
Application number
KR1019950033150A
Other languages
English (en)
Inventor
게이찌로 가따
슈이찌 마쓰다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100268505B1 publication Critical patent/KR100268505B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩(10)이 장착되는 칩 장착 영역(138)의 주변부에 의하여 캐리어 필름내에 형성된 복수개의 슬릿(135)을 갖는 캐리어 필름(130,140)이 제공되었다. 칩 장착 영역은 사각형이며, 상기 칩 장착 영역의 4 측부를 따라서 4개의 슬릿이 형성되어있다. 슬릿은 다이 또는 에칭으로 구멍을 뚫어서 형성된다.

Description

캐리어 필름
제1(a)도 내지 제1(g)도는 종래의 반도체 장치 제조 공정을 도시하는 단면도.
제2(a)도 내지 제2(g)도는 종래의 반도체 장치 제조 공정을 도시하는 또 다른 단면도.
제3(a)도는 캐리어 필름의 평면도.
제3(b)도는 제3(a)도의 3B-3B선을 따라 취한 캐리어 필름의 단면도.
제4(a)도 내지 제4(g)도는 본 발명에서 캐리어 필름을 갖춘 반도체 장치 제조 공정을 도시하는 단면도.
제5(a)도 내지 제5(g)도는 본 발명에서 캐리어 필름을 갖춘 반도체 장치 제조 공정을 도시하는 또 다른 단면도.
제6도는 제3(b)도와 유사하며, 반도체 칩의 측면상에 남아 있는 수지의 양을 제어 또는 조절하는 것을 설명하기 위한 본 발명의 제 2 실시예에 의한 캐리어 필름 단면도.
제7도는 본 발명의 변형된 캐리어 필름 평면도.
* 도면의 주요부분에 대한 부호의 설명
10′ : 반도체 칩 130 : 캐리어 필름
135 : 슬릿 138 : 칩 탑재 영역
본 발명은 캐리어 필름에 관한 것으로, 특히, 예를 들어 고밀도로 회로 보드 등에 탑재될 수 있는 반도체 장치에 적합한 캐리어 필름에 관한 것이다.
장치의 크기와 무게 감소, 속도의 증가, 기능의 개선과 같은 최근의 전자 분야에서의 요구를 충족시키는 다양한 형태의 반도체 장치가 개발되어왔다. 반도체 장치는 패키지와 패키지 내에 저장된 반도체 칩(이후로는 단지 칩이라 칭함)으로 이루어진다. 칩의 집적도는 더욱 더 높아져 왔으며, 이렇게 고집적화된 반도체 칩에는 단자의 수가 증가한다. 또한, 반도체 칩의 크기를 축소하고자하는 요구가 계속되고 있다. 반도체 장치의 이러한 요구와 조건을 충족시키기 위해서는 단자간의 피치를 줄여야만 한다. 내부 리드선 본딩 또는 영역 어레이 본딩에 의하여 단자수가 많은 반도체 장치를 얻을수있다. 내부 리드선 본딩 또는 영역 어레이 본딩은 반도체 분야에 반드시 필요한 것이다.
내부 리드선 본딩(ILB)은 패키지내의 칩과 리드선간의 전기적 접촉을 만드는데 사용된다. 이러한 내부 리드선 본딩을 가능하게 하기 위하여 다양한 본딩 기술이 사용된다. 와이어 본딩은 가장 광범위하게 사용되는 전기 배선 공정이다. 이 공정에 있어서, 미세와이어를 사용하여 칩 상의 본딩 패드와 패키지상의 대응하는 리드선 사이에 전기적 접촉을 만든다. 와이어 직경은 전형적으로 20내지 30㎛이다. 와이어 본딩 기술은 열압착본딩법, 초음파본딩법, 및 초음파열압착 본딩법을 포함한다.
상기 미세 와이어의 사용은 하나의 패키지 내에 가능한 배선의 수를 한정시킨다. 많은 단자수를 갖춘 반도체 장치에 대한 최근의 요구는 와이어와 본딩 패드간의 연결이 빈약해진다는 문제점을 초래한다. 이점과 관련하여, 와이어 본딩은 와이어리스 본딩으로 대체되었다. 상기 와이어리스 본딩은 갱 본딩으로도 불리며, 전극 패드상의 모든 펌프는 리드선과 동시에 본딩된다. 와이어리스 본딩 기술은 TAB과 플립칩 본딩을 포함한다. TAB은 테이프 캐리어 본딩으로도 불린다.
TAB기술에 있어서, 리드선 형태로 에칭된 금도금된 구리 호일의 적층테이프는 전극 패드상의 범프에 본딩된다. 와이어 본딩이 제거됨으로서 반도체 장치의 크기가 줄어들고 고집적 패키징이 가능해진다. 반면에, 플립칩 본딩법은 칩 상에 땜납으로된 금속 범프를 제조하는 것이 요구된다. 다음에 칩이 역전되어 기판 배선 패턴과 본딩된다. 이러한 과정은 그 자체가 많은 단자수와 작은 피치를 갖는 반도체 장치의 생성을 유도한다. 또한, 상기 기술은 배선의 길이를 짧게하여 속도가 빠르고 잡음이 적은 반도체 장치를 제공하는 데 유리하다.
TAB와 플립칩 본딩 기술은 칩과 패키지간에 제공된 범프를 사용하여 이들간의 전기 배선을 형성한다. 이들 기술은 일본 특개평 제 5-129366호와 제 6-77293호에 개시되어 있다.
상기 특개평에 개시된 필름 캐리어 반도체 장치는 칩과 캐리어 필름간의 전기 배선을 위하여 범프를 사용한다. 범프를 사용하지 않고서 칩과 캐리어 필름간의 전기 배선이 이루어지는 또다른 필름 캐리어 반도체 장치가 있다. 반도체 칩과 캐리어 필름은 조립과정 동안에 전기적으로 연결 시킨다. 범프는 필름 캐리어 반도체 장치를, 예를 들어, 회로 보드에 연결하는데만 사용된다. 이러한 필름 캐리어 반도체 장치는 반도체 칩과 캐리어 필름을 구비한다. 반도체 칩의 한 측면에 접촉 패드가 제공된다. 상기 접촉 패드는 반도체 칩의 주변을 따라서 배열된다. 캐리어 필름상에 배선층이 제공된다.
또한 캐리어 필름의 내부에는 관통홀과 개구부가 형성되어 있다. 개구부는 접촉 패드에 대응하는 위치에 형성된다.
본 발명의 이해를 돕기 위하여 기존의 반도체 장치 제조 공정을 기술하겠다. 먼저, 필름 캐리어 반도체 장치 제조 공정을 기술하겠다. 칩 전극이 형성되어 있는 복수개의 칩 섹션을 구비하는 웨이퍼는 공지된 기술에 의하여 보호막으로 도포된다. 보호막이 형성된 후에, 칩 전극은 공기중에 노출된다. 다음에, 다이싱 톱을 사용하는 공지의 다이싱 기술에 의하여 칩 섹션은 개개의 칩으로 분리된다.
이렇게 얻어진 반도체 칩은 캐리어 필름과 접착 필름과 함께 준비된다. 접착 필름은 반도체 칩상에 위치한다. 캐리어 필름과 반도체 칩은 가열되고 압력을 받아서 접착 필름에 접착된다. 다음에 적당한 수단에 의하여 칩의 둘레부를 따라서 캐리어 필름이 절단된다. 다음에, 캐리어 필름 상에 배열된 대응하는 칩 전극 상에 범프 전극(땜납 범프)이 형성된다.
그러나, 상기 공정은 열 처리로 인하여 캐리어 필름이 휘어지는 단점이 있다. 휘어진 캐리어 필름을 절단함은 캐리어 필름과 로딩되는 반도체 칩간의 접촉이 벗겨지는 문제점이 있다. 칩의 벗겨짐은 칩의 도전율을 떨어뜨린다. 또한, 캐리어 필름의 형태 변형은 캐리어 필름을 반도체 칩에 붙이고 필름을 칩과 같은 크기로 절단하는 단계 동안에 다소의 문제점을 초래한다.
또 다른 종래 공정은 캐리어 필름 내에 액상 수지 주입 홀을 형성하여 반도체 칩을 수지가 주입된 상기 홀을 통하여 캐리어 필름에 부착시킨다. 액상 수지가 수지 주입 홀 내로 들어가면, 액상 수지의 표면 장력으로 인하여 벽면을 따라서 흐르기 보다는 반도체 칩의 측 표면상에 모이게된다. 따라서 상기 제 2 공정은 수지 부분이 칩 표면의 외측으로 연장하도록 만들며, 따라서 캐리어 필름이 몰드에 의하여 칩 조립체의 둘레부를 따라서 절단되는 경우에, 칩의 측부상 수지는 표면으로부터 제거되지 않고서 남아있게 된다. 따라서, 제 2 공정은 수지로 봉합되는 반도체 장치의 범위를 제어할수 없다. 따라서, 이렇게 얻어진 반도체 장치는 반도체 칩보다 폭과 길이가 더 길다.
캐리어 필름의 외형 변형에 있어서, 일본 특개평 제 4-216660호는 4개의 슬릿이 형성된 다이 패드를 갖는 반도체 장치용 리드 프레임을 개시한다. 슬릿은 다이 패드의 중앙 부분과 절연막용의 다른 패드 사이의 경계부에 형성된다. 상기 슬릿은 외형의 변형을 완화하는 다이 패드의 측부를 따라서 연장한다. 그러나, 상기 개시의 내용은 필름용 패드 및 다이 패드의 변형을 완화하는 것이 목적이다. 캐리어 및 절연 필름의 변형을 피할수 있는 것에 대한 것은 발표되지 않았다.
따라서, 본 발명의 목적은 반도체 칩과 캐리어 필름의 조립시에 변형이 일어나지 않는 캐리어 필름을 제공하는 것이다.
본 발명의 다른 목적은 반도체 칩 상에 탑재된 캐리어 필름의 절단시에 그 접촉이 튼튼한 캐리어 필름을 제공하는 것이다.
본 발명의 또 다른 목적은 가능한 한 칩의 크기에 근접한 크기로 절단되는 캐리어 필름을 제공하는 것이다.
본 발명의 또 다른 목적은 액상 수지로서 반도체 칩을 봉합하는데 사용되는 면적의 제어와 조정이 가능한 캐리어 필름을 제공하는 것이다.
상기 목적을 이루기 위하여, 반도체 칩이 탑재되는 탑재 영역과 탑재 영역의 둘레부 옆의 캐리어 필름 내에 형성된 복수개의 슬릿으로 이루어진 캐리어 필름이 제공되었다.
그 외의 다른 목적과 특징 및 장점은 도면과 관련된 이후의 설명에서 명확해 질 것이다.
본 발명의 이해를 용이하게 하기 위하여 종래 반도체 장치의 제조 공정을 설명하겠다. 먼저, 필름 캐리어 반도체 장치의 제조 공정에 대한 설명을 하겠다. 제1(a)도에서, 공지의 웨이퍼 제조 기술에 의하여 반도체 베어 칩이 준비되었다. 반도체 칩 (10′)상에는 전극(11)(접촉패드)이 형성된다. 상기 칩 전극(11)은 반도체 칩(10′)의 주변부를 따라서 형성되며, 칩 전극은 활성 영역 내에 형성된다. 일반적으로 칩 전극(11)은 알루미늄 기재 합금으로 만들어진다. 다음에 반도체 칩 (10′)에 보호막(12)이 제공된다. 특히, 반도체 칩(10′)의 전체표면은 보호막(12)으로 도포된다. 보호막(12)은 스핀 코팅법과 같은 공지의 기술에 의하여 폴리아미드, 질화 실리콘, 또는 산화 실리콘 등으로 만들어진다. 보호막의 두께는 20㎛이하이다. 보호막의 형성 후에, 반도체 칩(10′)을 노광시키고 에칭하여 칩 전극(11)을 노출시킨다. 결국, 칩 전극(11)이 형성된 곳을 제외한, 반도체 칩(10′)의 전 표면을 보호막(12)이 덮는다. 이렇게 얻어진 반도체 칩(10′)은 접착 필름(25)과 캐리어 필름(30)과 함께 준비된다. 반도체 칩(10′)과 캐리어 필름(30) 사이에 접착 필름(25)이 위치한다. 금으로 된 볼 범프(13)가 칩 전극(11)상에 형성된다. 접착 필름(25)은 반도체 칩(10′)보다 작으며, 그 두께는 수십 마이크로미터 정도이다.
캐리어 필름(30)은 유기 절연막(31)으로 구성된다. 유기 절연막(31)은 폴리이미드계의 절연막일 수도 있다. 유기 절연막(31)은 제1면(31a)과 제2면(31b)을 가진다. 제1면(31a)의 축부상의 유기 절연막(31)상에 배선층(32)이 제공되었다. 절연막(31)에 관통 홀(33)이 형성된다. 각각의 관통 홀(33)의 한 단부는 배선층(32)과 마주친다. 각각의 관통 홀(33)은 절연막(31)을 통해 제2표면(316)을 관통한다. 절연막(31)을 관통하는 개구부(34)도 제공되었다. 개구부(34)는 칩 전극(11)에 대응하는 위치에 형성된다. 각각의 관통 홀(33)은 도전성 전극(35)으로 채워진다. 비숫하게, 각각의 개구부(34)는 충전 물질(36)로 채워진다.
제1(b)도에서, 접착 필름(25)이 반도체 칩(10′)상에 놓여있다. 열가소성 수지로 만들어진 경우에, 상기 접착 필름(25)을 칩의 측부로부터 접착 필름(25)이 용융되기 시작하는 온도까지 가열시켜서 반도체 칩(10′)상에 순간적으로 고정시킬 수 있다. 이때, 필름(25)과 칩(10′)간에 틈이없이 접착 필름(25)은 반도체 칩(10′)에 접착된다.
제1(c)도에서, 접착 필름(25)이 있는 반도체 칩(10′)과 마주대하는 캐리어 필름(30)이 위치하며, 내부 리드선 본딩 기술에 의하여 배선층(32)은 볼 범프(13)를 통하여 칩 전극(11)과 연결된다. 특히, 도전성 전극(35)은 배선층(32)의 한 단부와 접촉한다. 배선층(32)의 다른 단부는 칩 전극(11)과 개구부(34) 사이에 뻗어있다. 이때, 칩 전극(11)을 형성하는 알루미늄은 배선층(32)을 형성하는 구리 및 볼 범프(13)를 형성하는 금과 반응하여 알루미늄-구리-금 합금을 형성하여 이들 사이의 배선을 가능하게 한다.
제1(d)도에서, 반도체 칩(10′)과 캐리어 필름(30)의 결합은 가열되고 압력을 받아서 접착 필름(25)에 의하여 접착된다. 이후로 칩 조립체라고 지칭되는 상기 결합은 반도체 칩(10′)또는 캐리어 필름(30)중 어느것의 측면으로부터 수초동안 가열되고 압력을 받게 된다.
제2면(31b)의 캐리어 필름(30)상에 어레이로서 배열된 대응하는 외부 칩 전극(11)상에 범프 전극(땜납 범프)(37)이 형성되었다. 범프 전극(37)은, 예를들어, 일본 특개평 제49-52973호에 개시된 방법으로 형성될 수도 있다. 범프 전극(37)은 칩 상의 칩 전극(11)에 대응하는 반도체 장치의 표면에서 와이어 본딩 공정을 사용하여 땜납 와이어를 땜납함으로서 형성된다. 다음에, 패드에 볼이 본딩되고 그후에 와이어가 절단된다.
상기 제1(b)도에서 제1(d)도까지의 단계로 캐리어 필름(30)과 반도체 칩(10′)을 연결하는 방법이 제한되지는 않는다. 접착 필름(25)은 반도체 칩(10′)보다는 캐리어 필름(30)에 위치할수도 있다. 또한, 접착 필름(25)에 의하여 높은 정확도로 캐리어 필름(30)이 반도체 칩(10′)에 부착된 후에 내부 리드선 본딩이 이루어질 수도 있다.
제1(e)도에서, 종래의 테이프 캐리어 패키지와 동일한 방식으로 선별용 패드 (50)를 사용함으로서, 상기 칩 조립체는 저전계 바이어스 온도하에서 장시간의 신뢰성 테스트와 전기 선별 동작을 겪게된다. 캐리어 필름(30)의 외부 형태와 치수는 EIAJ(Electrical Industries Association of Japan)에서 결정된 조건을 충족하도록 설계되었다. 이렇게 설계함으로서 다양한 반도체 장치용의 소켓과 볼과 같은 선별 도구를 공통적으로 이용할 수 있다.
제1(f)도에서, 레이저 빔에 의하여 칩의 후면에 제품명이 라벨링 된다. 다음 제1(g)도에서, 몰드를 사용하여 칩 조립체의 에지를 따라서 캐리어 필름(30)이 절단된다. 일반적으로, 절단하기 위하여 몰드를 사용하는 경우에, 절단 길이와 폭은 칩 조립체의 각 측면에서 칩 조립체의 길이와 폭보다 대략 100 ㎛ 만큼 더 크다. 다이싱 톱이나 레이저 빔을 사용하여 더욱 정확한 절단을 실행할 수 있다.
그러나, 이러한 공정은 제1(d)도 내지 제1(f)도에서 파선으로 표시된 것처럼, 열처리로 인하여 캐리어 필름(30)이 휘어지는 단점이 있다.
만약 캐리어 필름이 휘어진 동안에 반도체 칩의 크기로 절단되면, 캐리어 필름과 반도체 칩간의 접촉은 로딩되어서 칩으로부터 필름이 분리되게된다. 또한, 이러한 로딩은 칩의 도전율을 떨어뜨릴 수도 있다. 또한, 캐리어 필름을 반도체 칩에 접착시켜서 칩과 같은 크기로 필름을 자르는 단계동안에 캐리어 필름의 변형은 문제점을 초래하게된다.
제2(a)도 내지 제2(g)도와 관련하여 또 다른 종래 반도체 장치 제조 공정을 설명하겠다. 상기 제1공정과 제2공정의 접착층 형성 방법은 다르다.
제2(a)도에서, 배선층(32)이 형성되어 있는 캐리어 필름(30′)에 액상 수지 주입 홀(40)이 형성된다. 액상 수지 주입 홀(40)이 제공된 것을 제외하고는 상기와 동일한 방식으로 캐리어 필름(30′)이 준비된다. 금으로 된 볼 범프(13)가 칩 전극(11)상에 형성된다.
제2(b)도에서, 접착 필름(25)이 있는 반도체 칩(10′)과 마주하는 캐리어 필름(30′)이 있으며, 내부 리드선 본딩 기술에 의하여 배선층(32)은 볼 범프(13)를 통하여 칩 전극(11)과 연결된다. 다음 제2(c)도에서, 반도체 칩(10′)을 캐리어 필름(30′)에 접착시키기 위하여 수지 주입 홀(40)내로 액상 수지(100)가 주입된다. 이때, 액상 수지(100)는 그 표면 장력으로 인하여 벽을 따라 흐르기 보다는 반도체 칩(10′)의 측면상에 모이게된다. 바람직하게는 사용된 수지는 적당한 유동성을 가지고 박막을 형성할 수 있어야 한다. 이러한 성질을 갖는 수지의 예로는 에폭시, 실리콘, 실리콘-에폭시, 폴리테트라플루오로에틸렌(테플론)등이 있다. 이들 중에서, 실리콘과 폴리테트라플루오오에틸렌계 수지가, 경화된 후에도 탄력성이 있기 때문에 적당하다.
제2(d)도에서, 주름이 없는 평탄면을 제공하기 위하여 캐리어 필름(30′)을 매끄럽게 한다. 상기 제2공정은, 제1공정과 비교하여보면, 표면이 다소 거칠고 수지가 균일하지 않으며 영역에 대한 제어가 떨어진다. 본 제2공정은 수지 부분이 칩 표면의 외부로 연장되도록 한다. 외부 칩 전극(11)상에 범프 전극(땜납 범프)(37)이 형성된다. 범프 전극(37)은 칩 상의 칩 전극(11)에 대응하는 반도체 장치의 표면상에 형성된다.
제2(e)도에서, 종래의 테이프 캐리어 패키지와 동일한 방식으로 선별용 패드 (50)를 사용함으로서, 상기 반도체 칩 조립체는 저전계 바이어스 온도하에서 장시간의 신뢰성 테스트와 전기 선별 동작을 겪게된다. 제2(f)도에서, 레이저 빔에 의하여 칩의 후면에 제품명이 라벨링 된다. 다음 제2(g)도에서, 몰드를 사용하여 칩 조립체의 에지를 따라서 캐리어 필름(30′)이 절단된다. 이때, 칩의 측부상 수지(100)는 표면으로부터 제거되지 않고 남게된다.
본 제2공정은 종래의 제1공정과 같이 필름이 휘어지는 문제점을 가지며, 칩의 측면에 액상 수지가 잔존하기 때문에 수지로 봉합되는 반도체 장치의 범위를 제어할수 없다. 따라서, 이렇게 얻어진 반도체 장치는 반도체 칩보다 폭과 길이가 더 길다.
본 발명의 실시예를 제3도 내지 제5도와 연관하여 기술하겠다. 캐리어 필름(130)은 반도체 칩(10)이 탑재된 칩 탑재 영역(138)의 둘레부에 형성된 슬릿(135)을 가진다. 실시예에서, 제3(a)도에 점선으로 표시된 것처럼 칩 탑재 영역(138)은 사각형이다. 반도체 칩(10)은 캐리어 필름(130)의 제 1면(131a)의 상기 칩 탑재 영역(138)상에 탑재된다. 도면의 간단화를 위하여 캐리어 필름(130)을 단순히 표시하였지만, 상기 캐리어 필름(130)은 종래 캐리어 필름에서와 같이 배선층과 같은 유사한 구성요소도 구비한다. 칩 탑재 영역(138)의 4측면을 따라서 4개의 슬릿(135)이 형성된다. 각각의 슬릿(135)은 0.4 mm정도의 폭을 가지며, 에칭 혹은 다이로 구멍을 뚫어서 형성된다. 이들 슬릿(135)은 칩 탑재 영역(138) 외부의 캐리어 필름(130)부분을 칩 탑재 영역의 열팽창에 의한 영향으로부터 보호한다. 특히, 압력과 열이 캐리어 필름에 적용되어 반도체 칩(10)과 접착되는 경우에, 칩 탑재 영역(138)은 열팽창된다. 열팽창의 결과로 발생된 스트레스를 흡수하는 역할을 슬릿이 하기 때문에, 이 열팽창은 칩 탑재 영역(138)내에서만 발생한다.
제4(a)도 내지 제4(g)도와 관련하여 캐리어 필름(130)이 있는 반도체 장치의 제조 공정을 기술하겠다. 먼저, 필름 캐리어 반도체 장치의 제조 공정을 설명하겠다. 제4(a)도에서, 공지된 웨이퍼 제조 기술에 의하여 반도체 베어 칩이 준비된다. 금으로 된 볼 범프(13)가 칩 전극(11)상에 형성된다. 제4(b)도에서, 반도체 칩(10)의 위에 접착 필름(25)이 위치하고있다. 제4(c)도에서, 접착 필름(25)이 접착된 반도체 칩(10)에 마주보는 캐리어 필름(130)이 위치하고, 내부 리드선 본딩 기술에 의하여 배선층(32)은 볼 범프(13)를 통하여 칩 전극(11)과 연결된다. 이때, 칩 전극(11)을 형성하는 알루미늄은 배선층(32)을 형성하는 구리 및 볼 범프(13)를 형성하는 금과 반응하여 알루미늄-구리-금 합금이 되어 이들 사이의 배선이 연결되게 된다.
제4(d)도에서, 반도체 칩(10)과 캐리어 필름(130)의 결합은 가열되고 압력을 받아서 접착 필름(25)에 의하여 접착된다. 이후로 칩 조립체라고 지칭되는 상기 결합은 반도체 칩(10)또는 캐리어 필름(130)의 측부로부터 수초동안 가열되고 압력을 받게된다. 열이 가해졌을 경우에, 종래 공정에서의 캐리어 필름(30)은 필름의 열팽창으로 인하여 제1(d)도와 같이 변형되었다. 반면에, 칩 탑재 영역에서 발생된 열팽창은 캐리어 필름(130)의 나머지 부분에 영향을 미치지 않으며, 따라서 필름의 변형을 감소시킨다. 캐리어 필름(130)의 제 2면(131b)상에 어레이로 배열된 외부 칩 전극(11)상에 범프 전극(땜납 범프)(37)이 형성된다.
상기 제4(b)도에서 제4(d)도까지의 단계로 캐리어 필름(130)과 반도체 칩(10)을 연결하는 방법이 제한되지는 않는다. 접착 필름(25)은 반도체 칩(10)보다는 캐리어 필름(130)과 마주보며 위치할 수 있다. 또한, 접착 필름(25)에 의하여 고정밀도로 캐리어 필름(130)이 반도체 칩(10)에 부착된 후에 내부 리드선 본딩이 이루어질 수 있다.
제4(e)도에서, 종래의 테이프 캐리어 패키지와 동일한 방식으로 선별용 패드 (50)를 사용함으로서, 상기 칩 조립체는 저전계 바이어스 온도하에서 장시간의 신뢰성 테스트와 전기 선별 동작을 겪게된다. 캐리어 필름(130)의 외부 형태와 치수는 EIAJ에서 결정된 조건을 충족하도록 설계되었다. 이렇게 설계함으로서 다양한 반도체 장치용의 소켓과 볼과 같은 선별 도구를 공통적으로 이용할 수 있다.
제4(f)도에서, 레이저 빔에 의하여 칩의 후면에 제품명이 라벨링 된다. 다음 제4(g)도에서, 슬릿(135)을 따라서 캐리어 필름(130)이 절단된다. 따라서 캐리어 필름 반도체 장치가 완성된다. 캐리어 필름(130)은 칩에서 벗겨지지 않는다.
제5(a)도 내지 제5(g)도와 관련하여 또 다른 캐리어 필름(140)이 있는 반도체 장치의 제조 공정을 기술하겠다.
제5(a)도에서, 제2(a)도 내지 제2(g)도의 종래 방법에서와 같이 배선층(32)이 형성된 캐리어 필름(140)에 액상 수지 주입 홀(40)이 형성된다. 제5(b)도에서, 접착 필름(25)이 있는 반도체 칩(10)과 마주하는 캐리어 필름(140)이 있으며, 내부 리드선 본딩 기술에 의하여 배선층(32)은 볼 범프(13)를 통하여 칩 전극(11)과 연결된다. 다음 제5(c)도에서, 반도체 칩(10)을 캐리어 필름(140)에 접착시키기 위하여 수지 주입 홀(40)내로 액상 수지(100)가 주입된다. 이때, 액상 수지(100)는, 제6도의 화살표 F로 나타낸 것처럼, 반도체 칩(10)의 측면상에 모이지 않고 측벽을 따라 흐른다. 비록 제6도의 우측 슬릿(135)이 배선층(32)으로 밀폐되어 있는 것처럼 도시되었지만, 배선층은 단지 슬릿(135)을 가로지르며 충분한 공간이 있기 때문에 반도체 칩의 측부를 따라서 액상 수지가 흐르게 된다. 이는 제6도의 아래 그림에 명확히 도시하였다. 또한, 배선층(32)은 칩 탑재 영역(138)내에서만 형성될 수 있다.
제5(d)도에서, 캐리어 필름(140)은 주름이 없는 평탄한 면으로 형성된후에 적당한 방식에 의하여 경화된다. 외부 칩 전극(11)상에 범프 전극(땜납 범프)(37)이 형성된다. 칩의 칩 전극(11)에 대응하는 반도체 장치의 표면상에 범프 전극(37)이 형성된다. 다음 제5(e)도에서, 종래의 테이프 캐리어 패키지와 동일한 방식으로 선별용 패드(50)를 사용함으로서, 상기 칩 조립체는 저전계 바이어스 온도하에서 장시간의 신뢰성 테스트와 전기 선별 동작을 겪게된다. 다음 제5(f)도에서, 레이저 빔에 의하여 칩의 후면에 제품명이 라벨링된다. 제5(g)도에서, 슬릿(135)을 따라서 캐리어 필름(140)이 절단된다. 이때, 칩의 측부상 수지(100)는 표면에서 제거되지 않고 남게된다.
상기 실시예의 슬릿(135)이 칩 탑재 영역(138)의 둘레부를 따라서 형성되었지만, 칩 탑재 영역으로부터 조금 벗어날 수도 있다. 이러한 슬릿 위치의 변형은 칩(10)의 측부에 남게되는 액상 수지(100)의 양의 제어 또는 조정을 가능하게 한다.
본 발명은 소정 실시예와 연관되어 설명되었지만, 이에 제한되지는 않는다. 대신에, 당업자에게 있어서는 청구 범위의 범위와 사상을 벗어남이 없이 소정의 변화 변형등이 가능할 것이다. 예를들면, 슬릿(135)은 제7도에 도시된 것처럼 칩 탑재 영역으로부터 방사상으로 연장하면서 캐리어 필름 내에 형성될 수 있다. 각각의 슬릿은 그 폭이 0.4 mm등이고 그 양단부에서의 반원의 반지름이 0.2 mm로 될 수 있다. 슬릿의 위치와 크기와 형태는 상기 실시예에 제한되지 않는다. 대신에, 슬릿은 복수개의 위치에서 캐리어 필름 내에 형성될 수 있다. 그러나, 캐리어 필름의 변형을 효과적으로 줄이기 위하여, 슬릿은 칩 탑재 영역에 대하여 대칭적으로 형성되는 것이 바람직하다.

Claims (3)

  1. 캐리어 필름이 접착되는 반도체 칩을 구비하는 캐리어 필름 반도체 장치 제조용 캐리어 필름에 있어서, 반도체 칩의 길이 및 폭과 실질적으로 동일한 길이 및 폭을 갖는 편편한 표면을 가지며, 반도체 칩이 접착되는 칩 장착 영역과, 캐리어 필름의 칩 장착 영역에 상기 반도체 칩을 접착시키는 가열 공정 중에 열팽창율에 의해서 발생된 스트레스를 흡수하고, 상기 캐리어 필름을 칩 장착 영역의 둘레부와 반도체 칩에 대하여 절단하는 절단 과정 중에 반도체 칩으로부터 상기 캐리어 필름이 박리되는 것을 방지하기 위한 슬릿 수단을 구비하며, 스트레스를 흡수하고 박리를 방지하기 위한 상기 슬릿 수단은 캐리어 필름 내에 형성된 다수의 슬릿을 구비하며, 상기 슬릿은 상기 칩의 둘레부를 실질적으로 따르는 내부경계부와, 상기 칩의 둘레부의 밖에 있는 외부 경계부를 가지며, 상기 칩 둘레부가 상기 반도체 칩을 캐리어 필름으로부터 분리하기 위한 절단선인 것을 특징으로 하는 캐리어 필름.
  2. 제1항에 있어서, 상기 칩 장착 영역은 사각형이며, 상기 칩 장착 영역의 4 측부를 따라서 4개의 슬릿이 형성되어 있는 것을 특징으로 하는 캐리어 필름.
  3. 제1항에 있어서, 상기 칩 장착 영역은 반도체 칩의 전극과 대향하는 한 주면에 형성된 배선층과, 상기 배선층과 상기 전극을 접속하는 접속부와, 상기 접속부의 위치와는 다른 위치에 형성되며, 도전체가 매립된 개구부와, 상기 개구부에 매립된 상기 도전체와 전기적으로 접속되며, 상기 한 주면과는 반대면 위에 형성된 도전성 돌기물을 구비하는 것을 특징으로 하는 캐리어 필름.
KR1019950033150A 1994-09-30 1995-09-29 캐리어 필름 KR100268505B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-237425 1994-09-30
JP6237425A JP2586344B2 (ja) 1994-09-30 1994-09-30 キャリアフィルム

Publications (1)

Publication Number Publication Date
KR100268505B1 true KR100268505B1 (ko) 2000-11-01

Family

ID=17015171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033150A KR100268505B1 (ko) 1994-09-30 1995-09-29 캐리어 필름

Country Status (4)

Country Link
US (1) US5757068A (ko)
EP (1) EP0704898A3 (ko)
JP (1) JP2586344B2 (ko)
KR (1) KR100268505B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US8071128B2 (en) * 1996-06-14 2011-12-06 Kyowa Hakko Kirin Co., Ltd. Intrabuccally rapidly disintegrating tablet and a production method of the tablets
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Necエレクトロニクス株式会社 テープキャリアパッケージ
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
DE10010979A1 (de) * 2000-03-07 2001-09-13 Bosch Gmbh Robert Elektrische Schaltung und Substrat hierzu
US6853178B2 (en) * 2000-06-19 2005-02-08 Texas Instruments Incorporated Integrated circuit leadframes patterned for measuring the accurate amplitude of changing currents
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7421411B2 (en) * 2001-07-06 2008-09-02 Nokia Corporation Digital rights management in a mobile communications environment
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
US11024595B2 (en) * 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
US11410964B2 (en) * 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
DE102022003764A1 (de) 2022-10-12 2024-04-18 Giesecke+Devrient ePayments GmbH Modulträgerband

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237425A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952973A (ko) * 1972-09-22 1974-05-23
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
JP2761779B2 (ja) * 1989-12-13 1998-06-04 トーワ株式会社 フィルムキャリアとこれを用いるモールド方法
KR940006185Y1 (ko) * 1990-06-07 1994-09-10 가시오 게이상기 가부시끼가이샤 Ic 모듈
JPH0456143A (ja) * 1990-06-22 1992-02-24 Hitachi Ltd 半導体装置および半導体装置の製造方法
JPH04123448A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 半導体実装装置
JPH04216660A (ja) * 1990-12-17 1992-08-06 Dainippon Printing Co Ltd 半導体素子用リードフレーム
JPH05275498A (ja) * 1991-03-20 1993-10-22 Fujitsu Ltd テープキャリアとそれを用いた半導体装置の組立方法
JPH04329650A (ja) * 1991-04-30 1992-11-18 Nippon Steel Corp Tabテープ
JPH04365343A (ja) * 1991-06-13 1992-12-17 Hitachi Cable Ltd Tab用テープキャリア
JPH057868A (ja) * 1991-07-03 1993-01-19 Hitachi Ltd 浄水器
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用tab実装構造
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
JPH05326648A (ja) * 1992-05-22 1993-12-10 Sony Corp フィルムキャリアとこれを用いた半導体装置の製造方法
JP3088877B2 (ja) * 1992-06-25 2000-09-18 日東電工株式会社 フィルムキャリアの製造方法および半導体装置
US5586666A (en) * 1995-06-12 1996-12-24 Mechtronics Corporation Foldable and expandable promotional pallet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237425A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
EP0704898A2 (en) 1996-04-03
US5757068A (en) 1998-05-26
JPH08102475A (ja) 1996-04-16
JP2586344B2 (ja) 1997-02-26
EP0704898A3 (en) 1997-06-11

Similar Documents

Publication Publication Date Title
USRE39603E1 (en) Process for manufacturing semiconductor device and semiconductor wafer
KR100268505B1 (ko) 캐리어 필름
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5208188A (en) Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JP2891607B2 (ja) 半導体集積回路装置の製造方法
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5311060A (en) Heat sink for semiconductor device assembly
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
JP2001015679A (ja) 半導体装置及びその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JP2006509371A (ja) 露出された集積回路装置を有するパッケージ
US6784022B2 (en) Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
US6953709B2 (en) Semiconductor device and its manufacturing method
US7652385B2 (en) Semiconductor device and method of manufacturing the same
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
JP3759572B2 (ja) 半導体装置
JPH0722454A (ja) 半導体集積回路装置
JP3508478B2 (ja) 半導体装置の製造方法
US20030214019A1 (en) Packaging system for semiconductor devices
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2771475B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee