JP2006509371A - 露出された集積回路装置を有するパッケージ - Google Patents

露出された集積回路装置を有するパッケージ Download PDF

Info

Publication number
JP2006509371A
JP2006509371A JP2004559189A JP2004559189A JP2006509371A JP 2006509371 A JP2006509371 A JP 2006509371A JP 2004559189 A JP2004559189 A JP 2004559189A JP 2004559189 A JP2004559189 A JP 2004559189A JP 2006509371 A JP2006509371 A JP 2006509371A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
circuit device
electrically
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004559189A
Other languages
English (en)
Inventor
マクケリーガン、マイケル、エイチ．
イスラム、シャフィダル
アントニオ、リコ サン
Original Assignee
アドバンスド インターコネクト テクノロジーズ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスド インターコネクト テクノロジーズ リミテッド filed Critical アドバンスド インターコネクト テクノロジーズ リミテッド
Publication of JP2006509371A publication Critical patent/JP2006509371A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

パッケージ１０は、電気的活性表面１６及び反対の裏側面１４を有する集積回路装置１２を含む。誘電体のモールド樹脂２６が、集積回路ダイ及び裏側面１４を有する複数の電気的導電性リード２０及びパッケージ１０の反対側に露出された複数の電気接点２４を、少なくとも部分的にカプセル化する。湿気の通路の遮断とパッケージの応力を緩和するために、集積回路ダイ１２の電気的不活性部分に、特徴３０が形成される。特徴３０は、ノコギリしろ４８と整列するウェハ４０の裏側５６を部分的に通る、第１の幅を有し、凹部５４から電気的活性面４２に延伸する、第１の幅未満の第２の幅を有する、筋６２を形成して、それにより集積回路装置の部材を単一化する、凹部５４を形成することにより形成される。

Description

本出願は、その全部が参考として添付された、２００２年１２月９日出願の米国特許仮出願番号６０／４３１，８３３に基づく優先権を請求する。
本発明は、集積回路装置（ダイ）をカプセル化する、パッケージに関する。特にこの発明は、露出した集積回路装置を有するパッケージ、及びそのようなパッケージの製造方法に関する。
モールド化されたプラスチックの電子部品用パッケージは、集積回路装置に環境からの保護を提供する。ＰＱＦＰ（プラスチック四角平面パック）及びＰＬＣＣ（プラスチックリード付きチップキャリア）のようなパッケージは、カプセル化された装置を、湿気のような汚染物質及び機械的衝撃から保護する。
モールド化されたプラスチック・パッケージの１つの欠点は、熱の散逸性に欠けることである。動作中に集積回路装置は、装置の動作の統合性を維持するために取り除かなければならない熱を発生する。いくらかの熱はボンディング・ワイヤ及びリード・フレームを通って放散され、残りはモールド樹脂内で吸収される。モールド樹脂は熱伝導性が悪いので、装置の温度は上昇する。装置を過熱から防ぐために、その装置に提供される電力は、限定されなければならない。
熱の放散性を高める１つの方法は、金属の熱放射体上に集積回路装置の背面を搭載することである。米国特許第５，６０８，２６７号に開示されるようにこの熱放射体は、向上された熱の放散性を提供するために、モールド樹脂内に部分的にのみカプセル化される。しかしながら熱放射体をモールド樹脂の境界に有することは、湿気の侵入の原因となる。湿気は境界に沿って侵入し、内部の金属部品を腐食する。また加熱された時は湿気は膨張して、モールド化されたプラスチックのパッケージを破壊する。米国特許第６，１８８，１３０号に開示された１つの解決は、カプセル化された部品に湿気が到達するまでに移動しなければならない距離を増加する、という特徴を熱放射体に持たせることである。第５，６０８，２６７号特許及び第６，１８８，１３０号特許の双方が、その全部を参考として添付されている。
露出された背面の熱放射体は熱放散を向上する一方で、モールド化プラスチック・パッケージの厚みは熱放射体を部分的にカプセル化するために充分でなければならない。さらに、光、熱又は力学的検出のような、検出能力を向上したパッケージへの動きがある。大きな金属の熱放射体の存在は、検出能力を妨げる。
効率的な熱放散性と、現在の電子パッケージよりさらに薄い良好な検出能力の双方を有する、モールド化プラスチック・パッケージの必要性が存在する。そのようなモールド化プラスチック・パッケージをより容易に組み立てる、方法の必要性がさらに存在する。
本発明の第１の実施例に従い、集積回路装置をカプセル化するパッケージが提供される。集積回路装置は、電気活性面と反対の裏側面を有する。電気活性面は、金属化した隆起で終わる複数の電気活性回路パターンを有する。パッケージはさらに、各々が第１面と反対の第２面をそれぞれ有し、第１の面から外部へ延伸する複数の電気接点を伴う、複数の電気導電リードを含む。ハンダが、金属化した隆起を第２面に電気的かつ機械的に固着する。誘電体モールド樹脂はパッケージに形成され、裏側面及び複数の電気接点が前記パッケージの反対面上に露出されて、集積回路ダイ及び複数の電気的導電性リードを少なくとも部分的にカプセル化する。
本発明の第２の実施例に従い、集積回路ダイ部材を単一化する方法が提供される。この方法は、（ａ）各々の集積回路装置部材が、電気活性面、反対の裏側及び集積回路部材の各々の１つを取り囲むノコギリしろをそれぞれ有する、集積回路装置部材のマトリックスを含むウェハを提供し；（ｂ）ウェハの裏側を部分的に通って、ノコギリしろと整列する、第１の幅を有する凹部を形成し；かつ（ｃ）第１の幅以下である第２の幅を有し、それにより集積回路装置部材を単一化する、凹部から電気活性面まで延伸する、筋を形成するステップを含む。
本発明の１つ又はそれ以上の実施例の詳細は、添付の図面及び以下の記述に示されている。他の本発明の特徴、目的及び利点は、明細書及び図面、請求項から明らかになるであろう。
様々な図面における同じ参照番号及び指示は同じ要素で示した。
図１は、従来技術、特に米国特許第６，１８８，１３０号から一般的に周知である、露出された熱放射体を有するモールド化プラスチック・パッケージ１００の断面図である。パッケージ１００は、ダイ・パドル１０６に貼り付けられた背面１０４を有する、シリコンベース集積回路のような半導体装置１０２を含む。熱放散を向上するために、ダイ・パドル１０６は熱放射体２００に貼り付け、又は熱的に接触している。半導体装置１０２の電気的活性面は、ワイヤ・ボンド１０３により外部のリード１０５に電気的に接続されている。半導体装置の電気的活性面に形成された回路を、電気信号が通過した場合、内部抵抗が熱として現れる。この熱を取り除くことができなかった場合、半導体装置の動作寿命が短くなる。
エポキシのような高分子モールド樹脂１０１が、半導体装置１０２、ダイ・パドル１０６、リード・フレーム１０５の内部リード及び熱放射体２００の一部をカプセル化している。熱放射体の面２０１は外部環境に露出され、外部のヒート・シンク又はプリント回路基板に貼り付けることが想定されている。高分子モールド樹脂１０１は一般的に熱放散性に欠けるので、熱放射体２００の面２０１を露出することは集積回路装置１０２から熱を取り除くことを向上させる。
図２は、本発明に従う露出された背面１４を伴う集積回路装置１２を有する、モールド化プラスチック・パッケージ１０の断面図である。用語「背面」により、電気的導電性回路パターンを有さず、そのような回路パターンを有する電気的活性面１６と区別される、集積回路装置１２の主要平面を意味する。これら２つの主要平面の間に延伸するのは、側面１７である。回路パターンは典型的には、金属の隆起１８で終わっている。一般的に金属の隆起は（鉛と錫の合金のような）ハンダで塗布されているが、又は錫のような単一の金属で塗布されていてもよい。さらに金属の隆起は、塗布ではなく銅又は銅合金で形成されたような金属キャップで終わっていてもよい。金属の隆起は、ハンダ２２により回路２０に貼り付けられ、電気的に接続される。回路２０は、テープ自動化貼り付け（ＴＡＢ）テープ又はリード・フレームのような、業界で周知の電気的導電回路パターンの任意の形式である。金属の隆起１８と回路２０の間の貼り付けは、フリップ・チップ貼り付け又は他の方法による。導電ピラー２４のような、電気接点が回路２０から延伸し、プリント回路基板のような外部回路への電気的接続を提供する。
望ましくはエポキシのような高分子である誘電体のモールド樹脂２６が、背面１４と導電ピラー２４を除くアセンブリをカプセル化する。オプションとして、図２に示されるように、回路２０の一部が同様に露出されてもよい。背面１４とモールド樹脂２６の間の境界面２８は、湿気がパッケージ１０内に侵入する可能性のある場所である。段差構造３０は、境界面２８に沿った湿気の通路をシールし、パッケージの信頼性を向上する。段差の特徴は、側壁５８及びベース６０のような、少なくとも２つの非平行な要素を含む。望ましくは２つの要素は、約９０°で交差する。
このパッケージ１０はまた、従来技術のパッケージに較べて多くの他の利点を有する。一般的に高分子モールド樹脂２６と集積回路装置１２の間には、熱膨張係数の不適合がある。動作中にパッケージ１０は、パッケージが異なる温度に曝された場合のような外部から生じた、又は動作中の集積回路装置の抵抗による熱のために内部から生じた、双方からの熱変動に曝される。段差の特徴３０は、ずれを防止して、集積回路装置をモールド樹脂に機械的に固着する。
さらに、ダイとモールド樹脂の境界面に沿った収縮を最小化するために、不均衡な応力が削減される。露出された背面は、圧力や温度の差異のような環境の変化に集積回路装置が反応する、検出市場に対して特に適している。
さらに熱放射体の必要性を除去することにより、パッケージの厚さが削減される。集積回路装置の厚みの３倍未満の厚みのパッケージが、製造されることができる。これは、０．２５ｍｍ（０．０１インチ）のオーダーの全パッケージ厚み「ｔ」を有する、かみそり又は紙の厚さのパッケージへの業界の動きを支持する。このパッケージは、外部の光、熱又は機械的刺激を検出するセンサとして、特に適している。機械的刺激の例は、接触である。
パッケージ１０の製造は、図３から６を参照して最良に理解される。最初に図３を参照すると、シリコン又はガリウム砒素のような他の半導体材料により形成された、ウェハ４０が０．６６０〜０．７６２ｍｍ（２６〜３０ミル）（０．０２６〜０．０３０インチ）のオーダーの初期厚みを有し、一般的にはよりよい熱特性のために厚みを削減するため、背面研磨を受ける。ウェハ４０の前面４２には、ハンダが塗布された隆起４６で終わる、各々が電気的導電性回路パターン（図示せず）を有する、複数の半導体ダイ４４が形成されている。図４に最良に示されるように半導体ダイ４４は、「切り出ししろ」又は「切断しろ」と呼ばれる、電気的不活性部分４８により区分されている。一般的には、電気的不活性部分は、約０．１０２ｍｍ（４ミル）（０．００４インチ）の幅「ｗ」を有する。
図５Ａから５Ｃは、本発明の半導体パッケージに有用な、集積回路装置を製造するための第１の方法を示す。図５Ａに示されるように、ウェハ４０は電気的非導電性基板５０に接続する、電気的活性面４２に搭載される。望ましくは電気的活性面は、電気的非導電性基板と、高分子の接着剤などにより、非継続的な方法で接着されている。最も望ましくは非導電性基板５０は、（日本国大阪市の日東電工により製造され、ブルー・テープＳＰＶ２２４として知られる）ブルー・テープのような、接着テープである。電気的非導電性基板５０は、外部のフレーム５２により支持され配列される。
図５Ｂを参照すると、「Ｕ字型」の凹部５４を形成することができる、フラット・チップ・ソー又は他の切断装置が、後側５６からウェハを３０％から７０％の深さで切断する。より望ましくは凹部５４の深さはウェハの厚みの４０％から６０％であり、最も望ましくはウェハの厚みの約５０％である。凹部の幅は０．０７６ｍｍ〜０．１５２ｍｍ（３ミルから６ミル）（０．００３インチ〜０．００６インチ）のオーダーであり、望ましくは反対面の電気的活性面４２上のノコギリしろの幅にほぼ等しい。ソー・ブレードの幅は凹部の所望の幅未満かもしれないので、その場合そのソー・ブレードの平行な複数回の通過が利用される。凹部５４はノコギリしろと整列され、実質的にそれの下にある。望ましくはベース５８と凹部の側壁６０は、約９０°で交差する。
Ｕ字型の凹部５４の形成に続いて、ウェハ４０は電気的非導電性基板５０から取り外され、裏返されて、図５Ｃに示されるように裏側５６が電気的非導電性基板５０に貼り付けられて再搭載される。ウェハ４０を個々の集積回路装置１２に単一化する、Ｕ字型の凹部５４のベース５８を貫通するために効果的な深さまで、筋６２がノコギリしろに沿って形成される。段差の特徴３０が各々の集積回路装置１２に形成されるように、筋５４はＵ字型の凹部の幅未満の幅を有する。単一化された集積回路装置は、電気的非導電性基板５０から取り外され、図２に示される型式のパッケージに組み込むために処理される。
凹部５４が望ましくはＵ字型である一方で、凹部と筋の形状は、カット、ポケット、格子、骨及び対角線状の筋のように、ある範囲の特徴を達成するために変更されてよい。特徴の設計は、応力を緩和しカプセル化された半導体装置の固定を改善しつつ、ウェハの構造的強度を取り入れたり保持するために、選択される。改善された熱特性とよりよい検出能力を伴う半導体パッケージが、結果として得られる。
図６Ａから６Ｃに示される代替のプロセスは、電気的非導電性基板からウェハを取り除き、引き続くＵ字型の凹部の形成のためにそれを裏返す必要を除去する。図６Ａを参照すると、ウェハ４０は電気的活性表面４２が電気的非導電性基板に接触するように、電気的非導電性基板５０に搭載される。以上の実施例でのように、凹部５４は裏側５６から図６Ｂに示されるように、ウェハ４０を通って部分的に切断して形成される。以上の実施例のように、凹部５４は実質的にノコギリしろ４８の下にある。
図６Ｃを参照すると、ノコギリしろ４８で電気的活性面４２を貫通するために、凹部の基部６０から延伸する筋６２が次に形成される。ノコギリしろはこのプロセスの実施例では見えないので、筋６２とノコギリしろ４８の整列を保証するために、図６Ａのウェハ搭載プロセスはノコギリしろ及びウェハを特定する特性の「空中から」のスナップを数回撮影する撮影カメラを含んでおり、凹部と段差の特徴を形成する前に部品の整列アルゴリズムのために、これらのスナップを経由する。これは、背面研磨の後に、薄いウェハを電気的活性面を上にして再搭載し、筋を形成する前にウェハを裏返して取り付けることと、それに関連する手続の必要性を除去する。結果的に、ウェハは２５ミクロン以下の厚みに背面研磨される。
ハンダを塗布した隆起１８を非導電性基板５０に接触させ、裏側５６を露出して図６Ｃに示される方法でダイを単一化することは、回路とハンダを塗布した隆起の間のチップ・ボンディングを裏返すのに先立って、半導体装置を裏返す必要を除去する。その結果は、フリップ・チップ・ボンディングのために用いられうる、「採り上げて配置する」装置を加えた通常のダイである。これは、次世代のフリップ・チップ装置技術及びそれへの資本投下の必要を除去する。
本発明の１つ又は複数の実施例が、記述された。しかし本発明の精神と範囲を逸脱することなく、種々の変形がなされうることが理解されるべきである。従って他の実施例は、特許請求の範囲内である。
従来技術から周知である、露出された熱放射体を有するモールド化プラスチック・パッケージの断面図である。 本発明の一実施例に従う、露出された集積回路ダイ背面を有するモールド化プラスチック・パッケージの断面図である。 切り出し前の複数の集積回路装置を含む、ウェハの上平面図である。 切り出ししろを描いた、図３のウェハの部分の拡大図である。 本発明の一実施例に従う、図２のモールド化プラスチック・パッケージを製造するプロセス・ステップのシーケンスを描いた図である。 本発明の他の実施例に従う、図２のモールド化プラスチック・パッケージを製造するプロセス・ステップのシーケンスを描いた図である。

Claims (18)

  1. その上に形成された複数の電気的活性回路パターン及び前記回路パターン上の選択された場所から延伸する金属化された隆起（１８）を有する、電気的活性面（１６）と、反対の裏側面（１４）及びそれらの間に延伸する面（１７）を有する集積回路装置（１２）と；
    各々が第１の面と反対側の第２の面をそれぞれ有する、複数の電気的導電性リード（２０）と；
    前記第１の面のそれぞれから外部に延伸する、複数の電気接点（２４）と；
    前記金属化した隆起（１８）を前記第２の面に、電気的かつ機械的に接着するハンダ（２２）と；及び
    前記集積回路装置（１２）、前記複数の電気的導電性リード（２０）及び前記裏側面（１４）を少なくとも部分的にカプセル化するパッケージに形成され、前記複数の電気接点（２４）が前記パッケージの反対面上に露出された、誘電体モールド樹脂（２６）とを含む、集積回路装置パッケージ（１０）。
  2. 前記面（１７）は、前記集積回路装置（１２）と前記誘電体モールド樹脂（２６）の間の境界面に沿って、湿気の侵入を限定するために効果的な少なくとも１つの特徴を含む、請求項１に記載のパッケージ（１０）。
  3. 前記少なくとも１つの特徴は、約９０°の角度で交差する２つの要素（５８、６０）を含む、請求項２に記載のパッケージ（１０）。
  4. 前記パッケージ（１０）の厚みが、前記集積回路装置（１２）の厚みの３倍未満である、請求項２に記載のパッケージ（１０）。
  5. 前記パッケージ（１０）の前記厚みが、約０．２５ｍｍ（０．０１インチ）である、請求項４に記載のパッケージ（１０）。
  6. 前記集積回路装置（１２）が、外部の刺激に反応するセンサである、請求項２に記載のパッケージ（１０）。
  7. 前記外部の刺激が、接触である、請求項６に記載のパッケージ（１０）。
  8. ａ）各々の集積回路装置部材（４４）が、電気活性面（４２）、反対の裏側（５６）及び前記集積回路部材（４４）の各々の１つを取り囲むノコギリしろ（４８）をそれぞれ有する、集積回路装置部材（４４）のマトリックスを含むウェハ（４０）を提供し；
    ｂ）前記ウェハ（４０）の前記裏側（５６）を部分的に通って、前記ノコギリしろ（４８）と整列する、第１の幅を有する凹部（５４）を形成し；かつ
    ｃ）前記第１の幅未満である第２の幅を有し、それにより前記集積回路装置部材（４４）を単一化する、前記凹部（５４）から前記電気活性面（５４）まで延伸する、筋（６２）を形成することを含む、集積回路装置部材を単一化する方法。
  9. ステップ（ｂ）に先立って、前記電気活性面（５４）がある第１の電気非導電基板（５０）に非永久的に固着される、請求項８に記載の方法。
  10. 前記非永久的固着が接着による、請求項９に記載の方法。
  11. 前記第１の非導電基板（５０）が背面高分子テープであるように選択される、請求項１０に記載の方法。
  12. 前記凹部（５４）が、側壁（５８）及び前記集積回路装置部材（４４）の厚みの３０％から７０％の深さの基部（６０）を有するように形成される、請求項９に記載の方法。
  13. 前記側壁（５８）と前記基部（６０）が、約９０°の角度で交差するように形成される、請求項１２に記載の方法。
  14. 前記筋（６２）が前記基部（６０）で始まるように形成される、請求項１３に記載の方法。
  15. ステップ（ｃ）に先立って、前記ウェハ（４０）が前記第１の非導電基板（５０）から取り外され、裏返されて、前記裏側（５６）が前記非導電基板（５０）に接触するように、第２の非導電基板に取り付けられる、請求項１２に記載の方法。
  16. 前記筋（６２）が、前記ノコギリしろ（４８）で始まるように形成される、請求項１５に記載の方法。
  17. 単一化に引き続いて、前記集積回路装置（４４）がダイ／チップ・ボンディング採り上げ配置機械により前記非導電基板（５０）から取り除かれる、請求項１４に記載の方法。
  18. 前記薄いウェハ（４０）が、２５ミクロン以下の厚みに背面研磨されている、請求項１７に記載の方法。
JP2004559189A 2002-12-09 2003-12-02 露出された集積回路装置を有するパッケージ Abandoned JP2006509371A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43183302P 2002-12-09 2002-12-09
PCT/US2003/038048 WO2004053931A2 (en) 2002-12-09 2003-12-02 Package having exposed integrated circuit device

Publications (1)

Publication Number Publication Date
JP2006509371A true JP2006509371A (ja) 2006-03-16

Family

ID=32507803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004559189A Abandoned JP2006509371A (ja) 2002-12-09 2003-12-02 露出された集積回路装置を有するパッケージ

Country Status (8)

Country Link
US (2) US7554180B2 (ja)
EP (1) EP1570524A4 (ja)
JP (1) JP2006509371A (ja)
KR (1) KR20050085424A (ja)
CN (1) CN100563024C (ja)
AU (1) AU2003291199A1 (ja)
TW (1) TWI316740B (ja)
WO (1) WO2004053931A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111399A1 (en) * 2005-11-14 2007-05-17 Goida Thomas M Method of fabricating an exposed die package
JP4957220B2 (ja) * 2006-12-04 2012-06-20 株式会社デンソー 電子パッケージ
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4696227B2 (ja) * 2007-12-28 2011-06-08 スパンション エルエルシー 半導体装置の製造方法
US8178978B2 (en) 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US7863159B2 (en) 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
KR101147081B1 (ko) * 2010-12-24 2012-05-17 한국과학기술원 반도체 칩 패키지 및 이를 포함하는 반도체 모듈
CN102683221B (zh) * 2011-03-17 2017-03-01 飞思卡尔半导体公司 半导体装置及其组装方法
US20120299171A1 (en) * 2011-05-27 2012-11-29 International Business Machines Corporation Leadframe-based ball grid array packaging
US8653635B2 (en) * 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
US8828848B2 (en) * 2011-12-16 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure and method of fabrication thereof
US8581384B2 (en) * 2012-03-22 2013-11-12 Chipbond Technology Corporation Semiconductor package structure
US20130328220A1 (en) * 2012-06-12 2013-12-12 KyungHoon Lee Integrated circuit packaging system with film assist and method of manufacture thereof
US9651981B2 (en) * 2012-08-09 2017-05-16 Infineon Technologies Austria Ag Integrated chip with heating element and reference circuit
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9318405B2 (en) 2014-05-01 2016-04-19 Qualcomm Incorporated Wafer level package without sidewall cracking
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9568960B2 (en) * 2015-02-20 2017-02-14 International Business Machines Corporation Supercomputer using wafer scale integration
TWI603241B (zh) 2015-06-29 2017-10-21 精材科技股份有限公司 一種觸控面板-感測晶片封裝體模組複合體及其製造方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11768229B2 (en) * 2021-08-23 2023-09-26 Allegro Microsystems, Llc Packaged current sensor integrated circuit

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143851A (ja) * 1986-12-08 1988-06-16 Nec Corp 半導体装置
JPH02177447A (ja) * 1988-12-28 1990-07-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH0831773A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置とダイシングブレードおよびこれを用いたダイシング方法
US6280662B1 (en) 1994-07-22 2001-08-28 Raytheon Company Methods of fabrication of ceramic wafers
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JPH09260538A (ja) 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000091490A (ja) * 1998-09-11 2000-03-31 Sanyo Electric Co Ltd 半導体装置
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
US6815803B1 (en) * 2000-06-16 2004-11-09 Infineon Technologies Ag Multiple chip semiconductor arrangement having electrical components in separating regions
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
DE10101737A1 (de) * 2001-01-16 2002-07-25 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Wafern in Chips
US20020096766A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Package structure of integrated circuits and method for packaging the same
DE10206661A1 (de) * 2001-02-20 2002-09-26 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US6420776B1 (en) * 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6541352B2 (en) * 2001-07-27 2003-04-01 Texas Instruments Incorporated Semiconductor die with contoured bottom surface and method for making same
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6790709B2 (en) * 2001-11-30 2004-09-14 Intel Corporation Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
JP3766034B2 (ja) * 2002-02-20 2006-04-12 富士通株式会社 指紋センサ装置及びその製造方法
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
JP3844467B2 (ja) * 2003-01-08 2006-11-15 沖電気工業株式会社 半導体装置及びその製造方法
SG153627A1 (en) * 2003-10-31 2009-07-29 Micron Technology Inc Reduced footprint packaged microelectronic components and methods for manufacturing such microelectronic components
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
JP2006196701A (ja) * 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI316740B (en) 2009-11-01
US20070145547A1 (en) 2007-06-28
AU2003291199A1 (en) 2004-06-30
AU2003291199A8 (en) 2004-06-30
WO2004053931A2 (en) 2004-06-24
US20090215244A1 (en) 2009-08-27
US8053869B2 (en) 2011-11-08
KR20050085424A (ko) 2005-08-29
EP1570524A2 (en) 2005-09-07
CN1723567A (zh) 2006-01-18
WO2004053931A3 (en) 2004-08-05
TW200425356A (en) 2004-11-16
CN100563024C (zh) 2009-11-25
US7554180B2 (en) 2009-06-30
EP1570524A4 (en) 2007-07-04
WO2004053931B1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
JP2006509371A (ja) 露出された集積回路装置を有するパッケージ
US6075288A (en) Semiconductor package having interlocking heat sinks and method of fabrication
JP3526788B2 (ja) 半導体装置の製造方法
US20060231944A1 (en) Thermally enhanced semiconductor package and fabrication method thereof
US11784457B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US5757068A (en) Carrier film with peripheral slits
KR20080029904A (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
US7968371B2 (en) Semiconductor package system with cavity substrate
US7517726B1 (en) Wire bonded chip scale package fabrication methods
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
CN111739805B (zh) 半导体封装方法及半导体封装结构
JPH08172145A (ja) 半導体装置及び放熱性部品
JPH0817975A (ja) 半導体装置
US20230402355A1 (en) Electronic package with heatsink and manufacturing method therefor
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR101474127B1 (ko) 반도체 기판의 방열구조
JPH0457104B2 (ja)
KR20060006431A (ko) 열 방출 능력이 개선된 칩 패키지
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
JPH01204453A (ja) 樹脂基板を用いたピングリッドアレイ構造
JP2000133743A (ja) 半導体チップの実装構造、およびこれを備えた半導体装置
JP2004048074A (ja) 半導体装置
JP2000164790A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20000027523A (ko) 마이크로 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090330