JPH0817975A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0817975A
JPH0817975A JP6168941A JP16894194A JPH0817975A JP H0817975 A JPH0817975 A JP H0817975A JP 6168941 A JP6168941 A JP 6168941A JP 16894194 A JP16894194 A JP 16894194A JP H0817975 A JPH0817975 A JP H0817975A
Authority
JP
Japan
Prior art keywords
pellet
semiconductor device
heat
fin portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6168941A
Other languages
English (en)
Inventor
Kazuo Shimizu
一男 清水
Yukihiro Sato
幸弘 佐藤
Tomio Yamada
富男 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP6168941A priority Critical patent/JPH0817975A/ja
Publication of JPH0817975A publication Critical patent/JPH0817975A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 放熱性能を高める。 【構成】 パワーICを作り込まれたペレット11がボ
ード20にバンプ14による接続部18を介して機械的
かつ電気的に接続されているCOB・IC10におい
て、ペレット11のアクティブエリア12側と反対側の
主面に放熱フィン部15が形成されているとともに、こ
の放熱フィン部15側がボード20と反対側に配置され
ており、樹脂封止体24は放熱フィン部15を露出させ
た状態で、接続部18群を樹脂封止している。 【効果】 ペレットのアクティブエリアと反対側の主面
に放熱フィン部により、この主面におけるペレットの表
面積が大きくなるため、ペレットのこの主面からの放熱
作用は大きくなり、ペレットの発熱は放熱フィン部から
直接的に放出される。よってパワーIC等の高い放熱性
能が要求される半導体装置でも充分な放熱性能を確保で
きる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に、そ
の放熱性能を高めるための技術に関し、例えば、パワー
IC等のように発熱量が大きい半導体ペレット(以下、
ペレットという。)を備えている半導体装置に利用して
有効な技術に関する。
【0002】
【従来の技術】一般的な半導体装置は、電子回路を作り
込まれたペレットが樹脂封止体または気密封止体によっ
て全体的に封止された状態になっている。そのため、パ
ワーIC等のように発熱量が大きいペレットを備えてい
る半導体装置においては、ペレットで発生した熱の放出
が封止体に籠もってしまい、その半導体装置の性能が低
下してしまう。
【0003】そこで、高い放熱性能が要求される半導体
装置においては、従来から、例えば次のような種々の低
熱抵抗形のパッケージが提案されている。 (1) ペレットがボンディングされたタブに放熱フィ
ンが一体的に形成されており、この放熱フィンが封止体
の外部に露出されているパッケージ。 (2) ペレットにヒートシンクが熱伝導的に連結され
ており、このヒートシンクが封止体の外部に露出されて
いるパッケージ。
【0004】なお、この種の低熱抵抗形パッケージを備
えている半導体装置を述べてある例としては、特開昭6
1−152051号公報、特開平1−270335号公
報、特開平1−270336号公報、特開平2−129
951号公報、特開平2−181956号公報、があ
る。
【0005】また、薄形の実装を実現するためのテープ
・キャリア・パッケージを備えている半導体集積回路装
置(以下、TCP・IC)として、ペレットとリード群
とがテープ・オートメイテッド・ボンディング(Tap
e Automated Bonding:TAB)に
より機械的かつ電気的に接続されるように構成されてい
るものがある。すなわち、リード群はポリイミド等のよ
うな絶縁性樹脂からなるキャリアテープ上に銅等のよう
な導電材料を用いて付設されている。ペレットはこのキ
ャリアテープに形成されているサポートリング内に各バ
ンプが各リードに整合するように配されて、バンプおよ
びリードをボンディング工具により熱圧着されることに
よって接続される。その後、封止樹脂がサポートリン
グ、リードおよびペレットを封止するようにポッティン
グされることにより、樹脂封止体が成形される。
【0006】なお、TCP・ICを述べてある例として
は、特公昭47−3206号公報、株式会社工業調査会
発行「IC化実装技術」昭和57年4月15日発行 P
107〜P113、がある。
【0007】
【発明が解決しようとする課題】従来から提案されてい
る低熱抵抗形のパッケージを備えている半導体装置にお
いては、ペレットの発熱は放熱フィンやヒートシンクに
熱伝導されるため、封止体の外部へ放出され易くなる
が、ペレットと放熱フィンやヒートシンクとの間に大き
な熱抵抗になるボンディング材層が介在し、また、放熱
フィンやヒートシンク自体にも熱抵抗が介在するため、
放熱性能の増強には限界がある。
【0008】ところで、パワーIC等の高い放熱性能が
要求される半導体装置を前記したTCP・ICにより構
成することが考えられる。つまり、TCP・ICにおけ
る樹脂封止体の外面に放熱フィンを付設する構成が考え
られる。しかし、このTCP・ICにおいては、ペレッ
トと放熱フィンとが直接的に接触せず、熱抵抗が大にな
るため、やはり放熱性能の増強には限界がある。
【0009】本発明の目的は、高い放熱性能を得ること
ができる半導体装置を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0012】すなわち、電子回路を作り込まれた半導体
ペレットが基板に機械的かつ電気的に接続されている半
導体装置において、前記半導体ペレットの電子回路を作
り込まれた側と反対側の主面に放熱フィン部が形成され
ているとともに、この放熱フィン部側が前記基板と反対
側に配置されていることを特徴とする。
【0013】
【作用】前記した手段によれば、半導体ペレットのアク
ティブエリアと反対側の主面に放熱フィン部が形成され
ていることにより、この主面における半導体ペレットの
表面積が大きくなるため、半導体ペレットのこの主面か
らの放熱作用はきわめて大きくなる。そして、この半導
体ペレットの放熱フィン部が基板と反対側に向けられて
いるため、半導体ペレットの発熱は放熱フィン部から直
接的に放出されることになる。これにより、パワーIC
等のように高い放熱性能が要求される半導体装置におい
ても、充分な放熱性能を確保することができる。
【0014】
【実施例】図1は本発明の一実施例である半導体装置を
示しており、(a)は一部切断斜視図、(b)は正面断
面図である。
【0015】本実施例において、本発明に係る半導体装
置は、チップ・オン・ボード形パッケージを備えている
半導体集積回路装置(以下、COB・ICという。)1
0として構成されている。また、このCOB・IC10
は機能的には高い放熱性能が要求されるパワーICとし
て構成されている。そして、COB・IC10はペレッ
トと、ボードと、樹脂封止体とを備えている。
【0016】本実施例において、ペレット11はシリコ
ンウエハが用いられて正方形の薄板形状の小片に形成さ
れており、そのアクティブエリア12には発熱量の大き
い電子回路である高出力の半導体集積回路(パワーI
C)が作り込まれている。電子回路が作り込まれたアク
ティブエリア12は、ペレット11の一主面側に位置さ
れており、そのアクティブエリア12側の主面(以下、
第1主面ということがある。)の周辺部には、電子回路
を外部に電気的に引き出すための電極パッド13が複数
個、周方向に間隔を置かれて配設されている。各電極パ
ッド13には後記する接続部を形成するためのバンプ1
4がそれぞれ突設されており、バンプ14ははんだ材料
が用いられて半球形状に形成されている。
【0017】また、ペレット11のアクティブエリア1
2と反対側の主面(以下、第2主面ということがあ
る。)には、放熱フィン部15が形成されている。放熱
フィン部15は同一形状に突設された複数条の凸部16
と、同一形状に没設された複数条の凹部17とを備えて
おり、これら凸部16と凹部17とが両端を揃えられた
状態で交互に平行に配列されて構成されている。
【0018】放熱フィン部15の最大深さに相当する凹
部17の深さDは、アクティブエリア12迄の距離Sが
50μm以上になるように設定されている。すなわち、
放熱フィン部15はアクティブエリア12に悪影響を与
えない距離Sを確保するように設定されている。また、
放熱フィン部15の谷径(空所部の幅)に相当する凹部
17の幅Wは、100μm程度に設定されている。した
がって、本実施例においては、放熱フィン部15の山径
(実体部の幅)に相当する幅も、100μm程度に設定
されている。さらに、放熱フィン部15を含むペレット
11の全体厚さTは、通例のペレットの厚さ200μm
程度よりも厚い、400μm〜600μmに設定されて
いる。但し、ペレット11の全体の厚さTを、600μ
m以上に設定することを妨げるものではない。
【0019】ペレット11に対する放熱フィン部15の
形成作業は、ウエハの状態で実施することが望ましい。
但し、放熱フィン部形成作業は、半導体装置の製造工程
における所謂前工程において実施してもよいし、ウエハ
のダイシング工程またはブレーキング工程の際に実施し
てもよい。この場合、従来、通例に実施されるウエハ裏
面の研摩加工を省略することができる。但し、ウエハ裏
面の研摩加工の実施を妨げるものではない。そして、ペ
レット11に対する放熱フィン部15の形成方法の具体
例としては、次のような方法がある。
【0020】(1) ウエハのアクティブエリアと反対
側の主面(以下、ウエハの第2主面という。)にエッチ
ング加工を施す方法。このエッチング方法によれば、ウ
エハのアクティブエリア等に対するダメージを抑制しつ
つ、微細な放熱フィン部を精密に形成することができる
ばかりでなく、既存の半導体装置の製造設備を活用する
ことができる。
【0021】(2) ウエハの第2主面にダイシングソ
ーによって溝を切削する方法。この方法によれば、ウエ
ハのダイシング工程に設備されているダイシングソーを
兼用することができるとともに、生産性を高めることが
できる。
【0022】(3) ウエハの第2主面にマルチワイヤ
ソーによって溝を切削する方法。ワイヤソーはワイヤに
遊離塗粒が固着された切削具であり、複数本のワイヤソ
ーによって複数条の溝が同時に形成されるため、生産性
を高めることができる。
【0023】(4) ウエハの第2主面にレーザー加工
によって溝を形成する方法。このレーザー加工方法によ
れば、複雑なパターンの放熱フィン部を形成することが
できるという効果が得られる。
【0024】他方、COB・IC10の基板としてのボ
ード20は本体21を備えている。このボード本体21
はセラミック材料や、ガラス繊維にエポキシ樹脂が含浸
された材料等の絶縁材料が用いられて正方形の平板形状
にされている。本体21の周辺部にはリード22が複数
本、周方向に間隔(絶縁ギャップ)を置かれて配され、
第1主面と側面と第2主面とにわたって形成されてい
る。リード22の第1主面側における内側先端部には、
後記する接続部を形成するためのランド23が一体的に
形成されており、このランド23の表面にははんだ材料
が用いられてはんだ被膜(図示せず)が被着されてい
る。各ランド23の配置はペレット11に突設された各
バンプ14の配置に対応されている。
【0025】基板としてのボード20にはペレット11
が放熱フィン部15側がボード20と反対側に配置され
て、ランド23と電極パッド13との間に形成された接
続部18を介して機械的かつ電気的に接続されている。
すなわち、ペレット11はボード本体21の上に各バン
プ14が各ランド23に整合されて載置され、この状態
で、リフローはんだ付け処理を施される。この処理によ
り、ランド23に形成されたはんだ被膜とバンプ14と
が溶融固化されて、ランド23と電極パッド13との間
には接続部18が形成される。そして、各ランド23と
各電極パッド13との間にそれぞれ形成された各接続部
18によって、ペレット11はボード20に機械的かつ
電気的に接続された状態になる。
【0026】このようにしてボード20の上に機械的か
つ電気的に接続されたペレット11の外周には、接続部
18群を樹脂封止するための樹脂封止体24がポッティ
ング法によって形成される。すなわち、樹脂封止体24
は、エポキシ樹脂を主成分とする液状の封止樹脂材料が
ボード本体21上のペレット11の外周に均一に塗布さ
れた後、硬化されることにより、成形されている。ま
た、樹脂封止体24はペレット11の放熱フィン部15
を露出させるように成形されている。
【0027】次に、本実施例の作用および効果を説明す
る。以上のように構成されたCOB・IC10はプリン
ト配線基板(図示せず)に、ペレット11側をプリント
配線と反対側に向けられて表面実装される。そして、発
熱量の大きいCOB・IC10がプリント配線基板等に
実装された状態(図示せず)で、COB・IC10が稼
働されてペレット11が発熱した場合、その熱はペレッ
ト11の放熱フィン部15からに直接的に外気に放熱さ
れる。このとき、放熱フィン部15は複数条の凸部16
および凹部17から構成されていることにより、その表
面積がきわめて大きくなっているため、その放熱効果は
きわめて大きい。したがって、ペレット12は充分に冷
却されるため、COB・IC10は期待された性能を発
揮することになる。その結果、パワーIC等のように高
い放熱性能が要求される半導体装置においても、充分な
放熱性能を確保することができる。
【0028】図2は本発明の他の実施例である半導体装
置を示しており、(a)は半分が平面図および他の半分
が底面図、(b)は正面断面図である。
【0029】本実施例2が前記実施例1と異なる点は、
本発明に係る半導体装置が、テープ・キャリア・パッケ
ージを備えている半導体集積回路装置(以下、TCP・
ICという。)として構成されている点にある。すなわ
ち、このTCP・IC1は基板としてキャリア用テープ
を備えており、このテープに形成されたリード群とペレ
ットとがテープ・オートメイテッド・ボンディングによ
り機械的かつ電気的に接続されている。
【0030】このTCP・IC1のキャリア用テープ2
はポリイミド等のような絶縁性樹脂が用いられて、同一
パターンが長手方向に連続するように一体成形されてい
る。但し、説明および図示は一単位だけについて行われ
ている。テープ2の両側端辺部にはピッチ送りに使用さ
れる送り孔3が等ピッチに配されて開設されており、両
側の送り孔群間にはサポートリング4が等ピッチをもっ
て1列縦隊に配されて形成されている。サポートリング
4は略正方形の枠形状に形成されており、その枠内の空
所は後記するペレットを収容するためのペレット収容部
5を実質的に構成している。サポートリング4の外側空
所6には保持部材7が四隅に配されて、サポートリング
4を保持するように一体的に架設されている。
【0031】ペレットから電子回路を外部に引き出すた
めのリード8は複数本が、テープ2の片側平面(以下、
上面とする。)上に配されて、銅箔等のような導電性材
料が用いられて溶着や接着等のような適当な手段により
固定的に付設されている。リード8群はサポートリング
4における送り孔3の並ぶ方向の対辺に分けられて、サ
ポートリング4を径方向に貫通するように配設されてお
り、各リード8同士が互いに電気的に非接続になるよう
に形成されている。各リード8の内側先端部はペレット
収容部5内に突き出されることによりインナリード8a
を構成しており、外側空所6を横断して外方に突き出さ
れたアウタリード8bはテープ2上に固着されている。
リード8群の表面にはソルダビリティーを高めるために
錫めっき膜(図示せず)が被着されている。
【0032】一方、TCP・IC1におけるペレット1
1Aはサポートリング4のペレット収容部5に収容され
得る略正方形の小片に形成されており、そのアクティブ
エリア12A側の第1主面における一対の縁辺部に形成
された電極パッド13Aには、後記する接続部18Aを
形成するためのバンプが複数個、テープ2における各イ
ンナリード8aに整合し得るように配されて金系材料が
用いられて突設されている。そして、本実施例におい
て、ペレット11Aの第2主面には放熱フィン部15A
が一体的に形成されている。
【0033】リード8群にペレット11Aがインナリー
ドボンディングされる際、キャリアテープ2は複数のス
プロケット(図示せず)間に張設されて一方向に間欠送
りされる。そして、張設されたキャリアテープ2の途中
に配設されているインナリードボンディングステージに
おいて、ペレット11Aはペレット収容部5内にサポー
トリング4の下方から収容されるとともに、各バンプを
各インナリード8aにそれぞれ整合されてボンディング
工具(図示せず)によって熱圧着されることにより、テ
ープ2に組み付けられる。すなわち、インナリード8a
の表面に被着されている錫めっき膜と金系材料から成る
バンプと間において、金−錫共晶層の接続部18Aが形
成されるため、インナリード8aとバンプとは機械的か
つ電気的に接続された状態になる。
【0034】このようにしてテープ・オートメイテッド
・ボンディングされたペレット11Aとリード8群との
周囲には樹脂封止体24Aが、エポキシ・フェノール樹
脂等のような絶縁性樹脂がポッティングされることによ
ってペレット11A、接続部18A群およびインナリー
ド8a群を樹脂封止するように成形される。このとき、
樹脂封止体24Aは放熱フィン部15Aが露出するよう
に成形される。
【0035】すなわち、ポッティング樹脂はポッティン
グ装置(図示せず)によりテープ2の上方からサポート
リング4のペレット収容部5を中心に満遍無く塗布する
ように供給され、サポートリング4とペレット11Aと
の隙間を通ってサポートリング4およびペレット11A
の側面に回り込み、インナリード8aおよびペレット1
1Aを全体的に包囲して樹脂封止することになる。
【0036】このようにして樹脂封止体24Aを成形さ
れたTCP・IC1はキャリアテープ2に付設された状
態のまま、電気的特性試験等のような検査を受けた後、
出荷される。そして、出荷されたTCP・IC1はキャ
リアテープ2に付設された状態のまま、または、サポー
トリング4の外方位置で切断されてキャリアテープ2か
ら個別に分離された状態において、プリント配線基板
(図示せず)上に放熱フィン部15を上向きにして配さ
れ、アウタリード8bとランド(図示せず)の間がリフ
ローはんだ処理される。このとき、リード8の表面には
錫めっき膜11が被着されているため、ソルダビリティ
ーは良好に行われる。
【0037】この実装状態で、TCP・IC1が稼働さ
れてペレット11Aが発熱した場合、その発熱はペレッ
ト11Aの放熱フィン部15Aから直接的に外気に放熱
されるため、相対的にペレット11Aは充分に冷却され
ることになる。このとき、放熱フィン部15Aの表面積
は大きくなったいるため、その放熱効果はきわめて良好
になる。
【0038】この実施例2によれば、前記実施例1に加
えて次の効果が得られる。すなわち、TCP・ICの放
熱性能を高めることにより、TCP・ICによるパワー
ICを実現させることができるため、生産性の良好なT
CP・ICによってパワーICの生産性を大幅に高める
ことができる。
【0039】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0040】例えば、放熱フィン部の形状ないし構造
は、前記実施例に限らず、図3に示されているように構
成してもよい。すなわち、放熱フィン部は、ペレットの
機械的強度や、アクティブエリアの機能等を損なわない
範囲で、表面積が可及的に大きくなるように構成するこ
とが望ましい。図3(a)に示されているペレット11
Bの放熱フィン部15Bは、凸部16Bと凹部17Bと
が千鳥状に配置されている。図3(b)に示されている
ペレット11Bの放熱フィン部15Cは、凸部16Cと
凹部17Cとが交互に、かつ、ペレット11Cの一方の
対角線に平行に延在するように配置されている。
【0041】放熱フィン部の形状、大きさ、構造等は、
要求される放熱性能、実装形態、ペレットの性能、大き
さ、形状、構造等々の諸条件に対応して選定することが
望ましい。
【0042】また、パッケージ構造は、チップ・オン・
ボード形パッケージおよびテープ・キャリア・パッケー
ジに限らず、ボール・グリッド・アレー(BGA)パッ
ケージ等、その他のパッケージを使用することができる
し、フリップ・チップ等のベアチップ直接組み込み技術
等を使用することができる。
【0043】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるCOB
・ICおよびTCP・ICによるパワーICに適用した
場合について説明したが、それに限定されるものではな
く、パワートランジスタや、トランジスタアレー、その
他の半導体装置装置全般に適用することができる。特
に、本発明は、高い放熱性能が要求される半導体装置に
利用して優れた効果が得られる。
【0044】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0045】半導体ペレットの電子回路を作り込まれた
側と反対側の主面に放熱フィン部を形成するとともに、
この半導体ペレットを放熱フィン部側を基板と反対側に
向けて機械的かつ電気的に接続することにより、放熱フ
ィン部における半導体ペレットの表面積が大きくなるた
め、半導体ペレットのこの主面からの放熱作用をきわめ
て高めることができる。そして、この半導体ペレットの
放熱フィン部が基板と反対側に向けられているため、半
導体ペレットの発熱を放熱フィン部から直接的に放出さ
せることができ、これにより、パワーIC等のように高
い放熱性能が要求される半導体装置においても、充分な
放熱性能を確保することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である半導体装置を示してお
り、(a)は一部切断斜視図、(b)は正面断面図であ
る。
【図2】本発明の他の実施例である半導体装置を示して
おり、(a)は半分が平面図および半分が底面図、
(b)は正面断面図である。
【図3】(a)、(b)は放熱フィン部の2つの変形例
を示すペレットの各斜視図である。
【符号の説明】
1…TCP・IC(半導体装置)、2…テープ、3…送
り孔、4…サポートリング、5…ペレット収容部、6…
外側空所、7…保持部材、8…リード、8a…インナリ
ード、8b…アウタリード、10…COB・IC(半導
体装置)、11、11A、11B、11C…ペレット、
12、12A…アクティブエリア、13、13A…電極
パッド、14…バンプ、15、15A、15B、15C
…放熱フィン部、16、16A、16B、16C…凸
部、17、17A、17B、17C…凹部、18、18
A…接続部、20…ボード(基板)、21…ボード本
体、22…リード、23…ランド、24、24A…樹脂
封止体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 富男 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電子回路を作り込まれた半導体ペレット
    が基板に機械的かつ電気的に接続されている半導体装置
    において、 前記半導体ペレットの電子回路を作り込まれた側と反対
    側の主面に放熱フィン部が形成されているとともに、こ
    の放熱フィン部側が前記基板と反対側に配置されている
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記放熱フィン部が半導体ペレットの電
    子回路を作り込まれたアクティブエリアから50μm以
    上離間するように形成されていることを特徴とする請求
    項1に記載の半導体装置。
  3. 【請求項3】 前記半導体装置ペレットと前記基板と
    が、導電体が溶融固化されて形成された接続部によって
    機械的かつ電気的に接続されているとともに、この接続
    部がポッティング法によって形成された樹脂封止体によ
    って樹脂封止されていることを特徴とする請求項1また
    は請求項2に記載の半導体装置。
JP6168941A 1994-06-28 1994-06-28 半導体装置 Pending JPH0817975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6168941A JPH0817975A (ja) 1994-06-28 1994-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6168941A JPH0817975A (ja) 1994-06-28 1994-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0817975A true JPH0817975A (ja) 1996-01-19

Family

ID=15877385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6168941A Pending JPH0817975A (ja) 1994-06-28 1994-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH0817975A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332374A (ja) * 2005-05-26 2006-12-07 Rohm Co Ltd 半導体装置
US7973400B2 (en) 2006-11-16 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor package having improved heat spreading performance
JP2013004108A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 情報記憶装置および電子機器
JP2015050158A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 照明装置
US10192855B2 (en) 2014-11-10 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
US12087672B2 (en) 2021-09-22 2024-09-10 Kabushiki Kaisha Toshiba Semiconductor device with reduced thermal resistance for improved heat dissipation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332374A (ja) * 2005-05-26 2006-12-07 Rohm Co Ltd 半導体装置
US7973400B2 (en) 2006-11-16 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor package having improved heat spreading performance
US8786067B2 (en) 2006-11-16 2014-07-22 Samsung Electronics Co., Ltd. Semiconductor package having improved heat spreading performance
JP2013004108A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 情報記憶装置および電子機器
JP2015050158A (ja) * 2013-09-04 2015-03-16 三菱電機株式会社 照明装置
US10192855B2 (en) 2014-11-10 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
US12087672B2 (en) 2021-09-22 2024-09-10 Kabushiki Kaisha Toshiba Semiconductor device with reduced thermal resistance for improved heat dissipation

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
JP3526788B2 (ja) 半導体装置の製造方法
US7446408B2 (en) Semiconductor package with heat sink
US7399658B2 (en) Pre-molded leadframe and method therefor
US20040046241A1 (en) Method of manufacturing enhanced thermal dissipation integrated circuit package
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
US8304922B2 (en) Semiconductor package system with thermal die bonding
JP2006509371A (ja) 露出された集積回路装置を有するパッケージ
KR20030018642A (ko) 스택 칩 모듈
US20020039811A1 (en) A method of manufacturing a semiconductor device
JPH04293259A (ja) 半導体装置およびその製造方法
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JPH0817975A (ja) 半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JPH0637217A (ja) 半導体装置
WO2006041013A1 (ja) 半導体装置
JP2660732B2 (ja) 半導体装置
JPS62150837A (ja) 半導体装置
JP2006049694A (ja) 二重ゲージ・リードフレーム
JPS63293928A (ja) 電子装置
JPH08321565A (ja) 半導体装置
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법