KR100481926B1 - 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 - Google Patents

Abstract

본 발명은 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법에 관한 것으로, 본 발명에 따른 플립 칩형 반도체 패키지는 반도체 칩의 후면에 열전도도가 우수한 방열판을 별도로 부착하고, 이를 통해 반도체 칩에서 발생되는 열을 외부로 적절히 방출함으로써, 반도체 칩의 고장을 미연에 방지할 수 있다. 그리고, 본 발명에 따른 일반 칩형 반도체 패키지는 반도체 칩의 전면에 열전도도가 우수한 방열판을 별도로 부착하고, 이를 통해 반도체 칩에서 발생되는 열을 외부로 적절히 방출함으로써, 반도체 칩의 고장을 미연에 방지할 수 있다.

Description

일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법

본 발명은 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법에 관한 것으로, 좀더 상세하게는 히트 싱크와 접촉되지 못하는 반도체 칩의 소정 부위에 별도의 방열판을 추가·배치함으로써, 제품의 전체적인 열방출 효과를 현저히 향상시킬 수 있도록 하는 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법에 관한 것이다.

최근들어, 전자기기와 정보기기의 정보처리 속도가 고속화함에 따라 이에 사용되는 반도체 칩 또한 고속화되고 있으며, 이러한 추세에 부응하여 반도체 패키지 또한 점차 다핀화되고 있다.

이러한 반도체 패키지의 다핀화 추세에 맞추어 근래에 들어 와이어를 제거한 플립 칩형 반도체 패키지가 제조되어 널리 각광받고 있다.

도 1은 이러한 기능을 수행하는 종래의 일반 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도이고, 도 2는 종래의 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도이다.

도 1에 도시된 바와 같이, 종래의 일반 칩형 반도체 패키지에서 세라믹 재질의 기판(1) 상에는 반도체 칩(2)이 탑재되며, 반도체 칩(2)은 후면이 접착제(3)에 의해 고정되어 기판(1)상에 견고히 접착된다.

이때, 반도체 칩(2)의 신호패턴들은 알루미늄 재질의 와이어(7)에 의해 리드(Lead)들과 와이어 본딩되어 적절한 전기신호 전달로를 확보한다.

여기서, 반도체 칩(2)의 저부에는 코우버(KOBAR) 재질의 히트 슬러그(Heat slug:4) 및 스터드(Stud:5)가 납땜·접합 되는 바, 이러한 스터드(5)에는 열전도도가 우수한 금속 재질의 히트 싱크(미도시)가 부착되며, 이러한 히트 싱크는 반도체 칩(2)의 고속 작동에 따라, 발생되는 열을 칩의 후면을 통해 전달받아 외부로 적절히 방출함으로써, 반도체 칩(2)이 열화현상 등의 고장 없이 적절한 동작을 수행할 수 있도록 보조한다.

이때, 반도체 칩(2)의 전면은 커버 리드(Cover lid:6)에 의해 차단되며, 이에 따라, 반도체 칩(2)은 외부의 충격으로부터 적절히 보호되고 있다.

한편, 도 2에 도시된 바와 같이, 종래의 플립 칩형 반도체 패키지에서, 반도체 칩(10)은 상술한 일반 칩형 반도체 패키지의 반도체 칩(도 1의 2)이 와이어(7)를 통해 기판(1)의 리드들과 연결되는 것과는 달리, 후면을 커버 리드(6)쪽으로 노출시키고, 본딩패드들이 형성된 전면을 기판(1)의 리드들에 플립칩 본딩 방식에 의해 직접 접촉함으로써, 상술한 다핀화 요구에 탄력적으로 대응할 수 있는 구조를 갖는다.

이때, 히트 슬러그(4) 및 스터드(5)에는 상술한 일반 칩형 반도체 패키지와 마찬가지로 열 방출을 위한 히트 싱크가 부착되며, 반도체 칩(10)은 상술한 바와 같이, 전면을 히트 싱크 쪽으로 접촉하고 있는 바, 이에 따라, 반도체 칩(10)의 전면으로부터 발생되는 열은 히트 싱크를 통해 외부로 적절히 방출됨으로써, 반도체 칩(10)은 열화현상 등의 고장 없이 적절한 동작을 신속히 수행할 수 있다.

그러나, 이러한 기능을 수행하는 종래의 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지에는 몇 가지 중대한 문제점이 있다.

첫째, 상술한 바와 같이, 종래의 일반 칩형 반도체 패키지의 반도체 칩은 후면이 히트 싱크 쪽으로 접촉되어 열을 방출하고 있는 바, 그러나, 이러한 경우, 반도체 칩에는 열의 전면 방출에 대한 아무런 고려가 없음으로써, 반도체 칩 전체가 원할한 열방출을 이루지 못하는 문제점이 있다.

둘째, 상술한 바와 같이, 종래의 플립 칩형 반도체 패키지의 반도체 칩은 다핀화 요구에 대응하기 위해 전면이 히트 싱크 쪽으로 접촉되고, 후면은 커버 리드쪽으로 노출되는 구조를 갖는다.

그런데, 통상, 반도체 칩에서 발생되는 열은 후면으로 방출되는 것이 일반적인 바, 이러한 경우 반도체 칩에는 열의 후면 방출에 대한 아무런 고려가 없음으로써, 반도체 칩 전체가 원할한 열방출을 이루지 못하는 문제점이 있다.

셋째, 이와 같은 원할하지 못한 열방출로 인해 열화현상 등의 고장이 발생되고, 이에 따라 일반 칩형 반도체 패키지의 반도체 칩 및 플립 칩형 반도체 패키지의 반도체 칩은 그 기능이 급격히 저감됨으로써, 전체 제품의 품질을 현저히 저하시키는 문제점이 있다.

따라서, 본 발명의 목적은 플립 칩형 반도체 패키지의 반도체 칩의 경우 반도체 칩의 후면에, 일반 칩형 반도체 패키지의 반도체 칩의 경우 반도체 칩의 전면에 열전도도가 우수한 방열판을 별도로 부착하고, 이를 통해 반도체 칩에서 발생되는 열을 외부로 적절히 방출함으로써 반도체 칩의 고장을 미연에 방지할 수 있도록 하는 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 리드들이 형성된 기판과; 전면에 형성된 본딩패드들이 리드들과 전기적으로 접속되도록 기판에 플립칩 본딩된 반도체 칩과; 히트싱크를 부착한 상태로 기판의 저부에 고정되며 히트싱크를 통해 반도체 칩의 전면으로부터 발생되는 열을 방출하는 히트 슬러그와; 반도체 칩의 후면 상에 부착된 제 1 접착막과; 제 1 접착막상에 부착되어 반도체 칩의 후면으로부터 발생되는 열을 방출하는 방열판과; 방열판과 접촉된 상태로 기판의 상부에 얹혀져 고정되는 커버 리드를 포함하는 것을 특징으로 한다.

바람직하게, 방열판 및 커버 리드 사이에는 제 2 접착막이 더 개재되는 것을 특징으로 한다.

바람직하게, 제 1 접착막 및 제 2 접착막은 폴리이미드 테이프로 이루어지는 것을 특징으로 한다.

바람직하게, 제 1 접착막 및 제 2 접착막은 폴리이미드 및 실버가 혼합된 에폭시로 이루어지는 것을 특징으로 한다.

바람직하게, 방열판은 구리 및 텅스텐의 합금으로 이루어지는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명은 리드들이 형성된 기판과; 기판상에 후면이 접착·고정된 후 리드들과 와이어 본딩에 의해 전면에 형성된 본딩패드들이 전기적으로 연결되는 반도체 칩과; 히트싱크를 부착한 상태로 기판의 저부에 고정되며 히트싱크를 통해 반도체 칩의 후면으로부터 발생되는 열을 방출하는 히트 슬러그와; 반도체 칩의 전면상에 부착된 제 1 접착막과; 제 1 접착막상에 부착되어 반도체 칩의 전면으로부터 발생되는 열을 방출하는 방열판과; 방열판상에 부착된 제 2 접착막과; 제 2 접착막을 개재한 상태로 방열판과 접촉되며, 기판의 상부에 얹혀져 고정되는 커버 리드를 포함하는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 플립 칩형 반도체 패키지의 제조 방법은 히트 슬러그를 갖는 기판상에 반도체 칩을 플립칩 본딩하여 반도체 칩의 전면에 형성된 본딩패드들과 기판의 리드를 전기적으로 접속시킨 후 반도체 칩의 후면상에 제 1 접착막을 형성하는 단계와; 방열판 및 커버 리드를 일체로 접합한 후 제 1 접착막상에 방열판 및 커버 리드를 고정하고, 제 1 접착막을 경화시키는 단계를 포함하는 것을 특징으로 한다.

바람직하게, 방열판 및 커버 리드는 솔더링 접합 공정에 의해 일체로 접합되는 것을 특징으로 한다.

바람직하게, 제 1 접착막의 두께는 50μm ~ 100μm인 것을 특징으로 한다.

바람직하게, 제 1 접착막의 두께는 75μm인 것을 특징으로 한다.

바람직하게, 경화는 150℃ ~ 400℃의 온도에서 이루어지는 것을 특징으로 한다.

바람직하게, 경화는 280℃의 온도에서 이루어지는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 플립 칩형 반도체 패키지의 제조방법은 히트 슬러그를 갖는 기판상에 반도체 칩을 플립칩 본딩하여 반도체 칩의 전면에 형성된 본딩패드들과 기판의 리드를 전기적으로 접속시킨 후 반도체 칩의 후면상에 제 1 접착막을 형성하는 단계와; 제 1 접착막상에 방열판을 고정한 후 제 1 접착막을 제 1 경화시키는 단계와; 방열판상에 제 2 접착막을 형성한 후 제 2 접착막상에 커버 리드를 고정하고, 제 2 접착막을 제 2 경화시키는 단계를 포함하는 것을 특징으로 한다.

바람직하게, 제 2 접착막의 두께는 50μm ~ 100μm인 것을 특징으로 한다.

바람직하게, 제 2 접착막의 두께는 75μm인 것을 특징으로 한다.

바람직하게, 제 2 경화는 150℃ ~ 400℃의 온도에서 이루어지는 것을 특징으로 한다.

바람직하게, 제 2 경화는 280℃의 온도에서 이루어지는 것을 특징으로 한다.

이에 따라, 본 발명에서는 반도체 칩의 열방출 효율을 현저히 향상시킴으로써, 예측하지 못한 반도체 칩의 고장을 미연에 방지할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법을 좀더 상세히 설명하면 다음과 같다.

도 3은 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도이고, 도 4는 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도이다.

도 3에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지의 구조는 기판(1)과, 기판(1)상의 리드와 전면에 형성된 본딩패드이 플립칩 본딩 방식에 의해 전기적으로 접속된 반도체 칩(10)과, 히트 싱크를 부착한 상태로 기판(1)의 저부에 고정되며 히트 싱크를 통해 반도체 칩(10)의 전면으로부터 발생되는 열을 방출하는 히트 슬러그(4)와, 반도체 칩(10)의 후면상에 부착된 제 1 접착막(21)과, 제 1 접착막(21)상에 부착되어 반도체 칩(10)의 후면으로부터 발생되는 열을 방출하는 방열판(20)과, 방열판(20)과 접촉된 상태로 기판의 상부에 얹혀져 고정되는 커버 리드(22)를 포함한다.

여기서, 커버 리드(22)는 우수한 열전도도를 갖는 솔더볼 등을 사용하여 후술하는 솔더링 접합 공정 등의 방법에 의해 방열판(20)과 접촉·결합되며, 이러한 방열판(20)은 상술한 바와 같이 제 1 접착막(21)을 개재하여 반도체 칩(10)의 후면에 접착·고정된다. 이에 따라, 반도체 칩(10)의 동작에 의해 그것의 후면으로부터 발생되는 열은 방열판(20)을 경유하여 커버 리드(22)로 전달된 후 외부로 신속히 방출된다. 그 결과, 반도체 칩(10)의 고장은 미연에 방지된다.

이때, 본 발명의 특징에 따르면, 방열판(20)은 구리 및 텅스텐의 합금으로 이루어진다. 통상, 상술한 금속은 열전도도가 우수한 재료로 알려진 바, 본 발명의 방열판(20)은 이와 같은 재질로 형성됨으로써, 반도체 칩(10)의 후면으로부터 발생되는 열을 커버 리드(22)로 신속히 전달하여 적절히 방출할 수 있다.

또한, 본 발명의 특징에 따르면, 제 1 접착막(21)은 폴리이미드 테이프로 이루어지거나, 폴리이미드 및 실버가 혼합된 에폭시로 이루어진다. 이때, 본 발명을 구현하기 위해서는 방열판(20)을 반도체 칩(10)의 후면에 부착하는 제 1 접착막(21)의 배치가 필수적인 바, 이러한 제 1 접착막(21)은 반도체 칩(10)의 후면으로부터 방열판(20)으로 전달되는 열의 흐름을 방해하는 요소로 작용할 수도 있다.

그러나, 본 발명의 경우, 상술한 바와 같이, 제 1 접착막(21)을 열전달 성질이 우수한 폴리이미드 테이프 또는 폴리이미드 및 실버가 혼합된 에폭시로 형성시킴으로써, 혹시 발생할 수 있는 열전달 차단현상을 미연에 방지한다.

한편, 도 4에 도시된 바와 같이 본 발명의 제 2 실시예의 구조에 따르면, 방열판(20) 및 커버 리드(22) 사이에는 이들을 접착하기 위한 제 2 접착막(23)이 개재된다.

이때, 본 발명의 특징에 따르면, 제 2 접착막(23)은 상술한 제 1 접착막(21)과 마찬가지로 열전달 기능이 양호한 폴리이미드 테이프 또는 폴리이미드 및 실버가 혼합된 에폭시로 이루어진다. 이에 따라, 제 2 접착막(23)에 의해 혹시 발생할 수 있는 열전달 차단현상은 미연에 방지된다.

여기서, 상술한 바와 같이, 본 발명의 제 1 실시예의 구조를 형성하기 위해서는 커버 리드(22) 및 방열판(20)을 접촉·고정하기 위한 솔더링 접합 공정이 수행되어야 하는데, 이때, 통상의 솔더볼은 열전도도가 우수한 장점이 있는 반면에 그 가격이 고가인 바, 이에 따라, 제품의 전체적인 제조비가 상승되는 문제점이 야기된다.

그러나, 이에 비해, 본 발명을 상술한 제 2 실시예의 구조로 형성하는 경우, 방열판(20) 상에는 커버 리드(22)를 접촉·고정하기 위한 제 2 접착막(23)이 형성되는 바, 이에 따라, 본 발명의 제 2 실시예 에서는 상술한 제 1 실시예와 달리 솔더링 접합 공정을 수행하지 않아도 되고, 이에 따라, 솔더볼 사용이 필요없게 됨으로써, 저가로 양호한 구조의 방열판(20)을 구성할 수 있다.

이러한 본 발명의 제 1 실시예 및 제 2 실시예의 구조는 실 공정의 상황에 따라 적절히 선택될 수 있다.

한편, 기판상의 본 발명의 제 3 실시예에 따른 일반 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도이다.

도 5에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 일반 칩형 반도체 패키지의 구조는 기판(1)과, 기판(1)상에 후면이 접착·고정된 후 전면에 형성된 본딩패드들이 와이어(7)들에 의해 기판(1)의 리드들과 전기적으로 연결된 반도체 칩(2)과, 히트 싱크를 부착한 상태로 기판(1)의 저부에 고정되며, 히트 싱크를 통해 반도체 칩(2)의 후면으로부터 발생되는 열을 방출하는 히트 슬러그(4)와, 반도체 칩(2)의 전면상에 부착된 제 1 접착막(21)과, 제 1 접착막(21)상에 부착되어 반도체 칩(2)의 전면으로부터 발생되는 열을 방출하는 방열판(20)과, 방열판(20)상에 부착된 제 2 접착막(23)과, 제 2 접착막(23)을 개재한 상태로 방열판(20)과 접촉되며, 기판(1)의 상부에 얹혀져 고정되는 커버 리드(6)를 포함한다.

여기서, 커버 리드(6)는 양호한 열전도도를 갖는 제 2 접착막(23)을 사용하여 방열판(20)과 접촉·결합되며, 이러한 방열판(20)은 상술한 바와 같이 제 1 접착막(21)을 개재하여 반도체 칩(2)의 전면에 접착·고정된다. 이에 따라, 반도체 칩(2)의 동작에 의해 그것의 전면으로부터 발생되는 열은 방열판(20)을 경유하여 커버 리드(6)로 전달된 후 외부로 신속히 방출된다. 그 결과, 반도체 칩(2)의 고장은 미연에 방지된다.

종래의 일반 칩형 반도체 패키지의 경우, 후면이 히트 싱크 쪽으로 접촉되어 열을 방출하고 있는데 반해, 전면에는 열방출에 대한 아무런 고려가 없음으로써, 반도체 칩(2) 전체가 원할한 열방출을 이루지 못하는 문제점이 있었다.

그러나, 본 발명의 경우에는 상술한 바와 같이, 반도체 칩(2)의 전면에 원할한 열방출을 위한 방열판(20)이 적절히 배치되는 바, 이에 따라 반도체 칩(2)의 후면 뿐만아니라 전면에서도 신속한 열방출이 이루어짐으로써, 전체적인 반도체 칩(2)의 열방출 효과를 현저히 향상시킬 수 있다.

또한, 본 발명의 경우, 이러한 방열판(20)의 보조로 인해 반도체 칩(2)의 후면 쪽에서 열방출을 담당하는 히트 싱크의 크기를 크게 구성하지 않아도 됨으로써, 전체 제품의 크기를 박형화할 수 있는 효과를 얻을 수 있다.

한편, 도 6 (a) 내지 (c)는 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지를 제조하기 위한 제조방법을 순차적으로 도시한 단면 공정도이고, 도 7은 본 발명의 제 1 실시예에 따른 방열판/커버 리드 어셈블리의 형상을 개략적으로 도시한 단면도이다.

이에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지의 제조방법은 히트 슬러그(4)를 갖는 기판(1)상에 반도체 칩(10)을 플립칩 본딩하여 반도체 칩(10)의 전면을 형성된 본딩패드들과 기판(1)의 리드를 전기적으로 접속시킨 후 반도체 칩(10)의 후면상에 제 1 접착막(21)을 형성하는 단계와, 방열판(20) 및 커버 리드(22)를 일체로 접합한 후 제 1 접착막(21)상에 방열판(20) 및 커버 리드(22)를 고정하고, 제 1 접착막(21)을 경화시키는 단계를 포함한다.

이하, 이를 참조하여 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지의 각 제조단계를 설명한다.

먼저, 도 6 (a)에 도시된 바와 같이, 세라믹 기판(1)의 저면에는 스터드(5)를 갖는 히트 슬러그(4)가 부착되며, 이러한 스터드(5)에는 히트 싱크가 끼워져 기판(1)의 저부에 위치된다.

이어서, 반도체 칩(10)은 전면이 상술한 히트 싱크 쪽을 향하도록 위치된 후 플립칩 본딩 방식에 의해 상술한 기판(1)상에 전기적으로 접속된 상태로 고정된다. 이에 따라, 반도체 칩(10)의 전면은 기판(1)을 개재한 상태로 히트 싱크와 접촉되어, 적절한 열 방출로를 확보한다.

계속해서, 도 6 (b)에 도시된 바와 같이, 상술한 반도체 칩(10)의 후면에는 제 1 접착막(21)이 형성된다.

이때, 본 발명의 특징에 따르면, 제 1 접착막(21)의 두께는 50μm ~ 100μm, 좀더 바람직하게, 75μm를 유지한다. 이러한 제 1 접착막(21)의 두께는 열전달 기능을 좌우하는 중요한 변수인 바, 본 발명의 제 1 접착막(21)은 상술한 75μm 정도의 적절한 두께를 유지함으로써, 반도체 칩(10)의 후면으로부터 발생되는 열이 아무런 장애 없이 후술하는 방열판(20)으로 신속히 방출될 수 있도록 한다.

이어서, 도 6 (c)에 도시된 바와 같이, 상술한 제 1 접착막(21) 상에는 서로 일체로 된 방열판(20) 및 커버 리드(22)가 접합·고정된다.

이때, 본 발명의 특징에 따르면, 방열판(20) 및 커버 리드(22)는 솔더링 접합 공정에 의해 일체로 접합된다. 이에 따라, 방열판(20) 및 커버 리드(22) 사이에는 솔더볼(미도시)이 개재되고, 이러한 솔더볼은 외부에서 가해지는 열에 의해 멜팅되어 방열판(20) 및 커버 리드(22)를 접합함으로써, 도 7에 도시된 바와 같이, 견고한 방열판(20)/커버 리드(22) 어셈블리 구조를 형성한다.

계속해서, 방열판(20) 및 커버 리드(22)는 제 1 접착막(21)상에 얹혀져 견고히 고정된다. 이에 따라, 반도체 칩(10)의 후면은 제 1 접착막(21)을 개재한 상태로 방열판(20) 및 커버 리드(22)와 접촉되어, 적절한 열 방출로를 확보한다.

이 후, 상술한 제 1 접착막(21)은 바람직하게, 150℃ ~ 400℃, 좀더 바람직하게 280℃의 온도에서 적절히 경화된다. 이에 따라, 제 1 접착막(21)은 전체적으로 그 내부구조가 견고해짐으로써, 방열판(20)을 좀더 강하게 고정할 수 있고, 그 결과, 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지는 적절히 완성된다.

이러한 본 발명의 제 1 실시예의 경우, 후술하는 본 발명의 제 2 실시예에 비해 단 한번의 경화공정으로 견고한 방열판 배치 구조를 형성함으로써, 공정 절차를 양호하게 단순화할 수 있다.

한편, 도 8 (a) 내지 (d)는 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지를 제조하기 위한 제조방법을 순차적으로 도시한 단면 공정도이다.

이에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지의 제조방법은 히트 슬러그(4)를 갖는 기판(1)의 리드에 플립칩 본딩 방식에 의해 반도체 칩(10)의 전면에 형성된 본딩패드들을 전기적으로 접속시킨 후 반도체 칩(10)의 후면상에 제 1 접착막(21)을 형성하는 단계와, 제 1 접착막(21)상에 방열판(20)을 고정한 후 제 1 접착막(21)을 제 1 경화시키는 단계와, 방열판(20)상에 제 2 접착막(23)을 형성한 후 제 2 접착막(23)상에 커버 리드(22)를 고정하고, 제 2 접착막(22)을 제 2 경화시키는 단계를 포함한다.

이하, 이를 참조하여 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지의 각 제조단계를 설명한다.

먼저, 도 8 (a)에 도시된 바와 같이, 세라믹 기판(1)의 저면에는 스터드(5)를 갖는 히트 슬러그(4)가 부착되며, 이러한 스터드(5)에는 히트 싱크가 끼워져 기판(1)의 저부에 위치된다.

이어서, 반도체 칩(10)은 전면이 상술한 히트 싱크 쪽을 향하도록 위치된 후 플립칩 본딩 방식에 의해 상술한 기판(1)상에 전기적으로 접속된 상태로 고정된다. 이에 따라, 반도체 칩(10)의 전면은 기판(1)을 개재한 상태로 히트 싱크와 접촉되어, 적절한 열 방출로를 확보한다.

계속해서, 도 8 (b)에 도시된 바와 같이, 상술한 반도체 칩(10)의 후면에는 제 1 접착막(21)이 형성된다.

이때, 본 발명의 특징에 따르면, 제 1 접착막(21)의 두께는 상술한 제 1 실시예와 마찬가지로 50μm ~ 100μm, 좀더 바람직하게, 75μm를 유지한다. 이에 따라, 반도체 칩(10)의 후면으로부터 발생되는 열은 아무런 장애 없이 후술하는 방열판(20)으로 신속히 방출될 수 있다.

이어서, 상술한 제 1 접착막(21) 상에는 양호한 열방출 기능을 갖는 방열판(20)이 접합·고정된다. 이에 따라, 반도체 칩(10)의 후면은 제 1 접착막(21)을 개재한 상태로 방열판(20)과 접촉되어, 적절한 열 방출로를 확보한다.

계속해서, 제 1 접착막(21)은 상술한 제 1 실시예와 마찬가지로 바람직하게, 150℃ ~ 400℃, 좀더 바람직하게 280℃의 온도에서 적절히 제 1 경화된다. 이에 따라, 제 1 접착막(21)은 전체적으로 그 내부구조가 견고해짐으로써, 방열판(20)을 좀더 강하게 고정할 수 있다.

이어서, 도 8 (c)에 도시된 바와 같이, 상술한 방열판(20) 상에는 제 2 접착막(23)이 형성된다.

이때, 상술한 본 발명의 제 1 실시예의 구조를 형성하기 위해서는 고가의 솔더볼을 사용하는 솔더링 접합 공정을 통해 방열판(20) 및 커버 리드(22)를 접합하여야 했던 바, 그 결과, 제품의 전체적인 제조비가 상승되는 문제점이 야기되었다.

그러나, 이에 비해, 본 발명을 제 2 실시예의 구조로 형성하는 경우, 별도의 솔더링 접합 공정 없이, 제 2 접착막(23)을 통해 커버 리드(22) 및 방열판(20)을 접합·고정할 수 있음으로써, 저가로 견고한 구조의 방열판(20)을 구성할 수 있다.

이때, 본 발명의 특징에 따르면, 제 2 접착막(23)의 두께는 상술한 제 1 실시예의 제 1 접착막(21)과 마찬가지로 50μm ~ 100μm, 좀더 바람직하게, 75μm를 유지한다. 이에 따라, 방열판(20)으로부터 전달되는 열은 아무런 장애 없이 후술하는 커버 리드(22)로 신속히 방출될 수 있다.

계속해서, 도 8 (d)에 도시된 바와 같이, 제 2 접착막(23) 상에는 커버 리드(22)가 접착·고정된다. 이에 따라, 방열판(20)은 외부로 적절한 열 방출로를 확보한다.

이 후, 제 2 접착막(23)은 제 1 접착막(21)과 마찬가지로 바람직하게, 150℃ ~ 400℃, 좀더 바람직하게 280℃의 온도에서 적절히 제 2 경화된다. 이에 따라, 제 2 접착막(23)은 전체적으로 그 내부구조가 견고해짐으로써, 커버 리드(22)를 좀더 강하게 고정할 수 있고, 그 결과, 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지는 적절히 완성된다.

이러한 본 발명의 제 2 실시예의 경우, 상술한 제 1 실시예에 비해 공정이 약간 복잡하기는 하지만, 고가의 솔더볼을 사용하지 않아도 됨으로써, 그 제조 비용이 현저히 저감된다.

한편, 상술한 일반 칩형 반도체 패키지를 제조하는 방법은 이러한 본 발명의 제 1 실시예 및 제 2 실시예에 따른 플립 칩형 반도체 패키지의 제조방법을 준용하면 됨으로, 본 설명에서는 이의 상세한 기술을 생략하기로 한다.

이와 같이, 본 발명에서는 히트 싱크와 접촉되지 못하는 반도체 칩의 일정 부위에 별도의 방열판을 추가·배치함으로써, 제품의 전체적인 열방출 효과를 현저히 향상시킬 수 있다.

이러한 본 발명은 생산라인에서 제조되어지는 전 품종의 반도체 패키지 제품에서 두루 유용한 효과를 나타낸다.

그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.

이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어져서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와 그 제조방법에 있어서, 플립 칩형 반도체 패키지는 반도체 칩의 후면에 열전도도가 우수한 방열판을 별도로 부착하고, 이를 통해 반도체 칩에서 발생되는 열을 외부로 적절히 방출함으로써, 반도체 칩의 고장을 미연에 방지할 수 있다. 그리고, 일반 칩형 반도체 패키지는 반도체 칩의 전면에 열전도도가 우수한 방열판을 별도로 부착하고, 이를 통해 반도체 칩에서 발생되는 열을 외부로 적절히 방출함으로써, 반도체 칩의 고장을 미연에 방지할 수 있다.

도 1은 이러한 기능을 수행하는 종래의 일반 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도.

도 2는 종래의 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도.

도 3은 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도.

도 4는 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도.

도 5는 본 발명의 제 3 실시예에 따른 일반 칩형 반도체 패키지의 구조를 개략적으로 도시한 단면도.

도 6 (a) 내지 (c)는 본 발명의 제 1 실시예에 따른 플립 칩형 반도체 패키지를 제조하기 위한 제조방법을 순차적으로 도시한 단면 공정도.

도 7은 본 발명의 제 1 실시예에 따른 방열판/커버 리드 어셈블리의 형상을 개략적으로 도시한 단면도.

도 8 (a) 내지 (d)는 본 발명의 제 2 실시예에 따른 플립 칩형 반도체 패키지를 제조하기 위한 제조방법을 순차적으로 도시한 단면 공정도.

Claims (17)

1. 리드들이 형성된 기판과;

   전면에 형성된 본딩패드들이 상기 리드들과 전기적으로 접속되도록 상기 기판에 플립칩 본딩된 반도체 칩과;

   히트싱크를 부착한 상태로 상기 기판의 저부에 고정되며 상기 히트싱크를 통해 상기 반도체 칩의 전면으로부터 발생되는 열을 방출하는 히트 슬러그와;

   상기 반도체 칩의 후면상에 부착된 제 1 접착막과;

   상기 제 1 접착막상에 부착되어 상기 반도체 칩의 후면으로부터 발생되는 열을 방출하는 방열판과;

   상기 방열판과 접촉된 상태로 상기 기판의 상부에 얹혀져 고정되는 커버 리드를 포함하는 것을 특징으로 하는 플립 칩형 반도체 패키지.
2. 제 1 항에 있어서, 상기 방열판 및 상기 커버 리드 사이에는 제 2 접착막이 더 개재되는 것을 특징으로 하는 플립 칩형 반도체 패키지.
3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 접착막 및 상기 제 2 접착막은 폴리이미드 테이프로 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지.
4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 접착막 및 상기 제 2 접착막은 폴리이미드 및 실버가 혼합된 에폭시로 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지.
5. 제 1 항에 있어서, 상기 방열판은 구리 및 텅스텐의 합금으로 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지.
6. 리드들이 형성된 기판과;

   상기 기판상에 후면이 접착·고정된 후 상기 리드들과 와이어 본딩에 의해 전면에 형성된 본딩패드들이 전기적으로 연결되는 반도체 칩과;

   히트싱크를 부착한 상태로 상기 기판의 저부에 고정되며 상기 히트싱크를 통해 상기 반도체 칩의 후면으로부터 발생되는 열을 방출하는 히트 슬러그와;

   상기 반도체 칩의 전면상에 부착된 제 1 접착막과;

   상기 제 1 접착막상에 부착되어 상기 반도체 칩의 전면으로부터 발생되는 열을 방출하는 방열판과;

   상기 방열판상에 부착된 제 2 접착막과;

   상기 제 2 접착막을 개재한 상태로 상기 방열판과 접촉되며 상기 기판의 상부에 얹혀져 고정되는 커버 리드를 포함하는 것을 특징으로 하는 일반 칩형 반도체 패키지.
7. 히트 슬러그를 갖는 기판상에 반도체 칩을 플립칩 본딩하여 상기 반도체 칩의 전면에 형성된 본딩패드들과 상기 기판의 리드를 전기적으로 접속시킨 후 상기 반도체 칩의 후면상에 제 1 접착막을 형성하는 단계와;

   방열판 및 커버 리드를 일체로 접합한 후 상기 제 1 접착막상에 상기 방열판 및 상기 커버 리드를 고정하고, 상기 제 1 접착막을 경화시키는 단계를 포함하는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
8. 제 7 항에 있어서, 상기 방열판 및 상기 커버 리드는 솔더링 접합 공정에 의해 일체로 접합되는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
9. 제 7 항에 있어서, 상기 제 1 접착막의 두께는 50μm~ 100μm인 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
10. 제 9 항에 있어서, 상기 제 1 접착막의 두께는 75μm인 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
11. 제 7 항에 있어서, 상기 경화는 150℃ ~ 400℃의 온도에서 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
12. 제 11 항에 있어서, 상기 경화는 280℃의 온도에서 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
13. 히트 슬러그를 갖는 기판상에 반도체 칩을 플립칩 본딩하여 상기 반도체 칩의 전면에 형성된 본딩패드들과 상기 기판의 리드를 전기적으로 접속시킨 후 상기 반도체 칩의 후면상에 제 1 접착막을 형성하는 단계와;

    상기 제 1 접착막상에 방열판을 고정한 후 상기 제 1 접착막을 제 1 경화시키는 단계와;

    상기 방열판상에 제 2 접착막을 형성한 후 상기 제 2 접착막상에 커버 리드를 고정하고, 상기 제 2 접착막을 제 2 경화시키는 단계를 포함하는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
14. 제 13 항에 있어서, 상기 제 2 접착막의 두께는 50μm ~ 100μm인 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
15. 제 14 항에 있어서, 상기 제 2 접착막의 두께는 75μm인 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
16. 제 13 항에 있어서, 상기 제 2 경화는 150℃ ~ 400℃의 온도에서 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.
17. 제 16 항에 있어서, 상기 제 2 경화는 280℃의 온도에서 이루어지는 것을 특징으로 하는 플립 칩형 반도체 패키지의 제조방법.

Images