JPH053265A - 半導体搭載用複合放熱基板及びその製造方法 - Google Patents

半導体搭載用複合放熱基板及びその製造方法

Info

Publication number
JPH053265A
JPH053265A JP3309934A JP30993491A JPH053265A JP H053265 A JPH053265 A JP H053265A JP 3309934 A JP3309934 A JP 3309934A JP 30993491 A JP30993491 A JP 30993491A JP H053265 A JPH053265 A JP H053265A
Authority
JP
Japan
Prior art keywords
heat dissipation
semiconductor
thermal expansion
substrate
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3309934A
Other languages
English (en)
Inventor
Mitsuo Osada
光生 長田
Kenichiro Kawamoto
健一郎 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP31396892A priority Critical patent/JPH05211248A/ja
Publication of JPH053265A publication Critical patent/JPH053265A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Abstract

(57)【要約】 【目的】 プラスチックパッケージあるいはフレキシブ
ルプリント配線盤に使用される半導体放熱基板におい
て、放熱基板と半導体またはプラスチックパッケージ等
との熱膨張差異による半導体やパッケージの信頼性の低
下等の問題が発生しない信頼性の高い半導体パッケージ
を提供することを目的とする。 【構成】 密度の異なるＷ及びＭｏ粉末焼結体またはＣ
ｕ−Ｗ及びＣｕ−Ｍｏ粉末焼結体の２種を、Ｃｕ溶浸法
により接合した半導体搭載用放熱基板６をプラスチック
パッケージ７あるいはフレキシブルプリント配線盤に適
用することにより熱膨張差異による問題の発生しない信
頼性の高い半導体用パッケージを提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体搭載部にＣｕ
量が５〜２５重量％の低熱膨張性と高熱伝導性を有する
Ｃｕ−ＷまたはＣｕ−Ｍｏ複合合金を用い、Ｃｕ量が４
０〜７０重量％の高熱膨張性と高熱伝導性を有するＣｕ
−ＷまたはＣｕ−Ｍｏ複合合金をプラスチックパッケー
ジ、フレキシブルプリント配線盤と接合する構造を有す
る半導体搭載用放熱基板に関するものである。
【０００２】
【従来の技術】近年、プラスチックパッケージ又はフレ
キシブルプリント配線盤の高密度配線技術及び信号応答
速度が向上し、高集積、高速、大容量のＬＳＩ、ＩＣ等
の半導体素子が搭載可能となってきた。このため、半導
体素子の発生する熱量が増加し、これらの素子を正常に
動作させるために発生した熱をいかに取り除くかが重要
な課題となっている。
【０００３】この課題を解決するために、半導体搭載部
にＣｕの放熱基板が使用されてきた。このＣｕを放熱基
板として使用した従来のＩＣ用プラスチックパッケージ
の代表的な構造断面図を図１７及び図１８に示す。
【０００４】図１７及び図１８において、２３，２４は
Ｃｕからなる基板、７は例えばポリイミドよりなる多層
プラスチック基板、８は基板２３，２４上に搭載したＳ
ｉ半導体素子、２５はＣｕピン、２６はボンディングワ
イヤ、２７はポリイミドよりなるリッドであり、以上の
部品により構成されるパッケージが示されている。
【０００５】このうち図１７に示すパッケージに用いら
れる放熱用基板２３は、平面形状のものであり、図１８
に示すパッケージに用いられる基板２４は、半導体素子
のマウント部分を高くした段付形状のもので多層プラス
チック基板７の端子取付部の高さと半導体素子８の高さ
を同一にすることができ、図１７の構造に比べ素子実装
上利点を有するものである。
【０００６】
【発明が解決しようとする課題】ところで、Ｃｕの熱膨
張率は１７×１０-6（ deg-1）であるのに対し、半導体
素子は４．２×１０-6（ deg-1）であるので、基板２
３，２４と半導体素子８の熱膨張差異が大きいため、上
記のいずれの構造においても熱応力による素子の信頼性
の低下はまぬがれない。
【０００７】ここで、低熱膨張性（熱膨張率約７．０×
１０-6（deg-1））と高熱伝導性を有するＣｕ量が５〜
２５％のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金の使用が検
討されてきた。このＣｕ−ＷまたはＣｕ−Ｍｏを放熱基
板として使用したＩＣプラスチックパッケージの代表的
な構造断面図を図１９及び図２０に示す。
【０００８】図１９及び図２０において、２８，２９は
Ｃｕ−Ｗからなる基板、７は例えばポリイミドよりなる
多層プラスチック基板、８は基板２８，２９上に搭載し
たＳｉ半導体素子、２５はＣｕピン、２６はボンディン
グワイヤ、２７はポリイミドによるリッドであり、以上
の部品により構成されるパッケージが示されている。
【０００９】この場合、Ｃｕ−ＷまたはＣｕ−Ｍｏと半
導体素子との熱膨張差異は小さいが、プラスチック基板
７はＣｕの微細配線を施しており、微細配線の断線等を
防止するため、Ｃｕと熱膨張を合わせており、１３〜１
７×１０-6（ deg-1）の熱膨張率を有している。この結
果、逆にＣｕ−ＷまたはＣｕ−Ｍｏからなる基板２８，
２９とプラスチック基板７との熱膨張差異が大きくな
り、パッケージの気密封止性が低下してしまう。
【００１０】以上ように、ＣｕまたはＣｕ−Ｗ及びＣｕ
−Ｍｏ複合合金の単一材料をプラスチックパッケージあ
るいはフレキシブルプリント配線盤に半導体の放熱基板
として適用する場合、熱膨張差異による半導体またはパ
ッケージの信頼性低下という問題点があった。
【００１１】この発明は上記のような問題点を解決し、
熱膨張差異による問題が発生しない信頼性の高い半導体
パッケージを提供することを目的とする。
【００１２】
【課題を解決するための手段】発明者は、プラスチック
パッケージあるいはフレキシブルプリント配線盤に半導
体放熱基板を適用するにあたり、上記の問題点を解決す
べく検討した結果、この発明に至ったものである。
【００１３】即ち、本発明は密度の異なるＷ及びＭｏ粉
末焼結体またはＣｕ−Ｗ及びＣｕ−Ｍｏ粉末焼結体を、
Ｃｕ溶浸法により接合した半導体搭載用放熱基板をプラ
スチックパッケージあるいはフレキシブルプリント配線
盤に適用することにより熱膨張差異による問題の発生し
ない信頼性の高い半導体用パッケージを提供することを
目的とするものである。
【００１４】
【作用】以下、この発明内容を詳細に説明する。
【００１５】この発明は、高熱伝導性を有するＣｕ−Ｗ
複合合金の中で半導体素子搭載に適した低熱膨張性を持
つＣｕ量５〜２５％のＣｕ−ＷまたはＣｕ−Ｍｏ複合合
金とプラスチックパッケージまたはフレキシブル多層配
線盤との接合に適した高熱膨張性を有するＣｕ量が４０
〜７０％のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金を、それ
らがＷ及びＭｏあるいはＣｕ−Ｗ及びＣｕ−Ｍｏ多孔性
焼結体の時点で積層し、焼結体のＣｕの溶浸と同時に接
合することにより、接合層に欠陥がなく熱伝導性の良
い、プラスチックパッケージ等に使用し得る半導体搭載
用複合放熱基板を得るものである。
【００１６】この発明により得られる半導体搭載用複合
基板の特徴は、その接合層が、微細な多孔体への毛細管
現象を利用したＣｕを含有させる溶浸法と同様の現象に
よりＣｕが含浸されるため、欠陥のないＣｕの接合層が
形成できる。
【００１７】また、接合層がＣｕであるため、Ａｇ−Ｃ
ｕ系のろう材やＡｕ−Ｓｉ，Ａｕ−Ｇｅ系の半田を用い
た接合よりも熱伝導性にすぐれている。
【００１８】加えて、接合強度が高いため接合後の機械
加工に何ら支障を起こさない。
【００１９】さらに、Ｃｕ量が４０〜７０％含浸される
Ｃｕ−Ｗ及びＣｕ−Ｍｏ多孔焼結体は複雑形状に型押可
能であるため、これを円形又は四角の中空枠体形状に型
押し、中空部にＣｕが５〜２５％含浸されるＷまたはＭ
ｏ，Ｃｕ−Ｍｏ多孔焼結体をはめ込みＣｕ溶浸時に接合
することにより、外周部がプラスチックパッケージと接
合可能なＣｕ量が４０〜７０％の高熱膨張率を有する複
合合金であり、中心部が半導体搭載に適した低熱膨張率
を有する複合合金という平板形状の半導体搭載用複合放
熱基板が得られる。
【００２０】この平板形状の基板の接合層についても、
前述と同様の毛細管現象により、欠陥のないＣｕの接合
層が形成でき、その熱伝導性と接合強度にすぐれた基板
が得られる。
【００２１】
【実施例】以下、この発明を実施例により詳細に説明す
る。尚、従来例と同一部分には同一の符号を付して説明
する。
【００２２】（実施例１） まず、この発明の段付形状
のＣｕ−Ｗ放熱複合基板の製造法を説明する。
【００２３】図１において、半導体素子搭載部に用いる
平板１はＷ粉末焼結体であり、Ｃｕ溶浸時に、１５重量
％のＣｕを含有するように焼結された多孔体である。ま
たプラスチックパッケージとの接合箇所に用いる平板２
は、Ｃｕ−Ｗ粉末焼結体であり、Ｃｕ溶浸時に５０重量
％のＣｕを含有するように焼結された多孔体である。
【００２４】平板１の製造法は、Ｗ粉末に有機質バイン
ダーとしてカンファーを２％混合した混合粉末を金型に
充填し、加圧して型押体を得た。この型押体を水素雰囲
気中５００℃にて加熱してカンファーを蒸発除去した
後、１４００℃で２時間焼結し、Ｃｕが溶浸時に１５重
量％含浸されるような２５mm×２５mm×１．０mmのＷの
多孔体の平板１を得た。
【００２５】一方、平板２の製造法は、Ｗ粉末にＣｕ粉
末を４０重量％予配合し、有機質バインダーとしてカン
ファーを２％混合した混合粉末を金型に充填し加圧して
型押体を得た。この型押体を水素雰囲気中５００℃にて
加熱してカンファーを蒸発除去した後、９００℃で２時
間焼結し、Ｃｕが溶浸時５０重量％含浸されるような２
５mm×２５mm×２．５mmのＣｕ−Ｗの多孔体の平板２を
得た。
【００２６】前述した平板１にこの平板２を重ね、両方
の多孔体を充填するに足る重量のＣｕ板を重ね、水素雰
囲気中１２００℃に加熱してＣｕを溶融して多孔体の孔
に溶浸させると同時に平板１と平板２を接合し、２５mm
×２５mm×３．５mmの表面をＣｕで覆われた、Ｃｕ：Ｗ
＝１５：８５（重量比）の合金部分３と、Ｃｕ：Ｗ＝５
０：５０（重量比）の合金部分４の２種の層をもったＣ
ｕとＷの複合合金５を得た。
【００２７】この合金５を両面研削により熱膨張差によ
るソリを修正し、外周加工後、Ｃｕ量１５重量％の面を
ＮＣフライスにより段付加工を施し、Ｎｉ，Ａｕメッキ
後、図２に示す段付形状の複合放熱基板６を得た。
【００２８】この基板６の断面の図３(a) の○で囲む部
分の接合部断面組織を調べたところ、図３(b) の顕微鏡
写真に示すように、接合部には放熱に悪影響を与えるよ
うな空孔は存在しなかった。
【００２９】本基板６の使用例を図４に示す。複合放熱
基板６の段付下部はＣｕ：Ｗ＝５０：５０（重量比）の
合金部分４であり、熱膨張率が、１２．７×１０-6（ d
eg-1）となっている。プラスチックパッケージ７の熱膨
張率が１３〜１７×１０-6（deg-1）であるので基板６
の下部とプラスチックパッケージ７の熱膨張率が同等で
あり、両者の樹脂接合部の気密性に悪影響を及ぼすこと
がない。また基板６の段付上部は、Ｃｕ：Ｗ＝１５：８
５（重量比）の合金部分３であり、熱膨張率が７．０×
１０-6（ deg-1）であり、半導体素子８は、熱膨張率が
４．２×１０-6（ deg-1）であるため、熱膨張差異が少
なく、素子の信頼性に悪影響を及ぼすことがない。
【００３０】（実施例２） 次に、この発明の平板形状
のＣｕ−Ｗ放熱複合基板の製造法を説明する。
【００３１】図５に示すように、半導体素子搭載部に用
いる平板９はＷ粉末焼結体であり、Ｃｕ溶浸時に、１５
重量％のＣｕを含有するように焼結された多孔体であ
る。また、プラスチックパッケージとの接合箇所に用い
る四角の中空枠体１０はＣｕ−Ｗ粉末焼結体であり、Ｃ
ｕ溶浸時に５０重量％のＣｕを含有するように焼結され
た多孔体である。
【００３２】実施例１と同様の方法にて形状１４．９mm
×１４．９mm×３．０mmのＣｕが溶浸時に１５重量％含
有されるようなＷの多孔体の平板９と外寸２５mm×２５
mm，内寸１５．１mm×１５．１，厚さ３．０mmのＣｕが
溶浸時に５０重量％含浸されるようなＣｕ−Ｗの多孔体
の四角の中空枠体１０を得た。
【００３３】この平板９を四角中空枠体１０の中にはめ
込み両方の多孔体を充填するに足る重量のＣｕ板を重
ね、水素雰囲気中１２００℃に加熱し、Ｃｕを溶融して
多孔体の孔に溶浸させると同時に平板９と枠体１０を接
合し、２５mm×２５mm×３．０mmの表面をＣｕで覆われ
た内部がＣｕ：Ｗ＝１５：８５（重量比）の合金部分３
で、外周部がＣｕ：Ｗ＝５０：５０（重量比）の合金部
分４からなるＣｕとＷの複合合金１１を得た。
【００３４】この合金１１を両面研削し、外周加工後Ｎ
ｉ，Ａｕメッキを施し、図６に示す平板形状の複合放熱
基板１２を得た。
【００３５】この基板１２の断面の図７(a) の○で囲む
部分の接合部断面組織を調べたところ図７(b) の顕微鏡
写真に示すように接合部には放熱に悪影響を与えるよう
な空孔は存在しなかった。
【００３６】本基板１２の使用例を図８に示す。複合放
熱基板１２の外周部はＣｕ：Ｗ＝５０：５０（重量比）
の合金部分４であり、熱膨張率が１２．７×１０-6（ d
eg-1）となっており、内部がＣｕ：Ｗ＝１５：８５（重
量比）の合金部分３であり、熱膨張率が７．０×１０-6
（ deg-1）となっている。
【００３７】接合後の熱膨張差異による残留応力は焼き
ばめと同様圧縮応力となっており、温度上昇による熱膨
張はこの圧縮応力を解放する方向に働くため、この複合
基板１２の全体（外周部）の熱膨張率は１２．７×１０
-6（ deg-1）とＣｕ：Ｗ＝５０：５０（重量比）の合金
の熱膨張率と一致した。
【００３８】プラスチックパッケージ７の熱膨張率が１
３〜１７×１０-6（ deg-1）と本基板１２の外周部との
熱膨張率が同等であり、両者の樹脂接合部の気密性に悪
影響を及ぼすことがない。また半導体素子搭載部である
内部はＣｕ：Ｗ＝１５：８５（重量比）の合金部分であ
り、熱膨張率が７．０×１０-6（ deg-1）となり、半導
体素子８の熱膨張率は、４．２×１０-6（deg-1 ）であ
るため、熱膨張差異が少なく素子の信頼性に悪影響を及
ぼすことがない。
【００３９】（実施例３） この発明の段付形状のＣｕ
−Ｍｏ放熱複合基板の製造法を説明する。
【００４０】図９に示すように、半導体素子搭載部に用
いる平板１３はＣｕ−Ｍｏ粉末焼結体であり、Ｃｕ溶浸
時に、１０重量％のＣｕを含有するように焼結された多
孔体である。またプラスチックパッケージとの接合箇所
に用いる平板１４は、Ｃｕ−Ｍｏ粉末焼結体であり、Ｃ
ｕ溶浸時に４０重量％のＣｕを含有するように焼結され
た多孔体である。
【００４１】平板１３の製造法は、Ｍｏ粉末にＣｕ粉末
を５重量％予配合し、有機質バインダーとしてカンファ
ーを２％混合した混合粉末を金型に充填し、加圧して型
押体を得た。この型押体を水素雰囲気中５００℃にて加
熱してカンファーを蒸発除去した後、１４５０℃で２時
間焼結し、Ｃｕが溶浸時に１０重量％含浸されるような
２５mm×２５mm×１．０mmのＣｕ−Ｍｏの多孔体の平板
１３を得た。
【００４２】一方、平板１４の製造法は、Ｍｏ粉末にＣ
ｕ粉末を３０重量％予配合し、有機質バインダーとして
カンファーを２％混合した混合粉末を金型に充填し加圧
して型押体を得た。この型押体を水素雰囲気中５００℃
にて加熱してカンファーを蒸発除去した後、９００℃で
２時間焼結し、Ｃｕが溶浸時４０重量％含浸されるよう
な２５mm×２５mm×２．５mmのＣｕ−Ｍｏの多孔体の平
板１４を得た。
【００４３】前述した平板１３にこの平板１４を重ね、
両方の多孔体を充填するに足る重量のＣｕ板を重ね、水
素雰囲気中１２００℃に加熱して、Ｃｕを溶融して多孔
体の孔に溶浸させると同時に平板１３と平板１４を接合
し、２５mm×２５mm×３．５mmの表面をＣｕで覆われ
た、Ｃｕ：Ｍｏ＝１０：９０（重量比）の合金部分１５
と、Ｃｕ：Ｍｏ＝４０：６０（重量比）の合金部分１６
の２種の層をもったＣｕとＭｏの複合合金１７を得た。
【００４４】この合金１７を両面研削により熱膨張差に
よるソリを修正し、外周加工後、Ｃｕ量１０重量％側の
面をＮＣフライスにより段付加工を施し、Ｎｉ，Ａｕメ
ッキ後、図１０に示す段付形状の複合放熱基板１８を得
た。
【００４５】この基板１８の断面の図１１(a) の○で囲
む部分の接合部断面組織を調べたところ、図１１(b) の
顕微鏡写真に示すように、接合部には放熱に悪影響を与
えるような空孔は存在しなかった。
【００４６】本基板１８の使用例を図１２に示す。複合
放熱基板１８の段付下部はＣｕ：Ｗ＝４０：６０（重量
比）の合金部分１６であり、熱膨張率が、１２×１０-6
（ deg-1）となっている。プラスチックパッケージ７の
熱膨張率が１３〜１７×１０-6（ deg-1）であるので基
板１８の下部とプラスチックパッケージ７の熱膨張率が
同等であり、両者の樹脂接合部の気密性に悪影響を及ぼ
すことがない。また基板１８の半導体素子搭載部である
段付上部は、Ｃｕ：Ｍｏ＝１０：９０（重量比）の合金
部分１５であり、熱膨張率が６．５×１０-6（ deg-1）
となり、半導体素子８は、熱膨張率が４．２×１０
-6（deg-1）であるため、熱膨張差異が少なく、素子の
信頼性に悪影響を及ぼすことがない。
【００４７】（実施例４） この発明の平板形状のＣｕ
−ＷとＣｕ−Ｍｏの放熱複合基板の製造法を説明する。
【００４８】図１３に示すように、半導体素子搭載部に
用いる平板１９はＷ粉末焼結体であり、Ｃｕ溶浸時に、
１５重量％のＣｕを含有するように焼結された多孔体で
ある。また、プラスチックパッケージとの接合箇所に用
いる四角の中空枠体２０はＣｕ−Ｍｏ粉末焼結体であ
り、Ｃｕ溶浸時に４０重量％のＣｕを含有するように焼
結された多孔体である。
【００４９】実施例１と同様の方法にて形状１４．９mm
×１４．９mm×３．０mmのＣｕが溶浸時に１５重量％含
有されるようなＷの多孔体の平板１９と、実施例３と同
様の方法にて外寸２５mm×２５mm，内寸１５．１mm×１
５．１，厚さ３．０mmのＣｕが溶浸時に４０重量％含浸
されるようなＣｕ−Ｍｏの多孔体の四角の中空枠体２０
を得た。
【００５０】この平板１９を四角中空枠体２０の中には
め込み両方の多孔体を充填するに足る重量のＣｕ板を重
ね、水素雰囲気中１２００℃に加熱し、Ｃｕを溶融して
多孔体の孔に溶浸させると同時に平板１９と枠体２０を
接合し、２５mm×２５mm×３．０mmの表面をＣｕで覆わ
れた内部がＣｕ：Ｗ＝１５：８５（重量比）の合金部分
３で、外周部がＣｕ：Ｍｏ＝４０：６０（重量比）の合
金部分１６からなるＣｕとＷとＭｏの複合合金２１を得
た。
【００５１】この合金２１を両面研削し、外周加工後Ｎ
ｉ，Ａｕメッキを施し、図１４に示す平板形状の複合放
熱基板２２を得た。
【００５２】この基板２２の断面の図１５(a) の○で囲
む部分の接合部断面組織を調べたところ図１５(b) の顕
微鏡写真に示すように接合部には放熱に悪影響を与える
ような空孔は存在しなかった。
【００５３】本基板２２の使用例を図１６に示す。複合
放熱基板２２の外周部はＣｕ：Ｍｏ＝４０：６０（重量
比）の合金部分１６であり、熱膨張率が１２×１０
-6（ deg-1）となっており、内部がＣｕ：Ｗ＝１５：８
５（重量比）の合金部分３であり、熱膨張率が７．０×
１０-6（ deg-1）となっている。
【００５４】接合後の熱膨張差異による残留応力は焼き
ばめと同様圧縮応力となっており、温度上昇による熱膨
張はこの圧縮応力を解放する方向に働くため、この複合
基板２２の全体（外周部）の熱膨張率は１２×１０
-6（ deg-1）とＣｕ：Ｗ＝４０：６０（重量比）の合金
の熱膨張率と一致した。
【００５５】プラスチックパッケージ７の熱膨張率が１
３〜１７×１０-6（ deg-1）と本基板２２の外周部との
熱膨張率が同等であり、両者の樹脂接合部の気密性に悪
影響を及ぼすことがない。また半導体素子搭載部である
内部はＣｕ：Ｗ＝１５：８５（重量比）の合金部分３で
あり、熱膨張率が７．０×１０-6（ deg-1）となり、半
導体素子８の熱膨張率は、４．２×１０-6（deg-1 ）で
あるため、熱膨張差異が少なく素子の信頼性に悪影響を
及ぼすことがない。
【００５６】
【発明の効果】以上説明したように、本発明の多層複合
基板およびその製造法および構造はＷ，ＭｏまたはＣｕ
−Ｗ，Ｃｕ−Ｍｏの多孔焼結体をそのＣｕを含浸させる
溶浸工程により接合して得たものであり、良好な熱伝導
性及びその多層構造により半導体素子とポリイミド等の
プラスチックとの熱膨張率を整合させ、半導体搭載用プ
ラスチックパッケージ及びフレキシブルプリント配線盤
の放熱基板として有用であることが、認められた。
【図面の簡単な説明】
【図１】この発明の複合材料の構成を示す説明図。
【図２】この発明の複合材料が半導体放熱基板としてパ
ッケージに組み付けられる形状に加工されたものを示す
説明図。
【図３】(a) はこの発明の複合放熱基板における断面
図、(b) はその接合部断面の組織構造を示す顕微鏡写
真。
【図４】この発明の複合放熱基板を用いた半導体搭載用
プラスチックパッケージの構造断面図。
【図５】この発明の複合材料の構成を示す説明図。
【図６】この発明の複合材料が半導体放熱基板としてパ
ッケージに組み付けられる形状に加工されたものを示す
説明図。
【図７】(a) はこの発明の複合放熱基板における断面
図、(b) はその接合部断面の組織構造を示す顕微鏡写
真。
【図８】この発明の複合放熱基板を用いた半導体搭載用
プラスチックパッケージの構造断面図。
【図９】この発明の複合材料の構成を示す説明図。
【図１０】この発明の複合材料が半導体放熱基板として
パッケージに組み付けられる形状に加工されたものを示
す説明図。
【図１１】(a) はこの発明の複合放熱基板における断面
図、(b) はその接合部断面の組織構造を示す顕微鏡写
真。
【図１２】この発明の複合放熱基板を用いた半導体搭載
用プラスチックパッケージの構造断面図。
【図１３】この発明の複合材料の構成を示す説明図。
【図１４】この発明の複合材料が半導体放熱基板として
パッケージに組み付けられる形状に加工されたものを示
す説明図。
【図１５】(a) はこの発明の複合放熱基板における断面
図、(b) はその接合部断面の組織構造を示す顕微鏡写
真。
【図１６】この発明の複合放熱基板を用いた半導体搭載
用プラスチックパッケージの構造断面図。
【図１７】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１８】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１９】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図２０】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【符号の説明】
１，９，１９ Ｗ多孔焼結体 ２，１０ Ｃｕ−Ｗ多孔焼結体 １３，１４，２０ Ｃｕ−Ｍｏ多孔焼結体 ６，１２，１８，２２ 複合放熱基板 ７ プラスチックパッケージ ８ 半導体素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 密度の異なったＷ及びＭｏ多孔焼結体ま
    たはＣｕ−Ｗ及びＣｕ−Ｍｏ多孔焼結体の少なくとも２
    種をＣｕ溶浸法により接合したことを特徴とする半導体
    搭載用複合放熱基板の製造方法。
  2. 【請求項２】 請求項１記載の密度の異なったＷ及びＭ
    ｏ多孔焼結体またはＣｕ−Ｗ及びＣｕ−Ｍｏ多孔焼結体
    は、Ｃｕの溶浸後に、一方が５〜２５重量％のＣｕが含
    まれるように密度を設定した焼結体であり、もう一方が
    ４０〜７０重量％のＣｕが含まれるように設定した焼結
    体であることを特徴とする請求項１記載の半導体搭載用
    複合放熱基板の製造方法。
  3. 【請求項３】 請求項１又は請求項２記載の放熱基板を
    プラスチックパッケージあるいはフレキシブルプリント
    配線盤に組み付けることを特徴とする半導体搭載用複合
    放熱基板の構造。
  4. 【請求項４】 請求項３記載の構造は、基板形状が段付
    形状の場合、請求項１又は請求項２記載の２種の焼結体
    を積層し接合することを特徴とし、基板形状が平面形状
    の場合、請求項１又は請求項２記載の２種の焼結体のう
    ち一方を中空枠体とし、もう一方をその中にはめ込み接
    合することを特徴とする半導体搭載用複合放熱基板の構
    造。
JP3309934A 1990-10-26 1991-10-28 半導体搭載用複合放熱基板及びその製造方法 Pending JPH053265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31396892A JPH05211248A (ja) 1991-10-28 1992-10-28 半導体搭載用複合放熱基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29009290 1990-10-26
JP2-290092 1990-10-26

Publications (1)

Publication Number Publication Date
JPH053265A true JPH053265A (ja) 1993-01-08

Family

ID=17751696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3309934A Pending JPH053265A (ja) 1990-10-26 1991-10-28 半導体搭載用複合放熱基板及びその製造方法

Country Status (4)

Country Link
US (2) US5305947A (ja)
EP (1) EP0482812B1 (ja)
JP (1) JPH053265A (ja)
DE (1) DE69128601T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH1056092A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体容器
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
KR100481926B1 (ko) * 1997-10-31 2005-08-29 삼성전자주식회사 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
US6979901B2 (en) 2001-08-31 2005-12-27 Sumitomo Electric Industries, Ltd. Semiconductor heat-dissipating substrate, and manufacturing method and package therefor
JP2007035985A (ja) * 2005-07-28 2007-02-08 Jfe Seimitsu Kk 電子機器で用いる放熱板およびその製造方法
JP2020025135A (ja) * 2012-04-27 2020-02-13 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5798566A (en) * 1996-01-11 1998-08-25 Ngk Spark Plug Co., Ltd. Ceramic IC package base and ceramic cover
US6271585B1 (en) * 1997-07-08 2001-08-07 Tokyo Tungsten Co., Ltd. Heat sink substrate consisting essentially of copper and molybdenum and method of manufacturing the same
EP2071620A1 (en) 2007-12-12 2009-06-17 Wen-Long Chyn Heat sink having enhanced heat dissipation capacity
US10347559B2 (en) 2011-03-16 2019-07-09 Momentive Performance Materials Inc. High thermal conductivity/low coefficient of thermal expansion composites
CN103706797B (zh) * 2013-12-25 2016-08-24 西安理工大学 宽幅多层Cu-CuMo70-Cu复合材料的制备方法
US9559026B2 (en) 2015-02-26 2017-01-31 Infineon Technologies Americas Corp. Semiconductor package having a multi-layered base

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787958A (en) * 1965-08-18 1974-01-29 Atomic Energy Commission Thermo-electric modular structure and method of making same
FR2431900A1 (fr) * 1978-07-25 1980-02-22 Thomson Csf Systeme de soudure d'un laser a semiconducteur sur un socle metallique
US4451540A (en) * 1982-08-30 1984-05-29 Isotronics, Inc. System for packaging of electronic circuits
EP0113088B1 (en) * 1982-12-22 1989-05-24 Sumitomo Electric Industries Limited Substrate for mounting semiconductor element
JPS6088438A (ja) * 1983-10-21 1985-05-18 Nec Corp 半導体装置の製造方法
US4649416A (en) * 1984-01-03 1987-03-10 Raytheon Company Microwave transistor package
US4563383A (en) * 1984-03-30 1986-01-07 General Electric Company Direct bond copper ceramic substrate for electronic applications
EP0216090A1 (de) * 1985-08-30 1987-04-01 Siemens Aktiengesellschaft Gehäuse für ein im Betrieb Verlustwärme abgebendes Schaltungsbauteil
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US4736883A (en) * 1987-02-25 1988-04-12 Gte Products Corporation Method for diffusion bonding of liquid phase sintered materials
CA1284536C (en) * 1987-07-03 1991-05-28 Akira Sasame Member for semiconductor apparatus
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
JPH02146748A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体容器
DE69018846T2 (de) * 1989-02-10 1995-08-24 Fujitsu Ltd Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
US5150280A (en) * 1989-08-11 1992-09-22 Fujitsu Limited Electronic circuit package
JP2978511B2 (ja) * 1989-09-20 1999-11-15 株式会社日立製作所 集積回路素子実装構造体
US5100740A (en) * 1989-09-25 1992-03-31 General Electric Company Direct bonded symmetric-metallic-laminate/substrate structures
JPH04348062A (ja) * 1991-01-09 1992-12-03 Sumitomo Electric Ind Ltd 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JPH04333265A (ja) * 1991-05-08 1992-11-20 Sumitomo Electric Ind Ltd 半導体放熱基板材料の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH1056092A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体容器
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
KR100481926B1 (ko) * 1997-10-31 2005-08-29 삼성전자주식회사 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
US6979901B2 (en) 2001-08-31 2005-12-27 Sumitomo Electric Industries, Ltd. Semiconductor heat-dissipating substrate, and manufacturing method and package therefor
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
JP2007035985A (ja) * 2005-07-28 2007-02-08 Jfe Seimitsu Kk 電子機器で用いる放熱板およびその製造方法
JP2020025135A (ja) * 2012-04-27 2020-02-13 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法

Also Published As

Publication number Publication date
EP0482812A3 (en) 1992-05-20
EP0482812B1 (en) 1998-01-07
DE69128601T2 (de) 1998-06-04
US5305947A (en) 1994-04-26
EP0482812A2 (en) 1992-04-29
DE69128601D1 (de) 1998-02-12
US5451817A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
US5481136A (en) Semiconductor element-mounting composite heat-sink base
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP3466785B2 (ja) 半導体素子およびその形成方法
KR100557049B1 (ko) 반도체 장치와 그 제조방법
KR100735933B1 (ko) 열전도성 접착 결합부 및 상기 접착 결합부의 제작 방법
JPH053265A (ja) 半導体搭載用複合放熱基板及びその製造方法
JP2004200346A (ja) 半導体素子収納用パッケージ、その製造方法及び半導体装置
JP3180622B2 (ja) パワーモジュール用基板及びその製造方法
KR20180016307A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
JPH02275657A (ja) 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法
US20030131476A1 (en) Heat conduits and terminal radiator for microcircuit packaging and manufacturing process
JPH05218229A (ja) セラミック回路基板
US6576491B1 (en) Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame
JPH10107190A (ja) 半導体パッケージ
JP3180621B2 (ja) パワーモジュール用基板
JP2002231850A (ja) 半導体素子収納用配線基板
JP2006060247A (ja) 放熱基体およびその製造方法
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JP3554304B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5067107B2 (ja) 回路基板および半導体装置
JP3850313B2 (ja) 半導体装置
JP4454164B2 (ja) 半導体素子収納用パッケージ
JP2002076183A (ja) 半導体素子収納用パッケージ
JP3421591B2 (ja) 混成集積回路装置の製造方法
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法