JPH088321B2 - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPH088321B2 JPH088321B2 JP62010929A JP1092987A JPH088321B2 JP H088321 B2 JPH088321 B2 JP H088321B2 JP 62010929 A JP62010929 A JP 62010929A JP 1092987 A JP1092987 A JP 1092987A JP H088321 B2 JPH088321 B2 JP H088321B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- ceramic plate
- signal
- ceramic
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （ア） 技術分野 この発明は、図100Mb/s以上の高速デイジタル信号を
処理する集積回路に好適な集積回路パツケージに関す
る。
処理する集積回路に好適な集積回路パツケージに関す
る。
集積回路のパツケージは、半導体チツプを固定し、こ
れを外界から保護するという作用がある。これに加え
て、電力を供給し、信号を入力し、出力するリードフレ
ームを支持するという機能もある。
れを外界から保護するという作用がある。これに加え
て、電力を供給し、信号を入力し、出力するリードフレ
ームを支持するという機能もある。
さらに、集積回路のパツケージは、半導体チツプを外
界から絶縁する、という作用や、チツプから生じた熱を
放出するという作用がある。
界から絶縁する、という作用や、チツプから生じた熱を
放出するという作用がある。
シリコン半導体集積回路の場合、プラスチツクパツケ
ージが頻用される。これは、プラスチツクモールドによ
り、シリコン半導体集積回路のチツプを密封したもので
ある。
ージが頻用される。これは、プラスチツクモールドによ
り、シリコン半導体集積回路のチツプを密封したもので
ある。
リードフレームとチツプの電極部を金線でワイヤボン
デイングした後、プラスチツク材料でモールドし、全体
を密封するのである。
デイングした後、プラスチツク材料でモールドし、全体
を密封するのである。
リードフレームは、長手方向にそう両側面に、多数個
設けられている。リードフレームが二列に並んでいる場
合、DIP（Dual in line package）という。リードフレ
ームは８本以上で40本以上のものもある。リードフレー
ムの間隔は規格化されているが、多くの場合2.5〜2.9mm
程度である。リードフレームの数が増えれば、パツケー
ジも大きくなる。
設けられている。リードフレームが二列に並んでいる場
合、DIP（Dual in line package）という。リードフレ
ームは８本以上で40本以上のものもある。リードフレー
ムの間隔は規格化されているが、多くの場合2.5〜2.9mm
程度である。リードフレームの数が増えれば、パツケー
ジも大きくなる。
プラスチツクパツケージは安価であるし、集積回路チ
ツプ（ICチツプと略すこともある）のマウントが容易で
あるという利点がある。
ツプ（ICチツプと略すこともある）のマウントが容易で
あるという利点がある。
このため、現在に於ても、集積回路パツケージの生産
量の約80％は、プラスチツクパツケージである、といわ
れている。
量の約80％は、プラスチツクパツケージである、といわ
れている。
しかし、プラスチツクパツケージは、放熱性気密性に
劣る。このため、電力消費の小さいICチツプのパツケー
ジとしてしか使えない。
劣る。このため、電力消費の小さいICチツプのパツケー
ジとしてしか使えない。
電力消費が小さいという事は、集積度が低いとか、動
作速度が遅いという事である。
作速度が遅いという事である。
電力消費の大きいICチツプのパツケージとしては、よ
り熱伝導率の高い材質が望まれる。それだけでなく、IC
チツプとパツケージ材料の熱膨脹率が近似しているとい
う事も要求される。
り熱伝導率の高い材質が望まれる。それだけでなく、IC
チツプとパツケージ材料の熱膨脹率が近似しているとい
う事も要求される。
そこで、アルミナAl2O3を使つた集積回路パツケージ
も使われる。セラミツク製でDIPのパツケージ構造であ
る。これはセラミツク板を２枚合わせてパツケージとし
たものである。
も使われる。セラミツク製でDIPのパツケージ構造であ
る。これはセラミツク板を２枚合わせてパツケージとし
たものである。
DIP構造であり、セラミツクであるので、CERDIPとい
う。現在、生産されているICパツケージの約15％はCERD
IP構造であるといわれる。
う。現在、生産されているICパツケージの約15％はCERD
IP構造であるといわれる。
構造は次のようである。
細長い下セラミック板に、リードフレームを多数低融
点ガラスで封止してある。Si半導体ICチツプを下セラミ
ツク板にダイボンドし、ICチツプの電極部とリードフレ
ームとをAlワイヤでワイヤボンデイングする。さらに上
セラミツク板を封止ガラスを用いて貼りつけて、蓋をす
る。
点ガラスで封止してある。Si半導体ICチツプを下セラミ
ツク板にダイボンドし、ICチツプの電極部とリードフレ
ームとをAlワイヤでワイヤボンデイングする。さらに上
セラミツク板を封止ガラスを用いて貼りつけて、蓋をす
る。
このようなセラミツク製パツケージは、プラスチツク
パツケージに比べて、使用温度領域が広い。放熱性がよ
いことと、気密性がよい、熱膨脹率がICチツプに近い事
などから、信頼性の要求される半導体デバイスに用いら
れる。
パツケージに比べて、使用温度領域が広い。放熱性がよ
いことと、気密性がよい、熱膨脹率がICチツプに近い事
などから、信頼性の要求される半導体デバイスに用いら
れる。
しかし、このCERDIP構造のものも、ICチツプの電極部
とリードフレームを直接、ワイヤで結合するから、リー
ドフレームの本数（ピン数ともいう）が多くなると、ワ
イヤが長くなる。
とリードフレームを直接、ワイヤで結合するから、リー
ドフレームの本数（ピン数ともいう）が多くなると、ワ
イヤが長くなる。
低速動作のICであれば、ワイヤが長くてもよい。しか
し、高速動作をする場合は、ワイヤは短くなくてはなら
ない。
し、高速動作をする場合は、ワイヤは短くなくてはなら
ない。
プラスチツクDIPパツケージ、セラミツクDIP（CERDI
P）ともに、リードフレームとICチツプが、直接ワイヤ
で結合されており、高速動作をするICチツプのパツケー
ジとしては望ましくない。
P）ともに、リードフレームとICチツプが、直接ワイヤ
で結合されており、高速動作をするICチツプのパツケー
ジとしては望ましくない。
（イ） 高速動作ICのパツケージに必要な条件 シリコン半導体を用いたICは高速動作という点では十
分満足できるものではない。
分満足できるものではない。
一般的にCMOSICの場合、最大動作周波数は50MHz程度
である。これは、消費電力が小さいという利点があるの
で、プラスチツクパツケージが多くの場合用いられる。
である。これは、消費電力が小さいという利点があるの
で、プラスチツクパツケージが多くの場合用いられる。
例えば、市販のTTLの場合、最大動作周波数は50〜70M
Hz程度である。
Hz程度である。
高速動作するシリコンデイジタルICとして知られてい
るECL（Emitter Coupled Logic）で一般的に最大で500M
Hz程度である。ただし、ECLを高速動作させると、当然
消費電力は大きくなる。
るECL（Emitter Coupled Logic）で一般的に最大で500M
Hz程度である。ただし、ECLを高速動作させると、当然
消費電力は大きくなる。
これは、材料的な制約からくるものである。シリコン
半導体は、電子移動度が低いので、あまり高速動作には
適していない。
半導体は、電子移動度が低いので、あまり高速動作には
適していない。
より高速動作させようとすると、GaAsなど化合物半導
体のFET（MESFET、MODFET）などを使う必要がある。こ
れらの半導体に於ては、電子移動度が極めて高いからで
ある。
体のFET（MESFET、MODFET）などを使う必要がある。こ
れらの半導体に於ては、電子移動度が極めて高いからで
ある。
GaAsの集積回路化への試みは、着々と成功を収めつつ
ある。GaAsFETなどを主体とした集積回路が一般に使用
できれば、超高速動作をするICが得られるという事にな
る。
ある。GaAsFETなどを主体とした集積回路が一般に使用
できれば、超高速動作をするICが得られるという事にな
る。
ところが、ICチツプ自体で高速であるだけでは足らな
い。パツケージも高速動作を損なわないものでなければ
ならない。
い。パツケージも高速動作を損なわないものでなければ
ならない。
数100Mb/sのデイジタル信号を処理するというが、一
般的にその時の信号波形は矩形波である。
般的にその時の信号波形は矩形波である。
繰り返し周波数ｆの矩形波をフーリエ級数に展開する
と、繰り返し周波数ｆより高い成分を持つている。
と、繰り返し周波数ｆより高い成分を持つている。
矩形波をきれいに再現するためには、より高い周波数
に対しても、動作可能でなければならない。
に対しても、動作可能でなければならない。
数100Mb/sの矩形波を扱うためには、数GHzの正弦波
を、増幅できる程度の高速性が要求される。
を、増幅できる程度の高速性が要求される。
このような高速の電気信号は、ICのパツケージに対し
ても厳しい条件を課すことになる。
ても厳しい条件を課すことになる。
低速の電気信号のように、信号はリード線の中を自由
に伝搬する、というわけにはゆかない。リード線の幅、
基板厚みなどに適当な関係が成り立つ時のみ、好適に電
気信号を伝搬させる事ができる。
に伝搬する、というわけにはゆかない。リード線の幅、
基板厚みなどに適当な関係が成り立つ時のみ、好適に電
気信号を伝搬させる事ができる。
リード線、ワイヤなどの導体は、端に導体であるので
はなく自己誘導Ｌを有する。周波数が高いので、これに
よるリアクタンスＬωは無視できないものになる。
はなく自己誘導Ｌを有する。周波数が高いので、これに
よるリアクタンスＬωは無視できないものになる。
さらに、信号線とアース、信号線と信号線の間には容
量Ｃが介在する。
量Ｃが介在する。
ＬとＣの問題は、高速の信号を扱う場合、常に重大で
深刻な問題となる。
深刻な問題となる。
単位長さあたりのＬ、Ｃから、特性インピーダンス が決定される。
伝送線にそつて特性インピーダンスが一定でなければ
ならない。特性インピーダンスの不連続があると、その
点で“反射”が生ずる。
ならない。特性インピーダンスの不連続があると、その
点で“反射”が生ずる。
また、伝送線の最後は、特性インピーダンスに等しい
インピーダンスによつて終端しなければならない。こう
しないと、終端に於て、信号エネルギーの反射が生じ
る。
インピーダンスによつて終端しなければならない。こう
しないと、終端に於て、信号エネルギーの反射が生じ
る。
このような問題は、同軸ケーブルの設計に於ては、古
くからよく知られた問題である。特性インピーダンスが
50Ω、75Ω‥などの同軸ケーブルがある。いずれも特性
インピーダンスが変動しないように、信号線、絶縁層、
アース被覆などの寸法を一定にしてある。また高速の信
号である場合は、抵抗により終端して使用する。
くからよく知られた問題である。特性インピーダンスが
50Ω、75Ω‥などの同軸ケーブルがある。いずれも特性
インピーダンスが変動しないように、信号線、絶縁層、
アース被覆などの寸法を一定にしてある。また高速の信
号である場合は、抵抗により終端して使用する。
IC用のパツケージに於ても、高速動作するICに対して
は、これと同じ事が条件として課されることになる。つ
まり、特性インピーダンスが一定で、特性インピーダン
スに等しい終端抵抗を付けるという事である。
は、これと同じ事が条件として課されることになる。つ
まり、特性インピーダンスが一定で、特性インピーダン
スに等しい終端抵抗を付けるという事である。
さらに、リード、ワイヤのＬができるだけ小さい方が
良い。Ｌが大きいと、入力信号がICの入力電極に到達し
にくくなり、波形の劣化が生じるからである。導体の自
己誘導は、断面積が小さく、細長いほど大きい。
良い。Ｌが大きいと、入力信号がICの入力電極に到達し
にくくなり、波形の劣化が生じるからである。導体の自
己誘導は、断面積が小さく、細長いほど大きい。
パツケージの中の導体は、リードフレーム、メタライ
ズ配線、ICチツプの中の導体パターン、ボンデイングワ
イヤなどである。この内、導体パターン、ワイヤなどは
特に細い。
ズ配線、ICチツプの中の導体パターン、ボンデイングワ
イヤなどである。この内、導体パターン、ワイヤなどは
特に細い。
ワイヤは細いから、かなり大きいＬを持つ。したがつ
て、これはできるだけ短くしなければならない。
て、これはできるだけ短くしなければならない。
ワイヤを短くするには、従来のように、ICチツプの電
極とリードフレームとをワイヤで直接、結合する、とい
うわけにはゆかない。リードフレームの数が増えると、
ワイヤが長くなるからである。
極とリードフレームとをワイヤで直接、結合する、とい
うわけにはゆかない。リードフレームの数が増えると、
ワイヤが長くなるからである。
さらに、電源の数が多くなる、という事がある。市販
のTTLやC_MOSICなどは単一電源で駆動できる。ところが
高速論理素子を含むICの場合、その性能を十分に引出さ
せるため３電源必要な場合がある。この場合、アース
（基準電位）を含めて４つの異なる電源線が必要という
事になる。
のTTLやC_MOSICなどは単一電源で駆動できる。ところが
高速論理素子を含むICの場合、その性能を十分に引出さ
せるため３電源必要な場合がある。この場合、アース
（基準電位）を含めて４つの異なる電源線が必要という
事になる。
そして、ICチツプのさまざまな箇所に電源、アースを
与える必要がある。ワイヤは短いほうが良いのであるか
ら、メタライズ配線の複数本を同じ電源、アース配線と
して使うこともある。このため、メタライズ配線の内、
10本以上を電源線として使わなければならない事もあ
る。
与える必要がある。ワイヤは短いほうが良いのであるか
ら、メタライズ配線の複数本を同じ電源、アース配線と
して使うこともある。このため、メタライズ配線の内、
10本以上を電源線として使わなければならない事もあ
る。
信号線の数も多いのであるから、メタライズ配線の数
は多くならざるを得ない。
は多くならざるを得ない。
また、高速動作するICでは必然的に、半導体チツプよ
り生じる熱は大きくなり、デバイスの信頼性の面から
も、その放熱性向上は、かかるパツケージにおいては、
特に重要といえる。
り生じる熱は大きくなり、デバイスの信頼性の面から
も、その放熱性向上は、かかるパツケージにおいては、
特に重要といえる。
（ウ） 従来技術 高速動作集積回路用のパツケージとして、従来から使
用されている最上のもののひとつの例を第２図に示す。
これはセラミツクの蓋板を除いたものである。フラツト
形セラミツクパツケージといい、CERDIPと区別する。
用されている最上のもののひとつの例を第２図に示す。
これはセラミツクの蓋板を除いたものである。フラツト
形セラミツクパツケージといい、CERDIPと区別する。
中央に正方形の開口を有する正方形のセラミツク主板
１の下面には、底板11が貼付けられている。底板11もセ
ラミツクである。
１の下面には、底板11が貼付けられている。底板11もセ
ラミツクである。
セラミツク主板１の上には、開口から放射状に側辺に
至るメタライズ配線３が設けてある。セラミツク主板１
の上には、セラミツクの枠体７が貼りつけてある。枠体
７の上へ、蓋板（図示せず）を貼りつける。
至るメタライズ配線３が設けてある。セラミツク主板１
の上には、セラミツクの枠体７が貼りつけてある。枠体
７の上へ、蓋板（図示せず）を貼りつける。
メタライズ配線３の終端部には、リードフレーム10が
ろう付けしてある。リードフレーム10は４方に突出して
いるが、２方向だけでDIPになつているものもある。
ろう付けしてある。リードフレーム10は４方に突出して
いるが、２方向だけでDIPになつているものもある。
メタライズ配線には、信号線もあれば電源線もある。
これらが同一平面上に存在する。
これらが同一平面上に存在する。
蓋板もあわせると、このパツケージは４層のセラミツ
ク板を重ね合わせる事になる。
ク板を重ね合わせる事になる。
このように、セラミツク板を、３枚以上重ねるので、
MLCP（Multi Laminate Ceramic Package）という。
MLCP（Multi Laminate Ceramic Package）という。
現在のところ、パツケージ全体に占める生産量は３％
程度である。プラスチツクパツケージに比べて、極めて
高価である。
程度である。プラスチツクパツケージに比べて、極めて
高価である。
パツケージにICチツプを取付ける場合、底板11にICチ
ツプをダイボンドし、チツプの電極部とメタライズ配線
の始点とをAuワイヤでワイヤボンドする。
ツプをダイボンドし、チツプの電極部とメタライズ配線
の始点とをAuワイヤでワイヤボンドする。
このパツケージは、メタライズ配線によつて、リード
フレームとワイヤを仲介するようになつているところが
特徴である。リードフレームの数が増えても、ワイヤの
長さはあまり長くならない、という利点がある。
フレームとワイヤを仲介するようになつているところが
特徴である。リードフレームの数が増えても、ワイヤの
長さはあまり長くならない、という利点がある。
しかし、入力信号、出力信号の数が多くなり電源線の
数も多くなれば、そうはゆかない。メタライズ配線の間
隔、幅には限度があるから、配線数が増大すると、セラ
ミツクの開口部が広くなり、ICチツプの数倍の寸法にな
る。
数も多くなれば、そうはゆかない。メタライズ配線の間
隔、幅には限度があるから、配線数が増大すると、セラ
ミツクの開口部が広くなり、ICチツプの数倍の寸法にな
る。
こうなると、ボンデイングワイヤが長くなりすぎて、
Ｌが大きくなり、信号が劣化なく半導体チツプへ伝達さ
れにくくなる。
Ｌが大きくなり、信号が劣化なく半導体チツプへ伝達さ
れにくくなる。
第２図のようなセラミツク板を２枚以上重ねた多層セ
ラミツクパツケージも既に考案されている。
ラミツクパツケージも既に考案されている。
これが、現在のところ最も洗練されたICパツケージと
いえる。
いえる。
メタライズ配線が上下に重なつているセラミツク板の
それぞれに設けられる。配線数が増大しても、セラミツ
ク板の開口部をあまり広くしなくてもよいから、ICチツ
プとメタライズ配線を連結するワイヤを短くする事がで
きる。このためワイヤのＬが増えない、という利点があ
る。
それぞれに設けられる。配線数が増大しても、セラミツ
ク板の開口部をあまり広くしなくてもよいから、ICチツ
プとメタライズ配線を連結するワイヤを短くする事がで
きる。このためワイヤのＬが増えない、という利点があ
る。
（エ） 従来技術の問題点 第２図に示すMLCPパツケージは、現在入手できる最上
のパツケージであるが、配線数が増えると、ワイヤが長
くなり、Ｌが増えるという欠点がある。
のパツケージであるが、配線数が増えると、ワイヤが長
くなり、Ｌが増えるという欠点がある。
メタライズ配線を有するセラミツク板を複数枚重ねた
ものは、上下に信号線が存在するから、信号線同士の電
気的結合が増大する。このため、信号の混合、干渉が起
こりやすい。
ものは、上下に信号線が存在するから、信号線同士の電
気的結合が増大する。このため、信号の混合、干渉が起
こりやすい。
また、信号線、電源線が、スルーホールを介して上下
のセラミツク板の間で接続されるようになるから、特性
インピーダンス を一定にできない、という難点がある。
のセラミツク板の間で接続されるようになるから、特性
インピーダンス を一定にできない、という難点がある。
さらに、これらのパツケージの場合、特性インピーダ
ンスに等しい終端抵抗を欠いている。このため入力信号
がこのパツケージの信号線に入ると、メタライズ配線の
端で必ず反射が起こる。
ンスに等しい終端抵抗を欠いている。このため入力信号
がこのパツケージの信号線に入ると、メタライズ配線の
端で必ず反射が起こる。
例えば50Ωのチツプ抵抗を入れる、という事が試みら
れるが、入力信号の数が多い場合、このような事は極め
て困難である。チツプ抵抗はハイブリツドICなどに使わ
れるものであるが、パツケージのメタライズ配線に載せ
るには大きすぎる。また、たとえ載せたとしても、メタ
ライズ配線の終端（つまりワイヤとの接続点）にチツプ
抵抗を付ける事は難しい。
れるが、入力信号の数が多い場合、このような事は極め
て困難である。チツプ抵抗はハイブリツドICなどに使わ
れるものであるが、パツケージのメタライズ配線に載せ
るには大きすぎる。また、たとえ載せたとしても、メタ
ライズ配線の終端（つまりワイヤとの接続点）にチツプ
抵抗を付ける事は難しい。
従来のIC用パツケージは、あくまでパツケージであつ
て、抵抗を内蔵したものはなかつた。
て、抵抗を内蔵したものはなかつた。
しかし、高速信号を伝送する線路は、既に述べたよう
に、特性インピーダンスに等しい抵抗によつて終端しな
ければならない。
に、特性インピーダンスに等しい抵抗によつて終端しな
ければならない。
また、MLCPは、プラスチツクパツケージに比べると、
放熱性は良好であるが、アルミナの熱伝導度は、0.05ca
l/cmsec℃程度で、消費電力が特に大きくなる超高速IC
用パツケージでは、半導体チツプ搭載部がアルミナの場
合熱抵抗が40〜50℃/wと放熱性の面で不十分である。さ
らに、本発明の如く、ICパツケージ内に終端抵抗という
発熱体を形成する場合には、半導体デバイスの信頼性を
維持するために、さらに、低抗体材質のTCR（抵抗温度
係数）の制約を極力小さくするためにも、放熱性の向上
は、より大きな問題となる。
放熱性は良好であるが、アルミナの熱伝導度は、0.05ca
l/cmsec℃程度で、消費電力が特に大きくなる超高速IC
用パツケージでは、半導体チツプ搭載部がアルミナの場
合熱抵抗が40〜50℃/wと放熱性の面で不十分である。さ
らに、本発明の如く、ICパツケージ内に終端抵抗という
発熱体を形成する場合には、半導体デバイスの信頼性を
維持するために、さらに、低抗体材質のTCR（抵抗温度
係数）の制約を極力小さくするためにも、放熱性の向上
は、より大きな問題となる。
（オ） 目的 （１）信号線の特性インピーダンスを一様にする事ので
きる集積回路パツケージを提供する事が本発明の第１の
目的である。
きる集積回路パツケージを提供する事が本発明の第１の
目的である。
（２）メタライズ配線の入力信号線を特性インピーダン
スに等しい抵抗によつて終端できるようにした集積回路
パツケージを提供する事が本発明の第２の目的である。
スに等しい抵抗によつて終端できるようにした集積回路
パツケージを提供する事が本発明の第２の目的である。
（３）配線の数が増えても、ボンデイングワイヤが長く
ならないような集積回路パツケージを提供する事が本発
明の第３の目的である。
ならないような集積回路パツケージを提供する事が本発
明の第３の目的である。
（４）ICチツプの多くの箇所に電源、アースを接続する
必要がある場合にも、ワイヤボンデイングが容易である
ようにした集積回路パツケージを提供する事が本発明の
第４の目的である。
必要がある場合にも、ワイヤボンデイングが容易である
ようにした集積回路パツケージを提供する事が本発明の
第４の目的である。
（５）ICチツプおよびパツケージ内に形成した抵抗から
生じる熱を効率よく放散し、信頼性良好なデバイスを提
供することが、本発明の第５の目的である。
生じる熱を効率よく放散し、信頼性良好なデバイスを提
供することが、本発明の第５の目的である。
（カ） 構成 本発明のパツケージは、セラミツクを多層重ねたもの
で、セラミツクの上面にはメタライズ配線を設ける。こ
のような点で、MLCPカテゴリーに入るものである。
で、セラミツクの上面にはメタライズ配線を設ける。こ
のような点で、MLCPカテゴリーに入るものである。
さらに本発明のパツケージは （１）電源用配線と信号用配線を同一面上に配置せず、
信号用配線は１枚のセラミツク板の上にのみ設ける。
信号用配線は１枚のセラミツク板の上にのみ設ける。
（２）電源用配線は、セラミツク板の全周にメタライズ
面を設ける事によつて構成する。
面を設ける事によつて構成する。
（３）電源用配線と同一面上に、終端抵抗を厚膜印刷法
又は薄膜法で形成する。
又は薄膜法で形成する。
（４）半導体チツプ搭載部は、熱伝導性良好な金属底板
を設け、上記（１）〜（３）の特徴を有するMLCPと貼り
合わせる。
を設け、上記（１）〜（３）の特徴を有するMLCPと貼り
合わせる。
ここで電源用配線というのは広義には、アース配線を
も含んでいる。
も含んでいる。
図面によつて説明する。
第１図は本発明の実施例に係る集積回路パツケージの
斜視図である。第３図は断面図である。
斜視図である。第３図は断面図である。
この例ではセラミツク板が４層重ねられている。実際
にはICチツプを装着した後、蓋板を付けるから、５層の
セラミツク板になる。底板14もセラミツクとすれば、６
層のセラミツクとなる。
にはICチツプを装着した後、蓋板を付けるから、５層の
セラミツク板になる。底板14もセラミツクとすれば、６
層のセラミツクとなる。
底板14を除き、下から順に第１セラミツク板１、第２
セラミツク板２、第３セラミツク板18、第４セラミツク
板７が積層された構造となつている。
セラミツク板２、第３セラミツク板18、第４セラミツク
板７が積層された構造となつている。
これらは、正方形のセラミツク板であつて、中央に正
方形の開口を有する。
方形の開口を有する。
第１セラミツク板１は第１開口21を有する。これの一
辺をW1とする。
辺をW1とする。
第２セラミツク板２は第２開口22を有する。これの一
辺をW2とする。
辺をW2とする。
第３セラミツク板18は第３開口23を有する。これの一
辺をW3とする。
辺をW3とする。
第４セラミツク板７は第４開口24を有する。これの一
辺をW4とする。
辺をW4とする。
セラミツク板は開口21〜24が中央に於て、階段状にな
るようになつている。つまり、 W1＜W2＜W3＜W4 （１） である。
るようになつている。つまり、 W1＜W2＜W3＜W4 （１） である。
セラミツク板１、２、18の階段部の幅をD1、D2、D3と
すると、 D1＝（W2−W1）/2 （２） D2＝（W3−W2）/2 （３） D3＝（W4−W3）/2 （４） である。
すると、 D1＝（W2−W1）/2 （２） D2＝（W3−W2）/2 （３） D3＝（W4−W3）/2 （４） である。
第２セラミツク板２〜第４セラミツク板７の外辺長は
等しいので、外側面は重ね合わせた状態で面一となつて
いる。
等しいので、外側面は重ね合わせた状態で面一となつて
いる。
第１セラミツク板１は信号用のメタライズ配線３のみ
を専有する。信号用配線というのは、入力信号と出力信
号の両方を含む。電源用、アース用配線でないという事
である。「専有する」というのは、この層に信号用配線
の全てが存在しているという事である。「のみ」という
のは、電源、アース線を含まないという事である。
を専有する。信号用配線というのは、入力信号と出力信
号の両方を含む。電源用、アース用配線でないという事
である。「専有する」というのは、この層に信号用配線
の全てが存在しているという事である。「のみ」という
のは、電源、アース線を含まないという事である。
信号用メタライズ配線３は、第１セラミツク板１の外
縁から、第１開口21に至るように放射状に設けられてい
る。ここでは、各辺に５本の信号線を書いているが、実
際には、もつと多いのである。図を簡単にするため、信
号線を一部省略している。
縁から、第１開口21に至るように放射状に設けられてい
る。ここでは、各辺に５本の信号線を書いているが、実
際には、もつと多いのである。図を簡単にするため、信
号線を一部省略している。
メタライズというのは、金属を被覆する事を広く意味
する。ここでは、セラミツク板の表面に導電体を形成す
るため、金属層を形成することである。
する。ここでは、セラミツク板の表面に導電体を形成す
るため、金属層を形成することである。
セラミツクに接触する部分はタングステンＷである。
メタライズ部が外部に露呈しない場合は、タングステン
だけでもよい。外部に露出する場合は、さらに金Auで被
覆する。
メタライズ部が外部に露呈しない場合は、タングステン
だけでもよい。外部に露出する場合は、さらに金Auで被
覆する。
タングステンＷと金Auの間に他の金属層が挾まれる事
もある。
もある。
一般に厚膜であつて、10μｍ〜30μｍの厚みがある。
第１図に於て、第１セラミツク板１の上の信号用メタ
ライズ配線３には斜線を付して示している。これは、断
面を現わすハツチンではない。第１図に於て、斜線の付
されたものは全て断面ではなくメタライズ面を表わして
いる。
ライズ配線３には斜線を付して示している。これは、断
面を現わすハツチンではない。第１図に於て、斜線の付
されたものは全て断面ではなくメタライズ面を表わして
いる。
信号用メタライズ配線３は、第１開口21から、第１セ
ラミツク板１の外縁まで連続している。第２セラミツク
板２などによつて、途中が隠れているが、切れているわ
けではない。
ラミツク板１の外縁まで連続している。第２セラミツク
板２などによつて、途中が隠れているが、切れているわ
けではない。
外縁に於て、信号用メタライズ配線３には、それぞれ
信号用リードフレーム10がろう付けしてある。
信号用リードフレーム10がろう付けしてある。
第１セラミツク板１の下には金属底板14がロー材34で
貼りつけてある。金めつきされた金属底板中央11に半導
体集積回路チツプがダイボンドされる。金属底板中央の
空間をキヤビテイという事がある。
貼りつけてある。金めつきされた金属底板中央11に半導
体集積回路チツプがダイボンドされる。金属底板中央の
空間をキヤビテイという事がある。
金属底板14はグランド電位となるように、MLCP内に形
成したスルーホールを介してGNDメタライズ面５に接続
される。信号用メタライズ配線３は、グランド面（接地
電位）と、第１セラミツク板１の厚みT1だけ上下に離れ
ている事になる。この例で、第１セラミツク板１の厚み
T1は0.3mmである。
成したスルーホールを介してGNDメタライズ面５に接続
される。信号用メタライズ配線３は、グランド面（接地
電位）と、第１セラミツク板１の厚みT1だけ上下に離れ
ている事になる。この例で、第１セラミツク板１の厚み
T1は0.3mmである。
信号用メタライズ配線３と、グランド面とは、厚みT1
のコンデンサを形成するから、これによつてＣが生ず
る。
のコンデンサを形成するから、これによつてＣが生ず
る。
また、メタライズ配線３の線幅Ｕは一定になつてい
る。この例でＵ＝0.12mmである。
る。この例でＵ＝0.12mmである。
T1、T2とＵが信号用メタライズ配線３の単位長さあた
りのＬ、Ｃを決定する。
りのＬ、Ｃを決定する。
が特性インピーダンスである。特性インピーダンスを一
定にする必要がある。このため、T1、T2、Ｕは信号用メ
タライズ配線３のほぼ全長にわたつて一定になつてい
る。
定にする必要がある。このため、T1、T2、Ｕは信号用メ
タライズ配線３のほぼ全長にわたつて一定になつてい
る。
アルミナAl2O3をセラミツク板とする場合、T1＝T2＝
0.3mm、Ｕ＝0.12mmとすると、配線の特性インピーダン
スは50Ωになる。
0.3mm、Ｕ＝0.12mmとすると、配線の特性インピーダン
スは50Ωになる。
ただし、特性インピーダンスZ0が決まつていても、
T1、Ｕは一意的に決まるものではない。上記の値以外の
ものも可能である。
T1、Ｕは一意的に決まるものではない。上記の値以外の
ものも可能である。
ただし、第１セラミツク板１の外縁では、信号用メタ
ライズ配線３は0.5mmの幅に拡がつている（第１図）。
これは、リードフレーム10を強固にろう付けするためで
ある。
ライズ配線３は0.5mmの幅に拡がつている（第１図）。
これは、リードフレーム10を強固にろう付けするためで
ある。
第１セラミツク板１は、信号用メタライズ配線３を専
有するが、電源用メタライズ配線26、27も外縁から、内
部へ向つて設けられている。これらには、電源用リード
フレーム12、13がろう付けしてある。
有するが、電源用メタライズ配線26、27も外縁から、内
部へ向つて設けられている。これらには、電源用リード
フレーム12、13がろう付けしてある。
電源用メタライズ配線26、27は、第１段部D1には現わ
れない。第２セラミツク板２、第３セラミツク板18の直
下まで延びているだけである。これらは、スルーホール
31、32によつて、GNDメタライズ面５、及び電源メタラ
イズ面６につながつている。
れない。第２セラミツク板２、第３セラミツク板18の直
下まで延びているだけである。これらは、スルーホール
31、32によつて、GNDメタライズ面５、及び電源メタラ
イズ面６につながつている。
このように、第１セラミツク板１の上には、全てのリ
ードフレーム10、12、13と、信号用メタライズ配線３の
全てと、第１開口21に至らない電源用メタライズ配線2
6、27が存在する。
ードフレーム10、12、13と、信号用メタライズ配線３の
全てと、第１開口21に至らない電源用メタライズ配線2
6、27が存在する。
次に、第２セラミツク板２について説明する。本発明
に於て、この層は、最も特徴ある部分である。
に於て、この層は、最も特徴ある部分である。
第２セラミツク板２の外縁部４辺には、GNDメタライ
ズ面５が連続して、枠状に形成されている。GNDメタラ
イズ面５の一部は露出しているが、残りは第３セラミツ
ク板18の下に隠れている。
ズ面５が連続して、枠状に形成されている。GNDメタラ
イズ面５の一部は露出しているが、残りは第３セラミツ
ク板18の下に隠れている。
第２セラミツク板２の厚みT2はこの例で0.3mmであ
る。
る。
第２セラミツク板２の内方の第２開口22と、第３セラ
ミツク板18の第３開口23の間の、露出した第２セラミツ
ク板２の第２段部D2には、GNDメタライズ面５の他に、
メタライズ電極８が設けられる。
ミツク板18の第３開口23の間の、露出した第２セラミツ
ク板２の第２段部D2には、GNDメタライズ面５の他に、
メタライズ電極８が設けられる。
第４図はこの部分の拡大平面図である。
メタライズ電極８は第２開口22に面した、第２段部D2
の前方に設けられている。GNDメタライズ面５とメタラ
イズ電極８の間に抵抗４が設けられる。この例では抵抗
の値は50Ωである。抵抗は薄膜法により形成した。
の前方に設けられている。GNDメタライズ面５とメタラ
イズ電極８の間に抵抗４が設けられる。この例では抵抗
の値は50Ωである。抵抗は薄膜法により形成した。
第３セラミツク板18の上には電源メタライズ面６が全
周にわたつて形成される。
周にわたつて形成される。
第３段部D3は、第３セラミツク板18の第３開口23と第
４セラミツク板７の第４開口24の間の領域として定義で
きる。
４セラミツク板７の第４開口24の間の領域として定義で
きる。
電源メタライズ面６の一部は第４セラミツク板７によ
つて隠されている。
つて隠されている。
第３段部D3に露出しているのは、電源メタライズ面６
の一部にすぎない。
の一部にすぎない。
第２セラミツク板２の上のGNDメタライズ面５、及び
第３セラミツク板18の上の電源メタライズ面６は４辺の
全周にわたつて連続的に設けられている。
第３セラミツク板18の上の電源メタライズ面６は４辺の
全周にわたつて連続的に設けられている。
このように、電源配線がセラミツク板の全周に設けら
れる、という構造も、本発明の新規な点である。
れる、という構造も、本発明の新規な点である。
このようにする事には、２つの重大な意味がる。
ひとつは、ICチツプの中には、複数のグランド電極
部、電源電極部があるが、どの位置に、どれだけあつて
も、それらに最も近いGNDメタライズ面５、電源メタラ
イズ面６の位置から、ワイヤボンドできるという事であ
る。ワイヤボンデイングが容易であるし、ワイヤを短く
できる。
部、電源電極部があるが、どの位置に、どれだけあつて
も、それらに最も近いGNDメタライズ面５、電源メタラ
イズ面６の位置から、ワイヤボンドできるという事であ
る。ワイヤボンデイングが容易であるし、ワイヤを短く
できる。
もうひとつは、電源メタライズ面６とGNDメタライズ
面５とが、薄いセラミツク板を介して、上下に重なつて
いるから、グランド、電源の間に、大きいコンデンサを
実効的に形成できるという事である。このため、電源線
に入るノイズを有効にカツトでき、集積回路電源レベル
を安定化させる事ができる。
面５とが、薄いセラミツク板を介して、上下に重なつて
いるから、グランド、電源の間に、大きいコンデンサを
実効的に形成できるという事である。このため、電源線
に入るノイズを有効にカツトでき、集積回路電源レベル
を安定化させる事ができる。
GNDメタライズ面５、電源メタライズ面６、底板14の
メタライズ面34は、セラミツク板の間に垂直に設けられ
たスルーホール31、32、33によつて、電源用メタライズ
配線26、27に接続される。
メタライズ面34は、セラミツク板の間に垂直に設けられ
たスルーホール31、32、33によつて、電源用メタライズ
配線26、27に接続される。
信号線の場合と違つて、電源線は、特性インピーダン
スを一定にするというような要求が課されないので、ス
ルーホールによつて上下に配線を接続してもなんら差支
えない。
スを一定にするというような要求が課されないので、ス
ルーホールによつて上下に配線を接続してもなんら差支
えない。
この例は、簡単のため、１電源の例を示している。
２電源の場合は、第３セラミツク板18の上に、第４セ
ラミツク板を設け、この上面にその電源のメタライズ面
を形成すると良い。
ラミツク板を設け、この上面にその電源のメタライズ面
を形成すると良い。
つまり、ｎ電源であれば、グランドも含めて、（ｎ＋
１）の電源用メタライズ面（グランドを含む）を必要と
するから、（ｎ＋１）枚のセラミツク板を、信号用メタ
ライズ配線３の第１セラミツク板１の上に重ねるように
すればよい。
１）の電源用メタライズ面（グランドを含む）を必要と
するから、（ｎ＋１）枚のセラミツク板を、信号用メタ
ライズ配線３の第１セラミツク板１の上に重ねるように
すればよい。
そして、最上のメタライズ面の上に、蓋板を貼りつけ
る支持台となるセラミツク板を設ける。
る支持台となるセラミツク板を設ける。
この例では第４セラミツク板７となつている。ICチツ
プを金属底板中央11にとりつけ、ワイヤボンデイングを
行なつた後、第４セラミツク板７の間にセラミツクの蓋
板（図示せず）を接着するのである。
プを金属底板中央11にとりつけ、ワイヤボンデイングを
行なつた後、第４セラミツク板７の間にセラミツクの蓋
板（図示せず）を接着するのである。
さて、信号用メタライズ配線３の内、入力信号用のも
のは、１段上のメタライズ電極８の内、最も近いものと
ワイヤ35によつて接続される。
のは、１段上のメタライズ電極８の内、最も近いものと
ワイヤ35によつて接続される。
第４図にこれを示す。
メタライズ電極８はＲ（50Ω）によつてグランド（GN
D）とつながつている。信号用メタライズ配線３の内、
入力信号はメタライズ電極８につながつているから、特
性インピーダンス（50Ω）によつて終端されていること
になる。
D）とつながつている。信号用メタライズ配線３の内、
入力信号はメタライズ電極８につながつているから、特
性インピーダンス（50Ω）によつて終端されていること
になる。
終端抵抗は、入力信号線を終端するために必要なので
ある。出力信号に対しては不要である。
ある。出力信号に対しては不要である。
しかし、ICチツプにより、出力、入力信号線の配分が
異なる。
異なる。
どのようなICチツプに対しても有効であるためには、
抵抗体４の数を、信号線の数に等しくすればよい。この
例では、低抗体４の数を全信号線の数と等しくしてあ
る。
抵抗体４の数を、信号線の数に等しくすればよい。この
例では、低抗体４の数を全信号線の数と等しくしてあ
る。
しかし、少なくとも出力信号はひとつあるはずである
から、（全信号線数−１）だけの抵抗体４があればよい
のである。
から、（全信号線数−１）だけの抵抗体４があればよい
のである。
本実施例は特性インピーダンス50Ωで入力信号のみを
50Ωで終端した例であるが、必要によつては出力信号線
にも抵抗を入れることが可能なように、抵抗体の数は全
信号線数と等しくしてある。
50Ωで終端した例であるが、必要によつては出力信号線
にも抵抗を入れることが可能なように、抵抗体の数は全
信号線数と等しくしてある。
また、信号線とGNDの間に抵抗体を形成したが、GNDの
代りに電源の１つを使い、信号線に直流レベルを与える
ことも可能であり、２個以上の低抗体を２個以上の電源
の間に形成して終端することも可能である。
代りに電源の１つを使い、信号線に直流レベルを与える
ことも可能であり、２個以上の低抗体を２個以上の電源
の間に形成して終端することも可能である。
また第３図に示した如く、ICチツプ搭載部に熱伝導性
良好な金属を用いるべく、前述の如きHLCPの下層部１に
金属底板14をロー付した。
良好な金属を用いるべく、前述の如きHLCPの下層部１に
金属底板14をロー付した。
ここで用いる金属としては、Cu、Moなどの単体の使用
も考えられるが、熱伝導度が大きく熱膨脹係数がパツケ
ージの主構成要素であるアルミナや、Si又はGaAsなどの
半導体チツプと整合していることから、Cu/Ni合金/Cu、
Cu/Mo/Cuなどのクラツドテープ、さらには、CuW又はCuM
o焼結体の使用が有効である。特に、Cuを５〜25wt％含
有するCuW、CuMo焼結体は熱伝導度も0.45〜0.60cal/cms
ec℃とアルミナのほぼ10倍あり、該パツケージへの適用
は有効である。
も考えられるが、熱伝導度が大きく熱膨脹係数がパツケ
ージの主構成要素であるアルミナや、Si又はGaAsなどの
半導体チツプと整合していることから、Cu/Ni合金/Cu、
Cu/Mo/Cuなどのクラツドテープ、さらには、CuW又はCuM
o焼結体の使用が有効である。特に、Cuを５〜25wt％含
有するCuW、CuMo焼結体は熱伝導度も0.45〜0.60cal/cms
ec℃とアルミナのほぼ10倍あり、該パツケージへの適用
は有効である。
本パツケージの如く、半導体チツプの他、MLCP内に設
けた終端抵抗部からも熱が生じる場合には、かくの如き
高放熱構造のパツケージの必要性は大きい。
けた終端抵抗部からも熱が生じる場合には、かくの如き
高放熱構造のパツケージの必要性は大きい。
（キ） 効果 （１）信号線の特性インピーダンスを一様にする事がで
きる。
きる。
信号用メタライズ配線３は、全て第１セラミツク板１
の上にある。第１セラミツク板の厚みT1を介し、底板14
のグランドメタライズ面と平行になつている。メタライ
ズ配線の太さＵを一定にすれば、単位長さあたりのＬ、
Ｃが一定になり、特性インピーダンス が一定になる。
の上にある。第１セラミツク板の厚みT1を介し、底板14
のグランドメタライズ面と平行になつている。メタライ
ズ配線の太さＵを一定にすれば、単位長さあたりのＬ、
Ｃが一定になり、特性インピーダンス が一定になる。
第２図のように、グランドと信号線が同一の板面上に
あるものは、距離によつてL,Cが異なる。たとえＬが一
定であつても、特性インピーダンス が一定にならない。
あるものは、距離によつてL,Cが異なる。たとえＬが一
定であつても、特性インピーダンス が一定にならない。
第１セラミツク板１の上にも電源用メタライズ配線2
6、27がある。これと信号用メタライズ配線の間にもＣ
が存在する。しかし、このＣは、信号用メタライズ配線
と直下の底板のグランドメタライズ面との間のＣに比べ
て極めて小さいので無視できる。
6、27がある。これと信号用メタライズ配線の間にもＣ
が存在する。しかし、このＣは、信号用メタライズ配線
と直下の底板のグランドメタライズ面との間のＣに比べ
て極めて小さいので無視できる。
（２）入力信号メタライズ配線を、特性インピーダンス
に等しい抵抗によつて終端する事ができる。
に等しい抵抗によつて終端する事ができる。
このため、入力信号はメタライズ配線の中で反射され
ない。入力信号パワーの殆ど全てがICの中へ入つてゆく
ことができる。
ない。入力信号パワーの殆ど全てがICの中へ入つてゆく
ことができる。
（３）配線の数が増えてもボンデイングワイヤが長くな
らない。
らない。
電源と信号とを分けたからである。多電源になつた
り、ICチツプの多くの箇所に電源が要求される場合で
も、電源のための配線を重ね合わせた他のセラミツク板
の上に形成できる。
り、ICチツプの多くの箇所に電源が要求される場合で
も、電源のための配線を重ね合わせた他のセラミツク板
の上に形成できる。
第１セラミツク板１の第１開口21に面した箇所には信
号用メタライズ配線３だけを形成すればよい。
号用メタライズ配線３だけを形成すればよい。
このため、ICチツプの寸法と、第１開口21の寸法があ
まり変わらない、という事になる。
まり変わらない、という事になる。
すると、信号用メタライズ配線３とICチツプ信号電極
を結ぶワイヤは短くてよい。
を結ぶワイヤは短くてよい。
信号用のワイヤは、数100Mb/sの高速信号の場合、1mm
以下である事が望ましい。そういう事も可能である。
以下である事が望ましい。そういう事も可能である。
これに反し電源線とICの電源電極を結ぶワイヤは多少
長くてもよい。これらは階段の上部D2、D3、‥にあるか
ら、ワイヤは長くなる。しかしこれは差支えない。
長くてもよい。これらは階段の上部D2、D3、‥にあるか
ら、ワイヤは長くなる。しかしこれは差支えない。
（４）電源メタライズ面、グランドメタライズ面が全周
にあるから、ICチツプの任意の箇所に多数の電源、グラ
ンド電極があつても、最短のワイヤで接続できる。ワイ
ヤボンデイングも容易である。
にあるから、ICチツプの任意の箇所に多数の電源、グラ
ンド電極があつても、最短のワイヤで接続できる。ワイ
ヤボンデイングも容易である。
（５）MLCPの性能の機能に、放熱性を向上するための機
能を付与するために、半導体チツプを直接搭載する部分
に熱伝導性良好な金属底板を用いたことにより、放熱性
良好なパツケージが得られた。
能を付与するために、半導体チツプを直接搭載する部分
に熱伝導性良好な金属底板を用いたことにより、放熱性
良好なパツケージが得られた。
具体的には、金属板に熱伝導度0.55cal/cmsec℃の15w
t％Cu−Ｗ焼結体を用いることにより、アルミナのみで
形成されたパツケージに比して熱抵抗を15〜20℃/w減少
させることが可能で、さらに金属底板の外面に放熱フイ
ンを付け、空冷することにより、５℃/wという熱抵抗を
達成することができ、消費電力が1W以上でも、信頼性良
好なパツケージを提供することができる。又、本構成の
パツケージでは、IC動作時における終端抵抗部の発熱
も、十分に放熱することができ、パツケージ内の温度上
昇による、抵抗の変化も、規格内におさえることがで
き、本パツケージにおける放熱性向上の効果が確認され
た。
t％Cu−Ｗ焼結体を用いることにより、アルミナのみで
形成されたパツケージに比して熱抵抗を15〜20℃/w減少
させることが可能で、さらに金属底板の外面に放熱フイ
ンを付け、空冷することにより、５℃/wという熱抵抗を
達成することができ、消費電力が1W以上でも、信頼性良
好なパツケージを提供することができる。又、本構成の
パツケージでは、IC動作時における終端抵抗部の発熱
も、十分に放熱することができ、パツケージ内の温度上
昇による、抵抗の変化も、規格内におさえることがで
き、本パツケージにおける放熱性向上の効果が確認され
た。
第１図は本発明の実施例に係る集積回路パツケージの斜
視図。 第２図は従来例の集積回路のパツケージのうち最良のも
のの斜視図。 第３図は本発明の集積回路パツケージの断面図。 第４図は低抗体の部分の拡大平面図。 １……第１セラミツク板 ２……第２セラミツク板 ３……信号用メタライズ配線 ４……抵抗体 ５……グランドメタライズ面（GNDメタライズ面） ６……電源メタライズ面 ７……第４セラミツク板 ８……メタライズ電極 10……信号用リードフレーム 11……底板中央 12,13……電源用リードフレーム 14……金属底板 18……第３セラミツク板 21……第１開口 22……第２開口 23……第３開口 24……第４開口 26,27……電源用メタライズ配線 35……ボンデイングワイヤ D1……第１段部 D2……第２段部 D3……第３段部
視図。 第２図は従来例の集積回路のパツケージのうち最良のも
のの斜視図。 第３図は本発明の集積回路パツケージの断面図。 第４図は低抗体の部分の拡大平面図。 １……第１セラミツク板 ２……第２セラミツク板 ３……信号用メタライズ配線 ４……抵抗体 ５……グランドメタライズ面（GNDメタライズ面） ６……電源メタライズ面 ７……第４セラミツク板 ８……メタライズ電極 10……信号用リードフレーム 11……底板中央 12,13……電源用リードフレーム 14……金属底板 18……第３セラミツク板 21……第１開口 22……第２開口 23……第３開口 24……第４開口 26,27……電源用メタライズ配線 35……ボンデイングワイヤ D1……第１段部 D2……第２段部 D3……第３段部
フロントページの続き (72)発明者 井田 雅夫 神奈川県厚木市森の里若宮３番１号 日本 電信電話株式会社厚木電気通信研究所内 (56)参考文献 特開 昭54−102971（ＪＰ，Ａ) 特開 昭55−95343（ＪＰ，Ａ) 特開 昭60−49660（ＪＰ，Ａ) 特開 昭63−107204（ＪＰ，Ａ) 特開 昭62−112354（ＪＰ，Ａ) 特開 昭61−234549（ＪＰ，Ａ)
Claims (6)
- 【請求項１】中央に第１開口21を有し、４方向又は２方
向に前記第１開口21から外縁に至る複数本の信号用メタ
ライズ配線３と外縁から中間部に至る複数本の電源用メ
タライズ配線26、27とを上面に設けた第１セラミック板
１と、第１開口21より大きく、段階的に大きくなる第２
開口22、第３開口23、…を有し前記第１セラミック板１
の上に積層された上面の４辺にわたって電源メタライズ
面を有するｎ枚のセラミック板と、グランドメタライズ
面を有する１枚のセラミック板と、前記開口22、23、…
よりも大きい開口を中央に有し前記積層されたセラミッ
ク板に重ねられ蓋板を支持するべきセラミック板と、少
なくとも上面全体に導体を有し前記第１セラミック板１
の底面に貼りつけられる熱 伝導性良好な金属底板14
と、第１セラミック板１の外縁に於て信号用メタライズ
配線３の外端に固定される信号用リードフレーム10と、
電源用メタライズ配線26、27の外端に固定される電源用
リードフレーム12、13と、電源用メタライズ配線26、27
と前記電源メタライズ面、グランドメタライズ面及び底
板上面の導体とを連結するスルーホール31、32、33とよ
りなり、信号用メタライズ配線３は 第１セラミック板
の厚みT1と第２セラミック板の厚みT2及び信号用メタラ
イズ配線３線幅Ｕによって決まる特性インピーダンスZ0
を一定にしてある事を特徴とする集積回路パッケージ。 - 【請求項２】中央に第１開口21を有し、４方向又は２方
向に前記第１開口21から外縁に至る複数本の信号用メタ
ライズ配線３と外縁から中間部に至る複数本の電源用メ
タライズ配線26、27とを上面に設けた第１セラミック板
１と、第１開口21より大きく、段階的に大きくなる第２
開口22、第３開口23、…を有し前記第１セラミック板１
の上に積層された上面の４辺にわたって電源メタライズ
面を有するｎ枚のセラミック板と、グランドメタライズ
面を有する１枚のセラミック板と、前記開口22、23、…
よりも大きい開口を中央に有し前記積層されたセラミッ
ク板に重ねられ蓋板を支持すべきセラミック板と、少な
くとも上面全体に導体を有し前記第１セラミック板１の
底面に貼りつけられる金属底板14と、第１セラミック板
１の外縁に於て信号用メタライズ配線３の外端に固定さ
れる信号用リードフレーム10と、電源用メタライズ配線
26、27の外端に固定されるリードフレーム12、13と、電
源用メタライズ配線26、27と前記電源メタライズ面、グ
ランドメタライズ面及び底板上面の導体とを連結するス
ルーホール31、32、33とよりなり、信号用メタライズ配
線３は金属底板および第２セラミック板２の導体との間
に生ずるＣと配線の寸法によって定まるＬとの比で決ま
る特性インピーダンスZ0を一定にしてあり、電源メタラ
イズ面又はグランドメタライズ面を有するセラミック板
の内の１枚のセラミック板の段部に、メタライズ電極と
該メタライズ電極と電源メタライズ面又はグランドメタ
ライズ面とを結ぶ抵抗とを入力信号配線の数以上の数だ
け設け、入力信号の信号メタライズ配線を第１セラミッ
ク板の厚みT1と第２セラミック板の厚みT2及び信号用メ
タライズ配線２の線幅Ｕによって決まる特性インピーダ
ンスZ0に等しい抵抗で終端できるようにした事を特徴と
する集積回路パッケージ。 - 【請求項３】セラミック板がアルミナであり、特性イン
ピーダンスがほぼ50Ωである事を特徴とする特許請求の
範囲第（２）項記載の集積回路パッケージ。 - 【請求項４】第１、第２セラミック板の厚みT1、T2が0.
3mm、信号用メタライズ配線の線幅Ｕが0.12mmである事
を特徴とする特許請求の範囲第（３）項記載の集積回路
パッケージ。 - 【請求項５】低抗体がほぼ50Ωである事を特徴とする特
許請求の範囲第（４）項記載の集積回路パッケージ。 - 【請求項６】第１セラミック板１の底面に貼りつけられ
る熱伝導性良好な金属底板14として、Cuを５〜25wt％含
有した CuW又はCuMo焼結体を用いた事を特徴とする特
許請求の範囲第（１）項記載の集積回路パッケージ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010929A JPH088321B2 (ja) | 1987-01-19 | 1987-01-19 | 集積回路パツケ−ジ |
| CA000556862A CA1278882C (en) | 1987-01-19 | 1988-01-19 | Integrated circuit package |
| US07/145,068 US4879588A (en) | 1987-01-19 | 1988-01-19 | Integrated circuit package |
| DE88100686T DE3885112T2 (de) | 1987-01-19 | 1988-01-19 | Gehäuse einer integrierten Schaltung. |
| EP88100686A EP0275973B1 (en) | 1987-01-19 | 1988-01-19 | Integrated circuit package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010929A JPH088321B2 (ja) | 1987-01-19 | 1987-01-19 | 集積回路パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177541A JPS63177541A (ja) | 1988-07-21 |
| JPH088321B2 true JPH088321B2 (ja) | 1996-01-29 |
Family
ID=11763921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62010929A Expired - Lifetime JPH088321B2 (ja) | 1987-01-19 | 1987-01-19 | 集積回路パツケ−ジ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4879588A (ja) |
| EP (1) | EP0275973B1 (ja) |
| JP (1) | JPH088321B2 (ja) |
| CA (1) | CA1278882C (ja) |
| DE (1) | DE3885112T2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2507476B2 (ja) * | 1987-09-28 | 1996-06-12 | 株式会社東芝 | 半導体集積回路装置 |
| US4972253A (en) * | 1988-06-27 | 1990-11-20 | Digital Equipment Corporation | Programmable ceramic high performance custom package |
| JP2592308B2 (ja) * | 1988-09-30 | 1997-03-19 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
| GB2233821A (en) * | 1989-07-11 | 1991-01-16 | Oxley Dev Co Ltd | Ceramic package including a semiconductor chip |
| US5223741A (en) * | 1989-09-01 | 1993-06-29 | Tactical Fabs, Inc. | Package for an integrated circuit structure |
| JPH0732208B2 (ja) * | 1989-10-31 | 1995-04-10 | 三菱電機株式会社 | 半導体装置 |
| US5008734A (en) * | 1989-12-20 | 1991-04-16 | National Semiconductor Corporation | Stadium-stepped package for an integrated circuit with air dielectric |
| US5159750A (en) * | 1989-12-20 | 1992-11-03 | National Semiconductor Corporation | Method of connecting an IC component with another electrical component |
| JPH03216776A (ja) * | 1990-01-22 | 1991-09-24 | Mitsubishi Electric Corp | 集積回路装置及びそれにより構成されたマイクロプロセッサ |
| US5214498A (en) * | 1990-02-26 | 1993-05-25 | Raytheon Company | MMIC package and connector |
| EP0444820A3 (en) * | 1990-02-26 | 1992-07-08 | Raytheon Company | Mmic package and connection |
| ATE120883T1 (de) * | 1990-05-28 | 1995-04-15 | Siemens Ag | Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten. |
| US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
| DE69128601T2 (de) * | 1990-10-26 | 1998-06-04 | Sumitomo Electric Industries | Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung |
| US5132613A (en) * | 1990-11-30 | 1992-07-21 | International Business Machines Corporation | Low inductance side mount decoupling test structure |
| US5221860A (en) * | 1991-02-19 | 1993-06-22 | At&T Bell Laboratories | High speed laser package |
| JPH05160292A (ja) * | 1991-06-06 | 1993-06-25 | Toshiba Corp | 多層パッケージ |
| EP0562629A2 (en) * | 1992-03-26 | 1993-09-29 | Sumitomo Electric Industries, Limited | Semiconductor device comprising a package |
| US5777265A (en) * | 1993-01-21 | 1998-07-07 | Intel Corporation | Multilayer molded plastic package design |
| US5325268A (en) * | 1993-01-28 | 1994-06-28 | National Semiconductor Corporation | Interconnector for a multi-chip module or package |
| JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
| US5338970A (en) * | 1993-03-24 | 1994-08-16 | Intergraph Corporation | Multi-layered integrated circuit package with improved high frequency performance |
| US5455385A (en) * | 1993-06-28 | 1995-10-03 | Harris Corporation | Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses |
| US5753972A (en) * | 1993-10-08 | 1998-05-19 | Stratedge Corporation | Microelectronics package |
| US5736783A (en) * | 1993-10-08 | 1998-04-07 | Stratedge Corporation. | High frequency microelectronics package |
| US5498905A (en) * | 1994-08-26 | 1996-03-12 | Hughes Aircraft Company | Layered features for co-fired module integration |
| JP2817717B2 (ja) * | 1996-07-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5787575A (en) * | 1996-09-09 | 1998-08-04 | Intel Corporation | Method for plating a bond finger of an intergrated circuit package |
| US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
| US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
| US20040120371A1 (en) * | 2000-02-18 | 2004-06-24 | Jds Uniphase Corporation | Contact structure for a semiconductor component |
| US6674775B1 (en) | 2000-02-18 | 2004-01-06 | Jds Uniphase Corporation | Contact structure for semiconductor lasers |
| US7122889B2 (en) * | 2000-05-03 | 2006-10-17 | Rambus, Inc. | Semiconductor module |
| US6833984B1 (en) | 2000-05-03 | 2004-12-21 | Rambus, Inc. | Semiconductor module with serial bus connection to multiple dies |
| JP2003007882A (ja) * | 2001-06-27 | 2003-01-10 | Sumitomo Electric Ind Ltd | 光半導体気密封止容器及びそれを用いた光半導体モジュール |
| US6721189B1 (en) * | 2002-03-13 | 2004-04-13 | Rambus, Inc. | Memory module |
| JP3804629B2 (ja) | 2002-04-25 | 2006-08-02 | ヤマハ株式会社 | 熱電装置用パッケージ |
| JP4845554B2 (ja) * | 2006-03-27 | 2011-12-28 | 京セラ株式会社 | 多層配線基板およびその製造方法 |
| US7563646B2 (en) | 2007-05-31 | 2009-07-21 | Stratedge Corporation | Molded ceramic surface mount package |
| EP2237316B1 (en) * | 2008-01-30 | 2019-10-09 | Kyocera Corporation | Connection terminal, package using the same and electronic device |
| US8476749B2 (en) * | 2009-07-22 | 2013-07-02 | Oracle America, Inc. | High-bandwidth ramp-stack chip package |
| CN103180941B (zh) * | 2010-10-27 | 2016-06-29 | 京瓷株式会社 | 布线基板 |
| US9082632B2 (en) | 2012-05-10 | 2015-07-14 | Oracle International Corporation | Ramp-stack chip package with variable chip spacing |
| US10074590B1 (en) * | 2017-07-02 | 2018-09-11 | Infineon Technologies Ag | Molded package with chip carrier comprising brazed electrically conductive layers |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577181A (en) * | 1969-02-13 | 1971-05-04 | Rca Corp | Transistor package for microwave stripline circuits |
| US3626259A (en) * | 1970-07-15 | 1971-12-07 | Trw Inc | High-frequency semiconductor package |
| US3825805A (en) * | 1971-06-25 | 1974-07-23 | Rca Corp | Transistor carrier for microwave stripline circuit |
| US4417392A (en) * | 1980-05-15 | 1983-11-29 | Cts Corporation | Process of making multi-layer ceramic package |
| CA1188010A (en) * | 1981-05-06 | 1985-05-28 | Leonard W. Schaper | Package for a semiconductor chip |
| JPS58197861A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | セラミック基板 |
| US4608592A (en) * | 1982-07-09 | 1986-08-26 | Nec Corporation | Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage |
| US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
| US4630172A (en) * | 1983-03-09 | 1986-12-16 | Printed Circuits International | Semiconductor chip carrier package with a heat sink |
| JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| US4701573A (en) * | 1985-09-26 | 1987-10-20 | Itt Gallium Arsenide Technology Center | Semiconductor chip housing |
-
1987
- 1987-01-19 JP JP62010929A patent/JPH088321B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-19 CA CA000556862A patent/CA1278882C/en not_active Expired - Fee Related
- 1988-01-19 EP EP88100686A patent/EP0275973B1/en not_active Expired - Lifetime
- 1988-01-19 US US07/145,068 patent/US4879588A/en not_active Expired - Fee Related
- 1988-01-19 DE DE88100686T patent/DE3885112T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA1278882C (en) | 1991-01-08 |
| EP0275973B1 (en) | 1993-10-27 |
| US4879588A (en) | 1989-11-07 |
| EP0275973A2 (en) | 1988-07-27 |
| DE3885112D1 (de) | 1993-12-02 |
| EP0275973A3 (en) | 1988-09-14 |
| JPS63177541A (ja) | 1988-07-21 |
| DE3885112T2 (de) | 1994-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088321B2 (ja) | 集積回路パツケ−ジ | |
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| US6635958B2 (en) | Surface mount ceramic package | |
| US5075759A (en) | Surface mounting semiconductor device and method | |
| US6326678B1 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
| JP3335227B2 (ja) | 集積回路実装システム | |
| JP3357435B2 (ja) | 半導体集積回路装置 | |
| KR20040085169A (ko) | 스플릿 게이트 파워 모듈과 그 모듈안의 진동을 억제하는방법 | |
| US5465007A (en) | High frequency transistor with reduced parasitic inductance | |
| JPH0322060B2 (ja) | ||
| JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP2529967B2 (ja) | 半導体集積回路装置 | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JP3362881B2 (ja) | 半導体パッケージ | |
| JP3074077B2 (ja) | 半導体パッケージ | |
| JP2016219649A (ja) | 高周波半導体用パッケージ、高周波半導体装置、および高周波半導体装置の製造方法 | |
| JP2677087B2 (ja) | 半導体集積回路 | |
| JP3034376B2 (ja) | 半導体集積回路装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JP2011171576A (ja) | 集積回路装置、増幅器および通信機モジュール | |
| JPS63188962A (ja) | 集積回路用パツケ−ジ | |
| JPS63188963A (ja) | 半導体素子搭載用パツケ−ジ | |
| JPS647682B2 (ja) | ||
| JP2000091376A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |