JPS63188963A - 半導体素子搭載用パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 内技術分野 この発明は、１００　Ｍｂ／ｓ　　以上の高速デジタル
信号や、５ＱＱ　ＭＨｚ　以上の周波数を処理する集積
回路を組込むパッケージに関する。

半導体集積回路チップのパッケージには、次のような機
能がある。

（１）チップを環境から保護すること。

（１１）チップを機械的に支持すること。

（町　電力供給手段を与える事。

Ｑｖ）　　信号の入出力手段を与える事。

ｆｖ）　　外部回路などからチップを絶縁する事。

ＭＩＩＣチップから生ずる熱を放熱する事。

などである。

ＩＣパッケージは大別して、 （ａｌ　　プラスチックパッケージ （ｂｌ　　サーディツプ（ＣＥＲＤＩＰ）ｆｃｌ　　セ
ラミックパッケージ などがある。

イ）従来技術 プラスチックパッケージを第４図に示す。ＳｉのＩＣチ
ップの電極部とリードフレームの電極部とが、Ａｕワイ
ヤで接続されている。ＩＣチップワイヤ、リードフレー
ムなどの全体を樹脂で覆っている。

リードフレームが側面に並んでいるものが多いが、これ
はＤ　Ｉ　Ｐ　（Ｄｕａｌ　ｉｎ　１ｉｎｅ　Ｐａｃｋ
ａｇｅ　）という。

プラスチックパッケージは量的には、全パッケージ生産
量の内、８０％を占め汎用性に富む。安価で使いやすい
。

しかし、気密性、放熱性が悪いので、信頼性の要求され
るＩＣや高集積度、高速性を要するＩＣのパッケージと
しては不適である。

ＣＥＲＤ　Ｉ　Ｐパッケージの構造を第５図に示す。

これはセラミック板２枚を用いてパッケージとしたもの
である。リードフレームは、セラミック板の両側に低融
点ガラスで封止されている。ＩＣの電極部とリードフレ
ームの電極部がＡＪワイヤで接続されている。

セラミック板を使うから、熱放散性に優れる。

プラスチックパッケージよりも使用温度域が広い。

より高速動作するＩＣチップのパッケージとじても用い
る事ができる。生産量は全パッケージのうちの約１５％
である。セラミック製のパッケージであるが、セラミッ
クパッケージとはいわない。

単にＣＥＲＤＩＰという。

第６図に示すのは、現在市販されているパッケージのう
ち、高級なものの１つである。

セラミック板を４層以上積層しである。セラミック板が
多数積層されているので、Ｍｕｌ　ｔ　ｉ　Ｌａｍｉｎ
ａｔｅＣｅｒａｍｉｃ　Ｐａｃｋａｇｅ　（Ｍ　Ｌ　Ｃ
Ｐ　）と呼ぶ。単にセラミックパッケージという事もあ
る。

リードフレームは２方向又は４方向に平行して設けられ
ている。底板にはメタライズ面があり、これはグランド
とする事が多い。底板の上ζこＩＣチップをグイボンド
しである。底板より上の開口のある第１セラミック板の
上には信号線メタライズ配線と電源・グランドメタライ
ズ配線が同一平面上に設けられている。

メタライズ配線の内側端が、Ａｕワイヤにより、ＩＣチ
ップの電極部に接続される。メタライズ配線の外側端に
リードフレームがろう付けされる。

このようにメタライズ配線により、リードフレームとＩ
Ｃチップが仲介されることになる。

リードフレームよりもメタライズ配線は微細に形成でき
るから、ＩＣチップを収容する開口部が、ピン本の増加
とともに拡大化するのを防ぐことができる。

またセラミックであるから、プラスチックよりも放熱性
がよい。

ＭＬＣＰは高級なパッケージで、高価である。

量的には、全ＩＣパッケージの内の約３％にすぎない。

殴）発明が解決しようとする問題点 以上に説明したＩＣ用パッケージは、いずれも、５ＱＱ
ＭＨｚ以上というような高い周波数の信号を扱うＩＣの
パッケージとしては不適である。

高速、高周波で動作する集積回路用パッケージとして要
求される特性としては次のようなものがある。

（１）信号線を伝送線路として取り扱う必要がある。こ
のため信号線を所定の特性インピーダンスＺｏになるよ
うにしなければならない。

（１１）雑音の影響を少なくしなければならない。

このため、信号線の間隔はできるかぎり広くしなければ
ならない。また信号線の長さはできるだけ短くしなけれ
ばならない。パッケージはできるだけ小さくしなければ
ならない。

１ｉ１）　　電源へ入る雑音を除去するため電源とグラ
ンドＧＮＤの間にできるだけ大きい容量のコンデンサの
ある事が望ましい。

Ｑｖｌ　　信号線間隔が狭くなるとともに、信号線間の
クロスト−りの発生が問題になる。集積回路に必要な入
出力信号線が増加すると、信号線の間隔はますます小さ
くなり、クロストークの可能性も高まってゆく。

第４図〜第６図に示す従来のＩＣパッケージは、信号線
のインピーダンスが一定であるという（１）の条件を満
していない。

信号線や電源の数が多くなると、第４図〜第６図のＩＣ
パッケージは、＋Ｉ１１の条件を満たす事ができない。

電源線、ＧＮＤ線は同一平面図上にあるから第４図〜第
６図のものは（叫の条件を満たす事ができない。

国）信号線・電源線分離型パッケージ 特願昭６０−２５３０７４号（５６０，１１゜１２出願
）は、多層にセラミック板を重ね、その１枚は信号用メ
タライズ配線を全て設け、その他のセラミック板には電
源、グランドメタライズ面を四辺全体に設けたセラミッ
クパッケージを提案している。

このパッケージは極めて洗練された構造となっている。

前節の問題において、ｍ　＋　（ｉｉｉ）の問題は解決
される。

しかしながら、Ｉｌｌの問題については十分な解決を与
えていない。本発明者はこう考える。

さらに、Ｏｖ）の問題については、より致命的である、
と考える。

集積回路の集積度が高まり、入出力ピンが増加する傾向
にある。一方、高速性の要求もあって、パッケージの寸
法を大きくすることができない場合も多い。する説、信
号線間が近接する。したがってクロストークの問題が深
刻になってくる。

第７図に特願昭６０−２５３０７４号のパッケージの斜
視図を示す。

この図にそってこのパッケージを説明する。

本発明は、このパッケージ構造と共通する点が多くある
ので、これを説明する事により、本発明の特徴をより明
白に述べる事ができる。

この図に於て、メタライズ面、メタライズ線は斜線を付
して、区別しである。断面を示すハラチンではない。こ
れは後に説明する第１図に於ても同様である。

第１セラミック板１は、中央に開口３１を有する薄板で
ある。これの上に、多数のメタライズ配線がなされてい
る。多くは信号用のメタライズ配線３である。これは開
口３１から外縁に至るまで線幅が一定で、放射状に設け
られる。ただし、リードフレーム′１０を接合するパッ
ド部分だけ幅が広くなっている。

信号伝達用メタライズ配線３が、全て第１セラミンク板
１の上にあり、電源用、接地用のメタライズ面が他のセ
ラミック板の上にある、というのが、このパッケージの
大きな特徴である。

第１セラミック板１の上に、第２セラミック板２２、第
３セラミック板２３、第４セラミック板２４が順に積層
されている。

第２セラミック板２２の中央段部Ｄ２には４辺に電源メ
タライズ面５が形成しである。さらに、同じ面にメタラ
イズ電極１５．１６と抵抗８が形成されている。この抵
抗８は２つの抵抗Ｒ１，Ｒ２よりなっている。Ｒ１，Ｒ
２の並列抵抗が、信号線の特性インピーダンスに等しく
なるように、しである。

第８図にこの部分の拡大図を示す。

メタライズ電極１６と信号伝達用配線３とをワイヤ３６
で接続し、メタライズ電極１５を接地メタライズ面６と
をワイヤ３７で接続する。

こうすると、信号伝達用配線３の直流レベルは、電源電
圧をＲ１，Ｒ２で分圧したものζどなる。交流的にみれ
ばＲ１，Ｒ２の並列抵抗が接地電位との間の抵抗という
ことになる。これは特性インピーダスに等しくしである
ので、信号伝達用配線３はその特性インピーダンスで終
端される事になる。

第３セラミック板２３の上面４辺には接地メタライズ面
６が形成されている。接地メタライズ面は４辺にあるか
ら、ＩＣチップのどの位置に接地用のポンディングパッ
ドがあっても、容易にワイヤボンディングできる。

また第２セラミック板２２の上に電源メタライズ面５と
第３セラミック板２３の上の接地メタライズ面６は上下
に広い面積で対向しているから、この間にコンデンサを
構成することになる。

これは、電源から雑音が入る事を有効に防ぐ作用がある
。

電源メタライズ面５、接地メタライズ面６は、第１セラ
ミック板１の上の電源メタライズ配線２６、接地メタラ
イズ配線２７とスルーホールによって接続される。

第１セラミック板１の上には信号用メタライズ配線３の
全てが存在しているが、この他に電源メタライズ配線２
６、接地メタライズ配線２７があるのである。

第１セラミック板１の外縁に於て、信号用メタライズ配
線３、電源用メタライズ配線２６、接地メタライズ配線
２７には、信号用リードフレーム１０、電源用リードフ
レーム１２、接地リードフレーム１１がそれぞれろう付
けしである。

第４セラミック板２４の上はメタライズ面はなく、蓋板
を取付ける面となっている。

底板２は盲板であって、少なくとも上面は導体で接地電
位面となっている。

底板２は金属板であってもよいし、上面にメタライズ面
を有するセラミック板であってもよい。

底板２は第１セラミック板１の底部に貼りつりられてい
る。底板の中央はＩＣチップの取付けられるべき空間に
なる。これをキャビティ９とよぶ。

底板２を接地面にするため、スルーホールにより、底板
と接地メタライズ面２７が接続される。

困　特願昭６０−２５３０７４号の 問題点 このようなパッケージは極めて洗練されたものであるが
、未だに欠点がある。

ひとつは信号メタライズ配線の間の相互干渉すなわちク
ロストークの問題である。入力信号は高周波信号、高速
ディジタル信号であるから、隣接信号線間の僅かなＣに
よっても、信号が隣接信号線間で干渉しやすくなる。

力）　　目　　　　　的 信号メタライズ線間のクロストークを完全に抑制するこ
とのできる、高速、高周波集積回路用のパッケージを提
供することが本発明の第１の目的である。

キ）構　成 本発明のパッケージは、信号配線間のクロストークを防
ぐため、隣接信号配線の間に接地用配線を介在させる。

接地用配線のために、クロストークを有効に抑制できる
。

図面によって、本発明の詳細な説明する。

第１図は本発明のパッケージの一例を示す斜視図である
。第２図は縦断面図である。

これは、２つの電源を必要とする集積回路のパッケージ
の例である。したがって、電源メタライズ面が２つある
。

もちろん３以上の電源を要する集積回路のパッケージに
適用することができる。ｎ個の電源が必要であるとすれ
ば、接地面をあわせて、（ｎ＋１）枚の電源・接地メタ
ライズ面を設ければよいのである。

１電源の場合に適用することももちろん可能である。

第１セラミック板１、第２セラミック板２２、第３セラ
ミック板２３、第４セラミック板２４は、それぞれ中央
に開口３１．３２．３３．３４を有するセラミック薄板
である。これらが積層されている。

開口の寸法は段階的に大きくなるので、開口部にはそれ
ぞれのセラミック板１．２２．２３．による段部が生ず
る。

階段状の開口は、盲板である底板２を第１セラミック板
１の底部に貼りつけることによって閉じられる。底板の
中央は、ＩＣチップをダイボンドすべき空間になる。キ
ャビティという。

パッケージの構成は、第７図のものと共通するところが
多い。

第１セラミック板１には信号伝達用配線３が設けられる
。第２セラミック板２２、第３セラミック板２３には電
源メタライズ面５，６が設けられる。　第４セラミック
板２４の上には接地メタライズ面７が形成されている。

このような構成は、第７図のものと近似している。しか
し、第１セラミック１の上の構造が異なっている。

第１開口３１の端縁から、信号伝達用配線３が多数本放
射状に形成され、第１セラミック板１の外縁に於て信号
用リードフレーム１０に接続されている。この点は第７
図のものと同じである。

これに加えて、隣り合う信号伝達用配線３．３の間に、
接地用配線４，４．・・・・・・が設けられる。

いずれもメタライズ配線である。

第７図のものにあっては、特性インピーダンスを一定に
するため、信号伝達用配線３の線幅は長、子方向にそっ
て一定幅でなければならなかった。

しかし、本発明に於ては、信号伝達用配線の幅は一定で
あってもよいが、一定でなくてもよい。

接地用配線が加えられ、パラメータが増えるので、イン
ピーダンスを決定する因子に自由度が増えるから、一定
線幅でなくてもよいようになるのである。

これについては後に述べる。

メタライズ配線、或は広くメタライズ面というのは、セ
ラミックの上にタングステンＷを被覆した上に金Ａｕの
層を形成したものである。外部に露出する場合は金が必
要であるが、外部に出ない場合はタングステンＷだけで
もよい。厚膜印刷法で形成できる。膜厚は１０〜３０μ
ｍ程度である。

信号伝達用メタライズ配線３を単独で、マイクロストリ
ップラインで形成することもできる。

また、信号伝達用メタライズ配線３と接地用メタライズ
配線４とを組み合わせ、コプレーナウェーブガイドライ
ンで形成しても良い。

接地用メタライズ配線４は、中央の開口３１から第１セ
ラミック板１の外縁に至るまで放射状に形成される。そ
の数は信号伝達用メタライズ配線３の数とほぼ同数であ
る。

第１セラミック板１の上にはグランド用リードフレーム
１１がいくつか存在する。しかし、これらのリードフレ
ーム１１から、信号用メタライズ配線３を横ぎることな
く、同一平面上で、多数の接地用配線４，４．・・・・
・・に接続することはできない。そこで、上面の接地メ
タライズ面７と接地用配線４，４．・・・・・・の間に
スルーホール４２を設けて、これらを接続する。

つまり、第１セラミック板１の上には、多数の信号伝達
用配線３と、これとほぼ同数の接地用配線４とが交互に
、それぞれ放射状に設けられている事になる。

もちろん電源用メタライズ配線２６もあって、スルーホ
ール４３．４４と電源用リードフレーム１２．１３とを
接続している。しかし電源用メタライズ配線２６はセラ
ミック板１の外縁から中間部に至る短い配線である。

第１セラミック板１の上に形成された、信号伝達用メタ
ライズ配線３、接地用メタライズ配線４、電源用メタラ
イズ配線２６は、いずれもメタライズ配線であるから、
簡単のため、信号伝達用配線３、接地用配線４、電源用
配線２６と略記することがある。

電源は２つあり、ひとつは第２セラミック板２２の４辺
に電源メタライズ面５として形成されている。同じ段部
の内方には、メタライズ電極１５゜１６とこれらを結ぶ
抵抗８が設けられる。抵抗８はＲＬ、Ｒ２よりなる。

抵抗の構成は第８図に示すものと同じである。

抵抗良１がメタライズ電極１６と電源メタライズ面５と
をつないでいる。抵抗に２がメタライズ電極１５．１６
をつないでいる。

Ｒ１とＲ２の並列抵抗が、信号伝達用メタライズ配線３
の特性インピーダンスＺＯにほぼ等しい。

ワイヤ３６により電極１６と信号伝達用配線３を接続す
る。ワイヤ３８により電極１５と接地メタライズ面７と
を接続する。信号伝達用配線３の直流レベルは、電源を
、Ｒ１，Ｒ２で分圧した値になる。

抵抗は厚膜印刷法又は、真空蒸着などの薄膜法で作製さ
れる。

抵抗値を正しい値にするため、抵抗を形成した後、トリ
ミングする。

第３セラミック板２３の上面には他の電源メタ１ライズ
面６が形成されている。

第２セラミック板２２の上面の第１電源メタライズ面５
と、第１セラミック板１の第１電源メタライズ配線２６
とはスルーホール４３によって接続される。

第３セラミック板２３の第２電源メタライズ面６と、第
１セラミック板１の第２電源メタライズ配線２６′とは
スルーホール４４によって接続される。

第４セラミック板２４の上面４辺には接地メタライズ面
７が形成されている。

第１セラミック板１の接地メタライズ配線２７とはスル
ーホール４１によって接続される。

また、第１セラミック板１の多数の放射状に設けられた
接地用メタライズ配線４．４．・・・・・・と、接地メ
タライズ面７とは、スルーホール４２，４２、・・・・
・・によって接続される。

ＩＣチップをキャビティ９に着装した後、蓋板（図示せ
ず）第４セラミック板２４の上面に貼付けられる。

ＩＣチップの接地用パッドは、第１セラミック板１の上
の接地用配線４のいずれかにワイヤによって接続される
。接地用配線４は開口３１のまわりの４辺に多数分布し
ているから、ワイヤボンディングは最短距離にあるもの
を選んで行えばよい。

底板２は盲板である。これは開口３１．３２　。

・・・・・・を下面に於て閉じ、ＩＣチップの収容され
る空間であるキャビティ９を形成する。

底板２の上面は接地電位面とする。

このため、底板２は金属板とすることができる。

或は、セラミック板の上面をメタライズしたものを底板
２とすることができる。底板２は、スルーホール４５に
よって、第１セラミック板の上の接地用メタライズ配線
２７に接続される。

さて、第１セラミック板１の上の信号伝達用配線３のイ
ンピーダンスは線長にそって一定でなければならない。

そうでなければ、高周波信号が反射され、減衰するから
である。

信号伝達用配線３のインピーダンスは、単位長さあたり
の自己誘導りと、単位長さあたりの接地間とのコンデン
サ容量ＣとからＶτ７下によって計算される。

信号伝達用配線３の直下には、底板２上面の接地面があ
る。また直上には電源メタライズ面５がある。電源も、
接地面も交流信号に対しては同じことであるから、接地
面も電源面も信号伝達用配線３との間にコンデンサを形
成する。

さらに本発明に於ては水平方向に於て、信号伝達用配線
３が接地用配線４．４によって挾まれている。この間に
もコンデンサが形成される。Ｃの値は、これら４つの接
地・電源面との間の容量の和になる。

Ｌの値はより複雑であるが、これは信号伝達用配線３が
７ｔ＋ｌＩｌければ細いほど大きい。また接地、電源面
との距離が大きいほど大きくなる。

つまり、特性インピーダンス／τフ下をたとえば５０Ω
と決めたとしても、Ｌ、Ｃの選択には自由度がある。水
平方向に接地用配線４，４を設けて、信号伝達用配線３
を挾むような構成にしても、特性インピーダンスを５０
０にすることは可能である。

単に可能であるというだけではない。

接地用配線４と信号伝達用配線の間隙Ｇがパラメータと
して追加されるから、信号伝達用配線の線幅Ｗが一定で
なければならない、という条件が外される。Ｗが一定で
なくてよいようになる。

これは極めて有利な事である。放射状に延びるのである
から、中心部近くに於て細く、外縁近くでより太くする
ことができれば、信号伝達用配線の数をより多くする事
ができるからである。

第９図に信号伝達用配線の幅Ｗと、両側の接地、用配線
との間隙Ｇ１下層の接地面との関係を示す１・。

第１セラミック板の厚さｈは一定であり、変数とはなら
ない。

しかし、Ｇ　、Ｗは変数であることができる。

信号伝達用配線の厚みをｔとする。上下の接地面、電源
面との相対的位置は不変であってこれらによるり、Ｃは
不変である。

概していえば、信号伝達用配線のＣは、Ｇが増えると減
少する。

また、Ｌの方は、ｌｏｇ　（Ｇ　７Ｗ）のような変化を
する。特性インピーダン３フ丁フ下を一定にするために
は、Ｇが増えるとＣが減り、Ｌも減らす必要があり、こ
のためＷを増せばよいという事が分る。

実際には、セラミック板の比誘電率ε、厚みｈを与えて
、Ｃｙ、ｔ、Ｗの関係を計算できる。

ε＝９．１、ｈ＝０．５ｍｍ、ｔ　”’　１５　μｍと
し、特性インピーダンスを５００とするための、空隙０
１線幅Ｗの値を計算し、第１表に示した。

第１表　ε＝９．１、””０．５＋＋ａ＋＋、（＝１５
μｍ。

Ｚｏ＝５ＱΩであるときの信号伝達用配線幅Ｗと、信号
用・接地用配線間隙Ｇ の関係 第３図には、第１セラミック板１の上のメタライズ配線
の分布を示す。

信号伝達用配線３、接地用配線４は、いずれも中央開口
３１から外縁に至るまで、放射状、連続的に形成しであ
る。また線幅、間隔ともに、中央では細い。外縁近くで
太くなっている。このような変化が許されるということ
は好都合なこよである。

中央部では配線一本あたりに割当ることのできる辺幅は
少ない。外縁では轟然これが大きくなる。

また外縁では、リードフレームをろう付けするためにメ
タライズ配線の幅が広くなければならない。

本発明では、インピーダンス整合条件から、外縁におい
て配線の幅を広くすることができる。

ところが、第７図に示すようなものであると、このよう
な事ができない。それで、配線の幅は０−１２ｍｍであ
るが、リードフレームをとりつける部分だけ０．５　ｔ
ｔｒｍの幅にする、というようなことをする。そうすれ
ば、ここでインピーダンス不整合が起こり、信号エネル
ギーが反射されることになる。

また電源用メタライズ配線２６も、中間部まで伸びてい
る。

（り）作　用 信号伝達用配線３，３．・・・・・・の間には、必ず接
地用配線４，４．・・・・・・が、同一面上に存在する
。

このため、信号伝達用配線間のクロストークを防止でき
る。

信号伝達用配線３は、下方には接地面で、上方では電源
面５，６、接地面７で囲まれている。水平方向にも接地
用配線４．４で囲まれている。電源面も交流的には接地
面と等価である。

同軸ケーブルと同じように、信号伝達用配線３は、４方
を接地面で覆われているから、はぼ完全に電磁シールド
されている。このためクロストークが抑制されるのであ
る。

さらに、電源メタライズ面５，６は、上方では接地メタ
ライズ面７、下方では数多くの接地用メタライズ配線４
，４．・・・・・・によって挾まれている。

電源・接地間に大きい容量のコンデンサが形成されるか
ら、電源雑音を効果的に除去することができる。電源を
伝わる雑音は、これらバイパスコンデンサを通じて消え
てしまい、ＩＣチップの中へ入らないからである。

１Ｉｒ１実施例 第１図、第２図に示すパッケージを作製した。

各セラミック板１．２２．２３．２４及び底板は、全て
９４％アルミナで形成されている。比誘電率ε＝９．１
である。

底板２はセラミック板で、上全面に接地メタライズ面を
形成しである。厚さＴは０．３霜である。

信号、接地、電源メタライズ配線のある第１セラミック
板１は、厚さｈが０．５　ｍｍである。

信号伝達用配線３と接地用配線４とはコプレーナ−ガイ
ドライン構造とした。信号伝達用配線３の特性インピー
ダンスは５０Ωとした。このため、配線３の線幅Ｗと、
配線３，４の間隙Ｇとの関係を第１表に示すとおりにし
た。

たとえば線幅Ｗが２００Ｐｔｎであれば、Ｇは１１５μ
ｍである。

抵抗体ｇ（ＲｔとＲ２）は、ニクロムＮｉの蒸着により
形成した。蒸着後、レーザトリミングζこより、抵抗値
の調整を行なった。Ｒ１＝１１０Ω、Ｋ２＝９０Ωにし
ている。並列抵抗はほぼ５０Ωである（正確には４９．
５Ω）。

これは、第８図に示すように、入力信号伝達用のメタラ
イズ配線３と結合され、信号をその伝送路の特性インピ
ーダンスで終端するものである。

電源メタライズ面５．６は、既に述べたようにスルーホ
ール、メタライズ配線によって、リードフレーム１２．
１３と電気的に接続されている。

電源面５，６、接地面７で形成されるコンデンサは、１
００　ＰＦ以上の容量をもつようにした。このようにす
るためには、パッケージ外形が１０ｍｍ角であれば、第
２セラミック板２２、第３セラミック板２３、第４セラ
ミック板２４の厚みを１００μｍ以下とする。

このようなパッケージに、ＩＣチップを取付けるには、
中央のキャビティ９に、例えばＡｕ　−５ｎでＩＣチッ
プを接着する。ＩＣチップの各取り出し用のポンディン
グパッドと、信号伝達用配線３、接地用配線４、電源メ
タライズ面５．６とをそれぞれワイヤボンディングによ
って接続する。

このパッケージに於ては、信号用リードフレーム１０か
ら入力された入力信号は、インピーダンスが全長にわた
って特性インピーダンス５０Ωに等しい信号用伝達配線
３を通じてＩＣチップに伝達される。配線の終端におい
て、ワイヤ３６により、５０Ωの抵抗によって終端され
ることになる。

従って、ここに於て、入力信号の反射は極めて小さい。

信号用伝達配線３は、接地用配線４によって電磁的にシ
ールドされている。

このため、入力される電気信号の波形に乱れが生じない
。集積回路を誤動作させることなく、最高性能まで動作
させる事ができる。

実際に、ディジタル信号を処理する半導体素子を、この
パッケージに搭載して入力信号を与え、動作させた。そ
うすると、ＩＱ　Ｇｂ／ｓまで正常に動作することが確
認された。

Ｘバンドのアンプを、このパッケージに搭載して、周波
数特性を調べた。その結果、−３ｄＢダウンの帯域は１
２ＧＨ２であった。これは素子本来の特性とほぼ同じで
ある。つまり、このパッケージに収容しても、素子の高
速動作を損うことなく、素子を最高性能で動作させるこ
とができた、ということである。

（ｆｆ）効　果 信号伝達用配線の両側に接地用配線を設けているから、
信号伝達用配線間のクロストークを有効に防ぐことがで
きる。

接地用配線４とその上面の電源メタライズ面５゜６との
間にコンデンサが生じ、電源雑音をより完全に排除する
ことができるようになる。

小型化、高密度実装が可能である。このため、超高速半
導体素子本来の機能をより一層生かすことのできるパッ
ケージとなる。

【図面の簡単な説明】

第１図は本発明の実施例にかかる半導体素子用パッケー
ジの斜視図。 第２図は同じものの縦断面図。 第３図は信号伝達用配線、接地用配線、電源用配線を設
けたセラミック板のみの平面図。 第４図は従来例にかかるプラスチックパッケージ縦断面
図。 第５図は従来例にかかるサーデイプの縦断面図。 第６図は従来例にかかるセラミックパッケージの縦断面
図。 第７図は特願昭６０−２５０７４号の斜視図。 第８図は抵抗体の部分のみの拡大平面図。 第９図は信号伝達用配線、接地用配線の幅Ｗ１間隙Ｇの
定義を示すための断面略図。 １・・・・・・第１セラミック板 ２・・・・・・底　　板 ３・・・・・・信号伝達用メタライズ電極４・・・・・
・接地用メタライズ配線 ５・・・・・・電源メタライズ面 ６・・・・・・電源メタライズ面 ７・・・・・・接地メタライズ面 ８・・・・・・抵抗体 ９・・・・・・キャビティ １０・・・・・・信号用リードフレーム１１　・・・・
・・グランド用リードフレーム１２．１３・・・・・・
電源用リードフレーム１５．１６・・・・・・メタライ
ズ電極２２・・・・・・第２セラミック板 ２３・・・・・・第３セラミック板 ２４・・・・・・第４セラミック板 ２６・・・・・・電源用メタライズ配線２７・・・・・
・接地用メタライズ配線３１・・・・・・第１開口 ３２・・・・・・第２開口 ３３・・・・・・第３開口 ３４・・・・・・第４開口

Claims (5)

【特許請求の範囲】
1. （１）中央に第１開口３１を有し、４方向又は２方向に
   前記第１開口３１から外縁に至る複数本の信号伝達用メ
   タライズ配線３、３、・・・・・・と前記第１開口３１
   から外縁に至り信号伝達用メタライズ配線３、３、・・
   ・・・・の間に存在する接地用メタライズ配線４、４、
   ・・・・・・、２７と外縁から中間部に至る複数本の電
   源用メタライズ配線２６とを上面に設けた第１セラミッ
   ク板１と、第１開口３１より大きく、段階的に大きくな
   る第２開口３２、第３開口３３、・・・・・・を有し前
   記第１セラミック板１の上に積層された上面の４辺にわ
   たつて電源メタライズ面５、６、・・・・・・を有する
   ｎ枚のセラミック板と、接地メタライズ面７を有するセ
   ラミック板と、少なくとも上面全体に導体を有し前記第
   １セラミック板１の底面に貼りつけられる底板２と、第
   １セラミック板１の外縁に於て信号伝達用メタライズ配
   線３の外端に固定される信号用リードフレーム１０と、
   電源用メタライズ配線２６の外端に固定される電源用リ
   ードフレーム１２、１３と、接地用メタライズ配線２７
   の外端に固定されるグランド用リードフレーム１１と、
   電源用メタライズ配線２６と前記電源メタライズ面５、
   ６、・・・・・・・・とを連結するスルーホール４３、
   ４４と、接地用メタライズ配線２７と前記接地メタライ
   ズ面７及び底板上面の導体とを連結するスルーホール４
   １、４５と、前記接地メタライズ面７と底板導体のいず
   れかを第１セラミック板１の上の接地用メタライズ配線
   ４に連結するスルーホールとよりなり、信号伝達用メタ
   ライズ配線３は、底板上面の導体、同一面上に近接して
   存在する接地用メタライズ配線４、４との間に生ずる容
   量Ｃと、線幅Ｗ、厚み、接地用メタライズ配線との距離
   、底板 導体との距離ｈによつて定まる誘導Ｌとの比Ｌ／Ｃで決
   まる特性インピーダンスＺ＿０を一定にしてあり、電源
   メタライズ面又は接地メタライズ面を有するセラミック
   板のうちの１枚のセラミック板の段部に、メタライズ電
   極と該メタライズ電極と電源メタライズ面又は接地メタ
   ライズ面とを結ぶ抵抗を入力信号配線の数以上の数だけ
   設け、入力信号の信号伝達用メタライズ配線を特性イン
   ピーダンスＺ＿０に等しい抵抗で終端できるようにした
   事を特徴とする半導体素子搭載用パッケージ。
2. （２）信号伝達用メタライズ配線３、３、・・・・・・
   、及び接地用メタライズ配線４、４、・・・・・・の構
   成がコプレーナウエーブガイドラインを形成しているこ
   とを特徴とする特許請求の範囲第（１）項記載の半導体
   素子搭載用パッケージ。
3. （３）第１セラミック板１の中央開口３１の近傍では、
   信号伝達用メタライズ配線３の線幅Ｗが細く、信号伝達
   用メタライズ配線３と接地用メタライズ配線４の間隙Ｇ
   が小さくなつており、セラミック板１の外縁に近づくに
   従つて、Ｇ、Ｗともに増加するようにした事を特徴とす
   る特許請求の範囲第（１）項又は第（２）項記載の半導
   体素子搭載用パッケージ。
4. （４）セラミック板がアルミナであつて、第１セラミッ
   ク板１の比誘電率εが９．１であり、板厚ｈが０．５ｍ
   ｍである事を特徴とする特許請求の範囲第（３）項記載
   の半導体素子搭載用パッケージ。
5. （５）信号伝達用メタライズ配線３、接地用メタライズ
   配線４の厚みｔを１５μｍとし、間隙Ｇと、信号伝達用
   メタライズ配線の線幅Ｗとの間の関係を、Ｗ＝１００μ
   ｍの時にＧ＝６２μｍ、Ｗ＝１５０μｍの時にＧ＝８６
   μｍ、Ｗ＝２００μｍの時にＧ＝１１５μｍ、Ｗ＝２５
   ０μｍの時にＧ＝１４８μｍ、Ｗ＝３００μｍの時にＧ
   ＝１９０μｍとした事を特徴とする特許請求の範囲第（
   ４）項記載の半導体素子搭載用パッケージ。