JPH08316404A - 多層リードフレームおよびこれを用いた半導体装置 - Google Patents
多層リードフレームおよびこれを用いた半導体装置Info
- Publication number
- JPH08316404A JPH08316404A JP7115446A JP11544695A JPH08316404A JP H08316404 A JPH08316404 A JP H08316404A JP 7115446 A JP7115446 A JP 7115446A JP 11544695 A JP11544695 A JP 11544695A JP H08316404 A JPH08316404 A JP H08316404A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor element
- die pad
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号遅延を招くことのない多層リードフレー
ムを提供する。 【構成】 ダイパッド３１上にリードフレーム３２を積
層した少なくとも２層の多層リードフレームにおいて、
前記リードフレーム３２の電源用リード３２ａ先端およ
び／または接地用リード先端を信号用リード３２ｂより
も後退させて、該電源用リード３２ａ先端および／また
は接地用リード先端とダイパッド３１上の半導体素子搭
載領域Ａとの間にノイズ吸収用の受動素子３５を配置し
たことを特徴としている。
ムを提供する。 【構成】 ダイパッド３１上にリードフレーム３２を積
層した少なくとも２層の多層リードフレームにおいて、
前記リードフレーム３２の電源用リード３２ａ先端およ
び／または接地用リード先端を信号用リード３２ｂより
も後退させて、該電源用リード３２ａ先端および／また
は接地用リード先端とダイパッド３１上の半導体素子搭
載領域Ａとの間にノイズ吸収用の受動素子３５を配置し
たことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は多層リードフレームおよ
びこれを用いた半導体装置に関する。
びこれを用いた半導体装置に関する。
【０００２】
【従来の技術】半導体素子が高速化するにつれ、半導体
素子のスイッチングノイズや電源ノイズを取り除くため
のデカップリングコンデンサやバイパスコンデンサが必
要とされるようになっている。このようなデカップリン
グコンデンサやバイパスコンデンサは、半導体素子を樹
脂封止した半導体装置の該封止樹脂の外側に配置する例
もあるが、電源ノイズ等を効率的に吸収するにはできる
だけ半導体素子の近くに配置するのが好適であり、その
ために半導体素子を搭載するダイパッド上にコンデンサ
を配置するようにしたものが知られている。
素子のスイッチングノイズや電源ノイズを取り除くため
のデカップリングコンデンサやバイパスコンデンサが必
要とされるようになっている。このようなデカップリン
グコンデンサやバイパスコンデンサは、半導体素子を樹
脂封止した半導体装置の該封止樹脂の外側に配置する例
もあるが、電源ノイズ等を効率的に吸収するにはできる
だけ半導体素子の近くに配置するのが好適であり、その
ために半導体素子を搭載するダイパッド上にコンデンサ
を配置するようにしたものが知られている。
【０００３】図３は従来の上記多層リードフレーム１０
の例を示す。１０はダイパッド、１２は絶縁フィルム１
４によりダイパッド１０上に積層されるリードフレーム
である。１６はコンデンサであり、ダイパッド１０上に
半導体素子搭載領域に近接して配置される。ダイパッド
１０上に搭載された半導体素子１８はワイヤ２０ａによ
りリードフレーム１２の信号リードと接続され、またワ
イヤ２０ｂによりコンデンサ１６を介してリードフレー
ム１２の電源リードに接続される。上記のように電気的
に接続されて、封止樹脂により半導体素子１８が封止さ
れて半導体装置に完成される。
の例を示す。１０はダイパッド、１２は絶縁フィルム１
４によりダイパッド１０上に積層されるリードフレーム
である。１６はコンデンサであり、ダイパッド１０上に
半導体素子搭載領域に近接して配置される。ダイパッド
１０上に搭載された半導体素子１８はワイヤ２０ａによ
りリードフレーム１２の信号リードと接続され、またワ
イヤ２０ｂによりコンデンサ１６を介してリードフレー
ム１２の電源リードに接続される。上記のように電気的
に接続されて、封止樹脂により半導体素子１８が封止さ
れて半導体装置に完成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記多
層リードフレームあるいは半導体装置では、半導体素子
１８に近接してコンデンサを配置できるのでスイッチン
グノイズや電源ノイズの吸収には有利であるが、図示の
ごとく半導体素子１８とリードフレーム１２のリード先
端との間にコンデンサ１６を配置するスペースが必要と
なり、結果的に信号ライン（ワイヤ２０ａ）の長さが長
くなってしまい、信号の遅延を招く不具合がある。
層リードフレームあるいは半導体装置では、半導体素子
１８に近接してコンデンサを配置できるのでスイッチン
グノイズや電源ノイズの吸収には有利であるが、図示の
ごとく半導体素子１８とリードフレーム１２のリード先
端との間にコンデンサ１６を配置するスペースが必要と
なり、結果的に信号ライン（ワイヤ２０ａ）の長さが長
くなってしまい、信号の遅延を招く不具合がある。
【０００５】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、信号遅
延を招くことのない多層リードフレームおよびこれを用
いた半導体装置を提供するにある。
なされたものであり、その目的とするところは、信号遅
延を招くことのない多層リードフレームおよびこれを用
いた半導体装置を提供するにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る多
層リードフレームでは、ダイパッド上にリードフレーム
を積層した少なくとも２層の多層リードフレームにおい
て、前記リードフレームの電源用リード先端および／ま
たは接地用リード先端を信号用リード先端よりもダイパ
ッド周縁方向に後退させて、該電源用リード先端および
／または接地用リード先端とダイパッド上の半導体素子
搭載領域との間にノイズ吸収用の受動素子を配置したこ
とを特徴としている。上記受動素子にはコンデンサある
いはフィルターを好適に用いることができる。また、前
記ダイパッドは電源プレーンまたは接地プレーンを兼用
することができる。さらに本発明に係る半導体装置で
は、上記多層リードフレームの前記ダイパッド上に半導
体素子が搭載され、前記リードフレームの信号用リード
と前記半導体素子とが電気的に接続され、さらに前記リ
ードフレームの電源用リードおよび／または接地用リー
ドと半導体素子とが前記受動素子を介して電気的に接続
されると共に、前記半導体素子が気密に封止されている
ことを特徴としている。さらにまた本発明に係る多層リ
ードフレームでは、ダイパッド上にリードフレームを積
層した少なくとも２層の多層リードフレームにおいて、
前記リードフレームの所要の信号用リード先端をダイパ
ッド周縁方向に後退させて該信号用リード先端とダイパ
ッド上の半導体素子搭載領域との間に受動素子を配置し
たことを特徴としている。上記受動素子にはコンデン
サ、抵抗等を含むフィルターまたは終端抵抗を好適に用
いることができる。またダイパッドは電源プレーンまた
は接地プレーンを兼用することができる。またさらに本
発明に係る半導体装置では、上記多層リードフレームの
前記ダイパッド上に半導体素子が搭載され、前記リード
フレームの信号用リードと前記半導体素子とが電気的に
接続され、さらに前記所要の信号用リードと半導体素子
とが前記受動素子を介して電気的に接続されると共に、
前記半導体素子が気密に封止されていることを特徴とし
ている。
するため次の構成を備える。すなわち、本発明に係る多
層リードフレームでは、ダイパッド上にリードフレーム
を積層した少なくとも２層の多層リードフレームにおい
て、前記リードフレームの電源用リード先端および／ま
たは接地用リード先端を信号用リード先端よりもダイパ
ッド周縁方向に後退させて、該電源用リード先端および
／または接地用リード先端とダイパッド上の半導体素子
搭載領域との間にノイズ吸収用の受動素子を配置したこ
とを特徴としている。上記受動素子にはコンデンサある
いはフィルターを好適に用いることができる。また、前
記ダイパッドは電源プレーンまたは接地プレーンを兼用
することができる。さらに本発明に係る半導体装置で
は、上記多層リードフレームの前記ダイパッド上に半導
体素子が搭載され、前記リードフレームの信号用リード
と前記半導体素子とが電気的に接続され、さらに前記リ
ードフレームの電源用リードおよび／または接地用リー
ドと半導体素子とが前記受動素子を介して電気的に接続
されると共に、前記半導体素子が気密に封止されている
ことを特徴としている。さらにまた本発明に係る多層リ
ードフレームでは、ダイパッド上にリードフレームを積
層した少なくとも２層の多層リードフレームにおいて、
前記リードフレームの所要の信号用リード先端をダイパ
ッド周縁方向に後退させて該信号用リード先端とダイパ
ッド上の半導体素子搭載領域との間に受動素子を配置し
たことを特徴としている。上記受動素子にはコンデン
サ、抵抗等を含むフィルターまたは終端抵抗を好適に用
いることができる。またダイパッドは電源プレーンまた
は接地プレーンを兼用することができる。またさらに本
発明に係る半導体装置では、上記多層リードフレームの
前記ダイパッド上に半導体素子が搭載され、前記リード
フレームの信号用リードと前記半導体素子とが電気的に
接続され、さらに前記所要の信号用リードと半導体素子
とが前記受動素子を介して電気的に接続されると共に、
前記半導体素子が気密に封止されていることを特徴とし
ている。
【０００７】
【作用】本発明によれば、受動素子が半導体素子の近く
に配置されるから電源ノイズを効果的に吸収できる多層
リードフレームあるいは半導体装置を提供できる。ま
た、受動素子が配置されることにより後退するリードは
電源用リード、接地用リードあるいは所要の信号用リー
ドであって、信号用リード先端は半導体素子近くまで伸
びているので、ワイヤの長さ（信号ライン）が長くなら
ず、信号遅延を防止できる。
に配置されるから電源ノイズを効果的に吸収できる多層
リードフレームあるいは半導体装置を提供できる。ま
た、受動素子が配置されることにより後退するリードは
電源用リード、接地用リードあるいは所要の信号用リー
ドであって、信号用リード先端は半導体素子近くまで伸
びているので、ワイヤの長さ（信号ライン）が長くなら
ず、信号遅延を防止できる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は多層リードフレーム３０
の部分断面図、図２はその部分平面図である。３１はダ
イパッド、３２はリードフレーム（図ではインナーリー
ド部分を示す）であり、両者は絶縁フィルム３３により
接着されて積層されている。リードフレーム３２のリー
ドのうち、３２ａは電源用リード、３２ｂは信号用リー
ドである。またＡは半導体素子搭載領域を示す。
づいて詳細に説明する。図１は多層リードフレーム３０
の部分断面図、図２はその部分平面図である。３１はダ
イパッド、３２はリードフレーム（図ではインナーリー
ド部分を示す）であり、両者は絶縁フィルム３３により
接着されて積層されている。リードフレーム３２のリー
ドのうち、３２ａは電源用リード、３２ｂは信号用リー
ドである。またＡは半導体素子搭載領域を示す。
【０００９】図から明確なように、電源用リード３２ａ
は信号用リード３２ｂと比較してその先端が半導体素子
搭載領域Ａから後退している。すなわち、電源用リード
３２ａは信号用リード３２ｂより短く形成されている。
換言すれば、信号用リード３２ｂ先端は半導体素子搭載
領域Ａにより近いところまで伸びており、電源用リード
３２ａの先端は半導体素子搭載領域Ａから離れているこ
とになる。前記絶縁フィルム３３は電源用リード３２
ａ、信号用リード３２ｂをダイパッド３１から隔離すれ
ばよいので、電源用リード３２ａに対応する部分は図２
から明確なように切欠３４が形成され、この部分はダイ
パッド３１上面が露出している。
は信号用リード３２ｂと比較してその先端が半導体素子
搭載領域Ａから後退している。すなわち、電源用リード
３２ａは信号用リード３２ｂより短く形成されている。
換言すれば、信号用リード３２ｂ先端は半導体素子搭載
領域Ａにより近いところまで伸びており、電源用リード
３２ａの先端は半導体素子搭載領域Ａから離れているこ
とになる。前記絶縁フィルム３３は電源用リード３２
ａ、信号用リード３２ｂをダイパッド３１から隔離すれ
ばよいので、電源用リード３２ａに対応する部分は図２
から明確なように切欠３４が形成され、この部分はダイ
パッド３１上面が露出している。
【００１０】３５は受動素子の一例であるデカップリン
グコンデンサであり、上記切欠３４が形成されて露出さ
れたダイパッド３１のスペースを利用して該スペース内
に配置されている。したがってデカップリングコンデン
サ３５は半導体素子搭載領域Ａに極めて近接して配置す
ることができる。デカップリングコンデンサ３５自体の
構造は公知のものを採用できる。例えば、ダイパッド３
１上面にスパッタリング、蒸着またはめっきによりパラ
ジウムあるいはアルミニウム等からなる下部電極３５ａ
を形成し、この下部電極３５ａ上にやはりスパッタリン
グまたはＣＶＤによりチタン酸バリウムあるいはチタン
酸ストロンチウム等からなる高誘電体層３５ｂを形成
し、この高誘電体層３５ｂ上にスパッタリング，蒸着ま
たはめっきによりパラジウムあるいはアルミニウム等か
らなる上部電極３５ｃを形成することによって構成でき
る。もちろんデカップリングコンデンサ３５は別途形成
されたチップコンデンサを用いてもよい。
グコンデンサであり、上記切欠３４が形成されて露出さ
れたダイパッド３１のスペースを利用して該スペース内
に配置されている。したがってデカップリングコンデン
サ３５は半導体素子搭載領域Ａに極めて近接して配置す
ることができる。デカップリングコンデンサ３５自体の
構造は公知のものを採用できる。例えば、ダイパッド３
１上面にスパッタリング、蒸着またはめっきによりパラ
ジウムあるいはアルミニウム等からなる下部電極３５ａ
を形成し、この下部電極３５ａ上にやはりスパッタリン
グまたはＣＶＤによりチタン酸バリウムあるいはチタン
酸ストロンチウム等からなる高誘電体層３５ｂを形成
し、この高誘電体層３５ｂ上にスパッタリング，蒸着ま
たはめっきによりパラジウムあるいはアルミニウム等か
らなる上部電極３５ｃを形成することによって構成でき
る。もちろんデカップリングコンデンサ３５は別途形成
されたチップコンデンサを用いてもよい。
【００１１】なお、３２ｃは上記電源用リード３２ａ、
信号用リード３２ｂ先端に形成した、ワイヤボンディン
グ用の銀めっき皮膜、３６は半導体素子を樹脂封止する
際の封止樹脂の食いつき用の貫通孔である。半導体装置
に完成するには、半導体素子搭載領域Ａに半導体素子３
７を接着剤３８により固着し、信号用リード３２ｂとワ
イヤ４０により電気的に接続し、さらに電源用リード３
２ａとワイヤ４１、４１によりデカップリングコンデン
サ３５を介して接続する。そして封止樹脂（図示せず）
により半導体素子３７を封止して半導体装置に完成され
る。
信号用リード３２ｂ先端に形成した、ワイヤボンディン
グ用の銀めっき皮膜、３６は半導体素子を樹脂封止する
際の封止樹脂の食いつき用の貫通孔である。半導体装置
に完成するには、半導体素子搭載領域Ａに半導体素子３
７を接着剤３８により固着し、信号用リード３２ｂとワ
イヤ４０により電気的に接続し、さらに電源用リード３
２ａとワイヤ４１、４１によりデカップリングコンデン
サ３５を介して接続する。そして封止樹脂（図示せず）
により半導体素子３７を封止して半導体装置に完成され
る。
【００１２】上記のように、デカップリングコンデンサ
３５が半導体素子３７の近くに配置されるから半導体素
子のスイッチングノイズまたは電源ノイズを効果的に吸
収できる多層リードフレームあるいは半導体装置を提供
できる。また、デカップリングコンデンサ３５が配置さ
れることにより後退するリードは電源用リード３２ａで
あって、信号用リード３２ｂ先端は半導体素子３７近く
まで伸びているので、ワイヤ４０の長さ（信号ライン）
が長くならず、信号遅延を防止できる。
３５が半導体素子３７の近くに配置されるから半導体素
子のスイッチングノイズまたは電源ノイズを効果的に吸
収できる多層リードフレームあるいは半導体装置を提供
できる。また、デカップリングコンデンサ３５が配置さ
れることにより後退するリードは電源用リード３２ａで
あって、信号用リード３２ｂ先端は半導体素子３７近く
まで伸びているので、ワイヤ４０の長さ（信号ライン）
が長くならず、信号遅延を防止できる。
【００１３】ダイパッド３１は電源プレーンとして用い
てもよい。あるいは接地プレーンとして用いてもよい。
また上記実施例では、電源用リード３２ａ先端をダイパ
ッド３１の周縁方向に後退させて、これにより生じたス
ペースに受動素子を配置したが、同様にして接地用リー
ド先端をダイパッド３１の周縁方向に後退させて（図示
せず）、これにより生じたスペースに受動素子を配置
し、受動素子を介して半導体素子３７と接地用リードと
を接続してもよい。電源ノイズ等を除去するためのコン
デンサは、電源（パワー）と接地（グランド）間に配置
する。したがって電源用リードと半導体素子３７の間に
コンデンサを配置する場合、ダイパッド３１は接地プレ
ーンとするのが好適であり、一方接地用リードと半導体
素子３７との間にコンデンサを配置する場合、ダイパッ
ド３１は電源プレーンとするのが好適である。また上記
実施例では２層の多層リードフレームで説明したが、電
源プレーン、接地プレーン、リードフレームの３層（こ
の場合電源プレーン、接地プレーンのいずれかがダイパ
ッドを兼用する）を絶縁フィルムを介して積層した多層
リードフレームに構成してもよいし、場合によっては４
層以上の多層に形成してより多機能のものに構成するこ
ともできる。
てもよい。あるいは接地プレーンとして用いてもよい。
また上記実施例では、電源用リード３２ａ先端をダイパ
ッド３１の周縁方向に後退させて、これにより生じたス
ペースに受動素子を配置したが、同様にして接地用リー
ド先端をダイパッド３１の周縁方向に後退させて（図示
せず）、これにより生じたスペースに受動素子を配置
し、受動素子を介して半導体素子３７と接地用リードと
を接続してもよい。電源ノイズ等を除去するためのコン
デンサは、電源（パワー）と接地（グランド）間に配置
する。したがって電源用リードと半導体素子３７の間に
コンデンサを配置する場合、ダイパッド３１は接地プレ
ーンとするのが好適であり、一方接地用リードと半導体
素子３７との間にコンデンサを配置する場合、ダイパッ
ド３１は電源プレーンとするのが好適である。また上記
実施例では２層の多層リードフレームで説明したが、電
源プレーン、接地プレーン、リードフレームの３層（こ
の場合電源プレーン、接地プレーンのいずれかがダイパ
ッドを兼用する）を絶縁フィルムを介して積層した多層
リードフレームに構成してもよいし、場合によっては４
層以上の多層に形成してより多機能のものに構成するこ
ともできる。
【００１４】また受動素子として上記ではデカップリン
グコンデンサの例をあげたが、ＬＣフィルター、ＲＣフ
ィルターを構成するコイル、抵抗、コンデンサを形成ま
たは配置してもよい。さらには他の受動素子を配置する
ことができることはもちろんである。またリードフレー
ムのタイプもクワッドタイプのみならず、ディップタイ
プその他のリードフレームのものに応用できることもも
ちろんである。
グコンデンサの例をあげたが、ＬＣフィルター、ＲＣフ
ィルターを構成するコイル、抵抗、コンデンサを形成ま
たは配置してもよい。さらには他の受動素子を配置する
ことができることはもちろんである。またリードフレー
ムのタイプもクワッドタイプのみならず、ディップタイ
プその他のリードフレームのものに応用できることもも
ちろんである。
【００１５】さらに上記実施例では電源用リード３２ａ
先端および／または接地用リード先端を後退させたが、
所要の信号用リード（特に高周波の信号を扱うリード）
先端を同様にしてダイパッド３１の周縁方向に後退させ
て、これにより生じたスペースに受動素子を形成または
配置し、所要の信号用リード、受動素子、半導体素子を
接続してもよい。この場合の受動素子としてはＬＣフィ
ルターや終端抵抗等を好適に用いることができる。この
実施例においてもフィルターを半導体素子の近傍に配置
できるので、フィルター効果を向上させ得る。また、前
記デカップリングコンデンサと同様に従来外付けしてい
た部品を半導体装置内に収納できるので、プリント回路
基板への実装部品数の削減、実装密度の向上を図れる。
先端および／または接地用リード先端を後退させたが、
所要の信号用リード（特に高周波の信号を扱うリード）
先端を同様にしてダイパッド３１の周縁方向に後退させ
て、これにより生じたスペースに受動素子を形成または
配置し、所要の信号用リード、受動素子、半導体素子を
接続してもよい。この場合の受動素子としてはＬＣフィ
ルターや終端抵抗等を好適に用いることができる。この
実施例においてもフィルターを半導体素子の近傍に配置
できるので、フィルター効果を向上させ得る。また、前
記デカップリングコンデンサと同様に従来外付けしてい
た部品を半導体装置内に収納できるので、プリント回路
基板への実装部品数の削減、実装密度の向上を図れる。
【００１６】
【発明の効果】本発明によれば、前述のように、受動素
子が半導体素子の近くに配置されるからスイッチングノ
イズや電源ノイズを効果的に吸収できる多層リードフレ
ームあるいは半導体装置を提供できる。また、受動素子
が配置されることにより後退するリードは電源用リー
ド、接地用リードあるいは所要の信号用リードであっ
て、信号用リード先端は半導体素子近くまで伸びている
ので、ワイヤの長さ（信号ライン）が長くならず、信号
遅延を防止できる。
子が半導体素子の近くに配置されるからスイッチングノ
イズや電源ノイズを効果的に吸収できる多層リードフレ
ームあるいは半導体装置を提供できる。また、受動素子
が配置されることにより後退するリードは電源用リー
ド、接地用リードあるいは所要の信号用リードであっ
て、信号用リード先端は半導体素子近くまで伸びている
ので、ワイヤの長さ（信号ライン）が長くならず、信号
遅延を防止できる。
【図１】多層リードフレームの部分断面図である。
【図２】多層リードフレームの部分平面図である。
【図３】従来の多層リードフレームの部分断面図であ
る。
る。
３０ 多層リードフレーム ３１ ダイパッド ３２ リードフレーム ３２ａ 電源用リード ３２ｂ 信号用リード ３３ 絶縁フィルム ３４ 切欠 ３５ デカップリングコンデンサ Ａ 半導体素子搭載領域
Claims (10)
- 【請求項１】 ダイパッド上にリードフレームを積層し
た少なくとも２層の多層リードフレームにおいて、 前記リードフレームの電源用リード先端および／または
接地用リード先端を信号用リード先端よりもダイパッド
周縁方向に後退させて、該電源用リード先端および／ま
たは接地用リード先端とダイパッド上の半導体素子搭載
領域との間にノイズ吸収用の受動素子を配置したことを
特徴とする多層リードフレーム。 - 【請求項２】 前記受動素子がコンデンサであることを
特徴とする請求項１記載の多層リードフレーム。 - 【請求項３】 前記受動素子がコンデンサ、抵抗等を含
むフィルターであることを特徴とする請求項１記載の多
層リードフレーム。 - 【請求項４】 前記ダイパッドが電源プレーンを兼用す
ることを特徴とする請求項１、２または３記載の多層リ
ードフレーム。 - 【請求項５】 前記ダイパッドが接地プレーンを兼用す
ることを特徴とする請求項１、２または３記載の多層リ
ードフレーム。 - 【請求項６】 請求項１、２、３、４または５記載の多
層リードフレームの前記ダイパッド上に半導体素子が搭
載され、前記リードフレームの信号用リードと前記半導
体素子とが電気的に接続され、さらに前記リードフレー
ムの電源用リードおよび／または接地用リードと半導体
素子とが前記受動素子を介して電気的に接続されると共
に、前記半導体素子が気密に封止されていることを特徴
とする半導体装置。 - 【請求項７】 ダイパッド上にリードフレームを積層し
た少なくとも２層の多層リードフレームにおいて、 前記リードフレームの所要の信号用リード先端をダイパ
ッド周縁方向に後退させて該信号用リード先端とダイパ
ッド上の半導体素子搭載領域との間に受動素子を配置し
たことを特徴とする多層リードフレーム。 - 【請求項８】 前記受動素子がコンデンサ、抵抗等を含
むフィルターまたは終端抵抗であることを特徴とする請
求項７記載の多層リードフレーム。 - 【請求項９】 前記ダイパッドが電源プレーンまたは接
地プレーンを兼用することを特徴とする請求項７または
８記載の多層リードフレーム。 - 【請求項１０】 請求項７、８または９記載の多層リー
ドフレームの前記ダイパッド上に半導体素子が搭載さ
れ、前記リードフレームの信号用リードと前記半導体素
子とが電気的に接続され、さらに前記所要の信号用リー
ドと半導体素子とが前記受動素子を介して電気的に接続
されると共に、前記半導体素子が気密に封止されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115446A JPH08316404A (ja) | 1995-05-15 | 1995-05-15 | 多層リードフレームおよびこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7115446A JPH08316404A (ja) | 1995-05-15 | 1995-05-15 | 多層リードフレームおよびこれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316404A true JPH08316404A (ja) | 1996-11-29 |
Family
ID=14662758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7115446A Pending JPH08316404A (ja) | 1995-05-15 | 1995-05-15 | 多層リードフレームおよびこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316404A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288844B2 (en) | 2002-06-12 | 2007-10-30 | Nec Corporation | Semiconductor device, semiconductor circuit and method for producing semiconductor device |
| JP2008028281A (ja) * | 2006-07-25 | 2008-02-07 | Rohm Co Ltd | 半導体装置 |
| US8089149B2 (en) | 2006-07-25 | 2012-01-03 | Rohm Co., Ltd. | Semiconductor device |
-
1995
- 1995-05-15 JP JP7115446A patent/JPH08316404A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288844B2 (en) | 2002-06-12 | 2007-10-30 | Nec Corporation | Semiconductor device, semiconductor circuit and method for producing semiconductor device |
| JP2008028281A (ja) * | 2006-07-25 | 2008-02-07 | Rohm Co Ltd | 半導体装置 |
| US8089149B2 (en) | 2006-07-25 | 2012-01-03 | Rohm Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2718647B2 (ja) | 積層半導体パッケージ | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| KR19980080691A (ko) | 반도체 장치 및 배선체 | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH08316404A (ja) | 多層リードフレームおよびこれを用いた半導体装置 | |
| JP3743427B2 (ja) | 電磁波シールド型半導体装置 | |
| JPH04293245A (ja) | ガラス封止型セラミックパッケージ | |
| JPH0645401A (ja) | 半導体装置用パッケージ | |
| JPH0818001A (ja) | Ｉｃパッケージ | |
| JPH05343603A (ja) | 半導体装置 | |
| JPH088359A (ja) | 半導体集積回路装置 | |
| JPH05160334A (ja) | 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置 | |
| JPS59224152A (ja) | 集積回路装置 | |
| KR950014110B1 (ko) | 반도체 조립장치 | |
| JPH06216309A (ja) | 半導体装置 | |
| JPH06112406A (ja) | 半導体集積回路 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPS63188963A (ja) | 半導体素子搭載用パツケ−ジ | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JPH09139458A (ja) | 半導体装置 | |
| JPH05183096A (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| JPH0917906A (ja) | 半導体用パッケージ |