JPH088359A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH088359A JPH088359A JP6139196A JP13919694A JPH088359A JP H088359 A JPH088359 A JP H088359A JP 6139196 A JP6139196 A JP 6139196A JP 13919694 A JP13919694 A JP 13919694A JP H088359 A JPH088359 A JP H088359A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- power supply
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ＢＧＡパッケージにおいて、コンデンサの接
続、または誘電体層の形成によってノイズキラーとして
作用させ、高密度・高速化に対応したノイズ対策が可能
な半導体集積回路装置を提供する。 【構成】 表面実装形のＢＧＡパッケージであって、プ
リント基板１の裏面に球形の半田バンプ２がアレイ状に
並べられ、この表面には半導体チップ３の他にコンデン
サ４が搭載され、ボンディングワイヤ５により接続され
てモールド樹脂６により封止されている。このプリント
基板１には、電源層７、グランド層８および信号層９が
積層され、半導体チップ３が、ボンディングワイヤ５ａ
〜５ｃ、スルーホール１０ａ〜１０ｃを介して電源層
７、グランド層８および信号層９、さらに半田バンプ２
ａ〜２ｃに接続され、またコンデンサ４がスルーホール
１０ｄ，１０ｅを介して電源層７およびグランド層８に
接続されている。
続、または誘電体層の形成によってノイズキラーとして
作用させ、高密度・高速化に対応したノイズ対策が可能
な半導体集積回路装置を提供する。 【構成】 表面実装形のＢＧＡパッケージであって、プ
リント基板１の裏面に球形の半田バンプ２がアレイ状に
並べられ、この表面には半導体チップ３の他にコンデン
サ４が搭載され、ボンディングワイヤ５により接続され
てモールド樹脂６により封止されている。このプリント
基板１には、電源層７、グランド層８および信号層９が
積層され、半導体チップ３が、ボンディングワイヤ５ａ
〜５ｃ、スルーホール１０ａ〜１０ｃを介して電源層
７、グランド層８および信号層９、さらに半田バンプ２
ａ〜２ｃに接続され、またコンデンサ４がスルーホール
１０ｄ，１０ｅを介して電源層７およびグランド層８に
接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に表面実装形のＢＧＡ（Ball GridArray ）パ
ッケージにおいて、高密度・高速化に対応したノイズ対
策が可能とされる半導体集積回路装置に適用して有効な
技術に関する。
関し、特に表面実装形のＢＧＡ（Ball GridArray ）パ
ッケージにおいて、高密度・高速化に対応したノイズ対
策が可能とされる半導体集積回路装置に適用して有効な
技術に関する。
【０００２】
【従来の技術】たとえば、ＢＧＡパッケージは、表面実
装形パッケージの一種として使用されてきており、プリ
ント基板の裏面に球形の半田バンプをアレイ状に並べて
リードの代わりにし、またプリント基板の表面にＬＳＩ
チップを載せ、モールド樹脂あるいはポッティングで封
止することにより製造され、特に２００ピンを越える多
ピンパッケージとして用いられている。
装形パッケージの一種として使用されてきており、プリ
ント基板の裏面に球形の半田バンプをアレイ状に並べて
リードの代わりにし、またプリント基板の表面にＬＳＩ
チップを載せ、モールド樹脂あるいはポッティングで封
止することにより製造され、特に２００ピンを越える多
ピンパッケージとして用いられている。
【０００３】なお、このＢＧＡパッケージに関する技術
としては、たとえば日経ＢＰ社、１９９３年８月２日発
行の「日経エレクトロニクス １９９３ ８−２ ｎ
ｏ．５８７」Ｐ１０４などに記載されている。
としては、たとえば日経ＢＰ社、１９９３年８月２日発
行の「日経エレクトロニクス １９９３ ８−２ ｎ
ｏ．５８７」Ｐ１０４などに記載されている。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
なＢＧＡパッケージにおいては、パッケージ自体のノイ
ズ対策に十分な配慮がなされておらず、よってこのＢＧ
Ａパッケージをマザー基板などに実装して所定の電子回
路を構成する場合に、マザー基板にコンデンサを搭載し
てノイズ対策を施す必要がある。
なＢＧＡパッケージにおいては、パッケージ自体のノイ
ズ対策に十分な配慮がなされておらず、よってこのＢＧ
Ａパッケージをマザー基板などに実装して所定の電子回
路を構成する場合に、マザー基板にコンデンサを搭載し
てノイズ対策を施す必要がある。
【０００５】特に、高密度・高速化に対応した半導体集
積回路装置などにおいては、電源ラインに生じるパルス
の影響は無視できなくなっており、このような負荷変動
やノイズリプルの発生を防ぐため、さらに他の回路に対
して影響を与えないために、電流変動の周期や大きさに
よって余裕をもって容量を決定する必要がある。
積回路装置などにおいては、電源ラインに生じるパルス
の影響は無視できなくなっており、このような負荷変動
やノイズリプルの発生を防ぐため、さらに他の回路に対
して影響を与えないために、電流変動の周期や大きさに
よって余裕をもって容量を決定する必要がある。
【０００６】そこで、本発明の目的は、ＢＧＡパッケー
ジの半導体チップが搭載されるプリント基板において、
電源層とグランド層との間にコンデンサを接続したり、
または誘電体層を形成することによってノイズキラーと
して作用させ、高密度・高速化に対応したノイズ対策を
施すことができる半導体集積回路装置を提供することに
ある。
ジの半導体チップが搭載されるプリント基板において、
電源層とグランド層との間にコンデンサを接続したり、
または誘電体層を形成することによってノイズキラーと
して作用させ、高密度・高速化に対応したノイズ対策を
施すことができる半導体集積回路装置を提供することに
ある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明の半導体集積回路装置
は、プリント基板の裏面に入出力端子として球形の半田
バンプがアレイ状に並べられ、かつ表面には半導体チッ
プが搭載されてモールド樹脂あるいはポッティングによ
り封止されるＢＧＡパッケージに適用されるものであ
り、このＢＧＡパッケージに内蔵されるプリント基板
を、電源層、グランド層および信号層を積層する多層構
造として、コンデンサを電源層とグランド層との間に接
続するものである。
は、プリント基板の裏面に入出力端子として球形の半田
バンプがアレイ状に並べられ、かつ表面には半導体チッ
プが搭載されてモールド樹脂あるいはポッティングによ
り封止されるＢＧＡパッケージに適用されるものであ
り、このＢＧＡパッケージに内蔵されるプリント基板
を、電源層、グランド層および信号層を積層する多層構
造として、コンデンサを電源層とグランド層との間に接
続するものである。
【００１０】この電源層とグランド層との間に接続する
コンデンサを、外部からの電源供給端子の極めて近傍に
配設し、かつコンデンサの端子の長さを極めて短くする
ようにしたものである。
コンデンサを、外部からの電源供給端子の極めて近傍に
配設し、かつコンデンサの端子の長さを極めて短くする
ようにしたものである。
【００１１】特に、このコンデンサとして、周波数特性
が良く、高速パルスに対して十分な低インピーダンスと
なる素子を用いるようにしたものである。
が良く、高速パルスに対して十分な低インピーダンスと
なる素子を用いるようにしたものである。
【００１２】また、電源層とグランド層との間にコンデ
ンサを接続する代わりに、隣接する電源層とグランド層
との間に誘電体層を形成して内部容量を強化するもので
ある。
ンサを接続する代わりに、隣接する電源層とグランド層
との間に誘電体層を形成して内部容量を強化するもので
ある。
【００１３】特に、この誘電体層として、強誘電体材料
による層を形成するようにしたものである。
による層を形成するようにしたものである。
【００１４】
【作用】前記した半導体集積回路装置によれば、コンデ
ンサがプリント基板の電源層とグランド層との間に接続
されることにより、このコンデンサをバイパスコンデン
サとして作用させ、電源ラインに発生する電流変動を抑
え、集積回路の動作に影響するノイズを低減することが
できる。
ンサがプリント基板の電源層とグランド層との間に接続
されることにより、このコンデンサをバイパスコンデン
サとして作用させ、電源ラインに発生する電流変動を抑
え、集積回路の動作に影響するノイズを低減することが
できる。
【００１５】この場合に、コンデンサを電源供給端子の
極めて近傍に配設して端子の長さを極めて短くしたり、
また周波数特性が良く、高速パルスに対して十分な低イ
ンピーダンスとなるコンデンサを用いることにより、よ
り一層、ノイズの低減が可能となり、特に高速アンプな
どのアナログ回路に十分な効果を得ることができる。
極めて近傍に配設して端子の長さを極めて短くしたり、
また周波数特性が良く、高速パルスに対して十分な低イ
ンピーダンスとなるコンデンサを用いることにより、よ
り一層、ノイズの低減が可能となり、特に高速アンプな
どのアナログ回路に十分な効果を得ることができる。
【００１６】また、誘電体層が隣接する電源層とグラン
ド層との間に形成される場合にも、誘電体層をバイパス
コンデンサとして作用させることができるので、前記同
様に電源ラインに発生する電流変動を抑えてノイズの低
減が可能となる。
ド層との間に形成される場合にも、誘電体層をバイパス
コンデンサとして作用させることができるので、前記同
様に電源ラインに発生する電流変動を抑えてノイズの低
減が可能となる。
【００１７】この場合に、誘電体層を強誘電体材料によ
って形成することにより、より一層、ノイズの低減が可
能となる。
って形成することにより、より一層、ノイズの低減が可
能となる。
【００１８】これにより、表面実装形のＢＧＡパッケー
ジにおいて、電源層とグランド層との間にコンデンサを
接続したり、または誘電体層を形成することによってノ
イズキラーとして作用させ、高密度・高速化に対応した
ノイズ対策を施すことができる。
ジにおいて、電源層とグランド層との間にコンデンサを
接続したり、または誘電体層を形成することによってノ
イズキラーとして作用させ、高密度・高速化に対応した
ノイズ対策を施すことができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２０】（実施例１）図１は本発明の一実施例であ
る半導体集積回路装置を示す断面図、図２は本実施例の
半導体集積回路装置の要部を示す断面図である。
る半導体集積回路装置を示す断面図、図２は本実施例の
半導体集積回路装置の要部を示す断面図である。
【００２１】まず、図１により本実施例の半導体集積回
路装置の構成を説明する。
路装置の構成を説明する。
【００２２】本実施例の半導体集積回路装置は、たとえ
ば表面実装形のＢＧＡパッケージとされ、プリント基板
１の裏面に球形の半田バンプ２がアレイ状に並べられて
入出力端子とされ、このプリント基板１の表面には半導
体チップ３とコンデンサ４が搭載され、半導体チップ３
上の電極からボンディングワイヤ５によりプリント基板
１上の電極に接続され、またコンデンサ４の端子もプリ
ント基板１上の電極に接続され、モールド樹脂６により
封止された構造となっている。
ば表面実装形のＢＧＡパッケージとされ、プリント基板
１の裏面に球形の半田バンプ２がアレイ状に並べられて
入出力端子とされ、このプリント基板１の表面には半導
体チップ３とコンデンサ４が搭載され、半導体チップ３
上の電極からボンディングワイヤ５によりプリント基板
１上の電極に接続され、またコンデンサ４の端子もプリ
ント基板１上の電極に接続され、モールド樹脂６により
封止された構造となっている。
【００２３】このＢＧＡパッケージのプリント基板１
は、たとえば図２に示すように、表面から順に電源層
７、グランド層８および信号層９が積層された３層構造
となっており、このプリント基板１には表面から裏面に
通じる複数のスルーホール１０が形成され、それぞれの
スルーホール１０を介して電源層７、グランド層８また
は信号層９に接続されている。なお、図２においては、
代表的なスルーホール１０のみを図示している。
は、たとえば図２に示すように、表面から順に電源層
７、グランド層８および信号層９が積層された３層構造
となっており、このプリント基板１には表面から裏面に
通じる複数のスルーホール１０が形成され、それぞれの
スルーホール１０を介して電源層７、グランド層８また
は信号層９に接続されている。なお、図２においては、
代表的なスルーホール１０のみを図示している。
【００２４】また、半導体チップ３においては、半導体
チップ３上の電源用の電極がボンディングワイヤ５ａ、
スルーホール１０ａ、電源層７を介して電源用の半田バ
ンプ２ａに接続され、同様にグランド用の電極がボンデ
ィングワイヤ５ｂ、スルーホール１０ｂ、グランド層８
を介してグランド用の半田バンプ２ｂに接続され、信号
用の電極がボンディングワイヤ５ｃ、スルーホール１０
ｃ、信号層９を介して信号用の半田バンプ２ｃに接続さ
れている。
チップ３上の電源用の電極がボンディングワイヤ５ａ、
スルーホール１０ａ、電源層７を介して電源用の半田バ
ンプ２ａに接続され、同様にグランド用の電極がボンデ
ィングワイヤ５ｂ、スルーホール１０ｂ、グランド層８
を介してグランド用の半田バンプ２ｂに接続され、信号
用の電極がボンディングワイヤ５ｃ、スルーホール１０
ｃ、信号層９を介して信号用の半田バンプ２ｃに接続さ
れている。
【００２５】さらに、コンデンサ４については、外部か
らの電源供給端子の極めて近傍に配設され、かつ端子の
長さが極めて短くされて、一方の端子がスルーホール１
０ｄを介して電源層７に接続され、かつ他方の端子がス
ルーホール１０ｅを介してグランド層８に接続されてい
る。
らの電源供給端子の極めて近傍に配設され、かつ端子の
長さが極めて短くされて、一方の端子がスルーホール１
０ｄを介して電源層７に接続され、かつ他方の端子がス
ルーホール１０ｅを介してグランド層８に接続されてい
る。
【００２６】また、このコンデンサ４としては、たとえ
ばセラミックコンデンサなどの周波数特性が良く、高速
パルスに対して十分な低インピーダンスとなる素子が用
いられている。
ばセラミックコンデンサなどの周波数特性が良く、高速
パルスに対して十分な低インピーダンスとなる素子が用
いられている。
【００２７】次に、本実施例の作用について説明する。
【００２８】たとえば、本実施例のＢＧＡパッケージ
は、図１のようにマザー基板１１などに他の機能を持つ
ＢＧＡパッケージなどとともに実装されて、所定の電子
回路が構成されるようになっている。
は、図１のようにマザー基板１１などに他の機能を持つ
ＢＧＡパッケージなどとともに実装されて、所定の電子
回路が構成されるようになっている。
【００２９】この場合に、ＢＧＡパッケージの信号層９
に接続される半田バンプ２ｃは、マザー基板１１の信号
用の電極に接続され、これによって信号の入出力を、Ｂ
ＧＡパッケージの信号用の半田バンプ２ｃを通じてマザ
ー基板１１、さらに他の機能を持つＢＧＡパッケージな
どとの間で行うことができる。
に接続される半田バンプ２ｃは、マザー基板１１の信号
用の電極に接続され、これによって信号の入出力を、Ｂ
ＧＡパッケージの信号用の半田バンプ２ｃを通じてマザ
ー基板１１、さらに他の機能を持つＢＧＡパッケージな
どとの間で行うことができる。
【００３０】また、ＢＧＡパッケージの電源層７に接続
される半田バンプ２ａは、マザー基板１１の電源用の電
極に接続され、これによって電源の供給を、マザー基板
１１からＢＧＡパッケージの電源用の半田バンプ２ａを
通じて供給することができる。
される半田バンプ２ａは、マザー基板１１の電源用の電
極に接続され、これによって電源の供給を、マザー基板
１１からＢＧＡパッケージの電源用の半田バンプ２ａを
通じて供給することができる。
【００３１】さらに、ＢＧＡパッケージのグランド層８
に接続される半田バンプ２ｂは、マザー基板１１のグラ
ンド用の電極に接続され、これによってＢＧＡパッケー
ジのグランド用の半田バンプ２ｂ、マザー基板１１を通
じて接地することができる。
に接続される半田バンプ２ｂは、マザー基板１１のグラ
ンド用の電極に接続され、これによってＢＧＡパッケー
ジのグランド用の半田バンプ２ｂ、マザー基板１１を通
じて接地することができる。
【００３２】ところで、ＢＧＡパッケージに対して、マ
ザー基板１１の電源用の電極を通じて供給される電源に
は電流変動が生じている場合があり、このために本実施
例においてはプリント基板１に搭載したコンデンサ４を
バイパスコンデンサとして作用させることができる。
ザー基板１１の電源用の電極を通じて供給される電源に
は電流変動が生じている場合があり、このために本実施
例においてはプリント基板１に搭載したコンデンサ４を
バイパスコンデンサとして作用させることができる。
【００３３】これによって、ＢＧＡパッケージの内部に
おいて、コンデンサ４によって電流変動を抑え、半導体
チップ３内の集積回路の動作に影響するノイズを低減し
て、負荷変動やノイズリプルの発生を防ぎ、さらに他の
回路に対しても影響を与えないようにすることができ
る。
おいて、コンデンサ４によって電流変動を抑え、半導体
チップ３内の集積回路の動作に影響するノイズを低減し
て、負荷変動やノイズリプルの発生を防ぎ、さらに他の
回路に対しても影響を与えないようにすることができ
る。
【００３４】従って、本実施例の半導体集積回路装置に
よれば、電源層７、グランド層８および信号層９が積層
されるプリント基板１において、コンデンサ４の端子が
スルーホール１０ｄ，１０ｅを介して電源層７とグラン
ド層８との間に接続されることにより、このコンデンサ
４をバイパスコンデンサとして作用させることができる
ので、電源ラインに発生する電流変動を抑えてノイズを
低減することができる。
よれば、電源層７、グランド層８および信号層９が積層
されるプリント基板１において、コンデンサ４の端子が
スルーホール１０ｄ，１０ｅを介して電源層７とグラン
ド層８との間に接続されることにより、このコンデンサ
４をバイパスコンデンサとして作用させることができる
ので、電源ラインに発生する電流変動を抑えてノイズを
低減することができる。
【００３５】特に、コンデンサ４を、外部からの電源供
給端子の極めて近傍に配設し、かつ端子の長さを極めて
短くすることにより、半導体チップ３までの配線パター
ンや、コンデンサの端子によるノイズ発生要因を少なく
することができる。
給端子の極めて近傍に配設し、かつ端子の長さを極めて
短くすることにより、半導体チップ３までの配線パター
ンや、コンデンサの端子によるノイズ発生要因を少なく
することができる。
【００３６】さらに、周波数特性が良く、高速パルスに
対して十分な低インピーダンスとなるコンデンサ４を用
いることにより、ノイズ対策に最適なコンデンサ４を選
定することができる。
対して十分な低インピーダンスとなるコンデンサ４を用
いることにより、ノイズ対策に最適なコンデンサ４を選
定することができる。
【００３７】よって、表面実装形のＢＧＡパッケージの
半導体集積回路装置において、より一層、高密度・高速
化に対応したノイズの低減が可能となる。
半導体集積回路装置において、より一層、高密度・高速
化に対応したノイズの低減が可能となる。
【００３８】（実施例２）図３は本発明の他の実施例で
ある半導体集積回路装置の要部を示す断面図である。
ある半導体集積回路装置の要部を示す断面図である。
【００３９】本実施例の半導体集積回路装置は、実施例
１と同様に表面実装形のＢＧＡパッケージとされ、プリ
ント基板１２の裏面に球形の半田バンプ２がアレイ状に
並べられて入出力端子とされ、このプリント基板１２の
表面には半導体チップ３が搭載され、半導体チップ３上
の電極からボンディングワイヤ５によりプリント基板１
２上の電極に接続され、モールド樹脂６により封止され
た構造となっており、実施例１との相違点は、コンデン
サ４を接続する代わりにプリント基板１２の内部容量を
強化する点である。
１と同様に表面実装形のＢＧＡパッケージとされ、プリ
ント基板１２の裏面に球形の半田バンプ２がアレイ状に
並べられて入出力端子とされ、このプリント基板１２の
表面には半導体チップ３が搭載され、半導体チップ３上
の電極からボンディングワイヤ５によりプリント基板１
２上の電極に接続され、モールド樹脂６により封止され
た構造となっており、実施例１との相違点は、コンデン
サ４を接続する代わりにプリント基板１２の内部容量を
強化する点である。
【００４０】すなわち、本実施例のＢＧＡパッケージに
おいては、図３に示すように、プリント基板１２が電源
層７、グランド層８および信号層９が積層された３層構
造となっており、このプリント基板１２の隣接する電源
層７とグランド層８との間に強誘電体層１３が形成され
ている。これによって、ＢＧＡパッケージの内部におい
て、強誘電体層１３をバイパスコンデンサとして作用さ
せることができる。
おいては、図３に示すように、プリント基板１２が電源
層７、グランド層８および信号層９が積層された３層構
造となっており、このプリント基板１２の隣接する電源
層７とグランド層８との間に強誘電体層１３が形成され
ている。これによって、ＢＧＡパッケージの内部におい
て、強誘電体層１３をバイパスコンデンサとして作用さ
せることができる。
【００４１】なお、この強誘電体層１３は、たとえばチ
タン酸バリウム（ＢａＴｉＯ3 ）などの強誘電体材料に
よる薄膜として形成し、電源層７とグランド層８との間
に挿入して、通常の多層基板の製造プロセスと同様にし
て積層して形成することができる。
タン酸バリウム（ＢａＴｉＯ3 ）などの強誘電体材料に
よる薄膜として形成し、電源層７とグランド層８との間
に挿入して、通常の多層基板の製造プロセスと同様にし
て積層して形成することができる。
【００４２】従って、本実施例の半導体集積回路装置に
よれば、電源層７、グランド層８および信号層９が積層
されるプリント基板１２において、隣接する電源層７と
グランド層８との間に強誘電体層１３が形成されること
により、この強誘電体層１３を実施例１と同様にバイパ
スコンデンサとして作用させることができるので、電源
ラインに発生する電流変動を抑えて高密度・高速化に対
応したノイズの低減が可能となる。
よれば、電源層７、グランド層８および信号層９が積層
されるプリント基板１２において、隣接する電源層７と
グランド層８との間に強誘電体層１３が形成されること
により、この強誘電体層１３を実施例１と同様にバイパ
スコンデンサとして作用させることができるので、電源
ラインに発生する電流変動を抑えて高密度・高速化に対
応したノイズの低減が可能となる。
【００４３】以上、本発明者によってなされた発明を実
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
施例１および２に基づき具体的に説明したが、本発明は
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【００４４】たとえば、前記実施例１の半導体集積回路
装置については、コンデンサ４としてセラミックコンデ
ンサを用いた場合について説明したが、本発明は前記実
施例に限定されるものではなく、マイカコンデンサ、フ
ィルムコンデンサなどについても適用可能であり、特に
周波数特性が良く、高速パルスに対して十分な低インピ
ーダンスとなる素子が良好である。
装置については、コンデンサ４としてセラミックコンデ
ンサを用いた場合について説明したが、本発明は前記実
施例に限定されるものではなく、マイカコンデンサ、フ
ィルムコンデンサなどについても適用可能であり、特に
周波数特性が良く、高速パルスに対して十分な低インピ
ーダンスとなる素子が良好である。
【００４５】また、前記実施例２においては、強誘電体
層１３をチタン酸バリウムの強誘電体材料により形成す
る場合について説明したが、たとえばニオブ酸カリウム
（ＫＮｂＯ3 ）などの強誘電体材料、さらにアルミナ、
ステアタイトなどの誘電体材料についても広く適用可能
である。
層１３をチタン酸バリウムの強誘電体材料により形成す
る場合について説明したが、たとえばニオブ酸カリウム
（ＫＮｂＯ3 ）などの強誘電体材料、さらにアルミナ、
ステアタイトなどの誘電体材料についても広く適用可能
である。
【００４６】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるＢＧＡパッケージ
に用いられる半導体集積回路装置に適用した場合につい
て説明したが、これに限定されるものではなく、他のパ
ッケージ技術、ＢＧＡ技術とプリント基板を用いた実装
技術全体について広く適用可能である。
てなされた発明をその利用分野であるＢＧＡパッケージ
に用いられる半導体集積回路装置に適用した場合につい
て説明したが、これに限定されるものではなく、他のパ
ッケージ技術、ＢＧＡ技術とプリント基板を用いた実装
技術全体について広く適用可能である。
【００４７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４８】(1).ＢＧＡパッケージに内蔵されるプリン
ト基板を、電源層、グランド層および信号層を積層する
多層構造として、表面に実装したコンデンサの端子を電
源層とグランド層との間に接続することにより、このコ
ンデンサをバイパスコンデンサとして作用させることが
できるので、電源ラインに発生する電流変動を抑え、集
積回路の動作に影響するノイズの低減が可能となる。
ト基板を、電源層、グランド層および信号層を積層する
多層構造として、表面に実装したコンデンサの端子を電
源層とグランド層との間に接続することにより、このコ
ンデンサをバイパスコンデンサとして作用させることが
できるので、電源ラインに発生する電流変動を抑え、集
積回路の動作に影響するノイズの低減が可能となる。
【００４９】(2).前記(1) において、コンデンサを外部
からの電源供給端子の極めて近傍に配設し、かつコンデ
ンサの端子の長さを極めて短くすることにより、半導体
チップまでの配線パターンや、コンデンサの端子に依存
するノイズ発生要因を少なくすることができるので、よ
り一層、ノイズ低減が可能となる。
からの電源供給端子の極めて近傍に配設し、かつコンデ
ンサの端子の長さを極めて短くすることにより、半導体
チップまでの配線パターンや、コンデンサの端子に依存
するノイズ発生要因を少なくすることができるので、よ
り一層、ノイズ低減が可能となる。
【００５０】(3).前記(1) において、コンデンサとし
て、周波数特性が良く、高速パルスに対して十分な低イ
ンピーダンスとなる素子を用いることにより、ノイズ対
策に最適なコンデンサを選定することができるので、よ
り一層、ノイズ低減が可能となる。
て、周波数特性が良く、高速パルスに対して十分な低イ
ンピーダンスとなる素子を用いることにより、ノイズ対
策に最適なコンデンサを選定することができるので、よ
り一層、ノイズ低減が可能となる。
【００５１】(4).ＢＧＡパッケージに内蔵されるプリン
ト基板を、電源層、グランド層および信号層を積層する
多層構造として、隣接する電源層とグランド層との間に
誘電体層を形成して内部容量を強化することにより、こ
の誘電体層をバイパスコンデンサとして作用させること
ができるので、前記(1) と同様に電源ラインに発生する
電流変動を抑えてノイズの低減が可能となる。
ト基板を、電源層、グランド層および信号層を積層する
多層構造として、隣接する電源層とグランド層との間に
誘電体層を形成して内部容量を強化することにより、こ
の誘電体層をバイパスコンデンサとして作用させること
ができるので、前記(1) と同様に電源ラインに発生する
電流変動を抑えてノイズの低減が可能となる。
【００５２】(5).前記(4) において、誘電体層として、
強誘電体材料による層を形成することにより、さらに内
部容量を強化することができるので、より一層、ノイズ
低減が可能となる。
強誘電体材料による層を形成することにより、さらに内
部容量を強化することができるので、より一層、ノイズ
低減が可能となる。
【００５３】(6).前記(1) 〜(5) により、表面実装形の
ＢＧＡパッケージにおいて、電源層とグランド層との間
にコンデンサを接続したり、または誘電体層を形成する
ことによってノイズキラーとして作用させ、高密度・高
速化に対応したノイズ対策が可能とされる半導体集積回
路装置を得ることができる。
ＢＧＡパッケージにおいて、電源層とグランド層との間
にコンデンサを接続したり、または誘電体層を形成する
ことによってノイズキラーとして作用させ、高密度・高
速化に対応したノイズ対策が可能とされる半導体集積回
路装置を得ることができる。
【図１】本発明の実施例１である半導体集積回路装置を
示す断面図である。
示す断面図である。
【図２】実施例１の半導体集積回路装置の要部を示す断
面図である。
面図である。
【図３】本発明の実施例２である半導体集積回路装置の
要部を示す断面図である。
要部を示す断面図である。
１ プリント基板 ２，２ａ〜２ｃ 半田バンプ ３ 半導体チップ ４ コンデンサ ５，５ａ〜５ｃ ボンディングワイヤ ６ モールド樹脂 ７ 電源層 ８ グランド層 ９ 信号層 １０，１０ａ〜１０ｅ スルーホール １１ マザー基板 １２ プリント基板 １３ 強誘電体層
Claims (5)
- 【請求項１】 プリント基板の裏面に球形の半田バンプ
がアレイ状に並べられて入出力端子とされ、かつ前記プ
リント基板の表面に半導体チップが搭載されてモールド
樹脂あるいはポッティングにより封止されるＢＧＡパッ
ケージの半導体集積回路装置であって、前記プリント基
板を電源層、グランド層および信号層を積層する多層構
造として、前記プリント基板の表面にコンデンサを実装
し、該コンデンサの端子を前記電源層と前記グランド層
との間に接続することを特徴とする半導体集積回路装
置。 - 【請求項２】 前記コンデンサを、外部からの電源供給
端子の極めて近傍に配設し、かつ前記コンデンサの端子
の長さを極めて短くすることを特徴とする請求項１記載
の半導体集積回路装置。 - 【請求項３】 前記コンデンサとして、周波数特性が良
く、高速パルスに対して十分な低インピーダンスとなる
素子を用いることを特徴とする請求項１または２記載の
半導体集積回路装置。 - 【請求項４】 プリント基板の裏面に球形の半田バンプ
がアレイ状に並べられて入出力端子とされ、かつ前記プ
リント基板の表面に半導体チップが搭載されてモールド
樹脂あるいはポッティングにより封止されるＢＧＡパッ
ケージの半導体集積回路装置であって、前記プリント基
板を電源層、グランド層および信号層を積層する多層構
造として、隣接する前記電源層と前記グランド層との間
に誘電体層を形成して内部容量を強化することを特徴と
する半導体集積回路装置。 - 【請求項５】 前記誘電体層として、強誘電体材料によ
る層を形成することを特徴とする請求項４記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6139196A JPH088359A (ja) | 1994-06-21 | 1994-06-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6139196A JPH088359A (ja) | 1994-06-21 | 1994-06-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088359A true JPH088359A (ja) | 1996-01-12 |
Family
ID=15239798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6139196A Pending JPH088359A (ja) | 1994-06-21 | 1994-06-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088359A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021224A1 (fr) * | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
| DE19821916C2 (de) * | 1997-08-28 | 2002-01-10 | Mitsubishi Electric Corp | Halbleitereinrichtung mit einem BGA-Substrat |
| JP2005223332A (ja) * | 2004-02-04 | 2005-08-18 | Internatl Business Mach Corp <Ibm> | 多層モジュール |
| US6956286B2 (en) * | 2003-08-05 | 2005-10-18 | International Business Machines Corporation | Integrated circuit package with overlapping bond fingers |
| JP2015185780A (ja) * | 2014-03-26 | 2015-10-22 | 日本電気株式会社 | 半導体モジュール |
-
1994
- 1994-06-21 JP JP6139196A patent/JPH088359A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19821916C2 (de) * | 1997-08-28 | 2002-01-10 | Mitsubishi Electric Corp | Halbleitereinrichtung mit einem BGA-Substrat |
| WO1999021224A1 (fr) * | 1997-10-17 | 1999-04-29 | Ibiden Co., Ltd. | Substrat d'un boitier |
| US6392898B1 (en) | 1997-10-17 | 2002-05-21 | Ibiden Co., Ltd. | Package substrate |
| US6411519B2 (en) | 1997-10-17 | 2002-06-25 | Ibiden Co., Ltd. | Package substrate |
| US6487088B2 (en) | 1997-10-17 | 2002-11-26 | Ibiden Co., Ltd. | Package substrate |
| US6490170B2 (en) | 1997-10-17 | 2002-12-03 | Ibiden Co., Ltd. | Package substrate |
| USRE41051E1 (en) | 1997-10-17 | 2009-12-22 | Ibiden Co., Ltd. | Package substrate |
| USRE41242E1 (en) | 1997-10-17 | 2010-04-20 | Ibiden Co., Ltd. | Package substrate |
| US6956286B2 (en) * | 2003-08-05 | 2005-10-18 | International Business Machines Corporation | Integrated circuit package with overlapping bond fingers |
| JP2005223332A (ja) * | 2004-02-04 | 2005-08-18 | Internatl Business Mach Corp <Ibm> | 多層モジュール |
| JP2015185780A (ja) * | 2014-03-26 | 2015-10-22 | 日本電気株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2894071B2 (ja) | 半導体装置 | |
| JP2718647B2 (ja) | 積層半導体パッケージ | |
| US7095112B2 (en) | Semiconductor device, semiconductor package member, and semiconductor device manufacturing method | |
| US6894396B2 (en) | Semiconductor device with capacitor | |
| JP2991636B2 (ja) | 半導体パッケージの基板への実装構造 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH10303356A (ja) | リードフレームとそれを用いた半導体パッケージ及びその製造方法 | |
| US6160307A (en) | Semiconductor packages having split die pad | |
| US6091144A (en) | Semiconductor package | |
| JPH088359A (ja) | 半導体集積回路装置 | |
| JPS63132459A (ja) | 容量内蔵半導体パツケ−ジ | |
| JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
| JPH05121632A (ja) | 半導体装置 | |
| JP2002359343A (ja) | 半導体装置 | |
| JP4370993B2 (ja) | 半導体装置 | |
| JP2606116B2 (ja) | 半導体装置 | |
| JP2500310B2 (ja) | 半導体装置 | |
| JP2004087895A (ja) | パッケージ部品およびその製造方法 | |
| JP3081335B2 (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| JP2745932B2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH0917906A (ja) | 半導体用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040423 |