JPH11177015A - 半導体パッケージおよび半導体パッケージ実装用中間基板 - Google Patents
半導体パッケージおよび半導体パッケージ実装用中間基板Info
- Publication number
- JPH11177015A JPH11177015A JP34091997A JP34091997A JPH11177015A JP H11177015 A JPH11177015 A JP H11177015A JP 34091997 A JP34091997 A JP 34091997A JP 34091997 A JP34091997 A JP 34091997A JP H11177015 A JPH11177015 A JP H11177015A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor package
- wiring board
- mounting
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
(57)【要約】
【課題】 マイクロコンピューターのような高速動作す
る素子や多機能なＩＣチップを搭載した半導体パッケー
ジの場合であっても、他の信号ラインからのクロストー
クノイズや、電源変動によるＩＣチップの誤動作の発生
を押さえることができ、低価格のマザーボードを使用す
ることが可能な半導体パッケージを提供する。 【解決手段】 配線基板４０と、該配線基板の表面に接
続封入されるＩＣチップと、該配線基板の裏面にＩＣチ
ップの電極を外部に接続するためのマトリックス状に配
置された複数の突起電極を有する半導体パッケージ２０
において、前記配線基板表面のＩＣチップ封入部を除く
外周部に、前記ＩＣチップとは別の電子部品１１，１
２，１３，１４，１５を搭載できるようにしたランドパ
ターンを設けたことを特徴とする半導体パッケージ。
る素子や多機能なＩＣチップを搭載した半導体パッケー
ジの場合であっても、他の信号ラインからのクロストー
クノイズや、電源変動によるＩＣチップの誤動作の発生
を押さえることができ、低価格のマザーボードを使用す
ることが可能な半導体パッケージを提供する。 【解決手段】 配線基板４０と、該配線基板の表面に接
続封入されるＩＣチップと、該配線基板の裏面にＩＣチ
ップの電極を外部に接続するためのマトリックス状に配
置された複数の突起電極を有する半導体パッケージ２０
において、前記配線基板表面のＩＣチップ封入部を除く
外周部に、前記ＩＣチップとは別の電子部品１１，１
２，１３，１４，１５を搭載できるようにしたランドパ
ターンを設けたことを特徴とする半導体パッケージ。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体パッケージ
および半導体パッケージ実装用中間基板に関するもので
ある。
および半導体パッケージ実装用中間基板に関するもので
ある。
【０００２】
【従来の技術】従来、半導体パッケージの代表的なもの
として、ＱＦＰ（クワッド・フラット・パッケージ）が
知られているが、近年になり半導体素子の高密度化に伴
って、電極（例えば、電源ピン、信号ピン）の数も急速
に増大し、半導体素子の多ピン化が進んでいる。
として、ＱＦＰ（クワッド・フラット・パッケージ）が
知られているが、近年になり半導体素子の高密度化に伴
って、電極（例えば、電源ピン、信号ピン）の数も急速
に増大し、半導体素子の多ピン化が進んでいる。
【０００３】一方、半導体素子を使用する機種は、小型
・薄型化が求められ、半導体素子をより高密度に実装す
べく、半導体パッケージの小型化を求めてきた。
・薄型化が求められ、半導体素子をより高密度に実装す
べく、半導体パッケージの小型化を求めてきた。
【０００４】その結果、新しい半導体パッケージとし
て、ＯＭＰＡＣ（オーバー・モールデッド・プラスチッ
ク・アレイ・キャリア）が提案された。
て、ＯＭＰＡＣ（オーバー・モールデッド・プラスチッ
ク・アレイ・キャリア）が提案された。
【０００５】図３は、ＯＭＰＡＣを示す図である。ＯＭ
ＰＡＣの代表的な構成としては、プリント基板２上に半
導体素子１を搭載し、プリント基板２の配線パターンと
半導体素子１の電極部とをワイヤーボンディング３にて
接続している。また、この配線パターンは、プリント基
板２の裏面側にマトリックス状に形成された複数の電極
ランドのうち該当する電極ランド６に接続され、さらに
この電極ランドは、半田ボールを溶融させ、突出した半
田ボールの電極部５を形成している。
ＰＡＣの代表的な構成としては、プリント基板２上に半
導体素子１を搭載し、プリント基板２の配線パターンと
半導体素子１の電極部とをワイヤーボンディング３にて
接続している。また、この配線パターンは、プリント基
板２の裏面側にマトリックス状に形成された複数の電極
ランドのうち該当する電極ランド６に接続され、さらに
この電極ランドは、半田ボールを溶融させ、突出した半
田ボールの電極部５を形成している。
【０００６】また、半導体素子１の上面部は、トランス
ファーモールド４によりモールドすることにより、半導
体素子１が気密封止された構成となっている。
ファーモールド４によりモールドすることにより、半導
体素子１が気密封止された構成となっている。
【０００７】このように構成されるＯＭＰＡＣは、基板
裏面にマトリックス状に電極を形成することができるた
め、電極間を１．０〜１．５ｍｍという広いピッチとし
た場合であっても多ピン化が可能である。
裏面にマトリックス状に電極を形成することができるた
め、電極間を１．０〜１．５ｍｍという広いピッチとし
た場合であっても多ピン化が可能である。
【０００８】したがって、この半導体パッケージを実装
する際には、微細なパターンでクリーム半田を印刷する
必要がなく、また、強度に優れた半田ボールが半導体パ
ッケージの電極となるため、取り扱い容易で、かつ多ピ
ンの半導体パッケージとすることができる。このような
多ピンの半導体パッケージは、ＢＧＡ（ボール・グリッ
ド・アレイ）と称して広く採用されるようになってきて
いる。
する際には、微細なパターンでクリーム半田を印刷する
必要がなく、また、強度に優れた半田ボールが半導体パ
ッケージの電極となるため、取り扱い容易で、かつ多ピ
ンの半導体パッケージとすることができる。このような
多ピンの半導体パッケージは、ＢＧＡ（ボール・グリッ
ド・アレイ）と称して広く採用されるようになってきて
いる。
【０００９】また、ＢＧＡパッケージを搭載する基板と
して、近年ではプリント基板だけでなく、セラミック基
板やテープ基板等についても使用されるに至っている。
して、近年ではプリント基板だけでなく、セラミック基
板やテープ基板等についても使用されるに至っている。
【００１０】このようなＢＧＡパッケージの実装は、マ
ザーボードと呼ばれる親基板に容易に半田接続され、ま
た、ＢＧＡパッケージと電気的に接続される電子部品
も、このＢＧＡパッケージに近接したマザーボード上に
実装配置されている。
ザーボードと呼ばれる親基板に容易に半田接続され、ま
た、ＢＧＡパッケージと電気的に接続される電子部品
も、このＢＧＡパッケージに近接したマザーボード上に
実装配置されている。
【００１１】
【発明が解決しようとする課題】図４は、ＢＧＡに封入
されるＩＣチップと周辺付加素子との接続の一例を示し
た結線図である。１０はＩＣチップであるところのＭＰ
Ｕ（マイクロ・プロセッシング・ユニット）、１１は電
源端子（ＶＣＣ）とＧＮＤ端子（ＶＳＳ）間に接続さ
れ、電源変動によるＩＣチップの誤動作を防止するバイ
パスコンデンサ、１２および１３はチャージポンプ回路
を構成するチャージポンプ用コンデンサで、チャージポ
ンプ端子ＣＰ１およびＣＰ２およびＧＮＤ端子（ＶＳ
Ｓ）間に図のように接続され、ある基準電圧の２倍ある
いは３倍等の電圧を作っており、主に液晶駆動電圧とし
て用いられている。
されるＩＣチップと周辺付加素子との接続の一例を示し
た結線図である。１０はＩＣチップであるところのＭＰ
Ｕ（マイクロ・プロセッシング・ユニット）、１１は電
源端子（ＶＣＣ）とＧＮＤ端子（ＶＳＳ）間に接続さ
れ、電源変動によるＩＣチップの誤動作を防止するバイ
パスコンデンサ、１２および１３はチャージポンプ回路
を構成するチャージポンプ用コンデンサで、チャージポ
ンプ端子ＣＰ１およびＣＰ２およびＧＮＤ端子（ＶＳ
Ｓ）間に図のように接続され、ある基準電圧の２倍ある
いは３倍等の電圧を作っており、主に液晶駆動電圧とし
て用いられている。
【００１２】１４はＸＴＡＬ（クリスタル）発振器で、
ＩＣチップの低速動作時および液晶駆動タイミング用と
し、素子両端を発振端子（ＸＴＡＬ１とＸＴＡＬ２）両
端子に接続される。
ＩＣチップの低速動作時および液晶駆動タイミング用と
し、素子両端を発振端子（ＸＴＡＬ１とＸＴＡＬ２）両
端子に接続される。
【００１３】１５は高速発振器で、ＩＣチップの高速動
作用として、発振コンデンサを内臓した３端子の素子が
よく用いられ、発振端子（ＸＴＡＬ３とＸＴＡＬ４）お
よびＧＮＤ端子（ＶＳＳ）間に接続される。
作用として、発振コンデンサを内臓した３端子の素子が
よく用いられ、発振端子（ＸＴＡＬ３とＸＴＡＬ４）お
よびＧＮＤ端子（ＶＳＳ）間に接続される。
【００１４】上記説明した、１２〜１５の素子は、いず
れも高インピーダンスな回路を構成するものであって、
外部からのノイズや、近接するラインからのクロストー
クノイズに影響を受けやすく、ＩＣチップの誤動作や、
全く作動しないというような問題も発生してしまう。そ
のため、ＩＣチップ１０とバイパスコンデンサ１１およ
び上記１２〜１５の高インピーダンス回路に付加される
素子は、できるだけ近接した個所に配置する必要があ
り、また、結線もクロストークノイズに十分配慮して行
わなければならない。
れも高インピーダンスな回路を構成するものであって、
外部からのノイズや、近接するラインからのクロストー
クノイズに影響を受けやすく、ＩＣチップの誤動作や、
全く作動しないというような問題も発生してしまう。そ
のため、ＩＣチップ１０とバイパスコンデンサ１１およ
び上記１２〜１５の高インピーダンス回路に付加される
素子は、できるだけ近接した個所に配置する必要があ
り、また、結線もクロストークノイズに十分配慮して行
わなければならない。
【００１５】図５は、従来のＢＧＡパッケージと、図４
で説明した周辺素子とを実装した実装図で、ＩＣチップ
１０を封止して形成されたＢＧＡパッケージ２０と、マ
ザーボードと呼ばれる親基板２２上に、図３で示した半
田ボール部を介して、半田接続されて実装される。
で説明した周辺素子とを実装した実装図で、ＩＣチップ
１０を封止して形成されたＢＧＡパッケージ２０と、マ
ザーボードと呼ばれる親基板２２上に、図３で示した半
田ボール部を介して、半田接続されて実装される。
【００１６】周辺素子への結線は、多層化されたマザー
ボード２２内のパターンニングにて行われるが、クロス
トークノイズ等の問題を十分考慮して結線しなければな
らない。
ボード２２内のパターンニングにて行われるが、クロス
トークノイズ等の問題を十分考慮して結線しなければな
らない。
【００１７】また、前述したマザーボード２２の多層化
は、前記従来例のように、ＢＧＡパッケージ２０の周辺
に素子を配置する構成によれば、素子実装面を多ピンの
ＢＧＡパッケージ端子から、上記周辺素子以外の素子と
の配線に用いることに制約を受けると共に、このような
制約は、デジタル信号および、前記高インピーダンス部
を含むアナログ信号を、クロストークノイズ対策として
の分離しなければならないためであるが、言うまでもな
く、マザーボードを多層化すれば基板コストが上昇し、
ＢＧＡを低コスト商品には採用しにくくなってしまう。
は、前記従来例のように、ＢＧＡパッケージ２０の周辺
に素子を配置する構成によれば、素子実装面を多ピンの
ＢＧＡパッケージ端子から、上記周辺素子以外の素子と
の配線に用いることに制約を受けると共に、このような
制約は、デジタル信号および、前記高インピーダンス部
を含むアナログ信号を、クロストークノイズ対策として
の分離しなければならないためであるが、言うまでもな
く、マザーボードを多層化すれば基板コストが上昇し、
ＢＧＡを低コスト商品には採用しにくくなってしまう。
【００１８】また、クロストークノイズ対策を簡単に行
うため、基板の層数を多くするか、あるいは、少ない層
数でクロストークノイズ対策を実施するには、時間をか
けて十分考慮してパターンニングしなければならず、い
ずれにしても問題が残ってしまう。
うため、基板の層数を多くするか、あるいは、少ない層
数でクロストークノイズ対策を実施するには、時間をか
けて十分考慮してパターンニングしなければならず、い
ずれにしても問題が残ってしまう。
【００１９】さらにまた、ＢＧＡとマザーボード間にＢ
ＧＡ実装用の中間基板を実装する方法があり、その例を
図６に示す。
ＧＡ実装用の中間基板を実装する方法があり、その例を
図６に示す。
【００２０】図６において、２０はＢＧＡパッケージ
で、配線基板２１、電極ランド２４、半田ボール２５等
より構成される汎用タイプのＢＧＡパッケージと、電極
ランドを上面に有するマザーボード２２との間に、上面
電極２６、下面電極２８、上面電極２６と下面電極２８
を接続するスルーホール２７、下面電極を外部に接続す
るための半田ボール２９からなる突起電極によって構成
される中間基板２３を介入させた実装方法を示してい
る。
で、配線基板２１、電極ランド２４、半田ボール２５等
より構成される汎用タイプのＢＧＡパッケージと、電極
ランドを上面に有するマザーボード２２との間に、上面
電極２６、下面電極２８、上面電極２６と下面電極２８
を接続するスルーホール２７、下面電極を外部に接続す
るための半田ボール２９からなる突起電極によって構成
される中間基板２３を介入させた実装方法を示してい
る。
【００２１】この中間基板を用いる意味としては、ＢＧ
Ａパッケージ２０をマザーボード２２にリフロー実装す
る際に熱が加わり、ＢＧＡパッケージ２０の配線基板２
１と、マザーボード２２の熱膨張係数の不整合に起因す
る基板の反りが発生し、半田ボールによる接合強度の低
下を防止するためであり、この中間基板の材料として
は、ＢＧＡパッケージ２０の配線基板２１と、マザーボ
ード２２のそれぞれの熱膨張係数の約中間の熱膨張係数
を持つものが用いられる。
Ａパッケージ２０をマザーボード２２にリフロー実装す
る際に熱が加わり、ＢＧＡパッケージ２０の配線基板２
１と、マザーボード２２の熱膨張係数の不整合に起因す
る基板の反りが発生し、半田ボールによる接合強度の低
下を防止するためであり、この中間基板の材料として
は、ＢＧＡパッケージ２０の配線基板２１と、マザーボ
ード２２のそれぞれの熱膨張係数の約中間の熱膨張係数
を持つものが用いられる。
【００２２】各基板のそれぞれの接合は、ＢＧＡパッケ
ージの突起電極と、中間基板２７の上面電極２６とが接
合され、中間基板２７の下面電極２８に付加された半田
ボール２９からなる突起電極と、マザーボード２２上の
電極３０または、ランドとがそれぞれ接合される。
ージの突起電極と、中間基板２７の上面電極２６とが接
合され、中間基板２７の下面電極２８に付加された半田
ボール２９からなる突起電極と、マザーボード２２上の
電極３０または、ランドとがそれぞれ接合される。
【００２３】このような実装方式においても、図４に示
すような周辺素子を必要とする場合、高インピーダンス
な信号へ、デジタルラインからのクロストークノイズの
影響を防止するために、マザーボードの多層化が必要と
なり、コストアップとなったり、配線パターンニングの
自由度の低下となってしまう。
すような周辺素子を必要とする場合、高インピーダンス
な信号へ、デジタルラインからのクロストークノイズの
影響を防止するために、マザーボードの多層化が必要と
なり、コストアップとなったり、配線パターンニングの
自由度の低下となってしまう。
【００２４】本発明が解決しようとする課題は、マイク
ロコンピューターのような高速動作する素子や多機能な
ＩＣチップを搭載した半導体パッケージの場合であって
も、他の信号ラインからのクロストークノイズや、電源
変動によるＩＣチップの誤動作の発生を押さえることが
でき、低価格のマザーボードを使用することが可能な半
導体パッケージおよび半導体パッケージ実装用中間基板
を提供することである。
ロコンピューターのような高速動作する素子や多機能な
ＩＣチップを搭載した半導体パッケージの場合であって
も、他の信号ラインからのクロストークノイズや、電源
変動によるＩＣチップの誤動作の発生を押さえることが
でき、低価格のマザーボードを使用することが可能な半
導体パッケージおよび半導体パッケージ実装用中間基板
を提供することである。
【００２５】
【課題を解決するための手段】上記課題を解決するため
の請求項１に記載した本発明は、配線基板と、該配線基
板の表面に接続封入されるＩＣチップと、該配線基板の
裏面にＩＣチップの電極を外部に接続するためのマトリ
ックス状に配置された複数の突起電極を有する半導体パ
ッケージにおいて、前記配線基板表面のＩＣチップ封入
部を除く外周部に、前記ＩＣチップとは別の電子部品を
搭載できるようにしたランドパターンを設けたことを特
徴とする半導体パッケージに関するものである。
の請求項１に記載した本発明は、配線基板と、該配線基
板の表面に接続封入されるＩＣチップと、該配線基板の
裏面にＩＣチップの電極を外部に接続するためのマトリ
ックス状に配置された複数の突起電極を有する半導体パ
ッケージにおいて、前記配線基板表面のＩＣチップ封入
部を除く外周部に、前記ＩＣチップとは別の電子部品を
搭載できるようにしたランドパターンを設けたことを特
徴とする半導体パッケージに関するものである。
【００２６】また、上記課題を解決するための請求項５
に記載した本発明は、配線基板と、該配線基板の表面に
接続封入されるＩＣチップと、該配線基板の裏面にＩＣ
チップの電極を外部に接続するためのマトリックス状に
配置された複数の突起電極を有する半導体パッケージ
と、該半導体パッケージが実装されるプリント配線基板
との間に実装可能とし、表面および裏面に前記半導体パ
ッケージおよび前記プリント配線基板との接続用の電極
を有する半導体パッケージ実装用中間基板において、前
記半導体パッケージとの接続部を除く外周部に、電子部
品を搭載できるようにしたランドパターンを設けたこと
を特徴とする半導体パッケージ実装用中間基板に関する
ものである。
に記載した本発明は、配線基板と、該配線基板の表面に
接続封入されるＩＣチップと、該配線基板の裏面にＩＣ
チップの電極を外部に接続するためのマトリックス状に
配置された複数の突起電極を有する半導体パッケージ
と、該半導体パッケージが実装されるプリント配線基板
との間に実装可能とし、表面および裏面に前記半導体パ
ッケージおよび前記プリント配線基板との接続用の電極
を有する半導体パッケージ実装用中間基板において、前
記半導体パッケージとの接続部を除く外周部に、電子部
品を搭載できるようにしたランドパターンを設けたこと
を特徴とする半導体パッケージ実装用中間基板に関する
ものである。
【００２７】請求項１に記載した本発明は、配線基板
と、該配線基板の表面に接続封入されるＩＣチップと、
前記配線基板の裏面にＩＣチップの電極を外部に接続す
るためのマトリックス状に配設された複数の突起電極を
有する半導体パッケージにおいて、前記配線基板表面の
ＩＣチップ封入部を除く外周部に、前記ＩＣチップとは
別の電子部品を搭載できるようにしたランドパターンを
有する半導体パッケージ用配線基板としたため、マイク
ロコンピューターのような高速動作する素子や、多機能
なＩＣチップを搭載した半導体パッケージの場合であっ
ても、発振回路やチャージポンプ回路のような高インピ
ーダンスな信号端子や、電源端子から接続される付加電
子部品をＩＣチップに出来るだけ近くに配置することが
可能となり、低価格の両面基板からなるマザーボードを
使用した場合でも、他の信号ラインからのクロストーク
ノイズや電源変動を押さえ、ＩＣチップの誤動作の発生
を押さえることが容易となり、マザーボードのコストア
ップが押さえられる。
と、該配線基板の表面に接続封入されるＩＣチップと、
前記配線基板の裏面にＩＣチップの電極を外部に接続す
るためのマトリックス状に配設された複数の突起電極を
有する半導体パッケージにおいて、前記配線基板表面の
ＩＣチップ封入部を除く外周部に、前記ＩＣチップとは
別の電子部品を搭載できるようにしたランドパターンを
有する半導体パッケージ用配線基板としたため、マイク
ロコンピューターのような高速動作する素子や、多機能
なＩＣチップを搭載した半導体パッケージの場合であっ
ても、発振回路やチャージポンプ回路のような高インピ
ーダンスな信号端子や、電源端子から接続される付加電
子部品をＩＣチップに出来るだけ近くに配置することが
可能となり、低価格の両面基板からなるマザーボードを
使用した場合でも、他の信号ラインからのクロストーク
ノイズや電源変動を押さえ、ＩＣチップの誤動作の発生
を押さえることが容易となり、マザーボードのコストア
ップが押さえられる。
【００２８】さらに、ＩＣチップと付加電子部品間のパ
ターンニングは、半導体パッケージの配線基板内で完結
出来るため、半導体パッケージの電極数も削減可能とな
り、よりマザーボード上のパターンニングも容易とな
る。
ターンニングは、半導体パッケージの配線基板内で完結
出来るため、半導体パッケージの電極数も削減可能とな
り、よりマザーボード上のパターンニングも容易とな
る。
【００２９】請求項５に記載した本発明は、配線基板
と、該配線基板の表面に接続封入されるＩＣチップと、
前記配線基板の裏面にＩＣチップの電極を外部に接続す
るための複数の突起電極を有する半導体パッケージと、
前記半導体パッケージを実装するプリント配線基板との
間に実装可能とし、表面および裏面に前記半導体パッケ
ージおよび前記プリント配線基板との接続用の電極を有
する半導体パッケージ実装用中間基板において、前記半
導体パッケージとの接続部を除く外周部に、電子部品を
搭載できるようにしたランドパターンを有する半導体パ
ッケージ用中間基板としたため、半導体パッケージが汎
用タイプの場合であっても、発振回路やチャージポンプ
回路のような高インピーダンスな信号端子や、電源端子
から接続される付加電子部品は、半導体パッケージに出
来るだけ近くに配置することが可能となり、低価格の両
面基板からなるマザーボードを使用した場合でも、他の
信号ラインからのクロストークノイズや電源変動を押さ
え、ＩＣチップの誤動作の発生を押さえることが容易と
なり、マザーボードのコストアップが押さえられる。さ
らに、半導体パッケージと付加電子部品間のパターンニ
ングは、前記中間基板内で完結出来るため、中間基板の
電極数も削減可能となると共に、半導体パッケージとマ
ザーボード間の結線変更も可能となり、マザーボード上
のパターンニングもより容易となる。
と、該配線基板の表面に接続封入されるＩＣチップと、
前記配線基板の裏面にＩＣチップの電極を外部に接続す
るための複数の突起電極を有する半導体パッケージと、
前記半導体パッケージを実装するプリント配線基板との
間に実装可能とし、表面および裏面に前記半導体パッケ
ージおよび前記プリント配線基板との接続用の電極を有
する半導体パッケージ実装用中間基板において、前記半
導体パッケージとの接続部を除く外周部に、電子部品を
搭載できるようにしたランドパターンを有する半導体パ
ッケージ用中間基板としたため、半導体パッケージが汎
用タイプの場合であっても、発振回路やチャージポンプ
回路のような高インピーダンスな信号端子や、電源端子
から接続される付加電子部品は、半導体パッケージに出
来るだけ近くに配置することが可能となり、低価格の両
面基板からなるマザーボードを使用した場合でも、他の
信号ラインからのクロストークノイズや電源変動を押さ
え、ＩＣチップの誤動作の発生を押さえることが容易と
なり、マザーボードのコストアップが押さえられる。さ
らに、半導体パッケージと付加電子部品間のパターンニ
ングは、前記中間基板内で完結出来るため、中間基板の
電極数も削減可能となると共に、半導体パッケージとマ
ザーボード間の結線変更も可能となり、マザーボード上
のパターンニングもより容易となる。
【００３０】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態を示す図である。
明の第１の実施形態を示す図である。
【００３１】２０は、ＩＣチップを封止したＢＧＡパッ
ケージで、ＢＧＡパッケージ用配線基板４０上に、ＩＣ
チップ１０をトランスファーモールドした部分に加え、
図４で説明した周辺素子も実装されたものが一体とな
り、ＢＧＡパッケージを構成するものである。
ケージで、ＢＧＡパッケージ用配線基板４０上に、ＩＣ
チップ１０をトランスファーモールドした部分に加え、
図４で説明した周辺素子も実装されたものが一体とな
り、ＢＧＡパッケージを構成するものである。
【００３２】配線基板４０にも従来同様、不図示ではあ
るが、裏面にマトリックス状に配置された半田ボールに
より突起電極を形成しており、マザーボード２２上に半
田接続され実装される。
るが、裏面にマトリックス状に配置された半田ボールに
より突起電極を形成しており、マザーボード２２上に半
田接続され実装される。
【００３３】配線基板４０内では、周辺素子を搭載でき
るようにした、不図示のランドパターンを有すると共
に、デジタル信号とアナログ信号とをクロストークノイ
ズの影響を受けないように、突起電極までの間で処理し
たものであり、マザーボード２２内のパターンニングを
より簡単にできる構成となる。例えば、マザーボード２
２の表面はアナログ信号パターンを、裏面はデジタル信
号パターンを、というような分離も可能であると共に、
基板の層数を少なくすることも可能であり、低コストの
マザーボードの採用が可能である。
るようにした、不図示のランドパターンを有すると共
に、デジタル信号とアナログ信号とをクロストークノイ
ズの影響を受けないように、突起電極までの間で処理し
たものであり、マザーボード２２内のパターンニングを
より簡単にできる構成となる。例えば、マザーボード２
２の表面はアナログ信号パターンを、裏面はデジタル信
号パターンを、というような分離も可能であると共に、
基板の層数を少なくすることも可能であり、低コストの
マザーボードの採用が可能である。
【００３４】また、周辺素子も配線基板４０上に搭載で
きるようにしたため、ＩＣチップ１０と周辺素子間の配
線は、この配線基板上で処理することができるので、突
起電極数も少なくすることが可能となる。
きるようにしたため、ＩＣチップ１０と周辺素子間の配
線は、この配線基板上で処理することができるので、突
起電極数も少なくすることが可能となる。
【００３５】（第２の実施形態）図２は、本発明の第２
の実施形態を示す図である。
の実施形態を示す図である。
【００３６】２０は、図３でも説明したような汎用タイ
プのＢＧＡパッケージで、４１はＢＧＡ実装用中間基
板、２２はマザーボードである。中間基板には、不図示
のＢＧＡパッケージおよび、マザーボードそれぞれとの
接続を行う上面電極と下面電極を持つと共に、図４で説
明した周辺素子も搭載できるようにした、不図示のラン
ドパターンを有しているため、ＩＣチップのごく近くに
周辺素子を配置することができ、クロストークノイズや
電源変動等によるＩＣチップの誤動作防止を行うことが
できる。さらに、第１の実施形態同様、マザーボードの
基板層数を少なくし、低コストのマザーボードの採用す
ることができる等、第１の実施形態と同様な効果が得ら
れる。
プのＢＧＡパッケージで、４１はＢＧＡ実装用中間基
板、２２はマザーボードである。中間基板には、不図示
のＢＧＡパッケージおよび、マザーボードそれぞれとの
接続を行う上面電極と下面電極を持つと共に、図４で説
明した周辺素子も搭載できるようにした、不図示のラン
ドパターンを有しているため、ＩＣチップのごく近くに
周辺素子を配置することができ、クロストークノイズや
電源変動等によるＩＣチップの誤動作防止を行うことが
できる。さらに、第１の実施形態同様、マザーボードの
基板層数を少なくし、低コストのマザーボードの採用す
ることができる等、第１の実施形態と同様な効果が得ら
れる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
ＢＧＡパッケージの配線基板または、汎用タイプのＢＧ
Ａパッケージとマザーボード間に介入させるＢＧＡパッ
ケージ実装用中間基板上に、ＩＣチップとは別の周辺電
子部品を搭載できるようにしたため、マイクロコンピュ
ーターのような高速動作および、多機能なＩＣチップを
搭載した半導体パッケージの場合であっても、高インピ
ーダンスな信号端子や、電源端子から接続される付加電
子部品は、ＩＣチップに出来るだけ近くに配置すること
が可能となり、低価格の両面基板からなるマザーボード
を使用した場合でも、他の信号ラインからのクロストー
クノイズや、電源変動によるＩＣチップの誤動作の発生
を押さえることが容易となる。また、マザーボードのコ
ストアップも押さえられ、低価格商品にもＢＧＡパッケ
ージの採用が可能となる。
ＢＧＡパッケージの配線基板または、汎用タイプのＢＧ
Ａパッケージとマザーボード間に介入させるＢＧＡパッ
ケージ実装用中間基板上に、ＩＣチップとは別の周辺電
子部品を搭載できるようにしたため、マイクロコンピュ
ーターのような高速動作および、多機能なＩＣチップを
搭載した半導体パッケージの場合であっても、高インピ
ーダンスな信号端子や、電源端子から接続される付加電
子部品は、ＩＣチップに出来るだけ近くに配置すること
が可能となり、低価格の両面基板からなるマザーボード
を使用した場合でも、他の信号ラインからのクロストー
クノイズや、電源変動によるＩＣチップの誤動作の発生
を押さえることが容易となる。また、マザーボードのコ
ストアップも押さえられ、低価格商品にもＢＧＡパッケ
ージの採用が可能となる。
【図１】本発明の第１の実施形態を示す実装図
【図２】本発明の第２の実施形態を示す実装図
【図３】従来のＢＧＡパッケージ、特にＯＭＰＡＣを示
す図
す図
【図４】ＩＣチップと周辺付加素子との結線図
【図５】従来のＢＧＡパッケージと周辺素子とを実装し
た実装図
た実装図
【図６】従来の実装用中間基板を用いたＢＧＡパッケー
ジの実装を示す実装図
ジの実装を示す実装図
１０ ＭＰＵ １１ バイパスコンデンサ １２、１３ チャージポンプ用コンデンサ １４ クリスタル発振器 １５ 高速発振器 ２０ ＢＧＡパッケージ ２２ マザーボード ４０ ＢＧＡパッケージ用配線基板 ４１ ＢＧＡパッケージ実装用中間基板
Claims (7)
- 【請求項１】 配線基板と、該配線基板の表面に接続封
入されるＩＣチップと、該配線基板の裏面にＩＣチップ
の電極を外部に接続するためのマトリックス状に配置さ
れた複数の突起電極を有する半導体パッケージにおい
て、前記配線基板表面のＩＣチップ封入部を除く外周部
に、前記ＩＣチップとは別の電子部品を搭載できるよう
にしたランドパターンを設けたことを特徴とする半導体
パッケージ。 - 【請求項２】 前記マトリックス状に配置された複数の
突起電極が、半田ボールより構成されることを特徴とす
る請求項１に記載の半導体パッケージ。 - 【請求項３】 前記配線基板上に搭載される電子部品
が、ＩＣチップの電源ラインに接続されるバイパスコン
デンサであることを特徴とする請求項１に記載の半導体
パッケージ。 - 【請求項４】 前記配線基板上に搭載される電子部品
が、ＩＣチップの高インピーダンスな信号に付加される
電子部品であることを特徴とする請求項１に記載の半導
体パッケージ。 - 【請求項５】 配線基板と、該配線基板の表面に接続封
入されるＩＣチップと、該配線基板の裏面にＩＣチップ
の電極を外部に接続するためのマトリックス状に配置さ
れた複数の突起電極を有する半導体パッケージと、該半
導体パッケージが実装されるプリント配線基板との間に
実装可能とし、表面および裏面に前記半導体パッケージ
および前記プリント配線基板との接続用の電極を有する
半導体パッケージ実装用中間基板において、前記半導体
パッケージとの接続部を除く外周部に、電子部品を搭載
できるようにしたランドパターンを設けたことを特徴と
する半導体パッケージ実装用中間基板。 - 【請求項６】 前記半導体パッケージ実装用中間基板上
に搭載される電子部品が、ＩＣチップの電源ラインに接
続されるバイパスコンデンサであることを特徴とする請
求項５に記載の半導体パッケージ実装用中間基板。 - 【請求項７】 前記半導体パッケージ実装用中間基板上
に搭載される電子部品が、ＩＣチップの高インピーダン
スな信号に付加される電子部品であることを特徴とする
請求項５に記載の半導体パッケージ実装用中間基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34091997A JPH11177015A (ja) | 1997-12-11 | 1997-12-11 | 半導体パッケージおよび半導体パッケージ実装用中間基板 |
| US09/153,456 US6512680B2 (en) | 1997-09-19 | 1998-09-15 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34091997A JPH11177015A (ja) | 1997-12-11 | 1997-12-11 | 半導体パッケージおよび半導体パッケージ実装用中間基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177015A true JPH11177015A (ja) | 1999-07-02 |
Family
ID=18341516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34091997A Pending JPH11177015A (ja) | 1997-09-19 | 1997-12-11 | 半導体パッケージおよび半導体パッケージ実装用中間基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| CN100353545C (zh) * | 2002-01-02 | 2007-12-05 | 英特尔公司 | 具有封装内电源的较低外形封装及其封装方法 |
| WO2016167006A1 (ja) * | 2015-04-17 | 2016-10-20 | 株式会社ソシオネクスト | 超音波プローブ |
| CN112652573A (zh) * | 2020-12-07 | 2021-04-13 | 海光信息技术股份有限公司 | 一种封装方法及芯片 |
-
1997
- 1997-12-11 JP JP34091997A patent/JPH11177015A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777795B2 (en) | 2001-09-12 | 2004-08-17 | Hitachi, Ltd. | Semiconductor integrated circuit modules, manufacturing methods and usage thereof |
| CN100353545C (zh) * | 2002-01-02 | 2007-12-05 | 英特尔公司 | 具有封装内电源的较低外形封装及其封装方法 |
| WO2016167006A1 (ja) * | 2015-04-17 | 2016-10-20 | 株式会社ソシオネクスト | 超音波プローブ |
| JP2016202387A (ja) * | 2015-04-17 | 2016-12-08 | 株式会社ソシオネクスト | 超音波プローブ |
| US10143441B2 (en) | 2015-04-17 | 2018-12-04 | Socionext Inc. | Ultrasonic probe |
| CN112652573A (zh) * | 2020-12-07 | 2021-04-13 | 海光信息技术股份有限公司 | 一种封装方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910670B2 (ja) | 半導体実装構造 | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| JP2894071B2 (ja) | 半導体装置 | |
| WO1995008189A1 (fr) | Circuit multipuce | |
| JPH07211816A (ja) | パッケージした集積回路及びその製造方法 | |
| US6512680B2 (en) | Semiconductor package | |
| US20040000707A1 (en) | Modularized die stacking system and method | |
| JP3113005B2 (ja) | キャリアのない集積回路パッケージ | |
| US5811880A (en) | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
| JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
| KR100632469B1 (ko) | 반도체 칩 패키지 | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| JP4174008B2 (ja) | 半導体装置 | |
| JPH088359A (ja) | 半導体集積回路装置 | |
| JP2004260598A (ja) | 表面実装型温度補償水晶発振器 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH10200062A (ja) | 半導体装置 | |
| JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
| US20030122238A1 (en) | Integrated circuit package capable of improving signal quality | |
| KR20020028473A (ko) | 적층 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |