JPH07211816A - パッケージした集積回路及びその製造方法 - Google Patents

パッケージした集積回路及びその製造方法

Info

Publication number
JPH07211816A
JPH07211816A JP6316867A JP31686794A JPH07211816A JP H07211816 A JPH07211816 A JP H07211816A JP 6316867 A JP6316867 A JP 6316867A JP 31686794 A JP31686794 A JP 31686794A JP H07211816 A JPH07211816 A JP H07211816A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
slug
chip
packaged integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6316867A
Other languages
English (en)
Inventor
Michael J Hundt
ジェイ． ハンド マイケル
Robert H Bond
エイチ． ボンド ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH07211816A publication Critical patent/JPH07211816A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高い熱伝導特性の経路を有するパッケージし
た集積回路及びその製造方法を提供する。 【構成】 本集積回路パッケージは、熱伝導性スラグを
受納するために形成された開口を有する基板に形成され
る。集積回路チップを該スラグの片側に装着し、且つ該
スラグの反対側表面は基板の下側に露出させる。該チッ
プを基板へワイヤボンドさせ且つ従来の態様で封止す
る。基板及びスラグの下側に、回路基板へ装着するため
の半田ボールを取付ける。回路基板へ装着されると、ス
ラグ及び半田ボールを介してチップと回路基板との間に
熱伝導性の高い経路が与えられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置パッケージ
の技術分野に関するものであって、更に詳細には、その
場合における熱伝導技術の改良に関するものである。更
に詳細には、本発明は、パッケージした集積回路及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】ソリッドステート電子装置の製造におい
て継続的な発展がなされており、その結果集積回路の機
能性、集積度及び性能が増加している。散逸される電力
の量、従って最近の集積回路によって発生される熱の量
は、一般的に、集積回路の密度及び速度が増加すると共
に増加している。従って、集積回路によって発生される
熱を取除くことは、最近の集積回路パッケージ及びシス
テム設計者にとって重大な関心事であり、特に、高温で
動作される場合に集積回路の信頼性が劣化したり性能が
失われたりすることを考慮すると、集積回路によって発
生される熱を除去することは重要なことである。
【０００３】更に、電子システムをより小型のものとす
る傾向も継続して存在しており、複雑性が高く且つ高性
能の集積回路によって発生される熱問題を悪化させてい
る。例えば、ラップトップ又はノート型のコンピュータ
は最近極めてポピュラーなものとなっているが、例えば
パーソナルデジタルアシスタント（ＰＤＡ）等のより小
型のコンピュータシステムに対する圧力が市場には継続
して存在している。然しながら、これらの小型のシステ
ムは例えば集積回路の対流冷却用のファンの使用等の大
型のコンピュータシステムにおいて使用可能な熱を除去
する技術の多くを排除するものである。そうであるか
ら、最近の多くのシステムにおいては、システム内の集
積回路から熱を除去する主要なモードとして熱伝導を使
用している。
【０００４】更に、従来技術においては、ボールグリッ
ドアレイ（ＢＧＡ）型の集積回路パッケージが最近ポピ
ュラーになっている。従来のＢＧＡパッケージはレイア
ウト及び配列状態がピングリッドアレイ（ＰＧＡ）パッ
ケージと類似しており、集積回路パッケージの下側にお
いて矩形状又は正方形アレイの接続部を与えるものであ
る。然しながら、ＰＧＡパッケージにおいて使用される
ピンコネクタの代わりに、ＢＧＡパッケージでは各コネ
クタの位置に配置させた半田ボールを使用するものであ
る。当該技術分野において公知の如く、ＢＧＡパッケー
ジは、半田ボールをリフローさせることによってプリン
ト回路基板へ取付け、プリント回路基板の表面における
導体へ接続をさせる。ＢＧＡパッケージは自己整合型で
あるという重要な利点を有している。何故ならば、半田
の表面張力がＢＧＡパッケージをプリント回路基板上の
対応する導体と適切なアライメント即ち整合状態とさせ
る傾向を有しているからである。
【０００５】更に、従来技術においては、種々のタイプ
のＢＧＡ集積回路パッケージが公知であり、例えば「キ
ャビティアップ」及び「キャビティダウン」型の両方の
ものがある。従来のキャビティアップＢＧＡパッケージ
は、集積回路チップの面を上側に向けてパッケージ基板
のキャビティ即ち凹所（又はその表面上）に装着し、該
パッケージとこの上側上のチップとの間にワイヤボンド
を取付け、次いで該チップとボンドワイヤの上にトラン
スファ成形又はその他の方法でプラスチックを供給しチ
ップとワイヤに対して環境に対する保護を与える。半田
ボールはチップと反対側の基板の側に設け、且つパッケ
ージしたチップをシステムプリント回路基板へ装着す
る。チップ下側の位置において基板を貫通してメッキし
たビアを使用することが公知であるが、それはパッケー
ジしたチップが装着されているプリント回路基板上の導
体からオフセットしており、該チップからその外部環境
への熱伝導を与えている。
【０００６】従来のキャビティダウン集積回路パッケー
ジでは、集積回路チップを基板のキャビティ即ち凹所又
はその表面上に装着し、次いでボンドワイヤを取付け且
つチップの周りにプラスチックをモールド即ち成形させ
る。このタイプのパッケージにおいては、半田ボールは
基板のチップと同じ側に設けられ、従って、パッケージ
したチップを回路基板へ取付けた後に該チップはひっく
り返して配設される。キャビティダウンパッケージの基
板内に設けた熱伝導性スラグに対してチップを装着する
ことが公知であり、その場合に該スラグは装着した後に
チップと反対側において露出される。スラグの露出され
た上側表面へヒートシンクを装着することが可能であ
り、従って該ヒートシンクは上側に延在し且つ対流冷却
を容易とさせる。この構成は、例えばラップトップ、ノ
ートサイズ及びハンドヘルド型のコンピュータ等の最近
の小型のコンピュータシステムにとって特に適している
わけではない。何故ならば、これらの小型のシステムは
ファンを収納することが不可能であり、ハウジング内に
おいて何等空気の対流を起こさせるように設計されてい
ないからである。
【０００７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、パッケージしたチップからそれが装着され
ている回路基板への熱伝導を改善した集積回路パッケー
ジ及びその製造方法を提供することを目的とする。本発
明の別の目的とするところは、キャビティアップ型の構
成を有するパッケージした集積回路及びその製造方法を
提供することである。本発明の更に別の目的とするとこ
ろは、ボールグリッドアレイ（ＢＧＡ）型のパッケージ
した集積回路及びその製造方法を提供することである。
本発明の更に別の目的とするところは、対流冷却の必要
性を減少させたパッケージした集積回路及びその製造方
法を提供することである。
【０００８】
【課題を解決するための手段】本発明は、キャビティア
ップ型のボールグリッドアレイ（ＢＧＡ）パッケージに
おいて実現することが可能である。例えば銅から形成さ
れた熱伝導性スラグをパッケージ基板のキャビティ即ち
凹所内に挿入する。該基板はそれ自身プリント回路基板
から形成されるものであるか、又は単一、二重又は多重
層型のセラミック基板とすることが可能である。該スラ
グの表面を該基板の下側上で露出させる。集積回路チッ
プを該スラグへ取付け、且つ該チップ上のボンドパッド
とパッケージ導体との間にボンドを形成し、次いでプラ
スチックをモールド又は供給することによってチップの
封止を行なう。パッケージの端子に対応する位置におい
て及びスラグの露出された表面上の位置において、パッ
ケージの下側に半田ボールを取付ける。システム回路基
板へ取付けた後に、夫々のシステム回路基板端子への他
の半田ボールコネクタの電気的接続と共に、システム回
路基板導体とスラグとの間に熱的接続を形成する。従っ
て、スラグはチップとシステム回路基板との間に直接的
な熱伝導を与え、チップから熱を伝導させる場合にシス
テム回路基板の熱伝導特性を有効に利用する。
【０００９】
【実施例】図１及び２を参照すると、本発明の第一の好
適実施例に基づいて構成されたパッケージした集積回路
８が示されている。本発明のこの実施例に基づくパッケ
ージした集積回路８は図１及び２の各々において既にシ
ステム回路基板２０へ取付けられた状態で示してある
が、当業者にとって明らかな如く、本発明のこの実施例
に基づくパッケージした集積回路８は、しばしば、個別
的に製造され且つ販売され、その購入者がコンピュータ
又はその他の最終的な装置においてパッケージした集積
回路８をシステム回路基板２０へ取付ける場合もある。
【００１０】更に、以下の説明は単一の集積回路チップ
を収容するパッケージの具体的な例を使用するが、勿
論、本発明は、例えば、ハイブリッド集積回路又はマル
チチップモジュールにおける如く、複数個の集積回路チ
ップを回路基板へ装着するか又はパッケージングする場
合にも適用可能なものである。
【００１１】パッケージした集積回路８の活性要素は半
導体チップ１０であり、それは例えばマイクロプロセ
サ、メモリ、ロジック装置、アナログ装置又は当該技術
分野において公知の如く単一チップ集積回路において実
現されるその他の電子的機能を有する装置等のソリッド
ステート集積回路装置である。本発明のこの実施例によ
れば、チップ１０の底部（非活性）表面を、基板１４内
に設けられている導電性スラグ１２へ取付けている。
【００１２】基板１４はセラミック基板、プリント回路
基板、又はその他の同様の基板とすることが可能であ
り、該基板は、チップ１０から及びチップ１０への電気
信号を担持するための導体２４が該基板の上又はその中
（図２参照）に設けられており、且つ導電性スラグ１２
がその中に設けられる開口又は受容部が設けられてい
る。ボンドワイヤ１５が導体２４を従来の態様でチップ
１０上のボンドパッドへ接続している。メッキしたビア
１９が基板１４の上表面上の導体２４と基板１４の下表
面上の半田ボール１８との間に電気的接続を与えてい
る。本発明のこの実施例によれば、半田ボール１８は従
来のボールグリッドアレイの態様で配列されており、且
つパッケージした集積回路８が装着されるシステム回路
基板２０の上表面上のランド又はその他の表面導体２３
（図２参照）に対応している。プラスチックモールド組
成物、エポキシ、ポッティング組成物、又はその他の従
来の集積回路封止物から形成される封止物１６がチップ
１０及びワイヤ１５を被覆し、環境保護及び機械的保護
を与えている。
【００１３】導電性スラグ１２は、好適には、熱伝導性
の高い物質から形成されており、従ってチップ１０から
の熱はスラグ１２を介して容易に伝導させることが可能
である。更に、チップ１０の本体へ電気的接続を行なう
場合には、導電性スラグ１２も、好適には、導電性のも
のとすることが可能である。導電性スラグ１２の好適な
物質は銅であるが、熱伝導性である当該技術分野におい
て公知のその他の物質とすることも可能であり、且つ、
所望により、スラグ１２に対し導電性のものとすること
が可能である。
【００１４】スラグ１２とシステム回路基板２０内の熱
伝導体との間に熱的接続を与えるために、スラグ１２の
下側でそれと接触してアレイ状に半田ボール１８が配設
されている。図２の実施例においては、導電性トレース
２２はシステム回路基板２０上の幅広のトレースであ
り、スラグ１２及び半田ボール１８を介してチップ１０
から熱を伝導させることが可能である。一方、システム
回路基板２０が多層構造の場合には、スラグ１２は半田
ボール１８によってシステム回路基板２０内の接地面へ
接続させることが可能である。いずれの場合において
も、導体２２又は接地面は接地又は別の基板バイアス電
圧ヘバイアスさせることが可能であり、その場合に、ス
ラグ１２はチップ１０に対しての適切な接地を与える。
【００１５】パッケージした集積回路８の製造は、スラ
グ１２を基板１４の対応するキャビティ即ち凹所内へ挿
入することによって開始される。スラグ１２は、好適に
は、機械的強度を得るためにこのキャビティ内へエポキ
シで接着される。次いで、例えば導電性のエポキシ又は
共晶マウント等の従来のダイ取付技術によってチップ１
０をスラグ１２の上表面へ装着させる。次いで、例えば
熱圧着又は超音波ボンディング等の従来の技術によっ
て、ボンドワイヤ１５を基板１４とチップ１０との間に
取付ける。ワイヤボンドプロセスを完了すると、従来の
態様でチップ１０及びワイヤ１５の上に封止物１６を形
成する。図１及び２の例においては、封止物１６は従来
のトランスファ成形によって形成する。一方、封止物１
６は、従来の態様でチップ１０及び基板１４の上に塊の
状態で供給し且つ硬化させることが可能である。半田ボ
ール１８は、例えば、基板１４の下側に半田マスク（不
図示）を設けることにより従来の態様で、基板１４及び
スラグ１２の下側に形成させる。
【００１６】パッケージした集積回路８の製造を完了
し、且つパッケージした形態で所望の電気的テストを行
なった後に、パッケージした集積回路８はシステム回路
基板２０へ装着する準備がなされる。パッケージした集
積回路８のマウント即ち装着は、好適には、ＢＧＡパッ
ケージを回路基板へ表面装着するためのウエーブ半田付
け又はその他の従来の技術によって行なうことが可能で
ある。
【００１７】図３は本発明の第二実施例に基づいて構成
したパッケージした集積回路５０の断面を示している。
本発明のこの実施例によれば、パッケージした集積回路
５０は、熱伝導性のスラグ３２の上に装着したチップ３
０を有している。スラグ３２は基板３４内に配設されて
おり、この実施例においては、基板３４は多層回路基板
であって、その中に多層の導体を有している。基板３４
における多層の導体は、基板３４のチップキャビティ近
傍の階段状の配列状態によって示される如く、ランドの
複数個のシェルによって提供される。スラグ３２をエポ
キシ又はその他の方法で接着乃至は固定する横方向表面
３３を提供するために、基板３４の下側に切除部分が設
けられている。この構成においては、スラグ３２は基板
３４を貫通して突出しチップ３０が装着された小さな部
分を有しており、基板３４の下側においてより大きな部
分が露出されている。この構成は、チップ３０をその上
部に受納するのにスラグ３２を適切な寸法とすることを
可能としており、最小のワイヤ長さでもって基板３４上
のボンドワイヤランドを配列するための最大の面積を与
えており、一方下側において熱伝導のための表面積を最
大のものとすることを可能としている。
【００１８】ボンドワイヤ３５は、複数個の面の導体に
対して接続するために、基板３４における導体（不図
示）をチップ３０の表面上のパッドへ電気的に接続して
いる。本発明のこの実施例においては、封止物３６が基
板３４のキャビティ上、従ってチップ３０及びワイヤ３
５の上に設けられている。本発明のこの実施例に基づく
封止物３６は、注射針又はその他の液体分配器によって
供給され、次いで、所謂「チップ・オン・ボード」構成
とするために従来の態様で硬化される。
【００１９】半田ボール３８が基板３４の底部表面上の
ランドへ取付けられる。基板３４内にビア（不図示）が
設けられ、基板内の導体への電気的接続を与える。基板
３４の下側における半田マスク３７は、従来の態様での
形成期間中に、半田ボール３８の位置を画定することに
貢献する。
【００２０】上述した第一実施例におけるように、パッ
ケージした集積回路５０は赤外線（ＩＲ）半田リフロー
又はその他の従来の表面装着技術によって、システム回
路基板４０へ取付けられる。スラグ３２と接触している
半田ボール３８は、システム回路基板４０内の熱伝導体
と接続し、従って半田ボール３８及びスラグ３２を介し
てチップ３０とシステム回路基板４０との間に比較的低
い熱抵抗の経路を与えている。
【００２１】本発明のこれらの各実施例によれば、活性
集積回路とパッケージした集積回路が装着されるシステ
ム回路基板との間に高い熱伝導性経路が設けられている
集積回路パッケージが提供される。このことは、熱伝導
によって集積回路チップから熱を除去するためのシステ
ム回路基板熱伝導特性を利用することを可能とし、従っ
て、例えばノート型コンピュータ、ＰＤＡ等のハンドヘ
ルド型コンピュータ等の内部での空気の対流が存在しな
い環境において使用するのに適したものである。
【００２２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づいて構成された集
積回路パッケージを示した概略断面図。
【図２】 切除部分を包含する図１に基づく集積回路パ
ッケージを示した概略平面図。
【図３】 本発明の別の好適実施例に基づいて構成され
た集積回路パッケージを示した概略断面図。
【符号の説明】
８ パッケージした集積回路 １０ チップ １２ 導電性スラグ １４ 基板 １６ 封止物 １８ 半田ボール １９ ビア ２０ システム回路基板 ２２ 導電性トレース ２４ 導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジェイ． ハンド アメリカ合衆国， テキサス 75067， ダブル オーク， サウス ウッドランド トレイル 170 (72)発明者 ロバート エイチ． ボンド アメリカ合衆国， テキサス 75023， プラノー， チャンバーレン ドライブ 2208

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 パッケージした集積回路において、 第一表面と第二表面とを有しており、それを貫通する開
    口を有しており且つ複数個の電気的導体を有する基板が
    設けられており、 熱伝導性物質から構成されており且つ第一表面と第二表
    面とを有するスラグが設けられており、前記スラグは前
    記基板の前記開口を貫通して延在しており、その第一表
    面が前記基板の前記第一表面において露出されており、 前記スラグの前記第二表面に装着し且つ前記基板の前記
    導体へ電気的に接続して集積回路チップが設けられてお
    り、 前記基板の前記第一表面に配設され且つ前記基板の前記
    導体と電気的に接続して複数個の電気的コネクタが設け
    られており、前記複数個の電気的コネクタは回路基板へ
    接続を行なうものであり、 前記回路基板への熱的接続を行なうために前記スラグの
    前記第一表面に熱伝導体が設けられている、ことを特徴
    とするパッケージした集積回路。
  2. 【請求項２】 請求項１において、前記複数個の電気的
    コネクタが複数個の半田ボールを有することを特徴とす
    るパッケージした集積回路。
  3. 【請求項３】 請求項２において、前記熱伝導体が複数
    個の半田ボールを有することを特徴とするパッケージし
    た集積回路。
  4. 【請求項４】 請求項１において、前記集積回路チップ
    の上及び前記基板の前記第二表面の一部の上に封止物が
    設けられていることを特徴とするパッケージした集積回
    路。
  5. 【請求項５】 請求項４において、前記封止物が成形し
    たプラスチックを有することを特徴とするパッケージし
    た集積回路。
  6. 【請求項６】 請求項１において、前記基板がプリント
    回路基板を有することを特徴とするパッケージした集積
    回路。
  7. 【請求項７】 請求項６において、前記プリント回路基
    板が多層型のものであることを特徴とするパッケージし
    た集積回路。
  8. 【請求項８】 請求項１において、前記基板がセラミッ
    ク基板を有することを特徴とするパッケージした集積回
    路。
  9. 【請求項９】 請求項８において、前記セラミック基板
    が多層型のものであることを特徴とするパッケージした
    集積回路。
  10. 【請求項１０】 請求項１において、前記スラグが銅を
    有することを特徴とするパッケージした集積回路。
  11. 【請求項１１】 請求項１において、前記スラグの第一
    表面が前記スラグの第二表面より大きな表面積を有する
    ことを特徴とするパッケージした集積回路。
  12. 【請求項１２】 パッケージした集積回路の製造方法に
    おいて、 反対側の第一及び第二表面を有する基板内に熱伝導性ス
    ラグを挿入し、前記熱伝導性スラグは前記基板の第一表
    面において露出された第一表面を有すると共にそれと反
    対側に第二表面を有しており、 前記熱伝導性スラグの第二表面へ集積回路チップを装着
    し、 前記集積回路チップを封止し、 前記基板の第一表面へ電気的コネクタを取付け、 前記スラグの第一表面へ熱伝導体を取付ける、ことを特
    徴とする方法。
  13. 【請求項１３】 請求項１２において、前記基板へ電気
    的コネクタを取付ける場合に、前記基板の第一表面へ半
    田ボールを取付けることを特徴とする方法。
  14. 【請求項１４】 請求項１３において、前記スラグへ熱
    伝導体を取付ける場合に、前記スラグの第一表面へ半田
    ボールを取付けることを特徴とする方法。
  15. 【請求項１５】 請求項１２において、前記封止を行な
    う場合に、前記チップ上へプラスチックモールド化合物
    をトランスファ成形することを特徴とする方法。
  16. 【請求項１６】 請求項１２において、前記封止を行な
    う場合に、前記チップ上へプラスチックを供給し、且つ
    前記供給したプラスチックを硬化させることを特徴とす
    る方法。
  17. 【請求項１７】 請求項１２において、前記基板へ電気
    的コネクタを取付け且つ前記スラグへ熱伝導体を取付け
    る場合に、前記基板及びスラグの夫々の第一表面へ半田
    ボールを取付け、更にパッケージした集積回路を回路基
    板へ取付けることを特徴とする方法。
JP6316867A 1993-12-20 1994-12-20 パッケージした集積回路及びその製造方法 Pending JPH07211816A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17061393A 1993-12-20 1993-12-20
US170613 1993-12-20

Publications (1)

Publication Number Publication Date
JPH07211816A true JPH07211816A (ja) 1995-08-11

Family

ID=22620603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6316867A Pending JPH07211816A (ja) 1993-12-20 1994-12-20 パッケージした集積回路及びその製造方法

Country Status (3)

Country Link
US (2) US5991156A (ja)
EP (1) EP0660399A2 (ja)
JP (1) JPH07211816A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101018A (ja) * 1998-09-25 2000-04-07 Shindengen Electric Mfg Co Ltd 電気装置
KR100686986B1 (ko) * 2004-03-15 2007-02-26 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
JP2012222331A (ja) * 2011-04-14 2012-11-12 Mitsubishi Electric Corp 半導体パッケージ

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
NL9500238A (nl) * 1995-02-09 1996-09-02 Fico Bv Omhulinrichting met compensatie-element.
US5710733A (en) * 1996-01-22 1998-01-20 Silicon Graphics, Inc. Processor-inclusive memory module
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
US5867419A (en) * 1997-01-27 1999-02-02 Silicon Graphics, Inc. Processor-inclusive memory module
DE19750306A1 (de) * 1997-11-13 1999-05-20 Bosch Gmbh Robert Elektronisches Steuergerät
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6424034B1 (en) * 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6138894A (en) * 1998-11-25 2000-10-31 Intermedics Inc. Method for coupling a circuit component to a substrate
US6321175B1 (en) * 1998-12-21 2001-11-20 Intel Corporation Thermal sensing of multiple integrated circuits
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
US6435396B1 (en) * 2000-04-10 2002-08-20 Micron Technology, Inc. Print head for ejecting liquid droplets
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6249434B1 (en) 2000-06-20 2001-06-19 Adc Telecommunications, Inc. Surface mounted conduction heat sink
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
AU2002332557A1 (en) * 2001-08-15 2003-03-03 Asat Limited Encapsulated integrated circuit package and method of manufacturing an integrated circuit package
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6787895B1 (en) * 2001-12-07 2004-09-07 Skyworks Solutions, Inc. Leadless chip carrier for reduced thermal resistance
EP1353375A1 (en) * 2002-04-10 2003-10-15 United Test Center Inc. A thermally enhanced IC chip package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US20040245624A1 (en) * 2003-06-03 2004-12-09 Swanson Leland S. Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device
US7347349B2 (en) * 2003-06-24 2008-03-25 Micron Technology, Inc. Apparatus and method for printing micro metal structures
US20040264195A1 (en) * 2003-06-25 2004-12-30 Chia-Fu Chang Led light source having a heat sink
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US7433192B2 (en) * 2004-12-29 2008-10-07 Agere Systems Inc. Packaging for electronic modules
US7215204B2 (en) * 2004-12-29 2007-05-08 Agere Systems Inc. Intelligent high-power amplifier module
US20080083981A1 (en) * 2006-06-07 2008-04-10 Romig Matthew D Thermally Enhanced BGA Packages and Methods
US7903425B2 (en) * 2006-06-27 2011-03-08 Lenovo (Singapore) Pte. Ltd. Integrated circuit chip thermal solution
US7554194B2 (en) * 2006-11-08 2009-06-30 Amkor Technology, Inc. Thermally enhanced semiconductor package
US8450842B2 (en) * 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
US20110278638A1 (en) 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US9018667B2 (en) * 2008-03-25 2015-04-28 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and dual adhesives
US8212279B2 (en) * 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8415703B2 (en) * 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US8148747B2 (en) * 2008-03-25 2012-04-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/cap heat spreader
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US8067784B2 (en) 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US20100019374A1 (en) * 2008-07-25 2010-01-28 Stmicroelectronics, Inc. Ball grid array package
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102403418A (zh) * 2011-11-09 2012-04-04 东莞勤上光电股份有限公司 一种大功率led的散热结构的制作方法
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
TWI605557B (zh) * 2015-12-31 2017-11-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
US11798865B2 (en) 2019-03-04 2023-10-24 Intel Corporation Nested architectures for enhanced heterogeneous integration
TWI692846B (zh) * 2019-03-21 2020-05-01 旭德科技股份有限公司 散熱基板及其製作方法
CN111416269B (zh) * 2020-03-30 2021-09-10 武汉光谷信息光电子创新中心有限公司 一种光发射装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120431A (ja) * 1986-11-10 1988-05-24 Nec Corp 電力用半導体装置
JPH0773117B2 (ja) * 1986-11-25 1995-08-02 株式会社東芝 半導体パッケ−ジ
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPS63293965A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
JPH03198368A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体装置
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JP3174393B2 (ja) * 1992-04-24 2001-06-11 シチズン時計株式会社 電子部品搭載用基板の製造方法
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
DE9308842U1 (de) * 1993-06-14 1993-07-22 Blaupunkt-Werke Gmbh, 31139 Hildesheim Elektrische Baugruppe
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101018A (ja) * 1998-09-25 2000-04-07 Shindengen Electric Mfg Co Ltd 電気装置
KR100686986B1 (ko) * 2004-03-15 2007-02-26 야마하 가부시키가이샤 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지
JP2012222331A (ja) * 2011-04-14 2012-11-12 Mitsubishi Electric Corp 半導体パッケージ

Also Published As

Publication number Publication date
EP0660399A2 (en) 1995-06-28
EP0660399A3 (ja) 1995-07-26
US5991156A (en) 1999-11-23
US5693572A (en) 1997-12-02

Similar Documents

Publication Publication Date Title
JPH07211816A (ja) パッケージした集積回路及びその製造方法
US5642261A (en) Ball-grid-array integrated circuit package with solder-connected thermal conductor
US6507107B2 (en) Semiconductor/printed circuit board assembly
US5977626A (en) Thermally and electrically enhanced PBGA package
US6396136B2 (en) Ball grid package with multiple power/ground planes
US5291062A (en) Area array semiconductor device having a lid with functional contacts
US5705851A (en) Thermal ball lead integrated package
US5898219A (en) Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6146921A (en) Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US5834839A (en) Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US20050189623A1 (en) Multiple die package
US20020195699A1 (en) Packaged die on PCB with heat sink encapsulant
JP2910670B2 (ja) 半導体実装構造
JPH09153565A (ja) ヒートシンク付きボールグリッドアレーパッケージ
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
KR20050021905A (ko) 반도체 장치용 패키지
US6710438B2 (en) Enhanced chip scale package for wire bond dies
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
EP0676806B1 (en) Ball grid array intergrated circuit package with high thermal conductivity
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH10321670A (ja) 半導体装置
KR100230919B1 (ko) 반도체 패키지
KR19990003756U (ko) 적층형 반도체 패키지