JP2660295B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板Info
- Publication number
- JP2660295B2 JP2660295B2 JP63209972A JP20997288A JP2660295B2 JP 2660295 B2 JP2660295 B2 JP 2660295B2 JP 63209972 A JP63209972 A JP 63209972A JP 20997288 A JP20997288 A JP 20997288A JP 2660295 B2 JP2660295 B2 JP 2660295B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- hole
- component mounting
- resin composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，半導体などの電子部品から発生する熱を効
率良く放散させることができる電子部品搭載用基板に関
する。
率良く放散させることができる電子部品搭載用基板に関
する。
電子部品搭載用基板は，半導体などの電子部品を搭載
すると共にその表面に導体回路を形成させるものであ
る。しかして，該基板の基材としては，合成樹脂を素材
する配線板と，セラミックスを素材とする配線板とがあ
る。前者の合成樹脂製配線板は，セラミックス製配線板
に比して，安価，軽量かつ加工容易性等の点から優れて
いる。
すると共にその表面に導体回路を形成させるものであ
る。しかして，該基板の基材としては，合成樹脂を素材
する配線板と，セラミックスを素材とする配線板とがあ
る。前者の合成樹脂製配線板は，セラミックス製配線板
に比して，安価，軽量かつ加工容易性等の点から優れて
いる。
しかし、合成樹脂製配線板はセラミックス製のそれに
比して熱伝導率が約100分の１程度と非常に低い。その
ため，合成樹脂製配線板は，高熱を発する半導体素子の
搭載用としては適さない。
比して熱伝導率が約100分の１程度と非常に低い。その
ため，合成樹脂製配線板は，高熱を発する半導体素子の
搭載用としては適さない。
そこで，放熱性向上のためにヒートシンクを用いた基
板が提案されている（例えば，特開昭60−136348号公
報）。この基板は，第４図に示すごとく，配線板90に搭
載した電子部品93の下方に，金属製のヒートシンク81を
配設したものである。電子部品93とヒートシンク81とは
接着剤94により，また，配線板90とヒートシンク81とは
接着剤82によりそれぞれ接合されている。なお，配線板
90に設けたスルーホール92及びその周辺には銅等のめっ
き層91により導体回路が形成されている。また，スルー
ホール92にはめっき層91を介してリードピン96の頭部が
挿置されている。また，符号98は，ボンディングワイヤ
ーである。なお，図示していないが，電子部品93の外周
は湿気侵入防止のために樹脂封止が行われる。
板が提案されている（例えば，特開昭60−136348号公
報）。この基板は，第４図に示すごとく，配線板90に搭
載した電子部品93の下方に，金属製のヒートシンク81を
配設したものである。電子部品93とヒートシンク81とは
接着剤94により，また，配線板90とヒートシンク81とは
接着剤82によりそれぞれ接合されている。なお，配線板
90に設けたスルーホール92及びその周辺には銅等のめっ
き層91により導体回路が形成されている。また，スルー
ホール92にはめっき層91を介してリードピン96の頭部が
挿置されている。また，符号98は，ボンディングワイヤ
ーである。なお，図示していないが，電子部品93の外周
は湿気侵入防止のために樹脂封止が行われる。
また，第５図に示すごとく，配線板90の下方に凹所97
を設け，該凹所97内にヒートシンク83を配置し，該ヒー
トシンク83の上面に電子部品93を接着剤92により接合し
た基板も提案されている。この基板の製造においては，
まず配線板90の下方に凹所97を設け，その中に接着剤84
を介してヒートシンク83を配置して，これらをプレスし
て一体となす。更に，配線板90における電子部品搭載部
分に上方より切削加工を施し，ヒートシンク83の上面を
露出させ，その後スルーホール92及びヒートシンク83の
裏面にめっき層91を施す。そして，ヒートシンク83上に
電子部品93を接合する。その他は，上記第４図の場合と
同様である。
を設け，該凹所97内にヒートシンク83を配置し，該ヒー
トシンク83の上面に電子部品93を接着剤92により接合し
た基板も提案されている。この基板の製造においては，
まず配線板90の下方に凹所97を設け，その中に接着剤84
を介してヒートシンク83を配置して，これらをプレスし
て一体となす。更に，配線板90における電子部品搭載部
分に上方より切削加工を施し，ヒートシンク83の上面を
露出させ，その後スルーホール92及びヒートシンク83の
裏面にめっき層91を施す。そして，ヒートシンク83上に
電子部品93を接合する。その他は，上記第４図の場合と
同様である。
しかしながら，前者のヒートシンク81を接合した基板
においては，金属製ヒートシンク81の面積が大きいので
放熱性には優れているが，ヒートシンク81と配線板90と
の間は接着剤82が介在しているので，気密性が悪く，耐
湿性に劣っている。つまり，接着剤82の間から電子部品
93の方向に湿気が侵入して，電子部品９が劣化する。更
に，ヒートシンク81と配線板90とを接合している接着剤
82は，ヒートシンク81との熱膨張係数の差が大きいた
め，高温と低温間の温度サイクルによってヒートシンク
81が配線板90から剥離し易い。
においては，金属製ヒートシンク81の面積が大きいので
放熱性には優れているが，ヒートシンク81と配線板90と
の間は接着剤82が介在しているので，気密性が悪く，耐
湿性に劣っている。つまり，接着剤82の間から電子部品
93の方向に湿気が侵入して，電子部品９が劣化する。更
に，ヒートシンク81と配線板90とを接合している接着剤
82は，ヒートシンク81との熱膨張係数の差が大きいた
め，高温と低温間の温度サイクルによってヒートシンク
81が配線板90から剥離し易い。
一方，後者の凹所97内にヒートシンク83を配設した基
板においては，前記のごとく，その製造に当り，配線板
90に予め凹所97を設け，ヒートシンク83と配線板90とを
接合し，その後電子部品搭載部分に切削加工を施してヒ
ートシンク83の上面を露出させる等という複雑かつ精密
な加工を必要とする。また，そのためにコスト高とな
る。更には，ヒートシンク83の面積を電子部品93よりも
大きく設けなければならない。
板においては，前記のごとく，その製造に当り，配線板
90に予め凹所97を設け，ヒートシンク83と配線板90とを
接合し，その後電子部品搭載部分に切削加工を施してヒ
ートシンク83の上面を露出させる等という複雑かつ精密
な加工を必要とする。また，そのためにコスト高とな
る。更には，ヒートシンク83の面積を電子部品93よりも
大きく設けなければならない。
本発明は，かかる従来技術の問題点に鑑み，熱放散
性，耐湿性に優れ，かつコンパクトな電子部品搭載用基
板を提供しようとするものである。
性，耐湿性に優れ，かつコンパクトな電子部品搭載用基
板を提供しようとするものである。
本発明は，合成樹脂素材からなる配線板と，該配線板
において電子部品搭載部に対応する位置に設けた貫通孔
と，該貫通孔内に充填した熱伝導性樹脂組成物とからな
ると共に，上記貫通孔の両側の配線板面上には上記熱伝
導性樹脂組成物に接触させて金属被膜層を被覆してなる
ことを特徴とする電子部品搭載用基板にある。
において電子部品搭載部に対応する位置に設けた貫通孔
と，該貫通孔内に充填した熱伝導性樹脂組成物とからな
ると共に，上記貫通孔の両側の配線板面上には上記熱伝
導性樹脂組成物に接触させて金属被膜層を被覆してなる
ことを特徴とする電子部品搭載用基板にある。
本発明において，配線板の素材は，ビスマレイミド・
トリアジン樹脂，耐熱エポキシ樹脂，フェノール樹脂，
ポリイミド樹脂等の合成樹脂を用いる。これら合成樹脂
は，例えば紙基材，ガラス布基材等に含浸させた状態で
配線板として用いる。また，該配線板は，通常，その表
面に銅箔層を形成した銅張積層板を用いる。
トリアジン樹脂，耐熱エポキシ樹脂，フェノール樹脂，
ポリイミド樹脂等の合成樹脂を用いる。これら合成樹脂
は，例えば紙基材，ガラス布基材等に含浸させた状態で
配線板として用いる。また，該配線板は，通常，その表
面に銅箔層を形成した銅張積層板を用いる。
また，貫通孔内に充填する熱伝導性樹脂組成物として
は，ポリイミド樹脂，エポキシ樹脂，フェノール樹脂等
の合成樹脂と，銅，銀等の金属粉末とを混合したもの
で，熱伝導性の良い組成物を用いる。この組成物は，ペ
ースト状，或いは棒状固形物等の状態で用いる。また，
上記貫通孔は，配線板の上面から下面にかけて貫通して
おり，その孔の直径は0.1〜10.0mmとすることが好まし
い。貫通孔は，また，放熱性を高める上で複数個設ける
ことが好ましい。
は，ポリイミド樹脂，エポキシ樹脂，フェノール樹脂等
の合成樹脂と，銅，銀等の金属粉末とを混合したもの
で，熱伝導性の良い組成物を用いる。この組成物は，ペ
ースト状，或いは棒状固形物等の状態で用いる。また，
上記貫通孔は，配線板の上面から下面にかけて貫通して
おり，その孔の直径は0.1〜10.0mmとすることが好まし
い。貫通孔は，また，放熱性を高める上で複数個設ける
ことが好ましい。
そして，貫通孔内に充填した熱伝導性樹脂組成物の上
面側，下面側には，該組成物の全表面を覆う金属被膜層
を設ける。即ち，複数の貫通孔がある場合には，これら
の全てを覆う金属被膜層を設ける。しかして，該金属被
膜層としては，実施例に示すごとく，配線板のスルーホ
ールに金属めっき層を形成する際に一緒に形成した金属
めっき層がある。また，該金属被膜層は，銅等の金属箔
を接合すること，更に該金属箔の上面及びその周辺の配
線板上面を覆う金属めっき層との２層からなる膜により
構成することもできる。そして，ここに重要なことは，
金属被膜層は熱伝導性樹脂組成物の表面と熱的に充分に
接触していることである。これは，電子部品の熱を効率
的に配線板の裏面へ放散させるためである。また，湿気
が電子部品に侵入することを阻止するためでもある。
面側，下面側には，該組成物の全表面を覆う金属被膜層
を設ける。即ち，複数の貫通孔がある場合には，これら
の全てを覆う金属被膜層を設ける。しかして，該金属被
膜層としては，実施例に示すごとく，配線板のスルーホ
ールに金属めっき層を形成する際に一緒に形成した金属
めっき層がある。また，該金属被膜層は，銅等の金属箔
を接合すること，更に該金属箔の上面及びその周辺の配
線板上面を覆う金属めっき層との２層からなる膜により
構成することもできる。そして，ここに重要なことは，
金属被膜層は熱伝導性樹脂組成物の表面と熱的に充分に
接触していることである。これは，電子部品の熱を効率
的に配線板の裏面へ放散させるためである。また，湿気
が電子部品に侵入することを阻止するためでもある。
本発明の電子部品搭載用基板においては，電子部品搭
載部に対応する位置に貫通孔を設け，該貫通孔内に熱伝
導性の良い，熱伝導性樹脂組成物を充填し，その上下面
に金属被膜層を形成している。そして，該熱伝導性樹脂
組成物と上下面の金属被膜層とは熱的に一体的に形成さ
れている。そのため，電子部品から発生する熱は，熱伝
導性の良い金属被膜層，熱伝導性樹脂組成物を通って，
配線板裏面の金属被膜層より効率的に外部へ放散され
る。
載部に対応する位置に貫通孔を設け，該貫通孔内に熱伝
導性の良い，熱伝導性樹脂組成物を充填し，その上下面
に金属被膜層を形成している。そして，該熱伝導性樹脂
組成物と上下面の金属被膜層とは熱的に一体的に形成さ
れている。そのため，電子部品から発生する熱は，熱伝
導性の良い金属被膜層，熱伝導性樹脂組成物を通って，
配線板裏面の金属被膜層より効率的に外部へ放散され
る。
また，貫通孔内の熱伝導性樹脂組成物の上下面は，金
属被膜層によって被覆されているので，熱伝導性樹脂組
成物は完全密封された状態にあり，外部から熱伝導性樹
脂組成物内へ湿気が侵入することがなく，電子部品を湿
気から遮断することができる。
属被膜層によって被覆されているので，熱伝導性樹脂組
成物は完全密封された状態にあり，外部から熱伝導性樹
脂組成物内へ湿気が侵入することがなく，電子部品を湿
気から遮断することができる。
また，貫通孔内に充填した熱伝導性樹脂組成物が前記
のごとく金属を含有して導電性を有する場合には，該貫
通孔内はスルーホールのごとく金属めっきを施すことな
く導電性を確保できる。そのため，該樹脂組成物は例え
ば電気めっき用のリード線として利用したり，電子部品
搭載部と配線板裏面の回路パターンとを電気的に接続
し,GND（アース）ライン用,VCC（電源）ライン用の信号
線としても利用することができる。
のごとく金属を含有して導電性を有する場合には，該貫
通孔内はスルーホールのごとく金属めっきを施すことな
く導電性を確保できる。そのため，該樹脂組成物は例え
ば電気めっき用のリード線として利用したり，電子部品
搭載部と配線板裏面の回路パターンとを電気的に接続
し,GND（アース）ライン用,VCC（電源）ライン用の信号
線としても利用することができる。
更に，配線板への貫通孔の穴開加工は，電子部品の下
面の範囲内にのみ行えば良く，前記従来のごとく電子部
品の下面面積よりも大きな面積のヒートシンク用貫通孔
（第４図），ヒートシンク用凹所（第５図）を設ける必
要がない。そのため，貫通孔は電子部品の面積より小さ
い範囲内に設けることができ，配線板上における配線の
自由度が向上する。
面の範囲内にのみ行えば良く，前記従来のごとく電子部
品の下面面積よりも大きな面積のヒートシンク用貫通孔
（第４図），ヒートシンク用凹所（第５図）を設ける必
要がない。そのため，貫通孔は電子部品の面積より小さ
い範囲内に設けることができ，配線板上における配線の
自由度が向上する。
また，このように熱伝導性樹脂組成物を充填する貫通
孔も小さいので，コンパクトな配線板を用いることがで
き，コンパクトな電子部品搭載用基板とすることができ
る。
孔も小さいので，コンパクトな配線板を用いることがで
き，コンパクトな電子部品搭載用基板とすることができ
る。
また，金属被膜層として金属めっき層を用いる場合に
は，該金属めっき層はスルーホールの金属めっき層と同
時に形成することができる。
は，該金属めっき層はスルーホールの金属めっき層と同
時に形成することができる。
第１実施例 本例の電子部品搭載用基板につき，第１図及び第２図
を用いて説明する。
を用いて説明する。
本例の電子部品搭載用基板は，配線板90と，そのほぼ
中央部に設けた８個の貫通孔10と，該貫通孔10内に充填
した熱伝導性樹脂組成物20と，貫通孔の両側に配設した
金属被膜層30とよりなる。
中央部に設けた８個の貫通孔10と，該貫通孔10内に充填
した熱伝導性樹脂組成物20と，貫通孔の両側に配設した
金属被膜層30とよりなる。
該基板を製造するに当たっては，配線板90において電
子部品93を搭載する位置に,8個の貫通孔10を穴開加工し
た。また，他の位置には，多数のスルーホール92を穴明
加工した。次いで，上記貫通孔10内に後述する熱伝導性
樹脂組成物20を充填し，硬化させた。
子部品93を搭載する位置に,8個の貫通孔10を穴開加工し
た。また，他の位置には，多数のスルーホール92を穴明
加工した。次いで，上記貫通孔10内に後述する熱伝導性
樹脂組成物20を充填し，硬化させた。
その後，スルーホール92に金属めっきを施し，めっき
層91を形成した。そして，この金属めっきの際に，第２
図に示すごとく，上記８個の貫通孔10の上下両面が全て
一様に被覆されるよう，金属被膜層30を形成した。つま
り，スルーホール92のめっき層91の形成と，金属被膜層
30の形成とを同じ金属めっき処理により行った。
層91を形成した。そして，この金属めっきの際に，第２
図に示すごとく，上記８個の貫通孔10の上下両面が全て
一様に被覆されるよう，金属被膜層30を形成した。つま
り，スルーホール92のめっき層91の形成と，金属被膜層
30の形成とを同じ金属めっき処理により行った。
その後，配線板上面の金属被膜層30上に，銀ペースト
の接着剤94を介して電子部品93を接合した。そして，ボ
ンディングワイヤー98を接続し，スルーホール92内にリ
ードピン96を挿置した。
の接着剤94を介して電子部品93を接合した。そして，ボ
ンディングワイヤー98を接続し，スルーホール92内にリ
ードピン96を挿置した。
上記において，配線板90の素材としては，ビスマレイ
ミド・トリアジン樹脂を紙基材に含浸させ，その表面に
銅箔を設けた銅張積層板を用いた。また，電子部品93は
縦5mm,横10mmの半導体素子を用いた。貫通孔10は，直径
0.5mmの孔を，その中心間隔を2.54mm取って,8個穿設し
た。熱伝導性樹脂組成物20としては，銅70重量％とエポ
キシ樹脂30重量％を混合したペースト状のものを用い，
これを貫通孔10内に充填し，加熱硬化させた。該熱伝導
性樹脂組成物20の熱伝導率は約５×10-3cal/cm,sec,℃
であった。
ミド・トリアジン樹脂を紙基材に含浸させ，その表面に
銅箔を設けた銅張積層板を用いた。また，電子部品93は
縦5mm,横10mmの半導体素子を用いた。貫通孔10は，直径
0.5mmの孔を，その中心間隔を2.54mm取って,8個穿設し
た。熱伝導性樹脂組成物20としては，銅70重量％とエポ
キシ樹脂30重量％を混合したペースト状のものを用い，
これを貫通孔10内に充填し，加熱硬化させた。該熱伝導
性樹脂組成物20の熱伝導率は約５×10-3cal/cm,sec,℃
であった。
また，スルーホール92のめっき層91及び金属被膜層30
の形成は，無電解銅めっき浴中に，前記熱伝導性組成物
20を充填した配線板90を浸して行い，めっき厚みを10〜
20μｍとした。
の形成は，無電解銅めっき浴中に，前記熱伝導性組成物
20を充填した配線板90を浸して行い，めっき厚みを10〜
20μｍとした。
また，金属被膜層30は，第２図に示すごとく，上記熱
伝導性樹脂組成物20を充填した８個の貫通孔10の全表面
を一様に覆うように，縦7mm,横12mmに形成した。また，
金属被膜層30の材質は，スルーホール92のめっき層91と
同様銅である。また，金属被膜層30と熱伝導性樹脂組成
物20と配線板90とは強固，気密に一体的に接合されてい
た。
伝導性樹脂組成物20を充填した８個の貫通孔10の全表面
を一様に覆うように，縦7mm,横12mmに形成した。また，
金属被膜層30の材質は，スルーホール92のめっき層91と
同様銅である。また，金属被膜層30と熱伝導性樹脂組成
物20と配線板90とは強固，気密に一体的に接合されてい
た。
本例の電子部品搭載用基板は，上記のごとく構成され
ているので，電子部品93で発生した熱は，配線板上面の
金属被膜層30,貫通孔10内の熱伝導性樹脂組成物20,下面
の金属被膜層30を経て外部へ効率的に放散させることが
できる。
ているので，電子部品93で発生した熱は，配線板上面の
金属被膜層30,貫通孔10内の熱伝導性樹脂組成物20,下面
の金属被膜層30を経て外部へ効率的に放散させることが
できる。
また，熱伝導性樹脂組成物20の上下面は，金属被膜層
30によって完全に密封されているので，外部より湿気が
侵入することがなく，電子部品を湿気から遮断すること
ができる。また，本例の熱伝導性樹脂組成物20は導電性
を有するので,GNDライン用の信号線として利用すること
もできる。
30によって完全に密封されているので，外部より湿気が
侵入することがなく，電子部品を湿気から遮断すること
ができる。また，本例の熱伝導性樹脂組成物20は導電性
を有するので,GNDライン用の信号線として利用すること
もできる。
また，貫通孔及び熱伝導性樹脂組成物は，第２図に示
すごとく，電子部品93の大きさの範囲内に設ければ良い
ので，従来のごとく大きな面積のヒートシンクを用いる
必要はなく，電子部品搭載用基板全体がコンパクトにな
る。
すごとく，電子部品93の大きさの範囲内に設ければ良い
ので，従来のごとく大きな面積のヒートシンクを用いる
必要はなく，電子部品搭載用基板全体がコンパクトにな
る。
第２実施例 本例の電子部品搭載用基板は，第３図に示すごとく，
配線板90の中央付近に凹所15を設け，この中に電子部品
93を配すると共に，下方に金属被膜層30,貫通孔10,熱伝
導性樹脂組成物20,金属被膜層30を設けたものである。
また，配線板90としては耐熱エポキシ樹脂をガラス基布
に含浸させたものを用いた。その他は，第１実施例と同
様である。
配線板90の中央付近に凹所15を設け，この中に電子部品
93を配すると共に，下方に金属被膜層30,貫通孔10,熱伝
導性樹脂組成物20,金属被膜層30を設けたものである。
また，配線板90としては耐熱エポキシ樹脂をガラス基布
に含浸させたものを用いた。その他は，第１実施例と同
様である。
本例によれば，電子部品93を凹所内に配したので，熱
伝導性樹脂組成物20の長さが短くなり，放熱用の伝熱距
離が短くなる。そのため，第１実施例と同様の効果が得
られる他，更に熱放散性が向上する。
伝導性樹脂組成物20の長さが短くなり，放熱用の伝熱距
離が短くなる。そのため，第１実施例と同様の効果が得
られる他，更に熱放散性が向上する。
第１図及び第２図は第１実施例の電子部品搭載用基板を
示し，第１図はその断面図，第２図は一部切欠拡大裏面
図，第３図は第２実施例の電子部品搭載用基板の断面
図，第４図及び第５図は従来の電子部品搭載用基板の断
面図である。 10……貫通孔， 20……熱伝導性樹脂組成物， 30……金属被膜層， 90……配線板， 91……めっき層， 92……スルーホール， 93……電子部品， 81,83……ヒートシンク，
示し，第１図はその断面図，第２図は一部切欠拡大裏面
図，第３図は第２実施例の電子部品搭載用基板の断面
図，第４図及び第５図は従来の電子部品搭載用基板の断
面図である。 10……貫通孔， 20……熱伝導性樹脂組成物， 30……金属被膜層， 90……配線板， 91……めっき層， 92……スルーホール， 93……電子部品， 81,83……ヒートシンク，
Claims (4)
- 【請求項１】合成樹脂素材からなる配線板と，該配線板
において電子部品搭載部に対応する位置に設けた貫通孔
と，該貫通孔内に充填した熱伝導性樹脂組成物とからな
ると共に，上記貫通孔の両側の配線板面上には上記熱伝
導性樹脂組成物に接触させて金属被膜層を被覆してなる
ことを特徴とする電子部品搭載用基板。 - 【請求項２】第１請求項に記載の電子部品搭載用基板に
おいて，熱伝導性樹脂組成物はポリイミド樹脂，エポキ
シ樹脂，フェノール樹脂等の樹脂と，銅，銀等の金属粉
末とを混合した導電性樹脂組成物であることを特徴とす
る電子部品搭載用基板。 - 【請求項３】第１請求項に記載の電子部品搭載用基板に
おいて，金属被膜層は金属めっき層であることを特徴と
する電子部品搭載用基板。 - 【請求項４】第１請求項に記載の電子部品搭載用基板に
おいて，金属被膜層は銅等の金属箔とその上面を被覆し
て配線板面上まで施した金属めっき層とからなることを
特徴とする電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209972A JP2660295B2 (ja) | 1988-08-24 | 1988-08-24 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209972A JP2660295B2 (ja) | 1988-08-24 | 1988-08-24 | 電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258358A JPH0258358A (ja) | 1990-02-27 |
| JP2660295B2 true JP2660295B2 (ja) | 1997-10-08 |
Family
ID=16581730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209972A Expired - Lifetime JP2660295B2 (ja) | 1988-08-24 | 1988-08-24 | 電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2660295B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045686U (ja) * | 1990-04-27 | 1992-01-20 | ||
| EP0468379B1 (en) * | 1990-07-21 | 1999-11-17 | Mitsui Chemicals, Inc. | Semiconductor device having a package |
| JPH054576U (ja) * | 1991-06-26 | 1993-01-22 | 日本電気株式会社 | 集積回路の放熱実装構造 |
| DE4232575A1 (de) * | 1992-09-29 | 1994-03-31 | Bosch Gmbh Robert | Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper |
| US5642261A (en) * | 1993-12-20 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball-grid-array integrated circuit package with solder-connected thermal conductor |
| US5991156A (en) * | 1993-12-20 | 1999-11-23 | Stmicroelectronics, Inc. | Ball grid array integrated circuit package with high thermal conductivity |
| JP3311899B2 (ja) * | 1995-01-20 | 2002-08-05 | 松下電器産業株式会社 | 回路基板及びその製造方法 |
| US5798909A (en) * | 1995-02-15 | 1998-08-25 | International Business Machines Corporation | Single-tiered organic chip carriers for wire bond-type chips |
| DE69634376D1 (de) * | 1995-05-12 | 2005-03-31 | St Microelectronics Inc | IC-Packungsfassungssystem mit niedrigem Profil |
| KR100186759B1 (ko) * | 1995-08-16 | 1999-04-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조 |
| JP3269397B2 (ja) * | 1995-09-19 | 2002-03-25 | 株式会社デンソー | プリント配線基板 |
| US5856911A (en) * | 1996-11-12 | 1999-01-05 | National Semiconductor Corporation | Attachment assembly for integrated circuits |
| KR100244965B1 (ko) | 1997-08-12 | 2000-02-15 | 윤종용 | 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법 |
| US6191477B1 (en) * | 1999-02-17 | 2001-02-20 | Conexant Systems, Inc. | Leadless chip carrier design and structure |
| US6710433B2 (en) | 2000-11-15 | 2004-03-23 | Skyworks Solutions, Inc. | Leadless chip carrier with embedded inductor |
| US6960824B1 (en) | 2000-11-15 | 2005-11-01 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier |
| US6611055B1 (en) | 2000-11-15 | 2003-08-26 | Skyworks Solutions, Inc. | Leadless flip chip carrier design and structure |
| US6867493B2 (en) | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| US6582979B2 (en) | 2000-11-15 | 2003-06-24 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless chip carrier with embedded antenna |
| JP2003060523A (ja) * | 2001-08-09 | 2003-02-28 | Tdk Corp | 無線通信モジュール |
| WO2003019997A1 (en) * | 2001-08-22 | 2003-03-06 | Vanner, Inc. | Improved heat sink for surface mounted power devices |
| JP3804861B2 (ja) * | 2002-08-29 | 2006-08-02 | 株式会社デンソー | 電気装置および配線基板 |
| US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
| JP6420561B2 (ja) * | 2014-03-31 | 2018-11-07 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
| JP6680634B2 (ja) * | 2016-06-29 | 2020-04-15 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| US10820455B2 (en) | 2016-11-22 | 2020-10-27 | Samsung Display Co., Ltd. | Display device |
| CN109089374A (zh) * | 2018-09-10 | 2018-12-25 | 北京四方继保自动化股份有限公司 | 一种pcb电路板局部散热方法 |
-
1988
- 1988-08-24 JP JP63209972A patent/JP2660295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258358A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660295B2 (ja) | 電子部品搭載用基板 | |
| US5173844A (en) | Integrated circuit device having a metal substrate | |
| HU216982B (hu) | Csiphordozó eszköz | |
| US6221694B1 (en) | Method of making a circuitized substrate with an aperture | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JPS59188948A (ja) | チツプキヤリア | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH04142068A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPS6239039A (ja) | 電子素子用チツプキヤリア | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JP2753761B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JPH0358552B2 (ja) | ||
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPH0739234Y2 (ja) | 半導体装置 | |
| JPH0360191B2 (ja) | ||
| JP2649251B2 (ja) | 電子部品搭載用基板 | |
| JP2816497B2 (ja) | 電子部品搭載用基板とその製造方法及び電子部品搭載用装置 | |
| JPH0358551B2 (ja) | ||
| JPH06196868A (ja) | 多層プリント配線板 | |
| JPS62114251A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPH053744B2 (ja) | ||
| JPH01204454A (ja) | 樹脂基板を用いたピングリッドアレイ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |