JPS62114251A - 電子素子用チツプキヤリアの製造法 - Google Patents
電子素子用チツプキヤリアの製造法Info
- Publication number
- JPS62114251A JPS62114251A JP25532385A JP25532385A JPS62114251A JP S62114251 A JPS62114251 A JP S62114251A JP 25532385 A JP25532385 A JP 25532385A JP 25532385 A JP25532385 A JP 25532385A JP S62114251 A JPS62114251 A JP S62114251A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- chip
- metal plate
- layer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、ＩＣパッケージなどのような電子素ヱハ′Ｗ
ＩＪｉ −１ｆｆ 妬 し ｌ −ｒ ロＴｌ−
％／−納 １，９ｔヱ、〃−乙Ｈ１工 １．１１キヤリ
アの製造法に関するものである。
ＩＪｉ −１ｆｆ 妬 し ｌ −ｒ ロＴｌ−
％／−納 １，９ｔヱ、〃−乙Ｈ１工 １．１１キヤリ
アの製造法に関するものである。
ｔｉｒ景扶術Ｊ
ＩＣＣパラ−ノなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よって行われる、そしてこのような電子素子にあって、
端子数の増加に伴って電子部品チップを支持するキャリ
アとしてのリードフレームの替わりにプリント配線板を
用いる試みがなされている。
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よって行われる、そしてこのような電子素子にあって、
端子数の増加に伴って電子部品チップを支持するキャリ
アとしてのリードフレームの替わりにプリント配線板を
用いる試みがなされている。
ここにおいて、近時の電子部品チップの高密度化は発熱
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は〃ラス布エポ
キシＰＡＷｉ禎層板など樹脂積層板で形成されており、
このようなプリント配線板は熱の伝導性が悪くて放熱を
良好になすことができず、電子部品チップのキャリアと
してプリント配線板を用いることについての難点になっ
ているものである。そこで、プリント配線板の基板と１
−で金属ＪＪ：ＪｆＩｔＩ（Ｊｌ ｉｌｌ ｌ−ＩＩ−
〕−め全２．に４（鼾ｔハ妻市に電子部品チップを直接
実装することによって、電子部品チップの熱を金属板に
放熱するようにしたチップキャリアが研究されているが
、金属基板の露出した金属面が酸化され易くて電子部品
チップの接着信頼性等に劣るという欠点があった。
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は〃ラス布エポ
キシＰＡＷｉ禎層板など樹脂積層板で形成されており、
このようなプリント配線板は熱の伝導性が悪くて放熱を
良好になすことができず、電子部品チップのキャリアと
してプリント配線板を用いることについての難点になっ
ているものである。そこで、プリント配線板の基板と１
−で金属ＪＪ：ＪｆＩｔＩ（Ｊｌ ｉｌｌ ｌ−ＩＩ−
〕−め全２．に４（鼾ｔハ妻市に電子部品チップを直接
実装することによって、電子部品チップの熱を金属板に
放熱するようにしたチップキャリアが研究されているが
、金属基板の露出した金属面が酸化され易くて電子部品
チップの接着信頼性等に劣るという欠点があった。
（発明の目的１
本発明は、上記の点に鑑みて為されたものであり、金属
基板を使用することにより電子部品チップキャリアの放
熱性を良くし、しかも金属基板と電子部品チップとの接
着信頼性を向上することができる電子素子用チップキャ
リアの製造法を提供することを目的とするらのである。
基板を使用することにより電子部品チップキャリアの放
熱性を良くし、しかも金属基板と電子部品チップとの接
着信頼性を向上することができる電子素子用チップキャ
リアの製造法を提供することを目的とするらのである。
［発明の開示］
しかして本発明に係る電子素子用チップキャリアの製造
法は、金属板２の表面に絶縁接着層１１を介して金属箔
１０が積層して形成される金属基板２０の表面を穴加工
して金属板２を露出させ、次いでこの孔部２１にメッキ
を施して金属板２と金属箔１０とを電気的に接続し、次
に金属箔１０をエツチングして金属基板２０の表面に回
路層４を形成すると共に金属基板２０の表面に凹所１３
を設けて金属板２を露出させ、次に回路層４に通電する
ことにより露出した金属板２の表面にメッキＩｒ！１７
を形成し、その後メッキ層１７の表面に電子部品チップ
６を実装して成ることを特徴とするもので、プリント配
線板５の基板として金属基板２０を使用することにより
熱伝導率に優れる金属板２から電子部品チップ６の熱を
放散させるようにし、また金属板２の露出面にメッキ層
１７を設けてメッキＮ１７に電子部品チップ６を実装す
ることにより金属板２の酸化を防止して接着信頼性等を
向上させたものである。
法は、金属板２の表面に絶縁接着層１１を介して金属箔
１０が積層して形成される金属基板２０の表面を穴加工
して金属板２を露出させ、次いでこの孔部２１にメッキ
を施して金属板２と金属箔１０とを電気的に接続し、次
に金属箔１０をエツチングして金属基板２０の表面に回
路層４を形成すると共に金属基板２０の表面に凹所１３
を設けて金属板２を露出させ、次に回路層４に通電する
ことにより露出した金属板２の表面にメッキＩｒ！１７
を形成し、その後メッキ層１７の表面に電子部品チップ
６を実装して成ることを特徴とするもので、プリント配
線板５の基板として金属基板２０を使用することにより
熱伝導率に優れる金属板２から電子部品チップ６の熱を
放散させるようにし、また金属板２の露出面にメッキ層
１７を設けてメッキＮ１７に電子部品チップ６を実装す
ることにより金属板２の酸化を防止して接着信頼性等を
向上させたものである。
以下本発明を実施例により詳述する。第２図（ａ）に示
すように金属基板２０は金属板２の表裏面に絶縁接着層
１１を介して銅箔などの金属箔１０を積層一体化して形
成されている。ここで、金属板２としては、例えば銅板
、銅合金板、銅−インバーー銅（Ｃｕ−Ｉ ｎｖ−Ｃｕ
）合金板、鉄−ニッケル合金板、その他鋼板、鉄板、ア
ルミニウム板などを使用することができ、また絶縁接着
ノー１１としては、〃ラス布などの基材にエポキシ樹脂
、フェノール樹脂、不飽和ポリエステル樹脂などの熱硬
化性樹脂のフ二ス等を含浸させて加熱乾燥することによ
って得られるプリプレグを複数枚重ねて加熱加圧成形す
ることによって作成されたものを使用することができる
。すなわち、金属板２の表裏面にプリプレグを介して金
属箔１０を重ね、これを加熱加圧成形することによって
プリプレグの含浸１１脂が硬化することによって形成さ
れる絶縁接着層１１で金属箔１０を金属板２の両面に接
着させて金属基板２０が作成されるものである。次いで
、このようにして形成される金属基板２０に孔部２１と
してスルーホール９を設け、その後ｆｊＩＪ２図（ｂ）
のように銅メッキなどによってスルーホール９内面にス
ルーホールメッキ層１２を形成し、金属板２と表面の金
属箔１０とを電気的に接続するものである。次いで、第
２図（ｃ）に示すように常法に従って金属箔１０をエン
チングして金属基板２０の表面に回路層４を形成し、そ
の後必要箇所の金属箔１０及び絶縁接着層１１の一部を
座ぐり加工などによって除去して凹所１３を設け、金属
板２の一部表面を露出させるものである。次いで、第２
図（ｄ）のように表面の回路層４に通電することによっ
て露出した金属板２の表面にメッキ層１７を形成するも
のである。ここにおいて、メッキは、例えばニッケルメ
ッキ、金メッキなどの防蝕性に優れた金属で行うことが
できる。
すように金属基板２０は金属板２の表裏面に絶縁接着層
１１を介して銅箔などの金属箔１０を積層一体化して形
成されている。ここで、金属板２としては、例えば銅板
、銅合金板、銅−インバーー銅（Ｃｕ−Ｉ ｎｖ−Ｃｕ
）合金板、鉄−ニッケル合金板、その他鋼板、鉄板、ア
ルミニウム板などを使用することができ、また絶縁接着
ノー１１としては、〃ラス布などの基材にエポキシ樹脂
、フェノール樹脂、不飽和ポリエステル樹脂などの熱硬
化性樹脂のフ二ス等を含浸させて加熱乾燥することによ
って得られるプリプレグを複数枚重ねて加熱加圧成形す
ることによって作成されたものを使用することができる
。すなわち、金属板２の表裏面にプリプレグを介して金
属箔１０を重ね、これを加熱加圧成形することによって
プリプレグの含浸１１脂が硬化することによって形成さ
れる絶縁接着層１１で金属箔１０を金属板２の両面に接
着させて金属基板２０が作成されるものである。次いで
、このようにして形成される金属基板２０に孔部２１と
してスルーホール９を設け、その後ｆｊＩＪ２図（ｂ）
のように銅メッキなどによってスルーホール９内面にス
ルーホールメッキ層１２を形成し、金属板２と表面の金
属箔１０とを電気的に接続するものである。次いで、第
２図（ｃ）に示すように常法に従って金属箔１０をエン
チングして金属基板２０の表面に回路層４を形成し、そ
の後必要箇所の金属箔１０及び絶縁接着層１１の一部を
座ぐり加工などによって除去して凹所１３を設け、金属
板２の一部表面を露出させるものである。次いで、第２
図（ｄ）のように表面の回路層４に通電することによっ
て露出した金属板２の表面にメッキ層１７を形成するも
のである。ここにおいて、メッキは、例えばニッケルメ
ッキ、金メッキなどの防蝕性に優れた金属で行うことが
できる。
そして、このようにして作成したプリント配線板５にお
いて、そのメッキ層１７の表面に半導体チップなどの電
子部品チップ６を搭載し、さらに第１図に示すようにワ
イヤーボンディング１４などを電子部品チップ６と回路
層４との開に施すことによって、プリント配線板５への
電子部品チップ６の実装を行うものである。このように
してプリント配線板５をチップキャリアとして電子部品
チップ６を保持させ、そしてこれをパッケーノングする
ことによって電子素子として仕上げるものである。ここ
で、ＰＧＡ（ピン グリッド アレー）型の電子素子と
して仕上げるようにしたり、ＬＣＣ（リードレス チッ
プキャリア）型の電子素子として仕上げるようにしたり
することができるが、ＰＧＡ型に仕上げる場合にはプリ
ント配線板５に設けたスルーホール９に端子ビンを下方
乃至上方に突出させるように取り付けるようにする。ま
た、チップオンボー−基板としても応用できるものであ
る。
いて、そのメッキ層１７の表面に半導体チップなどの電
子部品チップ６を搭載し、さらに第１図に示すようにワ
イヤーボンディング１４などを電子部品チップ６と回路
層４との開に施すことによって、プリント配線板５への
電子部品チップ６の実装を行うものである。このように
してプリント配線板５をチップキャリアとして電子部品
チップ６を保持させ、そしてこれをパッケーノングする
ことによって電子素子として仕上げるものである。ここ
で、ＰＧＡ（ピン グリッド アレー）型の電子素子と
して仕上げるようにしたり、ＬＣＣ（リードレス チッ
プキャリア）型の電子素子として仕上げるようにしたり
することができるが、ＰＧＡ型に仕上げる場合にはプリ
ント配線板５に設けたスルーホール９に端子ビンを下方
乃至上方に突出させるように取り付けるようにする。ま
た、チップオンボー−基板としても応用できるものであ
る。
上記のようにプリント配線板５に電子部品チップ６を取
り・付けて電子素子を形成するようにしたものにあって
、電子部品チップ６は金属板２のメッキ層１７表面に実
装されているために、電子部品チップ６の発熱は金属板
２に吸収されて熱伝導性に優れた金属板２から良好に放
熱されるものである。また、電子部品チップ６が実装さ
れた金属板２表面にはメッキ層１７が形成されていて金
属板２の酸化が防止されるために、この金属板２が酸化
し易い金属で形成されている場合でも電子部品チップ６
と金属板２との接着信頼性が低下することがなく、また
電気的接続信頼性が向上できるものである。また、メッ
キ層１７を設ける際に、銅箔等金属箔１０の表面に金等
の防蝕性に優れたメッキを施すことも可能となるもので
ある。
り・付けて電子素子を形成するようにしたものにあって
、電子部品チップ６は金属板２のメッキ層１７表面に実
装されているために、電子部品チップ６の発熱は金属板
２に吸収されて熱伝導性に優れた金属板２から良好に放
熱されるものである。また、電子部品チップ６が実装さ
れた金属板２表面にはメッキ層１７が形成されていて金
属板２の酸化が防止されるために、この金属板２が酸化
し易い金属で形成されている場合でも電子部品チップ６
と金属板２との接着信頼性が低下することがなく、また
電気的接続信頼性が向上できるものである。また、メッ
キ層１７を設ける際に、銅箔等金属箔１０の表面に金等
の防蝕性に優れたメッキを施すことも可能となるもので
ある。
なお、上記実施例では孔部２１として金属基板２０１こ
スルーホール キ層１２によって表面の金属箔１０と一＆履板２とを電
気接続するようにしたが、第３図に示すように孔部２１
として金属板２に達する四部２２を設け、この凹部２２
内をメッキすることにより金属板２と金属箔１０とを電
気的に接続するようにしても良い。
スルーホール キ層１２によって表面の金属箔１０と一＆履板２とを電
気接続するようにしたが、第３図に示すように孔部２１
として金属板２に達する四部２２を設け、この凹部２２
内をメッキすることにより金属板２と金属箔１０とを電
気的に接続するようにしても良い。
［発明の効果１
上述のように本発明にあっては、金属基板の表面に電子
部品チップを実装したので、電子部品チップの発熱は−
に履板に吸収されて熱伝導性に優れた金属板から良好に
放熱されることになり、電子部品チップの発熱を抑制し
て電子部品チップの高密度化を可能にすることができる
ものである。しかも、金属基板の表面を穴加工して金属
板を露出させ、次いでこの孔部にメッキを施して金属板
と金属箔とを電気的に接続し、犬に金属箔をエツチング
して金属基板の表面に回路層を形成すると共に金属基板
の表面に凹所を設けて金属板を露出させ、次に回路層に
通電することにより金属板の露出面にメッキ層を形成し
てメッキ層に電子部品チップを実装するようにしたので
、電子部品チップと金属板との接着信頼性及び電気的接
続信頼性を向上させることができるものであり、またこ
のようにメッキ工法をとることにより導電ペースト等を
印刷塗布する場合と異なり、金属露出面が漏れなくメッ
キで被覆できるものである。
部品チップを実装したので、電子部品チップの発熱は−
に履板に吸収されて熱伝導性に優れた金属板から良好に
放熱されることになり、電子部品チップの発熱を抑制し
て電子部品チップの高密度化を可能にすることができる
ものである。しかも、金属基板の表面を穴加工して金属
板を露出させ、次いでこの孔部にメッキを施して金属板
と金属箔とを電気的に接続し、犬に金属箔をエツチング
して金属基板の表面に回路層を形成すると共に金属基板
の表面に凹所を設けて金属板を露出させ、次に回路層に
通電することにより金属板の露出面にメッキ層を形成し
てメッキ層に電子部品チップを実装するようにしたので
、電子部品チップと金属板との接着信頼性及び電気的接
続信頼性を向上させることができるものであり、またこ
のようにメッキ工法をとることにより導電ペースト等を
印刷塗布する場合と異なり、金属露出面が漏れなくメッ
キで被覆できるものである。
第１図は本発明の一実施例の断面図、第２図（、）乃至
（ｄ）は同上の製造の各工程のｌｆｒ面図、第３図は同
上の他の実施例の金属基板の断面図である。 ２は金属板、４は回路Ｊ―、６は電子部品チップ、１０
は金属箔、１１は絶縁接着層、１３は凹所、１７はメッ
キ層、２０は金属基板、２１は孔部である。
（ｄ）は同上の製造の各工程のｌｆｒ面図、第３図は同
上の他の実施例の金属基板の断面図である。 ２は金属板、４は回路Ｊ―、６は電子部品チップ、１０
は金属箔、１１は絶縁接着層、１３は凹所、１７はメッ
キ層、２０は金属基板、２１は孔部である。
Claims (1)
- （１）金属板の表面に絶縁接着層を介して金属箔が積層
して形成される金属基板の表面を穴加工して金属板を露
出させ、次いでこの孔部にメッキを施して金属板と金属
箔とを電気的に接続し、次に金属箔をエッチングして金
属基板の表面に回路層を形成すると共に金属基板の表面
に凹所を設けて金属板を露出させ、次に回路層に通電す
ることにより露出した金属板の表面にメッキ層を形成し
、その後メッキ層の表面に電子部品チップを実装するこ
とを特徴とする電子素子用チップキャリアの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25532385A JPS62114251A (ja) | 1985-11-14 | 1985-11-14 | 電子素子用チツプキヤリアの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25532385A JPS62114251A (ja) | 1985-11-14 | 1985-11-14 | 電子素子用チツプキヤリアの製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62114251A true JPS62114251A (ja) | 1987-05-26 |
Family
ID=17277182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25532385A Pending JPS62114251A (ja) | 1985-11-14 | 1985-11-14 | 電子素子用チツプキヤリアの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471938A1 (en) * | 1990-07-23 | 1992-02-26 | International Business Machines Corporation | High circuit density thermal carrier |
| JPH04137082U (ja) * | 1991-06-12 | 1992-12-21 | 日本航空電子工業株式会社 | 高発熱電子部品搭載用回路基板 |
-
1985
- 1985-11-14 JP JP25532385A patent/JPS62114251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471938A1 (en) * | 1990-07-23 | 1992-02-26 | International Business Machines Corporation | High circuit density thermal carrier |
| JPH04137082U (ja) * | 1991-06-12 | 1992-12-21 | 日本航空電子工業株式会社 | 高発熱電子部品搭載用回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020020916A1 (en) | Semiconductor package and method for producing the same | |
| JPH0258358A (ja) | 電子部品搭載用基板 | |
| CN111132476A (zh) | 双面线路散热基板的制备方法 | |
| CN111148353B (zh) | 具有铜基散热体的电路板的制备方法 | |
| JPS61287152A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JP2002043510A (ja) | 半導体パワーモジュールおよびその製造方法 | |
| JPS62114251A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS6239032A (ja) | 電子素子用チツプキヤリア | |
| JPH04142068A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS6252991A (ja) | 電子素子用チツプキヤリア | |
| JPS6286888A (ja) | 金属ベ−ス基板 | |
| JPS61287131A (ja) | 電子素子用チツプキヤリア | |
| JPS61287128A (ja) | 電子素子用チツプキヤリア | |
| JPS6239031A (ja) | 電子素子用チツプキヤリア | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP3854131B2 (ja) | 放熱板付き配線基板 | |
| JP2003338579A (ja) | 放熱板付き配線基板 | |
| JPS61287132A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JP2002217327A (ja) | 半導体素子収納用パッケージおよびその製造方法 | |
| JPS60236280A (ja) | 配線用板 | |
| JPS6215881A (ja) | 電子素子用チツプキヤリア | |
| JPS6252992A (ja) | 電子素子用チツプキヤリア | |
| JPS6215886A (ja) | 電子素子用チツプキヤリアの製造法 |