JPS6215881A - 電子素子用チツプキヤリア - Google Patents
電子素子用チツプキヤリアInfo
- Publication number
- JPS6215881A JPS6215881A JP60154756A JP15475685A JPS6215881A JP S6215881 A JPS6215881 A JP S6215881A JP 60154756 A JP60154756 A JP 60154756A JP 15475685 A JP15475685 A JP 15475685A JP S6215881 A JPS6215881 A JP S6215881A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- board
- printed wiring
- plate
- good heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野」
本発明は、ＩＣパッケージなどのような電子素子の実装
基板として用いられる電子素子用チップキャリアに関す
るものである。
基板として用いられる電子素子用チップキャリアに関す
るものである。
［背を技術１
１Ｃパツケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹ｍｕ止や気密封止してパッケージングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのリードフレームの替わりにプリント配線
板を用いる試みがなされている。
などの電子部品チップをリードフレームに取り付けた状
態で樹ｍｕ止や気密封止してパッケージングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのリードフレームの替わりにプリント配線
板を用いる試みがなされている。
ここにおいて、近時の電子部品チップの高密度化は発熱
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配−線板は〃ラス布エ
ポキシ樹脂積層板など樹脂積層板で形成されており、こ
のようなプリント配線板は熱の伝導性が悪くて放熱を良
好になすことができず、電子部品チップのキャリアとし
てプリント配線板を用いることについての難点になって
いるものである。
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配−線板は〃ラス布エ
ポキシ樹脂積層板など樹脂積層板で形成されており、こ
のようなプリント配線板は熱の伝導性が悪くて放熱を良
好になすことができず、電子部品チップのキャリアとし
てプリント配線板を用いることについての難点になって
いるものである。
［発明の目的１
本発明は、上記の点に鑑みて為されたものであリ、放熱
性に優れた電子素子用チップキャリアを提供することを
目的とするものである。
性に優れた電子素子用チップキャリアを提供することを
目的とするものである。
［発明の開示１
しかして本発明に係る電子素子用チップキャリアは、樹
脂積層板１と樹脂積層板１の一部に置き換えられる金属
板やセラミック板のような良熱伝導板２とで基板３を形
成すると共に基板３の表面に回路導体４を設けてプリン
ト配線板５を形成し、良熱伝導板２の位置においてプリ
ント配線板５の表面に電子部品チ・７プ６を実装して成
ることを特徴とするものであり、プリント配線板５の基
板３の一部をなす金属板やセラミック板の良熱伝導板２
によって電子部品チップ６からの放熱性を向上させるこ
とができるようにしたものであって、以下本発明を実施
例によりａＹ述する。
脂積層板１と樹脂積層板１の一部に置き換えられる金属
板やセラミック板のような良熱伝導板２とで基板３を形
成すると共に基板３の表面に回路導体４を設けてプリン
ト配線板５を形成し、良熱伝導板２の位置においてプリ
ント配線板５の表面に電子部品チ・７プ６を実装して成
ることを特徴とするものであり、プリント配線板５の基
板３の一部をなす金属板やセラミック板の良熱伝導板２
によって電子部品チップ６からの放熱性を向上させるこ
とができるようにしたものであって、以下本発明を実施
例によりａＹ述する。
基板３は樹ｊ償積層板１を主体として形成されるもので
、この囲脂禎）台＠１はプラス布などの基材にエポキシ
樹脂やポリイミドム４脂、テフロン等のフッ素樹脂など
の樹脂フェスを含浸して加熱φ、と燥することによって
得られるプリプレグを複数枚重ねて加熱加圧成形するこ
とによって作成される。
、この囲脂禎）台＠１はプラス布などの基材にエポキシ
樹脂やポリイミドム４脂、テフロン等のフッ素樹脂など
の樹脂フェスを含浸して加熱φ、と燥することによって
得られるプリプレグを複数枚重ねて加熱加圧成形するこ
とによって作成される。
そしてこの樹脂積層板１の一部を切欠し開口を設け、こ
の開口内に金属板またはセラミック板で形成さ樹脂積層
板１よりも熱伝導性に優れる良熱伝導板２をはめ込んで
固着し、樹ＷｆｔＭｉ層板１と良熱伝導板２とで一枚板
の基板３を作成するようにするものである。この良熱伝
導板２は半導体チップなどの電子部品チップ６を実装す
るに十分な面積に形成されればよく、樹脂積層板１に設
けるスルーホール９の位置に影響を及ぼさない大きさに
設定される。また良熱伝導板２を形成する金属板として
は、例えば銅板、銅′合金板、銅−インバーー銅（Ｃｕ
−Ｉ ｎｖ−Ｃｕ）合金板、鉄−ニッケル合金板、その
他鋼板、鉄板、アルミニウム板などを用いることができ
、また良熱伝導板２を形成するセラミック板としては例
えばアルミナ版などを用いることｈｔｃ＞ｙａ。
１そしてこの樹
脂積層板１と良熱伝導板２とで形成される基板３の両面
にプリプレグを介して銅箔などの金属Ｍ１０を重ね、こ
れを加熱加圧成形することによって、プリプレグの含浸
樹脂が硬化することによって形成される絶縁＃ｉ−着層
１１で金属箔１０を基板３の両面に接着させ、さらに印
刷配線などの常用手段で金属箔１０をエツチングして回
路導体４を基板３の両面に形成させると共に樹脂′４１
１層板１の位置にて基板３にスルーホール９を設けてこ
のスルーホール９にスルーホールメッキの層１２を設け
、第２図に示すようなプリント配線板５を作成ｒるもの
である。このように形成されるプリント配線板５の良熱
伝導板２の片側表面において、絶縁接着層１１から良熱
伝導板２の表層に至る凹所１３を座ぐり加工などで設け
るようにしである。
の開口内に金属板またはセラミック板で形成さ樹脂積層
板１よりも熱伝導性に優れる良熱伝導板２をはめ込んで
固着し、樹ＷｆｔＭｉ層板１と良熱伝導板２とで一枚板
の基板３を作成するようにするものである。この良熱伝
導板２は半導体チップなどの電子部品チップ６を実装す
るに十分な面積に形成されればよく、樹脂積層板１に設
けるスルーホール９の位置に影響を及ぼさない大きさに
設定される。また良熱伝導板２を形成する金属板として
は、例えば銅板、銅′合金板、銅−インバーー銅（Ｃｕ
−Ｉ ｎｖ−Ｃｕ）合金板、鉄−ニッケル合金板、その
他鋼板、鉄板、アルミニウム板などを用いることができ
、また良熱伝導板２を形成するセラミック板としては例
えばアルミナ版などを用いることｈｔｃ＞ｙａ。
１そしてこの樹
脂積層板１と良熱伝導板２とで形成される基板３の両面
にプリプレグを介して銅箔などの金属Ｍ１０を重ね、こ
れを加熱加圧成形することによって、プリプレグの含浸
樹脂が硬化することによって形成される絶縁＃ｉ−着層
１１で金属箔１０を基板３の両面に接着させ、さらに印
刷配線などの常用手段で金属箔１０をエツチングして回
路導体４を基板３の両面に形成させると共に樹脂′４１
１層板１の位置にて基板３にスルーホール９を設けてこ
のスルーホール９にスルーホールメッキの層１２を設け
、第２図に示すようなプリント配線板５を作成ｒるもの
である。このように形成されるプリント配線板５の良熱
伝導板２の片側表面において、絶縁接着層１１から良熱
伝導板２の表層に至る凹所１３を座ぐり加工などで設け
るようにしである。
そしてこのように形成したプリント配線板５の凹所１３
をキャビティとしてこの凹所１３において良熱伝導板２
の表面に半導体チップなどの電子部品チップ６を搭載し
、そして第１図に示すようにワイヤーボンディング１４
などを電子部品チップ６と回路導体４との間に施すこと
によって、プリント配線板５への電子部品チップ６の実
装をおこなうものである。この上うｉこしてフ゛りント
配線板５をチップキャリアとして電子部品チップ６を保
持させ、そしてこれをパフケーソングすることによって
電子素子として仕上げるものである。ここで、ＰＧＡ（
ピングリット ７レー）型の電子素子として仕上げるよ
うにしたり、ＬＣＣ（リードレスチップキャリア）型の
電子素子として仕上げるようにしたりすることができる
が、ＰＧＡ型に仕上げる場合にはプリント配線板５に設
けた各スルーホール９，９・・・に端子ビンを下方乃至
上方に突出させるように取り付けるようにする。
をキャビティとしてこの凹所１３において良熱伝導板２
の表面に半導体チップなどの電子部品チップ６を搭載し
、そして第１図に示すようにワイヤーボンディング１４
などを電子部品チップ６と回路導体４との間に施すこと
によって、プリント配線板５への電子部品チップ６の実
装をおこなうものである。この上うｉこしてフ゛りント
配線板５をチップキャリアとして電子部品チップ６を保
持させ、そしてこれをパフケーソングすることによって
電子素子として仕上げるものである。ここで、ＰＧＡ（
ピングリット ７レー）型の電子素子として仕上げるよ
うにしたり、ＬＣＣ（リードレスチップキャリア）型の
電子素子として仕上げるようにしたりすることができる
が、ＰＧＡ型に仕上げる場合にはプリント配線板５に設
けた各スルーホール９，９・・・に端子ビンを下方乃至
上方に突出させるように取り付けるようにする。
上記のようにプリント配線板５に電子部品チップ６を取
り付けて電子素子を形成するようにしたものにあって、
電子部品チップ６は良熱伝導板２の位置において実装さ
れていて、電子部品チップ６の発熱は良熱伝導板２に吸
収されて熱伝導性に優れた良熱伝導板２から良好に放熱
されるものであって、電子部品チップ６の発熱を抑制し
て電子部品チップ６の高密度化が可能になるものである
。
り付けて電子素子を形成するようにしたものにあって、
電子部品チップ６は良熱伝導板２の位置において実装さ
れていて、電子部品チップ６の発熱は良熱伝導板２に吸
収されて熱伝導性に優れた良熱伝導板２から良好に放熱
されるものであって、電子部品チップ６の発熱を抑制し
て電子部品チップ６の高密度化が可能になるものである
。
特に上記第１図の実施例のもにあっては電子部品チップ
６は、良熱伝導板２の露出する表面に直接実装されるこ
とになるため、電子部品チップＧ カーらの発熱は直接
良熱伝導板２に伝熱され、電子部品チップ６の放熱を良
好におこなうことができることになるものである。また
、プリント配線板５における基板３の樹脂積層板１はガ
ラス布などの基材に樹脂が含浸硬化されたものであるた
め、ガラス布と樹脂との界面などから湿気が透過し易い
傾向があるが、電子部品チップ６はこのような湿気の透
過がない金属板やセラミック板のような良熱伝導板２に
実装されていて、ム（脂積層板１を透湿した湿気が電子
部品チップ６に作用することを防止することができるこ
とになる。
６は、良熱伝導板２の露出する表面に直接実装されるこ
とになるため、電子部品チップＧ カーらの発熱は直接
良熱伝導板２に伝熱され、電子部品チップ６の放熱を良
好におこなうことができることになるものである。また
、プリント配線板５における基板３の樹脂積層板１はガ
ラス布などの基材に樹脂が含浸硬化されたものであるた
め、ガラス布と樹脂との界面などから湿気が透過し易い
傾向があるが、電子部品チップ６はこのような湿気の透
過がない金属板やセラミック板のような良熱伝導板２に
実装されていて、ム（脂積層板１を透湿した湿気が電子
部品チップ６に作用することを防止することができるこ
とになる。
尚、上記実施例ではプリント配線板５の良熱伝導板２に
対応する部分に凹所１３を設けて良熱伝導板２の表面を
露出させ、露出する良熱伝導板２の表面に電子部品チッ
プ６を実装するようにしたが、必ずしもこのような必要
はなく、第３図に示すように良熱伝導板２に対応する位
置にて絶縁接着層１１の表面に設けられる金属箔１０で
形成されるグイパッド部分１５に電子部品チップ６を実
装するようにしてもよい。この場合、金属箔１０が銅箔
で形成されると銅箔と電子部品チップ６との熱膨張率が
近いために、電子部品チップ６とチップキャリアとなる
プリント配線板５との間の接続信頼性を向上させること
ができることになる。
対応する部分に凹所１３を設けて良熱伝導板２の表面を
露出させ、露出する良熱伝導板２の表面に電子部品チッ
プ６を実装するようにしたが、必ずしもこのような必要
はなく、第３図に示すように良熱伝導板２に対応する位
置にて絶縁接着層１１の表面に設けられる金属箔１０で
形成されるグイパッド部分１５に電子部品チップ６を実
装するようにしてもよい。この場合、金属箔１０が銅箔
で形成されると銅箔と電子部品チップ６との熱膨張率が
近いために、電子部品チップ６とチップキャリアとなる
プリント配線板５との間の接続信頼性を向上させること
ができることになる。
［発明の効果］
上述のように本発明にあっては１．樹脂積層板と樹脂積
１彊板の一部に置き換えられる金属板やセラミック板の
ような良熱伝導板とで基板を形成すると共に基板の表面
に回路導体を設けてプリント配線板を形成し、良熱伝導
板の位置においてプリント配線板の表面に電子部品チッ
プを実装するようにしたので、電子部品チップの発熱は
良熱伝導板に吸収されて熱伝導性に優れた良熱伝導板か
ら良好に放熱されるものであって、電子部品チップの発
熱を抑制して電子部品チップの高密度化を可能にするこ
とができるものである。
１彊板の一部に置き換えられる金属板やセラミック板の
ような良熱伝導板とで基板を形成すると共に基板の表面
に回路導体を設けてプリント配線板を形成し、良熱伝導
板の位置においてプリント配線板の表面に電子部品チッ
プを実装するようにしたので、電子部品チップの発熱は
良熱伝導板に吸収されて熱伝導性に優れた良熱伝導板か
ら良好に放熱されるものであって、電子部品チップの発
熱を抑制して電子部品チップの高密度化を可能にするこ
とができるものである。
第１図は本発明の一実施例の断面図、第２図は同上のプ
リント配線板の断面図、１３図５は同上の他の実施例の
断面図である。 １は樹脂積ノ饅板、２は良熱伝導板、３は基板、４は回
路導体、５はプリント配線板、６は電子部品チップであ
る。
リント配線板の断面図、１３図５は同上の他の実施例の
断面図である。 １は樹脂積ノ饅板、２は良熱伝導板、３は基板、４は回
路導体、５はプリント配線板、６は電子部品チップであ
る。
Claims (2)
- （１）樹脂積層板と樹脂積層板の一部に置き換えられる
金属板やセラミック板のような良熱伝導板とで基板を形
成すると共に基板の表面に回路導体を設けてプリント配
線板を形成し、良熱伝導板の位置においてプリント配線
板の表面に電子部品チップを実装して成ることを特徴と
する電子素子用チップキャリア。 - （２）電子部品チップは良熱伝導板の露出された表面に
実装されていることを特徴とする特許請求の範囲第１項
記載の電子素子用チップキャリア。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154756A JPS6215881A (ja) | 1985-07-12 | 1985-07-12 | 電子素子用チツプキヤリア |
| US07/052,182 US4835598A (en) | 1985-06-13 | 1987-05-14 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154756A JPS6215881A (ja) | 1985-07-12 | 1985-07-12 | 電子素子用チツプキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6215881A true JPS6215881A (ja) | 1987-01-24 |
Family
ID=15591215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154756A Pending JPS6215881A (ja) | 1985-06-13 | 1985-07-12 | 電子素子用チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6215881A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164982A (ja) * | 2011-02-08 | 2012-08-30 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576699A (en) * | 1980-06-12 | 1982-01-13 | Tdk Electronics Co Ltd | Vibration type iron |
| JPS6035543A (ja) * | 1983-08-08 | 1985-02-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-07-12 JP JP60154756A patent/JPS6215881A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS576699A (en) * | 1980-06-12 | 1982-01-13 | Tdk Electronics Co Ltd | Vibration type iron |
| JPS6035543A (ja) * | 1983-08-08 | 1985-02-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164982A (ja) * | 2011-02-08 | 2012-08-30 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアおよびその製造方法 |
| US8441121B2 (en) | 2011-02-08 | 2013-05-14 | Subtron Technology Co., Ltd. | Package carrier and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835598A (en) | Wiring board | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| US7002236B2 (en) | Semiconductor package and method for producing the same | |
| JP2001210761A (ja) | 半導体装置及びその製造方法 | |
| JPS61287194A (ja) | 電子素子用チツプキヤリア | |
| JPS6239032A (ja) | 電子素子用チツプキヤリア | |
| JPS61287152A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JPS6215881A (ja) | 電子素子用チツプキヤリア | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPS6239039A (ja) | 電子素子用チツプキヤリア | |
| JPS6252991A (ja) | 電子素子用チツプキヤリア | |
| JPS6286888A (ja) | 金属ベ−ス基板 | |
| JPH053744B2 (ja) | ||
| JPS6239031A (ja) | 電子素子用チツプキヤリア | |
| JPS6215883A (ja) | 電子素子用チツプキヤリア | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPS62114251A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JPS61287131A (ja) | 電子素子用チツプキヤリア | |
| JPS6215840A (ja) | 電子素子用チツプキヤリア | |
| JPS6252992A (ja) | 電子素子用チツプキヤリア | |
| JPS6286848A (ja) | チツプキヤリア | |
| JPH0358455A (ja) | 半導体パッケージ | |
| JPS62114286A (ja) | 配線基板 | |
| JPS61287130A (ja) | 電子素子用チツプキヤリア | |
| JPS6215886A (ja) | 電子素子用チツプキヤリアの製造法 |