JPH0358455A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0358455A JPH0358455A JP1195053A JP19505389A JPH0358455A JP H0358455 A JPH0358455 A JP H0358455A JP 1195053 A JP1195053 A JP 1195053A JP 19505389 A JP19505389 A JP 19505389A JP H0358455 A JPH0358455 A JP H0358455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal base
- terminal
- conductive layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 239000011256 inorganic filler Substances 0.000 description 3
- 229910003475 inorganic filler Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発熱量の大きい半導体チップを組み込む半導体
パッケージに関するものである。
パッケージに関するものである。
電子回路応用商品の小型化、薄型化、軽量化が近年ます
ます進むと共に商品に使われる半導体ICの集積度もそ
れにつれ上がっている。一方、半導体パッケージそのも
のの小型化、薄型化、軽量化も要求されている。例えば
、商品がスイッチング電源の場合その小型化のため、動
作周波数を可能な限り高くする方向での検討がなされ、
周波数IMHzという電源lIFl御用ICが出現して
いる。
ます進むと共に商品に使われる半導体ICの集積度もそ
れにつれ上がっている。一方、半導体パッケージそのも
のの小型化、薄型化、軽量化も要求されている。例えば
、商品がスイッチング電源の場合その小型化のため、動
作周波数を可能な限り高くする方向での検討がなされ、
周波数IMHzという電源lIFl御用ICが出現して
いる。
一方では電源の容量を更に大きくするためにICの出力
電流を大きくする使われ方も要求されている。ICの出
力が大きくなればそれだけ損失も大きくなりICの発熱
が増大し、従来の半導体パッケージでは熱的にもたない
という問題が生じている。
電流を大きくする使われ方も要求されている。ICの出
力が大きくなればそれだけ損失も大きくなりICの発熱
が増大し、従来の半導体パッケージでは熱的にもたない
という問題が生じている。
従来の半導体チップのパッケージには種々のものがある
が本発明に近い例としては第11図に示すような、PG
A (ビングリッドアレイ)と呼ばれている半導体パッ
ケージがある。第11図は半導体チップ組み込み前の全
体斜視図、第12図が半導体チップを紐み込んだ後の断
面図である。
が本発明に近い例としては第11図に示すような、PG
A (ビングリッドアレイ)と呼ばれている半導体パッ
ケージがある。第11図は半導体チップ組み込み前の全
体斜視図、第12図が半導体チップを紐み込んだ後の断
面図である。
第11図において金属面が露出した中央部は半導体チッ
プ!Il置部12である。絶縁層工1の上には導電層パ
ターン13が形成されている。導電層パターンl3は接
続部14において端子l5と接続されている。
プ!Il置部12である。絶縁層工1の上には導電層パ
ターン13が形成されている。導電層パターンl3は接
続部14において端子l5と接続されている。
第12121において金属コアエ8の露出した半導体チ
ップ載置部工2へ半導体チップ16を密着載置し、続い
て半導体チップl6と絶縁層工1上の導電層パターン1
3とを、ボンディングヮイヤ17により接続する。半導
体チップ16の金属コア18への組み込みには導電性接
着剤または半田等による接着あるいは超音波ボンディン
グ等が使われる。また、半導体チップ16と導電層パタ
ーン13を接続するワイヤボンディングでは、半田付け
あるいは超音波ボンディングが使われる。これらの組み
込み、接続においてはパッケージ本体上土の加熱が不可
欠であり、そのために雰囲気を加熱してパッケージ本体
10を加熱する方法とか熱線照射によりボンディングポ
イントをスポット的に加熱する方法等が使われる。
ップ載置部工2へ半導体チップ16を密着載置し、続い
て半導体チップl6と絶縁層工1上の導電層パターン1
3とを、ボンディングヮイヤ17により接続する。半導
体チップ16の金属コア18への組み込みには導電性接
着剤または半田等による接着あるいは超音波ボンディン
グ等が使われる。また、半導体チップ16と導電層パタ
ーン13を接続するワイヤボンディングでは、半田付け
あるいは超音波ボンディングが使われる。これらの組み
込み、接続においてはパッケージ本体上土の加熱が不可
欠であり、そのために雰囲気を加熱してパッケージ本体
10を加熱する方法とか熱線照射によりボンディングポ
イントをスポット的に加熱する方法等が使われる。
ボンディング後、半導体チップエ6およびボンディング
ワイヤエ7を保護する目的で樹脂工9により封止する。
ワイヤエ7を保護する目的で樹脂工9により封止する。
本発明が解決しようとする課題の第一は半導体1チップ
l6の放熱を良くすることである。従来例のPGAでは
半導体チップ16が組み込まれる金属コアl8に半導体
チップ16からの発熱は吸収される。しかし、端子工5
の取り付け構造から金属コア18の形状寸法は非常に制
限される。またこのパッケージをプリント基板(図示せ
ず)に実装する場合、金属コアエ8はプリント基板とパ
ッケージ自体の絶縁層Ifとで挾まれる構造となり、外
部への放熱が行いに<<、放熱性が不十分である。
l6の放熱を良くすることである。従来例のPGAでは
半導体チップ16が組み込まれる金属コアl8に半導体
チップ16からの発熱は吸収される。しかし、端子工5
の取り付け構造から金属コア18の形状寸法は非常に制
限される。またこのパッケージをプリント基板(図示せ
ず)に実装する場合、金属コアエ8はプリント基板とパ
ッケージ自体の絶縁層Ifとで挾まれる構造となり、外
部への放熱が行いに<<、放熱性が不十分である。
第二の課題はパッケージの小型化、薄型化、軽量化およ
びプリント基板への実装が高密度に行えるようにするこ
とである。
びプリント基板への実装が高密度に行えるようにするこ
とである。
更に、半導体チップエ6の組み込みを簡単に行えるよう
にするのがもう一つの課題で′ある。つまり、短時間で
ボンディングポイントの温度を上げ、ボンディング作業
を終わらせることは半導体チップ16の特性劣化防止、
信頼性確保からも重要なことである。そのためにはボン
ディング作業におけるパッケージ本体ILの加熱が短時
間で行えるようにする必要がある。
にするのがもう一つの課題で′ある。つまり、短時間で
ボンディングポイントの温度を上げ、ボンディング作業
を終わらせることは半導体チップ16の特性劣化防止、
信頼性確保からも重要なことである。そのためにはボン
ディング作業におけるパッケージ本体ILの加熱が短時
間で行えるようにする必要がある。
つまり、本発明においては、今後その必要性がますます
大きくなって行くと考えられる高放熱性、小型化、薄型
化、軽量化および高密度実装が可能で半導体チップエ6
の組み込みが簡単に行える半導体パッケージを提供する
ことを目的とするものである。
大きくなって行くと考えられる高放熱性、小型化、薄型
化、軽量化および高密度実装が可能で半導体チップエ6
の組み込みが簡単に行える半導体パッケージを提供する
ことを目的とするものである。
t:aU解決のための手段〕
放熱性を良くするために、パッケージに金属基材を用い
半導体チップをその金属基村上に直接取り付け、端子部
を金属基村上の半導体チップと同じ側に設け、金属基材
の逆の面を全面露出し放熱し易い端子構造とする。
半導体チップをその金属基村上に直接取り付け、端子部
を金属基村上の半導体チップと同じ側に設け、金属基材
の逆の面を全面露出し放熱し易い端子構造とする。
この構造にすることによりボンディングの場合は逆に速
やかにパッケージ本体を加熱することが可能となる。
やかにパッケージ本体を加熱することが可能となる。
更に、金属基材上に設けた凹部に半導体チップを密着載
置し、導電部との間に段差を有する端子を設け端子引き
出し部を露出させることにより小型化、薄型化、軽量化
、高密度実装のできるIJ 一ドレスパッケージとする
ことができ、更に半導体チップの位置決め載置が簡単に
行える。
置し、導電部との間に段差を有する端子を設け端子引き
出し部を露出させることにより小型化、薄型化、軽量化
、高密度実装のできるIJ 一ドレスパッケージとする
ことができ、更に半導体チップの位置決め載置が簡単に
行える。
特許請求の範囲第1項に示すように半導体チップ用パッ
ケージにおいて、半導体チップが収容される形状の凹部
と肩部とを有する金属基材と、前記Lmに形成した絶縁
層と、前記絶縁層上に有ってランド部を構成する導電層
と、前記導電層と電気的に接続するとともに端子引き出
し部を露出してなる端子部とから成り、前記金属基材上
の凹部および肩部と同じ側に、前記端子引き出し部を配
置させるようにしたこと、および特許請求の範囲第2項
に示すように、特許請求の範囲第1項記載の半導体バソ
ケージでの半導体チップの組み込みにおいて、金属基村
上の凹部に半導体チップを密着載置し、前記半導体チッ
プを前記導電層とボンディングワイヤを介して接続する
とともに、前記ボンディングワイヤおよび半導体チップ
を樹脂により封止したことにより、半導体チップを直接
金!A基材上に組み込むことができ、発生した熱を即、
金′lA基材へ逃がすことができる。また、熱は主に金
!A基材の露出した裏面から外部へ放熱される。
ケージにおいて、半導体チップが収容される形状の凹部
と肩部とを有する金属基材と、前記Lmに形成した絶縁
層と、前記絶縁層上に有ってランド部を構成する導電層
と、前記導電層と電気的に接続するとともに端子引き出
し部を露出してなる端子部とから成り、前記金属基材上
の凹部および肩部と同じ側に、前記端子引き出し部を配
置させるようにしたこと、および特許請求の範囲第2項
に示すように、特許請求の範囲第1項記載の半導体バソ
ケージでの半導体チップの組み込みにおいて、金属基村
上の凹部に半導体チップを密着載置し、前記半導体チッ
プを前記導電層とボンディングワイヤを介して接続する
とともに、前記ボンディングワイヤおよび半導体チップ
を樹脂により封止したことにより、半導体チップを直接
金!A基材上に組み込むことができ、発生した熱を即、
金′lA基材へ逃がすことができる。また、熱は主に金
!A基材の露出した裏面から外部へ放熱される。
更に、露出した金属基材面にヒートシンクを取り付け放
熱効果を高めることができる。
熱効果を高めることができる。
この金属基材が露出していることにより、ボンディング
工程におけるパッケージ本体の加熱を金属露出面から簡
単に行える。また、金R基材上の凹部に半導体チップを
組み込むため位置決め載置が簡単である。
工程におけるパッケージ本体の加熱を金属露出面から簡
単に行える。また、金R基材上の凹部に半導体チップを
組み込むため位置決め載置が簡単である。
更に、上記構造により小型、軽量、薄型となり、プリン
ト基板へのリードレス平面実装が可能となり高密度実装
を実現できる。
ト基板へのリードレス平面実装が可能となり高密度実装
を実現できる。
以下本発明の実施例につき説明する。第一の実施例を示
す第1図において、良熱電導性金属、例えば銅、アルミ
等から成る金属基材5lには半導体チップを組み込むた
めの凹部52を設けておく。
す第1図において、良熱電導性金属、例えば銅、アルミ
等から成る金属基材5lには半導体チップを組み込むた
めの凹部52を設けておく。
この金m基材5工上に凹部52を囲む絶縁層56を形成
する。材料はエポキシ樹脂接着剤で、スクリーン印刷法
で形成する。 尚、エボキシ樹脂接着剤の組成等は特願
昭63−299102の中で示すものである。この絶縁
層56上に導電層パターン53を形成する。この導電層
パターン53の形成方法はステンレス板上に必要なパタ
ーン状の電気めっきを行い、その電気めっきでできた導
電層パターンを先の絶縁層56上に熱転写する方法であ
る。
する。材料はエポキシ樹脂接着剤で、スクリーン印刷法
で形成する。 尚、エボキシ樹脂接着剤の組成等は特願
昭63−299102の中で示すものである。この絶縁
層56上に導電層パターン53を形成する。この導電層
パターン53の形成方法はステンレス板上に必要なパタ
ーン状の電気めっきを行い、その電気めっきでできた導
電層パターンを先の絶縁層56上に熱転写する方法であ
る。
次に、導電層パターン53を形成した上に外部引き出し
用端子を形成する。端子の形成方法を第2図乃至第8図
に示す。
用端子を形成する。端子の形成方法を第2図乃至第8図
に示す。
端子形成の第1実施例を第2図に示す。端子55を形成
するために先ず、第3図に示すような端子55を並べた
スルーホール基板を形成し、必要形状にプレス打ち抜く
ことにより端子ブロック土1を形成する。第2図に示す
ように、この端子ブロソク土1を前記金R基材5工上に
形成した導電層パターン53上に貼り付けると共に導電
層パターン53と端子55を接続する。そのために、ス
ルーホール板の両面は半田めっき等を行うようにする。
するために先ず、第3図に示すような端子55を並べた
スルーホール基板を形成し、必要形状にプレス打ち抜く
ことにより端子ブロック土1を形成する。第2図に示す
ように、この端子ブロソク土1を前記金R基材5工上に
形成した導電層パターン53上に貼り付けると共に導電
層パターン53と端子55を接続する。そのために、ス
ルーホール板の両面は半田めっき等を行うようにする。
この半田めっきにおいて端子55の導電層パターン53
と接続される側55Bには比較的高い融点を持つ紐成の
材料を、端子55の外部回路との接続側(端子引き出し
部)55八には低い融点の接合材料をめっきするように
する。そうすると外部回路と端子の接合のとき、すでに
接合されている端子55と導電層パターン53との接合
がはずれる等の問題をおこさない。
と接続される側55Bには比較的高い融点を持つ紐成の
材料を、端子55の外部回路との接続側(端子引き出し
部)55八には低い融点の接合材料をめっきするように
する。そうすると外部回路と端子の接合のとき、すでに
接合されている端子55と導電層パターン53との接合
がはずれる等の問題をおこさない。
この後、金属基材5lの凹部52に半導体チップ16を
密着載置ずる。次いでワイヤボンデイングにより半導体
チップ16と導?fllパターン53とを接続する。ボ
ンデイングワイヤ17には金線、アルミ線、銅線等を使
用する。この後、シリコン樹j′I19により半導体チ
ップエ6、ボンデイングワイヤl7を封止、保護する。
密着載置ずる。次いでワイヤボンデイングにより半導体
チップ16と導?fllパターン53とを接続する。ボ
ンデイングワイヤ17には金線、アルミ線、銅線等を使
用する。この後、シリコン樹j′I19により半導体チ
ップエ6、ボンデイングワイヤl7を封止、保護する。
更に上からエボキシ樹157により封止する。これら封
止樹脂は場合によってはどちらか一方だけですますこと
もある。
止樹脂は場合によってはどちらか一方だけですますこと
もある。
第4図は端子55を形成する別の実施例を示したもので
ある。金fi基材51上の導電層ノくターン53′の形
成までは前記第2図実施例と同じ方法番こより形成する
。次に導電層パターン53の上に端子絶縁層66を形成
する。この端子絶縁層66の材料は金属基材51上の絶
縁層56と同じくエボキシ樹脂接着剤であり、スクリー
ン印刷法により形成する。この端子絶縁層66は後で組
み込む半導体チップ16の樹脂封止が簡単にできるよう
番こ、厚内に形成することが必要である。このために、
材料的には無機フイラー分を多くした配合にするとか、
下地に無機フイラー分の多い層を形成し、その上に無機
フイラー分の少ない材料を重ねて形威した多層構造にす
るといった対策が必要である。
ある。金fi基材51上の導電層ノくターン53′の形
成までは前記第2図実施例と同じ方法番こより形成する
。次に導電層パターン53の上に端子絶縁層66を形成
する。この端子絶縁層66の材料は金属基材51上の絶
縁層56と同じくエボキシ樹脂接着剤であり、スクリー
ン印刷法により形成する。この端子絶縁層66は後で組
み込む半導体チップ16の樹脂封止が簡単にできるよう
番こ、厚内に形成することが必要である。このために、
材料的には無機フイラー分を多くした配合にするとか、
下地に無機フイラー分の多い層を形成し、その上に無機
フイラー分の少ない材料を重ねて形威した多層構造にす
るといった対策が必要である。
この端子絶縁leBの上に無電解めっきを全面に施し、
その上にめっきレジストでパターンを形成し、上から電
気めっきをする。その後、レジストを除去し、全面を薄
くエッチングすることにより露出した無電解めっきを取
り除き端子55を形成する。この後の半導体チップ16
の組み込み、樹脂封止は前記第2図の実施例で示したも
のと同じである。
その上にめっきレジストでパターンを形成し、上から電
気めっきをする。その後、レジストを除去し、全面を薄
くエッチングすることにより露出した無電解めっきを取
り除き端子55を形成する。この後の半導体チップ16
の組み込み、樹脂封止は前記第2図の実施例で示したも
のと同じである。
第5図は端子形成の別の方法を示したものである。金属
基材51上の導電層パターン53の形成までは前記第2
図実施例と同じ方法により行い、その後で半導体チップ
16を金!A基材51上の凹部52に組み込む。次にワ
イヤボンデイングにより半導体チップ16と導ffil
lパターン53とを接続する。ボンディングワイヤl7
には金線、アルミ線、銅線等を使用する。この後、シリ
コン樹脂工9により半導体チップL6、ボンデイングワ
イヤエ7を封止保護する。更に、半田付けにより導電層
パターン53上に端子65を接続する。端子を付けた状
態で成形金型内に収め、樹脂67で成形封止する。
基材51上の導電層パターン53の形成までは前記第2
図実施例と同じ方法により行い、その後で半導体チップ
16を金!A基材51上の凹部52に組み込む。次にワ
イヤボンデイングにより半導体チップ16と導ffil
lパターン53とを接続する。ボンディングワイヤl7
には金線、アルミ線、銅線等を使用する。この後、シリ
コン樹脂工9により半導体チップL6、ボンデイングワ
イヤエ7を封止保護する。更に、半田付けにより導電層
パターン53上に端子65を接続する。端子を付けた状
態で成形金型内に収め、樹脂67で成形封止する。
第6図は端子形成の更に別の方法を示したものである。
金!A基材5工上の導電層パターン53の形成までは前
記fJ2図の実施例と同じ方法により行う。次に端子絶
縁層66を導電層パターン53上に形成する。形成方法
は第7図に示すような端子を形成する部分に貫通孔74
を形成した端子絶RM C板)66を前記導電層パター
ン53上に貼り付ける。その後、第6図に示すようにF
t!孔74に端子75を取り付ける。第6図では球状端
子75を示した。端子75は例えば表面に半田等の接合
材料をめっきした銅球である。第7図に示すような端子
絶縁層(板)66を貼って端子絶縁層66を形成するの
でなく、第3図で示した実施例のごとく、印刷によって
端子絶縁層66を形成する方法もある。この後の半導体
チップ16の組み込み、樹脂封止は前記第2図の実施例
の場合と同じである。
記fJ2図の実施例と同じ方法により行う。次に端子絶
縁層66を導電層パターン53上に形成する。形成方法
は第7図に示すような端子を形成する部分に貫通孔74
を形成した端子絶RM C板)66を前記導電層パター
ン53上に貼り付ける。その後、第6図に示すようにF
t!孔74に端子75を取り付ける。第6図では球状端
子75を示した。端子75は例えば表面に半田等の接合
材料をめっきした銅球である。第7図に示すような端子
絶縁層(板)66を貼って端子絶縁層66を形成するの
でなく、第3図で示した実施例のごとく、印刷によって
端子絶縁層66を形成する方法もある。この後の半導体
チップ16の組み込み、樹脂封止は前記第2図の実施例
の場合と同じである。
次に、第二の実施例につき第8図乃至第10図で説明す
る。先ず、第8図に示すように金属基材8lの上に絶縁
層86を中央部以外に形成する。
る。先ず、第8図に示すように金属基材8lの上に絶縁
層86を中央部以外に形成する。
金R基材8工としては銅、アルミ等の良熱伝導性の金属
を使用する。絶縁層86の材料は前述のエボキシ樹脂接
着剤でありスクリーン印刷法により形成する。その上に
前述の熱転写法により導電層パターン83を形成する。
を使用する。絶縁層86の材料は前述のエボキシ樹脂接
着剤でありスクリーン印刷法により形成する。その上に
前述の熱転写法により導電層パターン83を形成する。
更に外部引き出しのための端子85も同時に形成する。
次に第9図に示すように型プレスにより、絶縁層86の
ない部分(半導体チップエ6の組み込み部82)、半導
体チップ16の組み込み部82を囲む導電層パターン8
3のランド部87(半導体チップエ6からのワイヤがボ
ンディングされる導電層パターン部)および端子85の
ある部分とをそれぞれ段差を有する形に成形する。
ない部分(半導体チップエ6の組み込み部82)、半導
体チップ16の組み込み部82を囲む導電層パターン8
3のランド部87(半導体チップエ6からのワイヤがボ
ンディングされる導電層パターン部)および端子85の
ある部分とをそれぞれ段差を有する形に成形する。
!JIO図は上記のパッケージ本体1立に半導体チップ
l6を組み込み樹脂工9で封止したものをプリント基板
101上にリードレスパッケージとして表面実装した図
を示したものである。第10図はプリント基板101に
実装した半導体パッケージに更にヒートシンク103を
取り付けた状態を示したもの・である。
l6を組み込み樹脂工9で封止したものをプリント基板
101上にリードレスパッケージとして表面実装した図
を示したものである。第10図はプリント基板101に
実装した半導体パッケージに更にヒートシンク103を
取り付けた状態を示したもの・である。
金属基材51、81は実施例中の良熱伝導性金属銅、ア
ルミに限るものでなく鉄、ステンレス等の金属基材であ
ってもよい。絶縁層56、86およびその上に形成する
導電層パターン53、83は半導体チップ16の組み込
まれる部分を除き全面に形成する実施例を示したが、そ
れらが部分的に形成されるものについても効果は同じで
ある。
ルミに限るものでなく鉄、ステンレス等の金属基材であ
ってもよい。絶縁層56、86およびその上に形成する
導電層パターン53、83は半導体チップ16の組み込
まれる部分を除き全面に形成する実施例を示したが、そ
れらが部分的に形成されるものについても効果は同じで
ある。
特許請求の範囲第I項記載のように半導体パッケージに
おいて半導体チップが収容される形状の凹部と肩部とを
有する金属基材と、前記肩部に形成した絶縁層と、前記
絶縁層上に有ってランド部を構成する導電層と、前記導
電層と電気的に接続するとともに端子引き出し部を露出
してなる端子部とから成り、前記金R基材上の凹部およ
び青部と同じ側に、前記端子引き出し部を配置させたこ
とにより金属基村上に高発熱半導体チップが直接組み込
まれる構造となり、また、金属基材の裏面が露出する構
造となり放熱性が従来のものより格段に良くなる効果が
ある。更に、露出した金属基材に直接ヒートシンクを取
り付け放熱効果を高めることができる。
おいて半導体チップが収容される形状の凹部と肩部とを
有する金属基材と、前記肩部に形成した絶縁層と、前記
絶縁層上に有ってランド部を構成する導電層と、前記導
電層と電気的に接続するとともに端子引き出し部を露出
してなる端子部とから成り、前記金R基材上の凹部およ
び青部と同じ側に、前記端子引き出し部を配置させたこ
とにより金属基村上に高発熱半導体チップが直接組み込
まれる構造となり、また、金属基材の裏面が露出する構
造となり放熱性が従来のものより格段に良くなる効果が
ある。更に、露出した金属基材に直接ヒートシンクを取
り付け放熱効果を高めることができる。
また、上記構成により表面実装のリードレスパッケージ
にすることができ、パッケージ自体の小型化、薄型化、
軽量化とともにプリント基板への実装が高密度になり商
品の小型化、薄型化、軽量化に効果を発揮する。
にすることができ、パッケージ自体の小型化、薄型化、
軽量化とともにプリント基板への実装が高密度になり商
品の小型化、薄型化、軽量化に効果を発揮する。
特許請求の範囲第2項記載のように特許請求の範囲第1
項記載の半導体パッケージにおいて金属基村上の凹部に
半導体チップを密着載置し、前記半導体チップを前記導
電層とボンディングワイヤを介して接続するとともに、
前記ボンディングワイヤおよび半導体チップを樹脂によ
り封止したことにより半導体チップ組み込みにおいて、
露出した金R基材面から加熱して速やかにボンディング
ポイントの温度を上げボンディング作業を短時間で終え
ることができ半導体チップの特性劣化防止、信頼性の向
上につながる。また、半導体チップの組み込みにおいて
、半導体チップの載置の位置決めが簡単正確に行えると
いった効果がある。
項記載の半導体パッケージにおいて金属基村上の凹部に
半導体チップを密着載置し、前記半導体チップを前記導
電層とボンディングワイヤを介して接続するとともに、
前記ボンディングワイヤおよび半導体チップを樹脂によ
り封止したことにより半導体チップ組み込みにおいて、
露出した金R基材面から加熱して速やかにボンディング
ポイントの温度を上げボンディング作業を短時間で終え
ることができ半導体チップの特性劣化防止、信頼性の向
上につながる。また、半導体チップの組み込みにおいて
、半導体チップの載置の位置決めが簡単正確に行えると
いった効果がある。
第工図は半導体封止前における本発明の半導体パッケー
ジの斜視図、第2図、第4図、第5図および第6図はそ
れぞれ本発明の半導体パッケージにおける端子部の形成
方法の異なった実施例断面図、ff13図および第7図
は端子部の異なった実施例斜視図、第8図および第9図
は本発明の半導体パッケージの別の実施例の工程を説明
するための斜視図、第10図は第8図、第9図の実施例
の半導体パッケージのプリント基板への組み込み断面図
、第11図および第12図はそれぞれ従来の半導体パッ
ケージを説明するための斜視図および半導体実装後の断
面図である。 11、56、86・・・絶縁層 工3、53、83・
・・1導層パターン エ6・・・半導体チツブ l7
・・・ボンデイングワイヤ l8・・・金属コア
51、8工・・・金属基材 52・・・凹部 82
・・・半導体チップ組み込み部 工5、55、65、
75、85・・・端子 土l・・・端子ブロック
66・・・端子絶縁層エ 0 1−9・ プリント基板
ジの斜視図、第2図、第4図、第5図および第6図はそ
れぞれ本発明の半導体パッケージにおける端子部の形成
方法の異なった実施例断面図、ff13図および第7図
は端子部の異なった実施例斜視図、第8図および第9図
は本発明の半導体パッケージの別の実施例の工程を説明
するための斜視図、第10図は第8図、第9図の実施例
の半導体パッケージのプリント基板への組み込み断面図
、第11図および第12図はそれぞれ従来の半導体パッ
ケージを説明するための斜視図および半導体実装後の断
面図である。 11、56、86・・・絶縁層 工3、53、83・
・・1導層パターン エ6・・・半導体チツブ l7
・・・ボンデイングワイヤ l8・・・金属コア
51、8工・・・金属基材 52・・・凹部 82
・・・半導体チップ組み込み部 工5、55、65、
75、85・・・端子 土l・・・端子ブロック
66・・・端子絶縁層エ 0 1−9・ プリント基板
Claims (2)
- (1)半導体チップが収容される形状の凹部と肩部とを
有する金属基材と、前記肩部に形成した絶縁層と、前記
絶縁層上に有ってランド部を構成する導電層と、前記導
電層と電気的に接続するとともに端子引き出し部を露出
してなる端子部とから成り、前記金属基材上の凹部およ
び肩部と同じ側に、前記端子引き出し部を配置させてな
ることを特徴とする半導体パッケージ。 - (2)金属基材上の凹部に半導体チップを密着載置し、
前記半導体チップを前記導電層とボンディングワイヤを
介して接続するとともに、前記ボンディングワイヤおよ
び半導体チップを樹脂により封止したことを特徴とする
特許請求の範囲第1項記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195053A JP2810130B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1195053A JP2810130B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9300474A Division JP3039485B2 (ja) | 1997-10-31 | 1997-10-31 | 表面実装用の半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0358455A true JPH0358455A (ja) | 1991-03-13 |
JP2810130B2 JP2810130B2 (ja) | 1998-10-15 |
Family
ID=16334770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1195053A Expired - Fee Related JP2810130B2 (ja) | 1989-07-26 | 1989-07-26 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2810130B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234199A (ja) * | 1990-09-24 | 1992-08-21 | American Teleph & Telegr Co <Att> | 集積回路パッケージとそのアセンブリ及びクラスター |
JPH0738009A (ja) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | チップキャリア |
JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136655A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | チツプキヤリア |
-
1989
- 1989-07-26 JP JP1195053A patent/JP2810130B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136655A (ja) * | 1986-11-28 | 1988-06-08 | Nec Corp | チツプキヤリア |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234199A (ja) * | 1990-09-24 | 1992-08-21 | American Teleph & Telegr Co <Att> | 集積回路パッケージとそのアセンブリ及びクラスター |
JPH0738009A (ja) * | 1993-06-25 | 1995-02-07 | Matsushita Electric Works Ltd | チップキャリア |
JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2810130B2 (ja) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6025640A (en) | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device | |
US5804872A (en) | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof | |
US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
JP3549294B2 (ja) | 半導体装置及びその実装構造 | |
US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
US5397921A (en) | Tab grid array | |
KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
JPH0917919A (ja) | 半導体装置 | |
TW565918B (en) | Semiconductor package with heat sink | |
EP1571706A1 (en) | Electronic device | |
JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
KR19990029971A (ko) | 반도체 디바이스 | |
JP2001085603A (ja) | 半導体装置 | |
JPH10313071A (ja) | 電子部品及び配線基板装置 | |
JP3513983B2 (ja) | チップキャリアの製造方法 | |
JPH09326450A (ja) | 半導体装置およびその製造方法 | |
JPH0358455A (ja) | 半導体パッケージ | |
JP2002151634A (ja) | 基板放熱装置 | |
JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH09148484A (ja) | 半導体装置及びその製造方法 | |
JP2001267460A (ja) | 半導体装置 | |
JP2004014568A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |