JPS61287131A - 電子素子用チツプキヤリア - Google Patents

電子素子用チツプキヤリア

Info

Publication number
JPS61287131A
JPS61287131A JP60128518A JP12851885A JPS61287131A JP S61287131 A JPS61287131 A JP S61287131A JP 60128518 A JP60128518 A JP 60128518A JP 12851885 A JP12851885 A JP 12851885A JP S61287131 A JPS61287131 A JP S61287131A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
electronic component
insulating layer
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60128518A
Other languages
English (en)
Inventor
Toru Higuchi
徹 樋口
Toshiyuki Yamaguchi
敏行 山口
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60128518A priority Critical patent/JPS61287131A/ja
Publication of JPS61287131A publication Critical patent/JPS61287131A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野Ｊ 本発明は、ＩＣパッケージなどのような電子素子の基板
として用いられる電子素子用チップキャリアに関するも
のである。
［背景技術］ ＩＣパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしでのリードフレームの替わ９にプリント配線
板を用いる試みがなされている。
ここにおいて、近時の電子部品チップの高密度化は発熱
を伴い、この熱を逃がす工夫が必要とされる。しかしキ
ャリアとして用いられるプリント配線板は樹脂系のもの
やセラミック系のもので形成されており、熱の伝導性が
悪くて放熱を良好になすことができず、電子部品チップ
のキャリアとしてプリント配線板を用いることについて
の難点になっているものである。特に、より高密度化す
るた、めには複数の電子部品チップをプリント配線板に
実装する必要があり、このときには電子部品チップのト
ータルの発熱量は大きくなって放熱が特に要求されるこ
とになるが、樹脂系やセラミック系のもので形成される
プリント配線板では放熱性が不十分でこのような複数の
電子部品チップを実装するということは現実的に不可能
に近いものである。
［発明の目的Ｊ 本発明は、上記の点に鑑みて為されたものであり、放熱
性に優れて複数の電子部品チップの実装をおこなうこと
かで終、加えて狭い面積に複数の電子部品チップの実装
をおこなうことができる電子素子用チップキャリアを提
供することを目的とするものである。
［発明の開示］ しかして本発明に係る電子素子用チップキャリアは、金
属基板１の表裏両面を絶縁層２で被覆すると共にこの絶
縁層２の表面に回路導体３を設けで金属ベースのプリン
ト配線板４を形成し、このプリント配線板４の表側面と
裏側面にそれぞれ電子部品チップ５を実装して成ること
を特徴とするものであり、チップキャリアとして用いる
プリント配線板４を金属ベースで形成して放熱性を向上
させることによって複数の電子部品チップ５の実装がで
きるようにし、さらに電子部品チップ５の実装をプリン
ト配線板４の表裏両面でおこなうようにして上記目的を
達成したものであって、以下本発明を実施例により詳述
する。
チップキャリアとして用いる金属ベースのプリント配線
板４は例えば特公昭５６−３７７２０号公報に開示され
る方法などによって作成することができる。すなわち、
まず第３図（ａ）に示すように銅板、銅合金板、銅−イ
ンパー−＃！（Ｃｕ−Ｉ　ｎｖ−ＣＵ）合金板、鉄−ニ
ッケル合金板、４２アロイ板、その他制板、鉄板、アル
ミニウム板などで形成される金属基板１に貫通孔１１を
設けで、この金属基板１の表裏両面にそれぞれプリプレ
グ１２，１２を介して銅箔などの金属１ｊｌ　３，１３
を重ねる。
プリプレグ１２はガラス布などの基材にエポキシ樹脂や
ポリイミド樹脂、テフロン等の７２素樹脂などの樹脂フ
ェスを含浸して加熱乾燥することによりて作成される。
そしてこのように金属基板１にプリプレグ１２と金属箔
１３とを重ねて加熱加圧成形をおこなうことによって、
プリプレグ１２中の含浸樹脂を滲出させて１３図（ｂ）
のようにこの樹脂１４で金属基＠１の貫通孔１１を充填
させるかもしくは少なくとも貫通孔１１の内周面をこの
樹脂１４で被覆させる。このようにして、プリプレグ１
２の含浸樹脂が硬化することによって形成される絶縁層
２．２によって金属箔１３，１３を金属基板１の表裏両
面に貼り付けるようにするものであり、こののち貫通孔
１１の径よりも小さい径で樹脂１４と絶縁Ｍ２と金属箔
１３とに貫通して孔加工を施すことによって、第３図（
ｅ）のようにスルーホール１５を形成させる。このスル
ーホール１５はその内周面がＩｆ脂１４で被覆され、金
属基板１に対する絶縁性を確保することができるもので
ある。そして金属箔１３にエツチングなどを施すことに
よって常法に従って回路形成をし、第３図（ｄ）のよう
に回路導体３，３を絶縁層２の表裏両面に設けると共に
スルーホール１５にメッキ１６などを施すことによって
、金属基板１をベースとした両面プリント配線板４を作
成するものである。尚、このプリント配線板４にあって
、絶縁層２を形成するプリプレグ１２としてはＦＲ−４
程度の耐熱がラスエボ坪シを用いるようにするのが好ま
しいが、その他耐熱熱硬化性樹脂や耐熱熱可塑性樹脂を
金属基板１の表面に塗布することによって絶縁層２を形
成させることもできる。
そしてこのように形成したプリント配線板４の表側面と
裏側面にそれぞれ表裏に対応する位置にて半導体チップ
などの電子部品チップ５，５を搭載し、さらに第１図に
示すようにワイヤーボンディング１７などを電子部品チ
ップ５と回路導体３との闇に施すことによってプリント
配線板４の表裏両面への電子部品チップ５の実装をおこ
なうものである。このようにしてプリント配線板４をチ
ップキャリアとして電子部品チップ５を保持させ、そし
てこれをパフケーシングすることによって電子素子とし
て仕上げるものである。ここで電子素子として仕上げる
にあたって、ＰＧＡ（ピン　グリッド　アレー）型の電
子素子として形成したり、あるいはＬＣＣ（リードレス
ナツプ斗ヤリア）型の電子素子として形成したりするこ
とができる。ＰＧＡとして形成すると訃にはプリント配
線板４に設けた各スルーホール１５，１５・・・に端子
ピンを下方乃至上方に突出させるように取り付けるよう
にするもの゛である。
上記のように金属基板１をベースとしたプリント配線板
４に電子部品チップ５を取り付けて電子素子を形成する
ようにしたものにあって、金属基板１は熱の良導体であ
って放熱性に優れ、電子部品チップ５からの発熱の放散
を良好におこなうことができるものであって、複数の電
子部品チップ５を実装して発熱量が高くてもこの発熱量
に応じた放熱をおこなうことができ、複数の電子ｓｉ＆
チップ５を高密度に実装することが可能になるものであ
る。ちなみにプリント配線板４の金属基板１として４２
７０イ板（例１）を、銅−インバー−銅合金板（例２）
を、銅板（例３）をそれぞれ用いた場合についての熱伝
導率を次表に示す、比較のために、アルミナ板（比較例
１）や〃ラスエポキシ板（比較例２）を基板として用い
たプリント配線板についてもその熱伝導率を示す６次表
に見られるように金属基板１である例１〜３のものは比
較例１，２のものよりも熱伝導率が鳥（、放熱性に優れ
ることが確認される。また次表に示されるように比較例
２の〃ラスエポキシ板を基板とするプリント配線板は吸
水性を有しており、＠湿してこの水分が電子部品チップ
５に作用するおそれがあるが、金属基板１である例１〜
３のものでは金属基板１自体の吸水が殆どな（、しかも
金属基板１で透湿を遮断で終るためにこのような電子部
品チップ５への水分の作用のおそれはない、さらに例１
，２のような熱膨張係数が半導体チップなど電子部品チ
ップ５の熱膨張係数に近いものを金属基板１として用い
た場合には、電子部品チップ５とチップキャリアとなる
プリント配線板４との闇の接続信頼性またプリント配線
板４への複数の電子部品チップ５の実装は、プリント配
線板４の表面側と裏面側とにおいてそれぞれおこなっで
あるために、複数の電子部品チップ５をプリント配線板
４の片側面のみに実装する場合のように、実装のための
面積をプリント配線板４の表面において大きく必要とす
ることがな（、プリント配線板４の狭い面積で実装をお
こなうことができて電子素子をコンパクト化することが
できることになるものである。
そしてこのように複数の電子部品チップ５をプリント配
線板４の表面側と裏面側とに実装する場合にあって、プ
リント配線板４の表面側と裏面側にそれぞれ設けた回路
導体３，３によって、スルーホールメッキ１６を介して
各電子部品チップ５の電気的接続をおこなうことがで塾
る。
尚、第２図はチップキャリアとなるプリント配線板４の
他の実施例を示すもので、プリント配線板１の表面側と
裏面側とにそれぞれ表裏に対応して電子部品チップ５を
実装するための日新１９を設けるようにしたものである
。このものでは四所１９の形成によってこの部分の絶縁
層２が除去され、凹所１９の底部において露出する金属
基板１に接する状態で電子部品チップ５は実装されるこ
とになるために、電子部品チップ５からの金属基板１へ
の熱の伝達が直接おこなわれ、放熱性を一層向上させる
ことができることになる。
［発明の効果］ 上述のように本発明にあっては、金属基板の表裏両面を
絶縁層で被覆すると共にこの絶縁層の表面に回路導体を
設けで金属ベースのプリント配線板を形成し、このプリ
ント配線板に電子部品チップを実装しであるので、チッ
プキャリアとして用いられることになるプリント配線板
は金属基板をベースとして形成されて金属基板による熱
伝導性によって放熱性が優れているものであって、複数
の電子部品チップの実装が可能になるものであり、また
このように放熱を得るための金属基板はプリント配線板
のベースを構成するものであって、放熱のための特別な
工夫をおこなうような必要がないものである。しかも複
数の電子部品チップを実装するにあたって、プリント配
線板の表側面と裏側面にそれぞれ電子部品チップを実装
するようにしであるので、実装のための面積をプリント
配線板の表面において天外く必要とすることがなく、プ
リント配線板の狭い面積で実装をおこなうことができる
ものである。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は他の実施
例の断面図、第３図（ａ）（ｂ）（ｃ）（ｄ）は同上の
製造の各工程を示す断面図である。 １は金属基板、２は絶縁層、３は回路導体、４はプリン
ト配線板、５は電子部品チップである。

Claims (1)

    【特許請求の範囲】
  1. （１）金属基板の表裏両面を絶縁層で被覆すると共にこ
    の絶縁層の表面に回路導体を設けで金属ベースのプリン
    ト配線板を形成し、このプリント配線板の表側面と裏側
    面にそれぞれ電子部品チップを実装して成ることを特徴
    とする電子素子用チップキャリア。
JP60128518A 1985-06-13 1985-06-13 電子素子用チツプキヤリア Pending JPS61287131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60128518A JPS61287131A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60128518A JPS61287131A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Publications (1)

Publication Number Publication Date
JPS61287131A true JPS61287131A (ja) 1986-12-17

Family

ID=14986721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60128518A Pending JPS61287131A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Country Status (1)

Country Link
JP (1) JPS61287131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177545A (ja) * 1987-01-19 1988-07-21 Nec Corp 高密度実装基板
US5337467A (en) * 1990-11-28 1994-08-16 Fujitsu Limited Method of producing wire-bonded substrate assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177545A (ja) * 1987-01-19 1988-07-21 Nec Corp 高密度実装基板
US5337467A (en) * 1990-11-28 1994-08-16 Fujitsu Limited Method of producing wire-bonded substrate assembly

Similar Documents

Publication Publication Date Title
US4835598A (en) Wiring board
US6002169A (en) Thermally enhanced tape ball grid array package
JPH0917919A (ja) 半導体装置
JPH0258358A (ja) 電子部品搭載用基板
JP4987231B2 (ja) 熱伝導性基板パッケージ
JPS61287194A (ja) 電子素子用チツプキヤリア
JPS61287152A (ja) 電子素子用チツプキヤリアの製造方法
JPS61287131A (ja) 電子素子用チツプキヤリア
JPS62114247A (ja) 電子素子用チツプキヤリアの製造法
JPS6252991A (ja) 電子素子用チツプキヤリア
JPS6239032A (ja) 電子素子用チツプキヤリア
JPS61287128A (ja) 電子素子用チツプキヤリア
JPS6239039A (ja) 電子素子用チツプキヤリア
JPH04142068A (ja) 電子部品搭載用基板及びその製造方法
JPS6286888A (ja) 金属ベ−ス基板
JPS62114251A (ja) 電子素子用チツプキヤリアの製造法
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
JPS6239031A (ja) 電子素子用チツプキヤリア
JPS61287193A (ja) 電子素子用チツプキヤリア
JPS61287130A (ja) 電子素子用チツプキヤリア
JPS61287129A (ja) 電子素子用チツプキヤリア
JPS6215881A (ja) 電子素子用チツプキヤリア
JPS6252992A (ja) 電子素子用チツプキヤリア
JPH0362956A (ja) 半導体チップキャリア
JPS6215887A (ja) 電子素子用チツプキヤリアの製造方法