JPS61287132A - 電子素子用チツプキヤリアの製造方法 - Google Patents

電子素子用チツプキヤリアの製造方法

Info

Publication number
JPS61287132A
JPS61287132A JP12851985A JP12851985A JPS61287132A JP S61287132 A JPS61287132 A JP S61287132A JP 12851985 A JP12851985 A JP 12851985A JP 12851985 A JP12851985 A JP 12851985A JP S61287132 A JPS61287132 A JP S61287132A
Authority
JP
Japan
Prior art keywords
metal
metallic
board
electronic component
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12851985A
Other languages
English (en)
Inventor
Toru Higuchi
徹 樋口
Toshiyuki Yamaguchi
敏行 山口
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12851985A priority Critical patent/JPS61287132A/ja
Publication of JPS61287132A publication Critical patent/JPS61287132A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[技術分野] 本発明は、ICパッケージなどのような電子素子の基板
として用いられる電子素子用チップキャリアの製造方法
に関するものである。 [背景技術] ICパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパッケージングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのり一ド7レームの替わりにプリント配線
板を用いる試みがなされている。ここにおいて、近年の
電子部品チップの高密度化は高い発熱を伴い、この熱を
逃がす工夫が必要とされる。しかしキャリアとして用い
られるプリント配線板は樹脂系のものやセラミック系の
もので形成されており、熱の伝導性が悪くて放熱を良好
になすことができず、電子部品チップのキャリアとして
プリント配線板を用いることについての難点になってい
るものである。 またこのようなプリント配線板をチップキャリアとして
用いてプリント配線板の表面に電子部品チップを実装す
る場合、外部環境の影響から電子部品チップを保護した
りワイヤボンディングを保護したりするために封止用樹
脂でプリント配線板の表面においで電子部品チップを樹
m!を止することがなされることがある。そしてこの場
合、封止用樹脂は硬化するまでの間に流れて封止用樹脂
から電子部品チップの一部が露出してしまうことが多い
、そこでこのような封止用樹脂の流れを防止するために
、電子部品チップを囲むように枠材をプリント配線板の
表面に接着して固定し、この枠材内において封止用樹脂
を投入して硬化させるようにし、枠材のせ外止め作用で
封止用樹脂が流れることを防止することがなされる。し
かしながらこのように枠材を用いて封止用樹脂の流れを
防止するようにすると、枠材という特別な部材を必要と
すると共に枠材の接着固定という工程が必要になりで工
数が増加することになるという問題があった。 [発明の目的] 本発明は、上記の点に鑑みて為されたものであり、電子
部品チップの放熱性に優れると共に、しかも枠材を用い
るような必要な(封止用樹脂の流れを防止することがで
終る電子素子用チップキャリアの製造方法を提供するこ
とを目的とするものである。 [発明の開示] しかして本発明に係る電子素子用チップキャリアの製造
方法は、金属基I!1の表面に絶縁層2を設けると共に
金属基板1の少なくとも片面において絶縁層2の表面に
回路パターン3を設けて金属ベースプリント板4を作成
し、少なくとも片面に金属箔5を積層した金属張り板6
に貫通孔7を設けて、この金属張り板6を金属ベースプ
リント板4の回路パターン3を設けた片面に接着層8を
介して積層接着し、金JK張り板6の貫通孔7内におい
て金属ベースプリントI!4の表面に電子素子用チップ
9を実装した後に、貫通孔7内に封止用樹脂10を投入
硬化させて電子素子用チップ9を樹脂封止することを特
徴とするものであり、電子部晶子ツブ9のキャリアとな
るプリント配線板の基板の一部を熱伝導率が高い金属基
板1で形成されるようにして放熱が効果的におこなわれ
るようにし、さらにプリント配線板を多層プリント配線
板として形成させるために金属ベースプリント板4に積
層する金属張り板6に設けた貫通孔7を利用して封止用
樹脂10が流れることを防止するようにしたものであり
で、以下本発明を実施例により詳述する。 金属ベースのプリント板4はスルーホール15を設けた
際のスルーホールメッキ16と金属基板1との間の電気
絶縁性を確保したりする必要があるために、例えば特公
昭56−37720号公報に開示される方法に準拠した
方法などによって作成することがで終る。すなわち、ま
ず第1図(a)に示すように銅板、銅合金板、銅−イン
バーー銅(Cu−I nv−Cu)合金板、鉄−ニッケ
ル合金板、4270イ板、その他鋼板、鉄板、アルニミ
ウム板などで形成される金属基板1に貫通孔11を設け
て、この金属基板1の表面にプリプレグ12を介して銅
箔などの金属1i13を重ねる。プリプレグ12は〃ラ
ス布などの基材にエポキシ樹脂やポリイミド樹脂、テフ
ロン等のフッ素樹脂などの樹脂フェスを含浸して加熱乾
燥することによって作成される。そしてこのように金属
基#i1の両面にプリプレグ12と金属9i13とを重
ねて加熱加圧成形をおこなうことによって、プリプレグ
12中の含浸樹脂を滲出させて第1図(b)のようにこ
の樹INIt14で金属基板1の貫通孔11を充填させ
るかもしくは少なくとも貫通孔11の内周面をこの樹脂
14で被覆させる。このようにして、プリプレグ12の
含浸樹脂が硬化することによって形成される絶縁層2に
よって金属l113を金属基板1の表面に貼り付けるよ
うにするものであり、金属M13に常法に従ってエツチ
ングなどを施して回路パターン3に加工することによっ
て、金属基板1の表面に絶縁層2を介して回路パターン
3を設けた金属ベースプリント板4を作成するものであ
る。この時点においては金属基板1の両面の金属111
3 t13の両方にエツチング加工して回路パターン3
゜3を形成させるようにする必要はないが、少なくとも
片側面における金属113にはエツチング加工を施して
回路パターン3を形成させるようにする必要がある。 このようにして形成した金属ベースプリント板4の回路
パターン3を形成した側の片面に金属張り板6を積層接
着する。このとき金属ベースプリント板4の金属張り板
6を積層する側の面において、電子部品チップ9を実装
すべき位置で絶縁層2を剥離除去すると共に金属基板1
の表層部を掘削して凹部18を形成するようにし、凹部
18の底部に金属基板1が露出するようにしである。ま
た金属張り板6は例えば樹脂積層板を基板20としで形
成されるもので、ガラス布4P紙などを基材とし、この
基材にエポキシwIlやポリイミド樹脂、フェノール樹
脂などの熱硬化性樹脂、その他種々の熱可塑性樹脂の樹
脂フェスを含浸させ、これを加熱などしで乾燥させるこ
とによってプリプレグを調賢し、そしてこのプリプレグ
を複数枚積載すると共に片Ifまたは両側の最外層のプ
リプレグの外面に銅箔などの金属管5を電ね、これを加
熱加圧成形することによって、基板2′00片面本たけ
両面に金属管5を積層接着させてその作成をおこなうこ
とがで終る0両面に金属If5を積層した場合には金属
ベースプリント板4に積層する側の面における金属管5
にエツチングなどで回路パターンを形成しておく必要が
ある。このようにしで得た金属張り板6には金属ベース
プリント板4の凹部18に対応する位置において凹部1
8よりやや大111Nの貫通孔7を打ち抜きなどで設け
る。そしてこの金属張り板6を金属ベースプリント板4
に積層接着するにあたっては、第1図(c)のようにプ
リプレグ12を介して金属ベースプリント板4に金属張
り板6を重ね、これを加熱加圧成形することによってお
こなうことができる。尚、金属張り板6の基板20とし
では上記樹脂積層板の他に金属板を用いることもできる
。また、プリプレグ12にも貫通孔7と同様な貫通孔2
1が形成しである。 このようにしてプリプレグ12の樹脂が硬化しで形成さ
れる接着層8によって金属ベースプリント板4に金属張
り板6が接着一体化された第1図(d)のようなプリン
ト配線板Aを得るものであり、このものにあって金属張
り板6の貫通孔7が金属ベースプリント板40四部18
を囲むように金属ベースプリント板4への金属張り板6
の積層がおこなわれる。そしてこの第1図(d)のよう
に作成したプリント配線板Aにおける金属張り板6の表
面の金属管5にエツチングなどの処理を施して回路パタ
ーン3を形成させると共に、金属基板1の貫通孔11の
位置において貫通孔11の径よりも小さい径で表裏に貫
通する孔加工を施すことによってスルーホール15を形
成させ、さら・にスルーホール15の内周面にスルーホ
ールメッキを16を施す、このようにして金属ベースプ
リント板4と金属張り板6.との閏の回路パターン3が
内層回路となり金属ベースプリント板4と金属張り板6
のそれぞれの外面の回路パターン3,3が外層回路とな
った第2図のような多層のプリント配線板Aへと仕上げ
をおこなう、このとき、スルーホール15は金属基@1
の貫通孔11の径よりも小さな径で形成されているため
、スルーホール15の内周に施されるスルーホールメッ
キ16と金属基板1の貫通孔11との間には樹脂14が
介在されることになり、二の樹脂14の層によって金属
基板1に対するスルーホールメッキ16の絶縁性を確保
することができるものである。 そしてこのプリント配線板Aの金属ベースプリント板4
に形成した凹部18に半導体チップなどの電子部品チッ
プ9を搭載し、さらにワイヤボンディング17などによ
って電子部品チップ9と回路パターン3とを接続するこ
とによって、プリント配線板Aへの電子部品チップ9の
実装をおこなう、このように電子部品チップ9の実装を
おこなったのちに、金属張り板6の貫通孔7内にBステ
ージ状態の固形エボ給シ樹脂や液状エポキシ樹脂など対
土用樹脂10を投入し、この対土用樹脂10を硬化させ
て封止層樹脂10によりて電子部品チップ9を封止する
ものである。ここで、電子部品チップ9は金属張り板6
の貫通孔7内に収められるよ)にi!1s1Bに実装さ
れるものであり、この電子部品チップ9を封止するため
の封止用樹脂10は貫通孔7に囲まれて流れることを防
止された状態で硬化することになる。従って電子部品チ
ップ9とワイヤボンディング17とを封止用樹脂10で
完全に覆った状態で封止をおこなうことができることに
なる。そしてこの封止用樹脂10の流れの防止はプリン
ト配線板Aを多層に形成するための金属張り板6に設け
た貫通孔7を利用しておこなうことができるために、従
来のような枠材をプリント配線板Aに取り付けるという
ような必要がなくなるものである。 このようにしてプリント配線板Aをチップキャリアとし
て電子部品チップ9を保持させ、そしてこれをパッケー
ゾングすることによって電子素子として仕上げるもので
ある。尚、PGA(ビン プリント アレー)型の電子
素子として仕上げたり、あるいはLCCCリードレス 
チップキャリア)型の電子素子として仕上げたりするこ
とができるが、PGA型の電子素子として仕上げる場合
にはプリント配線@Aに設けた各スルーホール15,1
5・・・に端子ビンを下方乃至上方に突出させるように
して取り付けるようにする。 そしてこのものにあって、プリント配線板Aの一部を構
成し電子部品チップ9を実装する金属ベースプリント板
4は基板が熱伝導率に優れた金属基板1で形成しである
ために、金属基板1によって電子部品チップ9からの発
熱の放散を良好におこなうことがで終るものであり、特
に上記実施例におけるように金属ベースプリント板4の
絶縁層2を剥離した1Wlfi18に電子部品チップ9
の実装をおこなうことで金属基板1に直接電子部品チッ
プ9を後論させた状態で実装をおこなうことかで軽て、
電子部品チップ9からの発熱を効率良く金属基板1に伝
熱することかで軽、電子部品チップ9の高密度化が可能
になるものである。ちなみに金属基板1として4270
イ板(例1)を、銅−インバー−銅合金板(例2)を、
銅板(例3)をそれぞれ用いた場合についての熱伝導率
を次表に示す。 比較のために、アルミナ板(比較例1)や〃ラスエポキ
シ板(比較例2)を基板として用いたプリント配線板に
ついてもその熱伝導率を示す1次表に見られるように金
属基板1である例1〜3のものは比較例1,2のものよ
りも熱伝導率が高く、放熱性に優れることが確認される
。*た次表に示されるように比較例2の〃ラスエポキシ
板を基板とするプリント配線板は吸水性を有しており、
吸湿してこの水分が電子部品チップ9に作用するおそれ
があるが、金属基板1である例1〜3のものでは金属基
板1自体の吸水が殆どなく、しかも金属基板1で透湿を
遮断できるためにこのような電子部品チップ9への水分
の作用のおそれはない、さらに例1,2のような熱膨張
係数が半導体チップなど電子部品チップ9の熱jI5I
X係数に近いものを金属基板1として用いた場合には、
電子部品チップ9とチップキャリアとなるプリント配線
板4との間の接続信頼性を向上させることができること
に尚本発明にあって、電子部品チップ9の斗ヤリアとな
るプリント配線板Aは金属ベースプリント板4と金属張
り板6とで多層の回路を有するように形成されるもので
あり、この多層の回路によって複数の電子部品チップ9
を実装した場合の電子部品チップ9閏の接続や電子部品
チップ9と他の実装部品との接続などが、容易におこな
うことができろことになるものである。
【発明の効果】
上述のように本発明にあっては、金属基板の表面に絶縁
層を設けると共に金属基板の少なくとも片面において絶
縁層の表面に回路パターンを設けて金属ベースプリント
板を作成し、金属ベースプリント板の表面に電子部品チ
ップを実装するようにしたので、電子部品チップを実装
する金属ベースプリント板の基板は熱伝導率に優れた金
属基板で形成され、金属基板によって電子部品チップか
らの発熱の放散を良好におこなうことができるものであ
り、電子部品チップの高密度化が可能になるものである
。また、少なくとも片面に金属箔を積層した金属張り板
に貫通孔を設けて、この金属張り板を金属ベースプリン
ト板の回路パターンを設けた片面に接着層を介して積層
接着し、金属張り板の貫通孔内においで金属ベースプリ
ント板の表面に電子部品チップを実装した後に、貫通孔
内に封止用樹脂を投入硬化させて電子部品チップを樹脂
封止するようにしたので、電子部品チップを封止するた
めの封止用樹脂は貫通孔に囲まれて流れることを防止さ
れた状態で硬化することになるものであり、しかもこの
封止用樹脂の流れの防止はチップキャリアとなるプリン
ト配線板を多層に形成するための金属張り板に設けた貫
通孔を利用しておこなうことができ、枠材を用いて封止
用樹脂の流れを防止するというような必要がなくなるも
のである。
【図面の簡単な説明】
第1図(a)(b)(c)(d)は本発明の一実施例に
おける各工程の断面図、第2図は同上における電子部品
チップの実装状態の断面図である。 1は金属基板、2は絶縁層、3は回路パターン、4は金
属ベースプリント板、5は金属箔、6は金属張り板、7
は貫通孔、8は接着層、9は電子部品チップ、10は封
止用樹脂である。

Claims (1)

    【特許請求の範囲】
  1. (1)金属基板の表面に絶縁層を設けると共に金属基板
    の少なくとも片面において絶縁層の表面に回路パターン
    を設けて金属ベースプリント板を作成し、少なくとも片
    面に金属箔を積層した金属張り板に貫通孔を設けて、こ
    の金属張り板を金属ベースプリント板の回路パターンを
    設けた片面に接着層を介して積層接着し、金属張り板の
    貫通孔内において金属ベースプリント板の表面に電子部
    品チップを実装した後に、貫通孔内に封止用樹脂を投入
    硬化させて電子部品チップを樹脂封止することを特徴と
    する電子素子用チップキャリアの製造方法。
JP12851985A 1985-06-13 1985-06-13 電子素子用チツプキヤリアの製造方法 Pending JPS61287132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12851985A JPS61287132A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12851985A JPS61287132A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリアの製造方法

Publications (1)

Publication Number Publication Date
JPS61287132A true JPS61287132A (ja) 1986-12-17

Family

ID=14986746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12851985A Pending JPS61287132A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリアの製造方法

Country Status (1)

Country Link
JP (1) JPS61287132A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
EP1592061A2 (en) * 2004-04-26 2005-11-02 Taiyo Yuden Co., Ltd. Multilayer substrate including components therein

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
EP1592061A2 (en) * 2004-04-26 2005-11-02 Taiyo Yuden Co., Ltd. Multilayer substrate including components therein
EP1592061A3 (en) * 2004-04-26 2007-07-04 Taiyo Yuden Co., Ltd. Multilayer substrate including components therein
US7379306B2 (en) 2004-04-26 2008-05-27 Taiyo Yuden Co., Ltd. Multilayer substrate including components therein
US7738256B2 (en) 2004-04-26 2010-06-15 Taiyo Yuden Co., Ltd Multilayer substrate including components therein

Similar Documents

Publication Publication Date Title
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9951434B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JPH07307574A (ja) 多層金属プリント基板とモールドモジュール
US20050285253A1 (en) Forming buried via hole substrates
JPS61287152A (ja) 電子素子用チツプキヤリアの製造方法
KR20060134512A (ko) 임베디드 인쇄회로기판 제조방법
JPS61287132A (ja) 電子素子用チツプキヤリアの製造方法
JP2006294749A (ja) 高放熱回路基板およびその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JPS61287194A (ja) 電子素子用チツプキヤリア
JPS6134989A (ja) 電子部品搭載用基板
JPS62114247A (ja) 電子素子用チツプキヤリアの製造法
JPS6215840A (ja) 電子素子用チツプキヤリア
JP2614495B2 (ja) 電子部品搭載用基板
JPS60111489A (ja) 電子部品塔載用基板およびその製造方法
JPS62114251A (ja) 電子素子用チツプキヤリアの製造法
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP3868557B2 (ja) Ic搭載用多層プリント配線板の製造方法
JPS6215888A (ja) 電子素子用チツプキヤリアの製造方法
JPS61287128A (ja) 電子素子用チツプキヤリア
JPH04133394A (ja) 多層プリント配線板
JP2002217327A (ja) 半導体素子収納用パッケージおよびその製造方法
JPH0582060B2 (ja)
JPH0278253A (ja) 多層プラスチックチップキャリア
JPH03204996A (ja) 金属ベース多層回路基板