JPH05267561A - 高速処理用電子部品搭載用基板 - Google Patents

高速処理用電子部品搭載用基板

Info

Publication number
JPH05267561A
JPH05267561A JP4094819A JP9481992A JPH05267561A JP H05267561 A JPH05267561 A JP H05267561A JP 4094819 A JP4094819 A JP 4094819A JP 9481992 A JP9481992 A JP 9481992A JP H05267561 A JPH05267561 A JP H05267561A
Authority
JP
Japan
Prior art keywords
mounting
pad
lsi
mounting portion
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4094819A
Other languages
English (en)
Inventor
Masahiro Ueda
昌宏 上田
Yoshihiko Kiritani
良彦 桐谷
Hitoshi Ito
均 伊藤
Hitoshi Maruyama
仁 丸山
Kiyotaka Tsukada
輝代隆 塚田
Katsumi Kosaka
克己 匂坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP4094819A priority Critical patent/JPH05267561A/ja
Publication of JPH05267561A publication Critical patent/JPH05267561A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 電気的接続性に優れた，高速処理用電子部品
搭載用基板を提供すること。 【構成】 ＭＰＵ用ＬＳＩ１１をベア実装する第１搭載
部１と，メモリＬＳＩ搭載用の第２搭載部２，とノイズ
防止コンデンサ搭載用の第３搭載部３とを有する合成樹
脂基板であって，第１搭載部１及び第１パッド１１１，
第２搭載部２及び第２パッド２０，第３搭載部３及び第
３パッド３０の間には電気信号を授受するための導体回
路４を形成し，また導体回路４には外部と電気信号を授
受するためのコネクタ部５を形成してなる。第２搭載部
２及び第３搭載部３は，第１搭載部１の周辺に形成して
ある。第１搭載部１にＭＰＵ用ＬＳＩ１１をベア実施し
てあるため，接続距離が短くなる。それ故，ＭＰＵ用Ｌ
ＳＩの高速処理能力を最大限に発揮できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，電気的接続性に優れ
た，高速処理用電子部品搭載用基板に関する。
【０００２】
【従来技術】従来，マザーボード等の電子部品搭載用基
板９には，図１２，図１３に示すごとく，ＭＰＵ用ＬＳ
Ｉ９１を搭載した高速処理部分と，メモリＬＳＩ搭載用
部分９２及びノイズ防止コンデンサ搭載用部分９３が同
一面上に配置されている。上記マザーボードは，各種の
電子部品を実装したプリント配線板（ドーターボード）
を搭載し，相互の電気的接続を有する大型の電子部品搭
載用基板である。また，上記ＭＰＵ用ＬＳＩ９１は，マ
イクロプロセッサユニット用の半導体チップで，メモリ
（一般にはＲＯＭ）に記憶されたプログラムに従って演
算，判断等を実行する中枢機能を有している。
【０００３】上記メモリＬＳＩ搭載用部分９２に搭載す
るメモリＬＳＩは，上記ＭＰＵ用ＬＳＩ９１が作動する
時に必要な命令やデータを蓄えておくための半導体チッ
プである。また，上記ノイズ防止コンデンサ搭載用部分
９３に搭載するコンデンサは，上記マザーボードに形成
された導体回路９５やシステムに，正規の電気信号以外
の電圧や電流が混入することを防止するためのコンデン
サである。また，上記電子部品搭載用基板９には，上記
ＭＰＵ用ＬＳＩ９１，メモリＬＳＩ搭載用部分９２，ノ
イズ防止コンデンサ搭載用部分９３に対し外部より電気
信号を授受できるようコネクタ部９４，９４１が形成さ
れている。また，この他にも電子部品搭載用基板９には
周辺装置制御用ＬＳＩ９７，９８が搭載されている。
【０００４】また，上記ＭＰＵ用ＬＳＩ９１は，図１３
に示すごとく，リードピン９１１を有し，パッケージ９
１２内に気密封止されている。該リードピン９１１は，
上記電子部品搭載用基板９の取付穴９０内に挿入され，
半田９６により電気的に接続されている。このように，
パッケージ９１２内に気密封止したＭＰＵ用ＬＳＩ９１
を，リードピン９１１を介して半田９６により電子部品
搭載用基板９に電気的接続することを，ピングリットア
レー（ＰＧＡ）接続という。
【０００５】
【解決しようとする課題】しかしながら，上記従来技術
には，次の問題点がある。即ち，上記ＭＰＵ用ＬＳＩ９
１は，図１３に示すごとく，ＰＧＡ接続が行われている
ため，データ等を高速処理することができない場合があ
る。即ち，上記リードピン９１１は，上記取付穴９０内
に半田９６により接合されているので部品間距離が長
い。そのため，この部分の電気的接続が不充分な場合が
ある。その結果，上記ＭＰＵ用ＬＳＩ９１の高速処理
は，上記半田接合部における電気信号の授受速度により
制限（律速）される。例えば，該ＭＰＵ用ＬＳＩ９１が
本来１００メガヘルツの出力をすべきところ，その約半
分の５０メガヘルツ位しか出力できない場合を生ずる。
【０００６】このように，リードピン自体の長さとリー
ドピンの半田接合により，電気的接続したＭＰＵ用ＬＳ
Ｉ９１は，マザーボード等の電子部品搭載用基板９にお
いて，作動速度が半減することがあり，本来の高速処理
能力を発揮することができない。本発明は，かかる従来
の問題点に鑑みてなされたもので，電気的接続性及び実
装配置性に優れた，高速処理用電子部品搭載用基板を提
供しようとするものである。
【０００７】
【課題の解決手段】本発明は，ＭＰＵ用ＬＳＩをベア実
装するための第１搭載部と，その周囲に前記ＭＰＵ用Ｌ
ＳＩと電気的に接続される第１パッドが配設され，かつ
その周辺にはメモリＬＳＩ用の第２搭載部及び第２パッ
ドと，ノイズ防止コンデンサ用の第３搭載部，第３パッ
ドとを設けた合成樹脂基板よりなる高速処理用電子部品
搭載用基板であって，上記第１パッド，第２パッド及び
第３パッドのそれぞれの間には電気信号を授受するため
の導体回路を形成したことを特徴とする高速処理用電子
部品搭載用基板にある。
【０００８】本発明において最も注目すべきことは，ま
ず合成樹脂基板上にＭＰＵ用ＬＳＩをベア実装するため
の第１搭載部及び第１パッドを形成しておき，その周辺
にメモリＬＳＩ用の第２搭載部と第２パッドと，ノイズ
防止コンデンサ用の第３搭載部及び第３パッドを形成し
たことである。上記ベア実装とは，上記ＭＰＵ用ＬＳＩ
を，電子部品搭載用基板の上記第１搭載部に直接搭載
し，例えばワイヤーボンディングにより，上記第１パッ
ドと電気的に接続することである。また，これらは，樹
脂又はキャップにより封止することが望ましい。これに
より，予めパッケージされたＭＰＵ用ＬＳＩを電子部品
搭載用基板上に実装する代わりをなすことができる。
【０００９】上記第１搭載部は，上記ＭＰＵ用ＬＳＩの
みを独立して搭載する部分で，例えば凹部を形成した
り，樹脂封止枠を接合して形成する。また，第１パッド
と同一面であってもよい。上記ＭＰＵ用ＬＳＩとして
は，マイクロプロセッサ用の演算，判断等を実行する中
枢機能を有する半導体チップを用いる。上記合成樹脂基
板としては，例えばガラスエポキシ樹脂基板，ガラスト
リアジン樹脂基板，ガラスポリイミド樹脂基板，ガラス
フッ素樹脂基板等を用いる。
【００１０】上記第２搭載部及び第２パッドに搭載する
メモリＬＳＩとしては，上記ＭＰＵ用ＬＳＩが動作する
ときに必要な命令やデータを蓄えておくための半導体チ
ップを用いる。上記第３搭載部及び第３パッドに搭載す
るノイズ防止コンデンサとしては，上記電子部品搭載用
基板上に形成された導体回路やシステムに，正規の電気
信号以外の電圧や電流が発生することを防止するコンデ
ンサを用いる。上記第１搭載部，第１パッド，第２パッ
ド，第３パッド，導体回路，コネクタ部は，合成樹脂基
板上に，例えば，無電解メッキ，電解メッキにより形成
した銅メッキ膜，ニッケルメッキ膜，金メッキ膜を順次
被覆した金属メッキ膜により構成する。その他は従来例
と同様である。
【００１１】上記第１パッドは，２段以上に形成さてい
ることが好ましい（図３参照）。これにより，電子部品
搭載用基板上に形成される導体回路の長さを短くするこ
とができる。また，上記第２搭載部及び第２パッドは，
例えば実施例５に示すごとく，メモリＬＳＩをベア実装
できるものであることが好ましい（図６参照）。また，
上記搭載部のうち少なくとも第１搭載部が，実施例３，
４に示すごとく，金属板の一部よりなることが好ましい
（図４〜図６参照）。これにより，上記ＭＰＵ用ＬＳＩ
からの発熱を効率良く放散することができる。そのた
め，該ＭＰＵ用ＬＳＩの動作安定化を図ることができ
る。
【００１２】上記導体回路には，例えば実施例１に示す
ごとく，外部と電気信号を授受するためのコネクタ部を
形成することが好ましい（図１参照）。これにより，他
の電子部品搭載用基板（例えば，マザーボード）又は電
源との電気的接続が容易になる。また，第２搭載部及び
第２パッドと，前記第３搭載部及び第３パッドは，前記
第１搭載部及び第１パッドの周囲に隣接形成することが
好ましい。これにより，ＭＰＵ用ＬＳＩ，メモリＬＳ
Ｉ，ノイズ防止コンデンサの間の距離がより短縮され，
これらの間の交信を高速化できる。また，これらの実装
時の作業性が向上し，その実装配置性に優れることにな
る。
【００１３】上記コネクタ部は，実施例６に示すごと
く，複数のスルーホールよりなることが好ましい。これ
により，リードピンを介して，他の電子部品搭載用基板
等への電気的接続が容易になる。また，上記コネクタ部
がスルーホールよりなり，該スルーホールにはリードピ
ンが固定さていることが好ましい。これにより，基板相
互の電気的接続が迅速容易になる。また，上記導体回路
としては，電気抵抗が低い金属，例えば金，銀，銅等の
良導体からなるメッキ膜を最上膜に用いることが好まし
い。上記ＭＰＵ用ＬＳＩは，樹脂封止により保護コーテ
ィングされ，かつ金属，セラミックス，樹脂等からなる
蓋により被覆されていることが好ましい。これにより，
上記ＭＰＵ用ＬＳＩの耐湿性を向上させることができ
る。
【００１４】また，上記コネクタ部を除いて全面が樹脂
封止により被覆されていることが好ましい。これによ
り，上記ＭＰＵ用ＬＳＩ，メモリＬＳＩに対する防湿シ
ール性を向上させることができる。また，上記コネクタ
部を除いて全面が金属製キャップにより覆われているこ
とが好ましい。これにより，上記ＭＰＵ用ＬＳＩ，メモ
リＬＳＩからの発熱を効率良く放散することができる。
そのため，これらのＬＳＩの動作安定化を図ることがで
きる。
【００１５】
【作用及び効果】本発明においては，第１搭載部にＭＰ
Ｕ用ＬＳＩがベア実装してある。そのため，従来の上記
ＰＧＡ接続による電気接続の不十分な点を解消するこ
と，さらにＭＰＵ用ＬＳＩと第１パッドとの接続距離を
極めて短くすることができる。また，メモリＬＳＩをも
ベア実装することによりさらに，チップ間の距離が短く
なる。それ故，ＭＰＵ用ＬＳＩの高速処理能力を最大限
に発揮させることができる。
【００１６】また，第１搭載部を金属板の一部により形
成した場合においては，ＭＰＵ用ＬＳＩからの発熱を効
率良く放散するので，ＭＰＵ用ＬＳＩの動作安定化を図
ることができる。また，上記ＭＰＵ用ＬＳＩがベア実装
してあるため，メモリＬＳＩ，ノイズ防止コンデンサを
隣接して実装できる。その結果，さらに，高速処理能力
を向上させることができる。
【００１７】また，上記電子部品搭載用基板は，合成樹
脂基板により構成する。そのため，従来の電子部品搭載
用基板にセラミックス基板を用いたものに比し，コスト
ダウンが可能となる。以上のごとく，本発明によれば，
電気的接続性及び実装配置性に優れた，高速処理用電子
部品搭載用基板を提供することができる。
【００１８】
【実施例】実施例１ 本発明の実施例にかかる高速処理用電子部品搭載用基板
につき，図１，図２を用いて説明する。本例の電子部品
搭載用基板は，ＭＰＵ用ＬＳＩ１１をベア実装するため
の第１搭載部１と，メモリＬＳＩ搭載用の第２搭載部２
と，ノイズ防止コンデンサ搭載用の第３搭載部３とを設
けた合成樹脂基板よりなる。また，上記第１搭載部１及
び第１パッド１１１，第２搭載部２及び第２パッド２
０，第３搭載部３及び第３パッド３０のそれぞれの間に
は電気信号を授受するための導体回路４を形成してい
る。導体回路４には，外部と電気信号を授受するための
コネクタ部５を形成してなる。
【００１９】また，上記第２搭載部２及び第３搭載部３
は，図１に示すごとく，上記第１搭載部１の周辺に形成
してある。上記第１搭載部１は，図２に示すごとく，合
成樹脂基板としてのガラスエポキシ基板６に，上記ＭＰ
Ｕ用ＬＳＩ１１の外形よりも略大きい凹部６１を形成し
たものである。該凹部６１の上方周囲には，第１パッド
１１１が形成してある。また，該凹部の底面６１には，
金属メッキ膜６２が被覆してある。該金属メッキ膜６２
は銅メッキ膜上に金メッキ膜を被覆したものである。
【００２０】上記第１パッド１１１は，図１に示すごと
く，上記ガラスエポキシ基板６上において，上記第２搭
載部２，第３搭載部３，コネクタ部５と接続されてい
る。第１パッド１１１は，金属メッキ膜６２により構成
する。金属メッキ膜６２は，無電解メッキにより，まず
銅メッキ膜（約３０μｍ）を形成し，次いでニッケルメ
ッキ膜（約５μｍ）を形成し，最外層に金メッキ膜（約
０．５μｍ）を形成したものである。
【００２１】上記ＭＰＵ用ＬＳＩ１１は，予めパッケー
ジされていない裸（ベア）状態の半導体チップを用い
る。ここで注目すべきことは，上記ＭＰＵ用ＬＳＩ１１
は，上記第１搭載部１上にベア実装してあることであ
る。ベア実装とは，マザーボードとしての電子部品搭載
用基板６０における第１搭載部１に，上記ＭＰＵ用ＬＳ
Ｉ１１をボンディングワイヤー６３で接合して表面実装
することである。ＭＰＵ用ＬＳＩ１１は，図２に示すご
とく，上記第１パッド１１１に対し，ボンディングワイ
ヤ６３により電気的に接続する。その後，封止用の樹脂
６４によりこれを被覆し気密化することにより，樹脂封
止する。
【００２２】次に，第２搭載部２は，１０個形成し，メ
モリＬＳＩ２１よりも若干大きい短冊状の金属メッキ膜
よりなる。該金属メッキ膜は，上記第１パッド１１１と
同様に形成してある。そして，上記第３搭載部３は，図
１における電子部品搭載用基板６０の左右上方に配置し
てある。上記第１搭載部１の周囲に形成した第１パッド
１１１と，上記第２搭載部２及び第３搭載部とは導体回
路４によりそれぞれ電気的に接続してある。また，上記
第２搭載部２及びその周囲の第２パッド２０には，図
１，図２に示すごとく，メモリＬＳＩ２１を表面実装す
る。即ち，該メモリＬＳＩ２１は，上記第２パッド２０
に，半田（図示略）により電気的に接続する。
【００２３】また，上記第３搭載部３及びその周囲の第
３パッド３０には，それぞれノイズ防止コンデンサ３１
を表面実装する。即ち，該ノイズ防止コンデンサ３１
は，上記第３パッド３０に，半田（図示略）により電気
的に接続する。上記コネクタ部５は，比較的小さな短冊
状の金属メッキ膜が多数並列した状態で形成してある。
該金属メッキ膜は，上記第２搭載部２，第３搭載部３，
導体回路４と同様に形成してある。また，上記コネクタ
部５は，上記ＭＰＵ用ＬＳＩ１１，第２搭載部２，第３
搭載部３，導体回路４に対して，外部より電気信号を授
受する端子部である。
【００２４】次に作用効果につき説明する。本例におい
ては，第１搭載部１にＭＰＵ用ＬＳＩ１１をベア実装し
てある。そのため，ＭＰＵ用ＬＳＩ１１の，本来の高速
処理能力を発揮させることができる。これは，従来の上
記ＰＧＡ接続による電気接続の不十分な点を解消し，第
１搭載部の電気的接続性が向上できたためである。
【００２５】上記ベア実装に際しては，予めパッケージ
されたＭＰＵ用ＬＳＩ１１を使用することなく，裸（ベ
ア）状態のＭＰＵ用ＬＳＩ１１を使用する。その結果，
第１搭載部１の周辺に，上記第２搭載部２更には第３搭
載部３を形成することができる。また，そのため，上記
ＭＰＵ用ＬＳＩ１１とメモリＬＳＩ２１，ノイズ防止コ
ンデンサ３１との間の配線の長さを短くすることがで
き，高速処理に寄与する。
【００２６】上記第１搭載部１の周囲に，第２搭載部２
及び第３搭載部３を形成したので，上記ＭＰＵ用ＬＳＩ
１１，メモリＬＳＩ，ノイズ防止コンデンサの実装時の
作業性が向上し，その実装配置性に優れることになる。
上記電子部品搭載用基板は，合成樹脂基板により構成す
る。そのため，従来の電子部品搭載用基板にセラミック
ス基板を用いたものに比し，コストダウンが可能とな
る。また，上記電子部品搭載用基板の設計の容易化によ
るコストダウンも可能となる。
【００２７】また，上記導体回路４は，その最外層が金
メッキ膜により形成してあるため，導電性，耐久性に優
れる。そのため，上記ＭＰＵ用ＬＳＩ１１の高速処理化
にも有利である。また，本例においては，第１搭載部１
を取り囲むように，第２及び第３搭載部を隣接配置する
こともできる。これにより，これらの間の信号授受が一
層高速化される。
【００２８】実施例２ 本例の高速処理用電子部品搭載用基板は，図３に示すご
とく，上記実施例１における第１搭載部１を，２段状の
第１搭載部に形成したものである。その他は，実施例１
と同様である。上記２段状の第１搭載部１０は，第１凹
部１０１と第２凹部１０２とよりなる。また，該第１搭
載部１０の周囲には，ガラスエポキシ基板を打抜き加工
した枠状の樹脂封止枠６５を配置する。上記第１凹部１
０１は上記第２凹部１０２よりも小さく形成してある。
そして，該第２凹部の底面には，熱放散及び防湿用の金
属メッキ膜６２が被覆してある。
【００２９】上記第１凹部１０１には，ＭＰＵ用ＬＳＩ
１１が搭載してある。なお，該ＭＰＵ用ＬＳＩ１１は実
施例１と同様に，ボンディングワイヤ６３により，上記
第１パッド１１１に電気的に接続してある。また，上記
ＭＰＵ用ＬＳＩ１１は，封止用の樹脂６４により被覆さ
れ樹脂封止されている。以上のごとく，第１搭載部１０
を２段に形成してあるため，上記第１搭載部１０の近傍
に導体回路としての第１パッド１１１を複数箇所配設で
きる。そのため，該第１パッド１１１にＭＰＵ用ＬＳＩ
１１を比較的最短距離で電気的に接続することができ
る。それ故，本例によれば，上記実施例１よりも更に高
速処理能力を向上させることができる。また，実施例１
と同様の効果を得ることができる。
【００３０】実施例３ 本例の高速処理用電子部品搭載用基板は，図４に示すご
とく，上記実施例２における第１搭載部１０の裏面側１
００を金属板７１の一部により構成したものである。上
記金属板７１は，略正方形の板状の熱伝導性に優れた銅
板よりなる。また，該金属板７１は，裏面側１００に形
成した凹部７０内に，接着剤７０１により強固に接合し
てある。その他は，上記実施例２と同様である。それ
故，本例によれば，上記実施例２よりもＭＰＵ用ＬＳＩ
１１から発生する熱を効率良く放散することができる。
その他，実施例２と同様の効果を得ることができる。
【００３１】実施例４ 本例の高速処理用電子部品搭載用基板は，図５に示すご
とく，上記実施例１における第１搭載部１の裏面側１０
０を金属板７２の一部により構成したものである。上記
金属板７２は，凸状の熱伝導性に優れた銅板よりなる。
また，上記金属板７２は，第１搭載部１の裏面側１００
に接着剤７０１により強固に接合してある。その他は，
実施例１と同様である。それ故，本例によれば，ＭＰＵ
用ＬＳＩ１１から発生する熱を効率良く放散することが
できる。その他，実施例１と同様の効果を得ることがで
きる。
【００３２】実施例５ 本例の高速処理用電子部品搭載用基板は，図６に示すご
とく，第２搭載部２及び第２パッド２０を，ベア実装と
したものである。上記メモリＬＳＩ用の第２搭載部２０
０は，ガラスエポキシ基板６に形成した段付き凹部より
なる。そして，該第２搭載部２００は，第１搭載部１の
周囲に複数箇所形成してある。その他は，実施例３と同
様である。
【００３３】また，第２搭載部２００の周囲には，導体
回路（図示略）に電気的に接続した第２パッド２０１が
形成してある。該第２搭載部２００には，メモリＬＳＩ
２１を搭載する。該メモリＬＳＩ２１は，上記第２パッ
ド２０１に半田（図示略）により電気的に接続する。そ
の後，封止用の樹脂６４によりこれを被覆し気密化する
ことにより，樹脂封止する。本例においては，第２搭載
部２及び第２パッド２０にベア実装したことにより，メ
モリＬＳＩと他の電子部品との間の信号授受も高速化で
きるという利点がある。その他，実施例３と同様の効果
を得ることができる。
【００３４】実施例６ 本例の高速処理用電子部品搭載用基板は，図７及び図８
に示すごとく，上記実施例１におけるコネクタ部５を，
複数のスルーホール５１により形成したものである。ま
た，該スルーホール５１内には，リードピン４５が固定
してある（図８）。その他は，実施例１と同様である。
上記スルーホール５１は，図７に示すごとく，ガラスエ
ポキシ基板６の端部に，列設してある。また，該スルー
ホール５１は，そのランド５１１を介して導体回路４に
電気的に接続してなる。
【００３５】上記スルーホール５１内には，図８に示す
ごとく，リードピン４５がそれぞれ嵌挿してある。該リ
ードピン４５は，頭部４５１と，ツバ部４５２と，脚部
４５３とよりなる。該脚部４５３と上記頭部４５１と
は，半田４５０によりスルーホール５１及びランド５１
１に固定してある。本例においては，上記リードピン４
５をスルーホール５１に固定したことにより，他の高速
処理用電子部品搭載用基板（例えば，マザーボード）又
は電源との電気的接続が容易になる。その他，実施例１
と同様の効果を得ることができる。
【００３６】実施例７ 本例は，図９に示すごとく，上記実施例２においてコネ
クタ部を除いて高速処理用電子部品搭載用基板全面が樹
脂封止され，金属製キャップ８１により覆ったものであ
る。その他は，実施例２と同様である。上記金属製キャ
ップ８１は，偏平な凹状箱体よりなる。また，該金属製
キャップ８１は，熱伝導性に優れた銅により構成する。
【００３７】本例においては，上記金属製キャップ８１
により電子部品搭載用基板６０の全面を覆ったことによ
り，第１搭載部１上のＭＰＵ用ＬＳＩ１１及び第２搭載
部２上のメモリＬＳＩ２１から発生する熱を効率良く外
部へ放散することができる。また，該ＭＰＵ用ＬＳＩ１
１及びメモリＬＳＩ２１を外部の湿気から遮断できるた
め，耐湿性に優れることになる。それ故，本例によれ
ば，熱放散性及び耐湿性に優れた，高速処理用電子部品
搭載用基板を得ることができる。その他，実施例２と同
様の効果を得ることができる。
【００３８】実施例８ 本例の高速処理用電子部品搭載用基板は，図１０に示す
ごとく，上記実施例３における樹脂封止枠６５上をセラ
ミックス製キャップ８２により覆ったものである。上記
セラミックス製キャップ８２は，熱伝導製に優れた，板
状の焼結体よりなる。該セラミックス製キャップ８２
は，上記樹脂封止枠６５に接着剤（図示略）を介して接
合してある。
【００３９】また，上記樹脂封止枠６５により被覆され
た第１搭載部１は，樹脂６４により被覆し気密化するこ
とにより，樹脂封止してある。これにより，ＭＰＵ用Ｌ
ＳＩ１１及びメモリＬＳＩ２１から発生する熱を効率良
く外部へ放散すると共に，外部の湿気から該ＭＰＵ用Ｌ
ＳＩ１１を遮断することができる。それ故，本例によれ
ば，熱放散性及び耐湿性に優れた，高速処理用電子部品
搭載用基板を得ることができる。その他，実施例３と同
様の効果を得ることができる。
【００４０】実施例９ 本例の高速処理用電子部品搭載用基板は，図１１に示す
ごとく，上記実施例１の高速処理用電子部品搭載用基板
に代えて，メモリＬＳＩ２１及びノイズ防止用コンデン
サ３１を第１搭載部のＭＰＵ用ＬＳＩ１１の周囲に配置
したものである。その他は，実施例１と同様である。上
記メモリＬＳＩ２１は，第２搭載部２に搭載し，第２パ
ッド２０を介して導体回路４に接続してある。
【００４１】また，上記ノイズ防止用コンデンサ３１
は，第３搭載部３に搭載し，第３パッド３０を介して導
体回路４に接続してある。なお，第３搭載部３は，上記
第２搭載部２よりも第１搭載部１に隣接させてある。こ
れにより，上記メモリＬＳＩ２１及びノイズ防止用コン
デンサ３１を，第１搭載部のＭＰＵ用ＬＳＩ１１に最短
距離で電気的に接続できる。そのため，実施例１よりも
更にメモリＬＳＩ２１及びノイズ防止用コンデンサ３１
の高速処理化が可能となる。その他，実施例１と同様の
効果を得ることができる。
【図面の簡単な説明】
【図１】実施例１にかかる高速処理用電子部品搭載用基
板の平面図。
【図２】図１のＡ−Ａ線矢視断面図。
【図３】実施例２にかかる高速処理用電子部品搭載用基
板の断面図。
【図４】実施例３にかかる高速処理用電子部品搭載用基
板の断面図。
【図５】実施例４にかかる高速処理用電子部品搭載用基
板の断面図。
【図６】実施例５にかかる高速処理用電子部品搭載用基
板の断面図。
【図７】実施例６にかかる高速処理用電子部品搭載用基
板の平面図。
【図８】図７のＢ−Ｂ線矢視断面図。
【図９】実施例７にかかる高速処理用電子部品搭載用基
板の断面図。
【図１０】実施例８にかかる高速処理用電子部品搭載用
基板の断面図。
【図１１】実施例９にかかる高速処理用電子部品搭載用
基板の平面図。
【図１２】従来例の高速処理用電子部品搭載用基板の平
面図。
【図１３】図１２の要部断面図。
【符号の説明】
１．．．第１搭載部， １１．．．ＭＰＵ用ＬＳＩ， １１１．．．第１パッド， ２．．．第２搭載部 ２０．．．第２パッド， ２１．．．メモリＬＳＩ， ３．．．第３搭載部， ３０．．．第３パッド， ３１．．．ノイズ防止コンデンサ， ４．．．導体回路， ５．．．コネクタ部， ５１．．．スルーホール，
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 仁 岐阜県大垣市河間町３丁目200番地 イビ デン株式会社河間工場内 (72)発明者 塚田 輝代隆 岐阜県大垣市河間町３丁目200番地 イビ デン株式会社河間工場内 (72)発明者 匂坂 克己 岐阜県大垣市河間町３丁目200番地 イビ デン株式会社河間工場内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ＭＰＵ用ＬＳＩをベア実装するための第
    １搭載部と，その周囲に前記ＭＰＵ用ＬＳＩと電気的に
    接続される第１パッドが配設され，かつその周辺にはメ
    モリＬＳＩ用の第２搭載部及び第２パッドと，ノイズ防
    止コンデンサ用の第３搭載部，第３パッドとを設けた合
    成樹脂基板よりなる高速処理用電子部品搭載用基板であ
    って， 上記第１パッド，第２パッド及び第３パッドのそれぞれ
    の間には電気信号を授受するための導体回路を形成した
    ことを特徴とする高速処理用電子部品搭載用基板。
  2. 【請求項２】 請求項１において，第２搭載部及び第２
    パッドがメモリＬＳＩをベア実装するためのものである
    ことを特徴とする高速処理用電子部品搭載用基板。
  3. 【請求項３】 請求項１又は２において，少なくとも第
    １搭載部が金属板の一部よりなることを特徴とする高速
    処理用電子部品搭載用基板。
  4. 【請求項４】 請求項１，２又は３において，導体回路
    には外部と電気信号を授受するためのコネクタ部を形成
    したことを特徴とする高速処理用電子部品搭載用基板。
  5. 【請求項５】 請求項１，２，３又は４において，第２
    搭載部及び第２パッドと，第３搭載部及び第３パッド
    は，前記第１搭載部及び第１パッドの周囲に隣接形成し
    たことを特徴とする高速処理用電子部品搭載用基板。
  6. 【請求項６】 請求項４において，コネクタ部は，複数
    のスルーホールよりなることを特徴とする高速処理用電
    子部品搭載用基板。
  7. 【請求項７】 請求項１ないし５又は６において，ＭＰ
    Ｕ用ＬＳＩチップは封止樹脂により保護コーティングさ
    れ，かつ金属，セラミック，樹脂等からなる蓋により被
    覆されてなることを特徴とする高速処理用電子部品搭載
    用装置。
JP4094819A 1992-03-21 1992-03-21 高速処理用電子部品搭載用基板 Pending JPH05267561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4094819A JPH05267561A (ja) 1992-03-21 1992-03-21 高速処理用電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4094819A JPH05267561A (ja) 1992-03-21 1992-03-21 高速処理用電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JPH05267561A true JPH05267561A (ja) 1993-10-15

Family

ID=14120670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4094819A Pending JPH05267561A (ja) 1992-03-21 1992-03-21 高速処理用電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JPH05267561A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195260B1 (en) 1997-11-27 2001-02-27 Nec Corporation Flexible printed circuit board unit having electronic parts mounted thereon
JP2006147658A (ja) * 2004-11-16 2006-06-08 Yaskawa Electric Corp パワーモジュール
JP2006310411A (ja) * 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195260B1 (en) 1997-11-27 2001-02-27 Nec Corporation Flexible printed circuit board unit having electronic parts mounted thereon
JP2006147658A (ja) * 2004-11-16 2006-06-08 Yaskawa Electric Corp パワーモジュール
JP2006310411A (ja) * 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP4707446B2 (ja) * 2005-04-26 2011-06-22 富士通セミコンダクター株式会社 半導体装置
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板

Similar Documents

Publication Publication Date Title
US6891257B2 (en) Packaging system for die-up connection of a die-down oriented integrated circuit
US6156980A (en) Flip chip on circuit board with enhanced heat dissipation and method therefor
US6054759A (en) Semiconductor chip and package with heat dissipation
JP2910670B2 (ja) 半導体実装構造
EP0729183A2 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US5869889A (en) Thin power tape ball grid array package
JP4218434B2 (ja) 電子装置
JPH09293808A (ja) 半導体装置
JP3944369B2 (ja) 半導体集積回路モジュール及びその使用方法
US20080036049A1 (en) Stacked integration module and method for manufacturing the same
JPH05267561A (ja) 高速処理用電子部品搭載用基板
JP3166490B2 (ja) Ｂｇａ型半導体装置
KR20150076816A (ko) 전자 부품 모듈
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH11220055A (ja) Ｂｇａ型半導体装置及び該装置に用いるスティフナー
JPH05335364A (ja) 電子部品搭載用多層基板
JP2612455B2 (ja) 半導体素子搭載用基板
JP2007157801A (ja) 半導体モジュールとその製造方法
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
JP2003007914A (ja) 半導体装置
JPH11251497A (ja) 電子回路モジュール
JPH0196952A (ja) 気密封止チツプキヤリア
JP3027269U (ja) 電子部品用パッケージ
JPS6219072B2 (ja)
JPH04144162A (ja) 半導体装置