JP2014011435A - セラミック複合基板 - Google Patents
セラミック複合基板 Download PDFInfo
- Publication number
- JP2014011435A JP2014011435A JP2012149443A JP2012149443A JP2014011435A JP 2014011435 A JP2014011435 A JP 2014011435A JP 2012149443 A JP2012149443 A JP 2012149443A JP 2012149443 A JP2012149443 A JP 2012149443A JP 2014011435 A JP2014011435 A JP 2014011435A
- Authority
- JP
- Japan
- Prior art keywords
- copper plate
- heat
- ceramic
- substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】発熱量の大きい半導体素子の選択的放熱効率の向上ができ、安価で装置の小型化に対応できるセラミック複合基板を提供する。
【解決手段】セラミック複合基板10は、所定位置に貫通孔13を設ける焼成済のセラミック基板11の一方の主面に貫通孔13を開口として回路銅板14と、セラミック基板11の他方の主面に貫通孔13を閉口として放熱銅板15を接合して設け、所定の回路銅板14aの上面と、貫通孔13の底部として露出する放熱銅板15上にそれぞれ半導体素子12a、12bを搭載する。
【選択図】図1
【解決手段】セラミック複合基板10は、所定位置に貫通孔13を設ける焼成済のセラミック基板11の一方の主面に貫通孔13を開口として回路銅板14と、セラミック基板11の他方の主面に貫通孔13を閉口として放熱銅板15を接合して設け、所定の回路銅板14aの上面と、貫通孔13の底部として露出する放熱銅板15上にそれぞれ半導体素子12a、12bを搭載する。
【選択図】図1
Description
本発明は、セラミック基板の両面の一方の主面に回路銅板、他方の主面に放熱銅板を接合させてなり、ここに搭載される半導体素子からの発熱の効率的放熱のためのセラミック複合基板に関する。
従来より、IGBT(Insulated Gate Bipolar Transistor)や、MOS−FET(Metal Oxide Semiconductor−Field Effect Transistor)等のパワー(電力)用の高熱を発する半導体素子を搭載するセラミック複合基板は、民生機器用や、自動車、電気自動車等の車載用等に採用されている。このセラミック複合基板は、上記のような半導体素子を搭載し、半導体素子からの発熱を速やかに放熱させて半導体素子の信頼性を維持させることが必要となっている。
図2(A)、(B)に示すように、このような従来のセラミック複合基板50には、通常、基体に焼成済のセラミック基板51が用いられ、この一方の主面には、回路銅板52が接合されるようになっている。この回路銅板52には、回路銅板52側の定められた部分の銅板上に半導体素子53が接合材で接合されるようになっている。また、半導体素子53が接合材で接合された銅板とは異なる回路銅板52上には、外部接続端子54が接合材で接合されるようになっている。そして、セラミック複合基板50は、半導体素子53と、他の部分の回路銅板52との間をボンディングワイヤ55で接続して電気的な導通回路を形成し、外部接続端子54を介して半導体素子53に高電圧且つ高電流が流せるようにしている。一方、セラミック基板51の他方の主面には、回路銅板52の上面に接合され、高電圧且つ高電流が流れることで発生する半導体素子53からの発熱をセラミック基板51を介して伝熱させて放熱させるための放熱銅板56を接合している。焼成済のセラミック基板51への回路銅板52や、放熱銅板56の接合は、通常、銅の融点を利用して直接加熱接合する直接接合法、あるいは、活性金属ろうを介して加熱接合する活性金属ろう材接合法で接合している。そして、このセラミック複合基板50には、通常、定められた複数箇所の回路銅板52上に半導体素子53が接合されるようになっている。
しかしながら、上記のセラミック複合基板には、それぞれ発熱量の程度が異なる半導体素子が接合されるような場合があり、発熱量の小さい半導体素子を含めて発熱量の大きい半導体素子の効率的な放熱性を確保して機能低下を防止し、装置としての機能を確保することが必要となっている。このために、セラミック複合基板は、発熱量が大きい半導体素子を載置する回路銅板の大きさを、発熱量の小さい半導体素子を載置する回路銅板の大きさより大きくして効率的な放熱性を確保することが必要となっている。これによって、セラミック複合基板は、これ自体の大きさが大きくなるという問題を抱えている。そして、半導体素子を実装した大きくなったセラミック複合基板は、これを組み込んた装置自体を大きくするという問題を抱えている。また、上記のセラミック複合基板は、放熱銅板にヒートシンク板を接合させたとしても、セラミック基板で熱伝導性が低下するので、効率的な放熱性を向上させることができなくなっている。
そこで、従来のセラミック複合基板には、セラミック基板の一側面に銅回路板、他側面に補助銅板をそれぞれ接合したセラミック複合基板において、セラミック基板に貫通孔を穿設し、この貫通孔に埋設した銅片を介して銅回路板と補助銅板とを接合しているものが提案されている(例えば、特許文献1参照)。
このセラミック複合基板は、補助銅板のもつ導電性を有効利用して機能性を向上でき、それによって回路接続用ワイヤの減少、通電効率の向上、その他の付加的機能を発揮できるようにして、構成のコンパクト化等を図ることができるとしている。
このセラミック複合基板は、補助銅板のもつ導電性を有効利用して機能性を向上でき、それによって回路接続用ワイヤの減少、通電効率の向上、その他の付加的機能を発揮できるようにして、構成のコンパクト化等を図ることができるとしている。
しかしながら、前述したような従来のセラミック複合基板は、次のような問題がある。
特開平5−121844号公報で開示されるようなセラミック複合基板は、セラミック基板に設ける貫通孔に銅片を埋設しているので、セラミック複合基板の大型化を防止できるものの、銅片と、回路銅板や、放熱銅板との接合に接合材が必要となり、セラミック基板と、回路銅板や、放熱銅板との接合に銅の融点を利用して直接加熱接合する直接接合法を用いることができなくなっている。また、上記のセラミック複合基板は、セラミック基板と同等の厚みからなる銅片を準備して、これを接合材でセラミック基板の貫通孔に接合させるているので、セラミック複合基板が高価なものとなっている。更には、上記のセラミック複合基板は、半導体素子からの発熱の伝熱が銅片及び放熱銅板を介して行われるので、銅片を介する分だけ伝熱速度が低下することとなり、銅片が放熱効率の向上を阻害する要因となっている。
特開平5−121844号公報で開示されるようなセラミック複合基板は、セラミック基板に設ける貫通孔に銅片を埋設しているので、セラミック複合基板の大型化を防止できるものの、銅片と、回路銅板や、放熱銅板との接合に接合材が必要となり、セラミック基板と、回路銅板や、放熱銅板との接合に銅の融点を利用して直接加熱接合する直接接合法を用いることができなくなっている。また、上記のセラミック複合基板は、セラミック基板と同等の厚みからなる銅片を準備して、これを接合材でセラミック基板の貫通孔に接合させるているので、セラミック複合基板が高価なものとなっている。更には、上記のセラミック複合基板は、半導体素子からの発熱の伝熱が銅片及び放熱銅板を介して行われるので、銅片を介する分だけ伝熱速度が低下することとなり、銅片が放熱効率の向上を阻害する要因となっている。
本発明は、かかる事情に鑑みてなされたものであって、発熱量の大きい半導体素子の選択的放熱効率の向上ができ、安価で装置の小型化に対応できるセラミック複合基板を提供することを目的とする。
前記目的に沿う本発明に係るセラミック複合基板は、所定位置に貫通孔を設ける焼成済のセラミック基板の一方の主面に貫通孔を開口として回路銅板と、セラミック基板の他方の主面に貫通孔を閉口として放熱銅板を接合して設け、所定の回路銅板の上面と、貫通孔の底部として露出する放熱銅板上にそれぞれ半導体素子を搭載する。
上記のセラミック複合基板は、ヒートシンク板と、放熱銅板が接合され、回路銅板に搭載された半導体素子からの発熱を回路銅板、セラミック基板、及び放熱銅板を介してヒートシンク板に伝熱させると共に、放熱銅板に搭載された半導体素子からの発熱を放熱銅板を介して直接ヒートシンク板に伝熱させるのがよい。
上記のセラミック複合基板は、所定位置に貫通孔を設ける焼成済のセラミック基板の一方の主面に貫通孔を開口として回路銅板と、セラミック基板の他方の主面に貫通孔を閉口として放熱銅板を接合して設け、所定の回路銅板の上面と、貫通孔の底部として露出する放熱銅板上にそれぞれ半導体素子を搭載するので、セラミック基板の両主面に銅板を直接接合法、あるいは、活性金属ろう材接合法で接合させることだけで、発熱量の異なる半導体素子を選択的に搭載でき、それぞれの半導体素子の効率的な放熱性を向上させる安価なセラミック複合基板を提供することができる。また、貫通孔の大きさは、半導体素子を収納できる程度の大きさでよく、セラミック複合基板の大きさを小さくでき、これを組み込んた装置自体の大きさの小型化に対応させることができるセラミック複合基板を提供することができる。
特に、上記のセラミック複合基板は、ヒートシンク板と、放熱銅板が接合され、回路銅板に搭載された半導体素子からの発熱を回路銅板、セラミック基板、及び放熱銅板を介してヒートシンク板に伝熱させると共に、放熱銅板に搭載された半導体素子からの発熱を放熱銅板を介して直接ヒートシンク板に伝熱させるので、それぞれの発熱量に応じた半導体素子の放熱効率を平均的に向上できる安価なセラミック複合基板を提供することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
図1(A)、(B)に示すように、本発明の一実施の形態に係るセラミック複合基板10は、焼成済の所定寸法からなるセラミック基板11に1個分として製作している。あるいは、このセラミック複合基板10は、焼成済の大型のセラミック基板11に複数個の個片体のセラミック複合基板10が分割用溝を介して配列して集合する集合体から分割して、所定寸法の1個分のセラミック複合基板10として製作している。なお、この分割用溝は、焼成される前の後述するセラミックグリーンシートに切り刃等を押圧して形成された押圧溝、又は焼成された後の大型のセラミック基板11にレーザー加工等で形成される連続する点状溝として両主面の少なくとも一方に設けている。
図1(A)、(B)に示すように、本発明の一実施の形態に係るセラミック複合基板10は、焼成済の所定寸法からなるセラミック基板11に1個分として製作している。あるいは、このセラミック複合基板10は、焼成済の大型のセラミック基板11に複数個の個片体のセラミック複合基板10が分割用溝を介して配列して集合する集合体から分割して、所定寸法の1個分のセラミック複合基板10として製作している。なお、この分割用溝は、焼成される前の後述するセラミックグリーンシートに切り刃等を押圧して形成された押圧溝、又は焼成された後の大型のセラミック基板11にレーザー加工等で形成される連続する点状溝として両主面の少なくとも一方に設けている。
上記のセラミック複合基板10には、特に、セラミック基板11のセラミックを限定するものではなく、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、又はジルコニア入り酸化アルミニウムからなるセラミック基板11を用いることができる。これらのセラミック基板11は、絶縁性、耐熱性、熱伝導性、基板強度等に優れるので、半導体素子12にかかる高電圧、及び半導体素子12からの高熱に対して十分な耐熱性と、高熱伝導性をもって問題なく使用することができる。ここで、セラミックの一例であるAl2O3からなるセラミック基板11を作製するには、アルミナ粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及び、トルエン、キシレン、アルコール類等の溶剤が加えられ、十分に混練した後、脱泡して粘度2000〜40000cpsのスラリーを作製している。そして、このスラリーは、ドクターブレード法等によって、例えば、厚さ0.64mm程度のロール状のシートに形成され、適当なサイズにカットしてセラミックグリーンシートを作製し、大気中約1550℃程度で焼成してセラミック基板11が作製されるようになっている。
また、セラミックの一例であるAlNからなるセラミック基板11を作製するには、窒化アルミニウム粉末に焼結助剤を添加し、可塑剤、バインダー、及び溶剤を加えてシート状のセラミックグリーンシートとし、これを適当なサイズにカットし、窒素雰囲気中約1700℃程度の高温で焼成して形成している。
更に、セラミックの一例であるジルコニア入り酸化アルミニウムからなるセラミック基板11を作製するには、主成分の酸化アルミニウムを70〜97wt%の範囲にして、これにジルコニア(ZrO2)を2〜29.9wt%の範囲で添加し、イットリア、カルシア、マグネシア、セリアのいずれか1種以上の焼結助剤を0.1〜2wt%の範囲で添加し、可塑剤、バインダー、及び溶剤を加えて、例えば、厚さ0.25mmのシート状のセラミックグリーンシートとしている。そして、このセラミックグリーンシートは、適当なサイズにカットし、大気中約1550℃程度で焼成してセラミック基板11を作製している。このAl2O3を主成分として、これに上記割合のZrO2が添加された焼成体からなるセラミック基板11は、Al2O3単体の基板と熱伝導率を同等程度に保ちながら基板強度、特に曲げ強度を大幅に高めることができる(Al2O3単体では、3.1MPa・m0.5、ジルコニア系アルミナセラミックでは、4.4MPa・m0.5)。また、イットリア、カルシア、マグネシア、セリアのいずれか1種以上を添加することで、基板の焼成温度をAl2O3単体の基板と同等程度に抑えつつ、ZrO2結晶粒の靭性を改善することができる。これらによって、セラミック基板11は、AlNの基板より熱伝導率が低下するものの、厚みを薄くすることで、熱伝導率の低さを補うことができ、Al2O3単体の基板より優れ、AlNの基板に匹敵する優れた放熱性を有することができる。
上記のいずれのセラミックからなるセラミック基板11の場合においても、セラミック基板11には、焼成してセラミック基板11とする前の焼成前のセラミックグリーンシートに所定寸法の貫通孔13用の打ち抜き孔を設けてから焼成してセラミック基板11としている。そして、セラミック複合基板10は、所定位置に貫通孔13を設ける焼成済のセラミック基板11の一方の主面である上面側に貫通孔13を塞がないで開口として回路銅板14を接合して設けている。また、セラミック複合基板10は、所定位置に貫通孔13を設ける焼成済のセラミック基板11の他方の主面である下面側に貫通孔13を塞いで閉口として放熱銅板15を接合して設けている。この貫通孔13の形状は、特に限定されるものではないが、通常、四角形状に設けられ、コーナー部にR(アール)を設けることで、セラミックグリーンシートの焼成時の亀裂発生を防止している。
上記のセラミック複合基板10は、パワートランジスタ等の高熱を発する半導体素子12の内の発熱量が比較的小さい半導体素子12aを、セラミック基板11の上面に設けられた所定の回路銅板14aの上面に接合材で接合して搭載している。また、上記のセラミック複合基板10は、パワートランジスタ等の高熱を発する半導体素子12の内の発熱量が比較的大きい半導体素子12bを、セラミック基板11に設けられた貫通孔13の底部として露出する放熱銅板15上に接合材で接合して搭載している。なお、回路銅板14aの上面に搭載される半導体素子12aは、セラミックの熱伝導性レベルの放熱性で動作に支障がでないような半導体素子12aが搭載されるようになっており、半導体素子12aからの発熱量を回路銅板14a及びセラミック基板11を介して放熱銅板15に伝熱して放熱させることができるようになっている。また、放熱銅板15上に搭載される半導体素子12bは、金属の熱伝導性レベルの放熱性で動作に支障がでないような半導体素子12bが搭載されるようになっており、半導体素子12bからの大量の発熱量を直接放熱銅板15に伝熱して放熱させることができるようになっている。
上記のセラミック複合基板10は、半導体素子12aが接合材で接合された回路銅板14aとは異なる回路銅板14上に、外部接続端子16が接合材で接合されるようになっている。そして、セラミック複合基板10は、半導体素子12aと他の部分の回路銅板14との間や、半導体素子12bと他の部分の回路銅板14との間や、回路銅板14aと他の部分の回路銅板14との間をボンディングワイヤ17で接続して電気的な導通回路を形成し、外部接続端子16を介して半導体素子12a、12bに高電圧且つ高電流が流せるようにしている。焼成済のセラミック基板11への回路銅板14や、放熱銅板15の接合は、通常、銅の融点を利用して直接加熱接合する直接接合法、あるいは、活性金属ろうを介して加熱接合する活性金属ろう材接合法で接合している。
上記の直接接合での接合方法とは、予め表面を酸化させた回路銅板14や、放熱銅板15をAl2O3系のセラミック基板11の表面に当接させ、窒素雰囲気中で焼成して酸化銅の融点(1083℃)付近まで昇温して銅と微量の酸素との反応により生成するCu−O共晶液相を結合剤として直接セラミック基板11に接合する方法である。なお、セラミック基板11がAlNからなる場合には、セラミック基板11の表面に酸化膜を形成、すなわち、AlNの表面をAl2O3としておく必要がある。
また、上記の活性金属ろう材接合での接合方法とは、チタン、ジルコニウム、ベリリウム等のような極めて反応性の大きい、いわゆる活性な金属をAg−Cu系ろう等に加えた活性金属ろう材を用いてセラミック基板11と、回路銅板14や、放熱銅板15を接合する方法である。この方法での接合は、先ず、活性金属ろう材からなるペーストをセラミック基板11の両主面のそれぞれに塗布し、その上に予め表面を酸化させた回路銅板14や、放熱銅板15を当接させ、約750〜850℃程度で加熱してチタン等の酸素との親和力の強さを利用して、直接セラミック基板11に接合する方法である。なお、活性金属ろう材は、セラミック基板11がジルコニア系アルミナセラミックからなる場合には、例えば、ジルコニウム、チタン、フッ化水素、ニオブのいずれか1種以上をAg−Cu系ろうに含有させたものを用いることができ、セラミック基板11、11aへの親和力を高めることで接合反応強度を高めて強固に接合することができる。
図1(C)に示すように、上記のセラミック複合基板10は、ヒートシンク板18と、放熱銅板15とが接合され、回路銅板14aに搭載された発熱量が比較的小さい半導体素子12aからの発熱を回路銅板14a、セラミック基板11、及び放熱銅板15を介してヒートシンク板18に伝熱させるのがよい。これと共に、上記のセラミック複合基板10は、放熱銅板15に搭載された発熱量が比較的大きい半導体素子12bからの発熱を放熱銅板15を介して直接ヒートシンク板18に伝熱させるのがよい。上記の放熱銅板15に接合されるヒートシンク板18は、アルミニウムや、アルミニウム系複合材等からなり、放熱銅板15から伝熱された半導体素子12a、12bからの発熱を大気中に効率的に放熱させる目的で取り付けられている。
回路銅板14上に搭載される上記の発熱量が比較的小さい半導体素子12aは、比較的大きな回路銅板14a上に搭載され、半導体素子12aからの発熱を回路銅板14aの広い範囲に分散させながら下方のセラミック基板11に伝熱させている。セラミック基板11は、熱伝導率が金属に比較して低く伝熱効率が低下するものの、熱伝導率が高く伝熱効率が優れる回路銅板14aで半導体素子12aからの発熱を広い範囲に分散させることで、伝熱効率の低下の程度を抑えるように作用させている。そして、半導体素子12aからの発熱は、放熱銅板15で広い範囲に分散させ放熱銅板15を介してヒートシンク板18に伝熱させて放熱効率が優れるヒートシンク板18から大気中に放熱させている。
一方、放熱銅板15上に搭載される上記の発熱量が比較的大きい半導体素子12bは、直接放熱銅板15に搭載され、熱伝導率が高く伝熱効率が優れる放熱銅板15で広い範囲に分散させ放熱銅板15を介してヒートシンク板18に伝熱させて放熱効率が優れるヒートシンク板18から大気中に放熱させている。
本発明のセラミック複合基板は、高電圧が流れ、大量の熱を発生するそれぞれで発熱量が異なる複数の半導体素子を同時に実装させる、例えば、インバーター用や、自動車部品用等として用いるためのセラミック複合基板に利用することができる。
10:セラミック複合基板、11:セラミック基板、12、12a、12b:半導体素子、13:貫通孔、14、14a:回路銅板、15:放熱銅板、16:外部接続端子、17:ボンディングワイヤ、18:ヒートシンク板
Claims (2)
- 所定位置に貫通孔を設ける焼成済のセラミック基板の一方の主面に前記貫通孔を開口として回路銅板と、前記セラミック基板の他方の主面に前記貫通孔を閉口として放熱銅板を接合して設け、所定の前記回路銅板の上面と、前記貫通孔の底部として露出する前記放熱銅板上にそれぞれ半導体素子を搭載することを特徴とするセラミック複合基板。
- 請求項1記載のセラミック複合基板において、ヒートシンク板と、前記放熱銅板が接合され、前記回路銅板に搭載された前記半導体素子からの発熱を前記回路銅板、前記セラミック基板、及び前記放熱銅板を介して前記ヒートシンク板に伝熱させると共に、前記放熱銅板に搭載された前記半導体素子からの発熱を前記放熱銅板を介して直接前記ヒートシンク板に伝熱させることを特徴とするセラミック複合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012149443A JP2014011435A (ja) | 2012-07-03 | 2012-07-03 | セラミック複合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012149443A JP2014011435A (ja) | 2012-07-03 | 2012-07-03 | セラミック複合基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014011435A true JP2014011435A (ja) | 2014-01-20 |
Family
ID=50107818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012149443A Pending JP2014011435A (ja) | 2012-07-03 | 2012-07-03 | セラミック複合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014011435A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0270450U (ja) * | 1988-11-16 | 1990-05-29 | ||
JPH04233258A (ja) * | 1990-07-23 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 超小型電子回路パッケージ |
JPH05267561A (ja) * | 1992-03-21 | 1993-10-15 | Ibiden Co Ltd | 高速処理用電子部品搭載用基板 |
JPH0778903A (ja) * | 1993-06-18 | 1995-03-20 | Advantest Corp | 混成集積回路におけるバイアス電圧の供給方法 |
JPH1117349A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 高周波集積回路装置およびその製造方法 |
JP2008109056A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
JP2008294284A (ja) * | 2007-05-25 | 2008-12-04 | Toyota Industries Corp | 半導体装置 |
-
2012
- 2012-07-03 JP JP2012149443A patent/JP2014011435A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0270450U (ja) * | 1988-11-16 | 1990-05-29 | ||
JPH04233258A (ja) * | 1990-07-23 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 超小型電子回路パッケージ |
JPH05267561A (ja) * | 1992-03-21 | 1993-10-15 | Ibiden Co Ltd | 高速処理用電子部品搭載用基板 |
JPH0778903A (ja) * | 1993-06-18 | 1995-03-20 | Advantest Corp | 混成集積回路におけるバイアス電圧の供給方法 |
JPH1117349A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 高周波集積回路装置およびその製造方法 |
JP2008109056A (ja) * | 2006-10-27 | 2008-05-08 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
JP2008294284A (ja) * | 2007-05-25 | 2008-12-04 | Toyota Industries Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007305962A (ja) | パワー半導体モジュール | |
JP6319643B2 (ja) | セラミックス−銅接合体およびその製造方法 | |
JP2012531728A (ja) | 電子装置 | |
JP2008124416A (ja) | セラミックス回路基板およびこれを用いた半導体モジュール | |
JP2002329938A (ja) | セラミック回路基板 | |
JP2004119568A (ja) | セラミック回路基板 | |
KR102588854B1 (ko) | 파워모듈 및 그 제조방법 | |
WO2020158739A1 (ja) | 放熱部材およびこれを備える電子装置 | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JP2007096252A (ja) | 液冷式回路基板および液冷式電子装置 | |
JP2003197824A (ja) | セラミックス回路基板 | |
JP2014011435A (ja) | セラミック複合基板 | |
JP6124521B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2004087927A (ja) | セラミック回路基板 | |
JP3934966B2 (ja) | セラミック回路基板 | |
JP6317178B2 (ja) | 回路基板および電子装置 | |
JP2014090049A (ja) | パワーモジュール用基板 | |
JP2014154571A (ja) | パワーモジュール用基板 | |
JP6282394B2 (ja) | パワーモジュール用基板 | |
JP6118583B2 (ja) | 絶縁基板 | |
JP2018006377A (ja) | 複合基板、電子装置および電子モジュール | |
WO2019163941A1 (ja) | パワーモジュール用基板およびパワーモジュール | |
CN110071080A (zh) | 半导体装置及其制造方法 | |
JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
WO2023181499A1 (ja) | 半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161125 |