JP2008124416A - セラミックス回路基板およびこれを用いた半導体モジュール - Google Patents

セラミックス回路基板およびこれを用いた半導体モジュール Download PDF

Info

Publication number
JP2008124416A
JP2008124416A JP2007091191A JP2007091191A JP2008124416A JP 2008124416 A JP2008124416 A JP 2008124416A JP 2007091191 A JP2007091191 A JP 2007091191A JP 2007091191 A JP2007091191 A JP 2007091191A JP 2008124416 A JP2008124416 A JP 2008124416A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
ceramic substrate
metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007091191A
Other languages
English (en)
Inventor
Hiroyuki Tejima
博幸 手島
Toshiyuki Imamura
寿之 今村
Junichi Watanabe
渡辺　　純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2007091191A priority Critical patent/JP2008124416A/ja
Publication of JP2008124416A publication Critical patent/JP2008124416A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】インダクタンスを低減し、半導体素子の動作時に発生するサージ電圧をより一層の低減化を図ることで、半導体モジュールの動作信頼性を確保すると共に、低熱抵抗でかつ高温環境化対応の冷却構造を有するセラミックス回路基板およびこれを用いた半導体モジュールを提供する。
【解決手段】セラミックス基板２と、セラミックス基板２の一面に接合された金属回路板３と、セラミックス基板２の他面に接合された放熱金属板４とからなるセラミックス回路基板１において、セラミックス基板２の厚さＤｃが０．３２ｍｍ以下で、かつ金属回路板３厚Ｄｍ１と放熱金属板４厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、セラミックス回路基板１のインダクタンスが７．５ｎＨ以下であることを特徴とするセラミックス回路基板。
【選択図】図１

Description

本発明は、セラミックス基板の一方の面に金属回路板を接合し、他方の面に放熱金属板を接合した、発熱を伴う半導体素子を搭載し、前記素子から放熱部材への放熱性を確保し、高周波動作に対応した低インダクタンスのセラミックス回路基板、およびこのセラミックス回路基板を用いた半導体モジュールに関するものである。
現在、車両用分野や産業機械分野または民生用機器等の制御用電装部品には、放熱性能と電気絶縁性に優れたセラミックス回路基板が用いられている。このセラミックス回路基板は、前記回路基板に搭載された発熱素子（以下では半導体素子と表現することもある）が安定に動作するように前記素子から発生する熱を、前記回路基板を経由して熱伝導率の良好なベース板や冷却フィンと言われる放熱部材へ逃がし、かつ前記素子と放熱部材を電気的に絶縁させる重要な働きをする部品である。特に近年では電装部品が増加する一途をたどっており、今後も大幅な需要が見込まれるＥＶ、ＨＥＶ、燃料電池車等の車両用への用途拡大が最も期待されている。その理由として高電圧かつ大電流動作が可能なＩＧＢＴやＭＯＳ−ＦＥＴ等のパワーエレクトロニクスに代表される半導体用素子の搭載が可能なことによるものである。このような半導体モジュールでは年々要求される動作電圧・電流や動作周波数は増加する傾向をしめしている。したがって前記のようなモジュールに用いられるセラミックス回路基板には高放熱性が求められている。また、高速スイッチング化に伴う動作遮断電流（ターンオフ電流）の増大により、パワーモジュールを構成する主回路に発生するインダクタンスが増大する傾向にある。このインダクタンスの増大は、半導体素子のスイッチング損失を招聘するため、例えば、バスパー形状あるいはセラックス回路基板の回路パターンを適正化する試みがなされている。
現在では前記セラミックス回路基板として、高耐絶縁性と高熱伝導率を有する窒化アルミニウム基板や窒化珪素等のセラミックス基板に、銅やアルミニウムといった熱伝導の良好な金属を接合したものが多用されている。中でも高強度を有する窒化珪素基板は高強度・高靭性を併せ持つことから、信頼性の観点から今後の需要拡大が注目される。
前記セラミックス回路基板であるが、一般的には一方の面に電気回路となる金属回路板を接合し、他方の面に放熱用の金属板を接合した構造を有している。また前記金属板には銅又はアルミニウムを主成分とした金属板を用いて、ろう材による活性金属法や、直接接合する、いわゆるＤＢＡやＤＢＣといった方法でセラミックス基板と接合される。また金属回路板には電気回路がエッチング等により形成され、各種素子や外部との電気信号の授受を行うための端子等が接続される。更に、このセラミックス回路基板の放熱金属板は、既述した放熱部材に固着しモジュールとして使用される。ここで前記素子や放熱部材との接合には概略次の２種類の接合構造が各々の用途に応じて用いられている。第一の接合構造として、前記素子や放熱部材との接合に、はんだを用いたことを特徴とする直接冷却構造である。第二の接合構造は、前記素子との接合にはんだ接合を用い、放熱部材との接合には高熱伝導性のグリース等を用いた間接冷却構造である。両構造の特徴を比較すると直接冷却構造では構成材の熱伝導率が高いため、モジュールの低熱抵抗化に有利であるが、はんだ接合部（特に放熱金属板と放熱部材の接合部）の信頼性を劣化させる問題がある。
一方、間接冷却構造では、熱伝導率の低いグリースを介しているため、モジュールの低熱抵抗化には不利であるが、放熱冷却板と放熱部材接合部の信頼性を考慮しなくてもよいという特徴がある。ただし最近では、はんだ材質の改善や厚みの適正化、セラミックス回路基板構成材の厚み構成、材質変更により、はんだ接合部の信頼性が改善されつつある状況である。そこで本発明は、前記直接冷却構造を有したモジュールにおいて、更なる低熱抵抗化モジュール構造と、高速スイッチング化に対応できる信頼性のあるセラミックス回路基板の構造を提案するものである。また、特に車両関連分野においては、前記モジュール自体を機械自体に実装させ機電一体化による軽量化の流れ等もあり、このような場合には、モジュールはより厳しい熱環境下に曝されることになり厳しい熱的信頼性が要求される。
以下に、近年の低熱抵抗化に関する、主な発明例と、前記発明における問題点について示す。まず特許文献２では、回路基板の熱抵抗値を０．２℃／Ｗ以下と規定している。しかしながらこの文献に記載される熱抵抗値の算出根拠が不明確であり、使用されるセラミックス材の熱伝導率も小さいものである。回路基板構成材の板厚等や材質特性からの明確な理由付けが必要である。
また特許文献３では、鉛フリーはんだの使用を前提として、セラミックス基板厚および金属回路基板厚を適正化し、はんだに生じる歪、応力を低減させて、モジュールの信頼性を改善しようとするものである。その理由は鉛フリーのはんだでは、鉛含有はんだに比べて信頼性が劣ると言われているが、近年の環境基準により、鉛フリーのはんだ使用が標準となりつつある背景がある。また前記文献では、セラミックス基板の厚さを現状広く用いられている０．３２ｍｍｔから０．２５ｍｍｔへと薄くすることで、低熱抵抗化を図る目的もある。しかしながら、セラミックス基板材の機械特性をしっかり把握し、慎重な選定を行うことで、０．２５ｍｍｔ未満の厚さでも、セラミックス回路基板の信頼性を損なうものではないと考えられる。
また特許文献１では大電流に対応した低熱抵抗の厚銅貼り回路基板を提案するものであり、セラミックス基板厚には触れていない。直接冷却構造では、熱抵抗に与える影響は銅厚よりもセラミックス基板厚の方が支配的である。逆に間接冷却構造においては、銅厚を厚くすることで、熱抵抗を低減できる場合がある。また冷熱衝撃試験において回路基板に生じる回路剥離やクラック素子には、セラミックス基板の曲げ強度よりもむしろ、破壊靭性の方が支配的であり、その点に関しては特に言及されていない。このことは特許文献４、５においても同様である。つまり冷熱衝撃試験でクラックや剥離進展が認められる回路基板においては、前記試験の比較的初期段階からクラックが進展するものであり、セラミックス回路基板の残留応力が主な駆動力となっている。しかしながら、クラック進展にともなう応力拡大係数値に対して、セラミックス基板の破壊靭性値が勝る場合には、クラック進展が全く起こさないか、またはその進展速度を徐々に低下させる効果がある。
特許文献６ならびに特許文献７では、電力用半導体デバイスの回路配線材(ブスバー)として、絶縁材を挟んで積層した導体板を用い、各導体板の電流が反対方向に流れるようにし、これにより磁界の打ち消し合いが生じて、配線の等価インダクタンスが低減するようにした技術について開示している。
また、特許文献８では、半導体スイッチをブリッジ接続する正極側導体と負極側導体を幅広導体とし、絶縁体を挟むことで積層化した前記正極側導体と負極側導体を有する半導体装置において、前記正極側導体と負極側導体を半導体装置ケースより延長し、前記の積層化した正極側導体と負極側導体の延長部位に電解コンデンサを接続することにより、主回路インダクタンスを低減させる方法が開示されている。
また、非特許文献９では、セラミックス回路基板の配線パターン形状を適正化することにより、絶縁幅（回路溝）間で対抗する回路パターン間で、大電流を個々に逆方向に流すことにより、この箇所で負の相互インダクタンスを発生させ、相殺することにより、主回路インダクタンスを低減させる方法が開示されている。
特開２００３−１９２４６２号公報 特開平７−１７７６８号公報 特開２００３−２０４０２０号公報 特開平９−６９６７２号公報 特開２０００−１２８６５４号公報 特開平９−１１７１２６号公報 特開平１１−１５１９５３号公報 特開２００２−４４９６４号公報 富士時報 vol.77 No.2 ２００４
前述したように、今後の更なるパワーモジュールの大容量化、高速スイッチング化に対応するための低熱抵抗かつ低インダクタンスのセラミックス回路基板が求められている。特に低インダクタンス化に関しては、これまでモジュール構成部の一部であるバスパー形状ならびに回路基板の配線パターン形状の適正化による改善はなされてきているが、回路基板構成材の厚さ等に起因する検討はなされておらず適正化の課題があるのが実情である。
また低熱抵抗化に関して、回路基板に使用されるセラミックス基板を薄くする等提案されてきてはいるものの、単にセラミックス基板の薄板化するだけでは、機械的信頼性が大きく劣化し、結果的にモジュールの総合信頼性を改悪する結果になっている。
したがって、本発明の目的は、インダクタンスを低減し、半導体素子の動作時に発生するサージ電圧のより一層の低減化を図ることで、半導体モジュールの動作信頼性を確保することにある。更に放熱性に優れる回路基板を用いることで、低熱抵抗でかつ高温環境化対応の冷却構造を有する半導体モジュール構造を提案するものである。
第１の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板において、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、セラミックス回路基板のインダクタンスが７．５ｎＨ以下であることを特徴とするセラミックス回路基板である。
即ち、前記の直接冷却構造においては、金属回路板および放熱金属板の厚さを変更するよりも、セラミックス基板の厚みを減少させる方が低熱抵抗化に効果的である。ただし、あまり薄くした場合には、電気的絶縁性を確保できなくなることから、少なくとも０．１ｍｍｔ以上確保することが好ましい。また前記において、接合できる金属板厚の限界は、セラミックス／金属接合後の残留熱応力により決定されるが、現状のセラミックス基板の強度と靭性からセラミックス基板厚の約１０倍程度が限界と考えられる。ただし、今後更に高熱伝導性を示し、高強度・高靭性セラミックス基板材の登場により、また、低温接合技術の進歩により、その限界厚さが広がる可能性はある。いずれにせよ、以上のことがらを考慮し、セラミックス基板と金属回路板の厚みを前述のように規定することが望ましい。また用いられる金属板厚構成はセラミックス回路基板に及ぼす反りの影響も考慮し決めることが必要であることを付け加えたい。また、セラミックス回路基板のインダクタンスについては、回路パターン形状・材質を同一とすると、現在多用される０．６３５ｍｍｔの窒化アルミニウム回路基板のインダクタンス値は、窒化珪素回路基板０．３２ｍｍｔを用いたインダクタンス値よりも大きな値を示すことがわかっている。この原因は材質の相違による誘電損失特性等にもよるが、後述の板厚低減の効果によるところが大きい。また、このインダクタンスを低減することにより、高速で操作する半導体素子のオン・オフ時に生じるサージ電圧（跳ね上がり電圧、スパイク電圧）を抑えることができ、また素子のスイッチング時の遅延時間に起因するスイッチングの電力損失の低減効果も期待できる。
半導体モジュールに用いられるインバータ等の電力変換機器の回路では、通常、半導体素子（ＩＧＢＴ等）は１０ｋＨｚ〜１MHz程度でスイッチングさせて運転するのが一般的である。その際、ＩＧＢＴのターンオフを例にとると、ＩＧＢＴのコレクタ・エミッタ間に生じるサージ電圧ΔＶＣＥ（ｐｅａｋ）は、ターンオフ電流をＩｃ（コレクタ電流）とすると、次式のように表わされる。
ΔＶＣＥ（ｐｅａｋ）＝（ループインダクタンスLo）・ｄＩｃ／ｄｔ ・・・ （１）
ｄＩｃ／ｄｔ：ターンオフ時のＩＧＢＴの電流変化率の最大値
図７にＩＧＢＴターンオフ時のＩＧＢＴのゲート電圧、電圧ＶceとＩＣ波形を示す。
直流電源電圧Ｅｄからのサージ電圧分ΔＶce（ｐｅａｋ）（以後ΔVceと表現することもある）は、Lｏの値に起因し、上記（１）式からLｏ の値が大きいと、ターンオフ時にＩＧＢＴチップに印加されるピーク電圧値（スパイク電圧）が高くなるため、ＩＧＢＴチップおよび並列の接続されているＦＷＤ（フリーホイールダイオード）チップには電圧耐量の高いものが必要となる。電圧耐量の高いチップは通常、チップ面積が広くなるためモジュールの大型化およびコストアップにつながるという問題が生じる。また、サージ電圧を吸収させるために設ける保護回路（スナバ回路等）も、サージ電圧を低減できれば、不要となるメリットもある。さらに、サージ電圧が高いと外部へもたらすノイズも大きくなるため、外部機器の誤動作の原因となる。そこで、特許文献6〜８および非特許文献９に記載されたインダクタンスを低減する技術が提案されている。本発明は、特にセラミックス回路基板のインダクタンス低減により、動作安定化を確保した半導体モジュールを提供することにある。
更に、第２の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板において、前記セラミックス基板の厚さＤｃが０．２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、セラミックス回路基板のインダクタンスが７．５ｎＨ以下であることを特徴とするセラミックス回路基板である。
本発明のセラミックス回路基板では、前記セラミックス回路基板の厚さ方向における等価熱伝導率をλｖ、前記セラミックス基板の厚さ方向における熱伝導率をλｃとした場合に、λｃ／λｖの比が０．１９〜０．８１の間にあるようにすることが好ましい。尚、前記回路基板の等価熱伝導率λｖは下記の式にて計算したものである。また下式で示すλｍ１、λｍ２は各々金属回路板および放熱金属板の熱伝導率である。Ｄtotal＝（Ｄｃ＋Ｄｍ１＋Ｄｍ２）とすると、λｖは下式（２）で表される。
λｖ＝Ｄtotal／（Ｄｍ１／λｍ１＋Ｄｃ／λｃ＋Ｄｍ２／λｍ２） ・・・（２）
信頼性の観点から、セラミックス基板と金属板接合後にセラミックス基板にクラックを生じさせない、限界範囲内において規定した前記金属板に対して、セラミックス回路基板の中では、熱伝導性の劣るセラミックス基板部の熱特性を、前記のように規定することにより、特に直接冷却構造において、発熱素子搭載部の直下に位置する前記セラミックス回路基板の放熱性を改善することができる。つまり、セラミックス基板の熱伝導率は大きい方が好ましい。この場合λｃ／λｖが大きい方が有利と考えられるが、熱伝導率の良好な金属板の厚み（または体積）確保も重要であり、両者のバランスが設計上重要になると考えられる。以上のことから、λｃ／λｖの範囲を前記の範囲とすることが好ましい。
本発明のセラミックス回路基板では、前記金属回路板の比熱が、放熱金属板の比熱と等しいか、または小さいことが好ましい。
本発明のセラミックス回路基板では、前記セラミックス基板の特性が、熱伝導率が６０Ｗ／ｍＫ以上、かつ3点曲げ強度が６００ＭＰａ以上、かつ破壊靭性値が５．０ＭＰａ√ｍ以上であることが好ましい。
本発明のセラミックス回路基板では、前記セラミックス基板の熱伝導率が９０Ｗ／ｍＫ以上の窒化珪素質セラミックスからなることが好ましい。これは既述したようにセラミックス基板には放熱性を良好にするために、熱伝導率の高い材料を用いることは勿論であるが、セラミックス基板のクラック進展阻止などの機械的信頼性を確保するために強度や特に破壊靭性値が大きな材料を用いることが低熱抵抗化に必要不可欠なことである。近年、熱伝導率は劣るが、高強度酸化物セラミックスであるアルミナやジルコニアの薄板を用いて、セラミックス回路基板を構成する提案も認められるが、この理由は機械的信頼性確保のためと考えることができる。
本発明のセラミックス回路基板では、前記特性を満足する窒化珪素を用いた回路基板も提供するものであり、前記特性を発現させるためには、回路基板として用いる高熱伝導窒化ケイ素質焼結体について、窒化ケイ素を主成分とし、マグネシウム（Ｍｇ）を酸化マグネシウム（ＭｇＯ）換算して、周期律表第３ａ族元素（ＲＥ）を酸化物（ＲＥxＯy）換算して、その合計量が０．５〜５．０体積％、ＭｇＯ／ＲＥxＯyで表される体積比が１〜５０の割合で含有であることを特徴とする。ここで、周期律表第３ａ族元素としては、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等が挙げられる。
本発明の高熱伝導窒化ケイ素質焼結体において、周期律表第３ａ族元素を酸化物換算して、０．１体積％以上含有すること、アルミニウム（Ａｌ）を酸化アルミニウム（Ａｌ2Ｏ3）に換算して、０．１体積％以下に抑えることが望ましい。また、焼結体中のβ型窒化ケイ素粒子のうち短軸径５μｍ以上を持つものの割合が、１０体積％未満であること、β型窒化ケイ素粒子のアスペクト比が１５以下であることが望ましい。
また、本発明の高熱伝導窒化ケイ素質焼結体の製造方法は、窒化ケイ素粉末に、焼結助剤として酸化マグネシウム（ＭｇＯ）と、周期律表第３ａ族元素（ＲＥ）の酸化物（ＲＥxＯy）を、その合計量が０．５〜５．０体積％、ＭｇＯ／ＲＥxＯyで表される体積比が１〜５０の割合で添加して成形した後、１〜１０気圧の窒素ガス圧下で、１６５０〜１９５０℃の温度で焼成することを特徴とする。熱伝導率をさらに高めるため、前記焼成した後、１〜１０気圧の窒素ガス圧下で１８５０〜１９５０℃の温度で熱処理をすることが望ましい。成形は金型プレス、鋳込み成形、ドクターブレード法など公知の成形手段により所望のシート状あるいはブロック状に成形する。窒化ケイ素粉末原料として、β−Ｓｉ3Ｎ4含有率が１０重量％以下の窒化ケイ素粉末を用いることが好ましい。
マグネシウムは、焼結助剤として用いられ、窒化ケイ素原料粉末の緻密化に有効である。この元素は、窒化ケイ素質焼結体を構成する第１ミクロ組織成分である窒化ケイ素粒子に対する固溶度が小さいので、窒化ケイ素結晶、ひいては窒化ケイ素質焼結体の熱伝導率を高い水準に保つことができる。
周期律表第３ａ族元素のイットリウム（Ｙ）は、焼結助剤として用いられ、窒化ケイ素原料粉末の緻密化に有効である。この元素は、窒化ケイ素質焼結体を構成する第１ミクロ組織成分である窒化ケイ素結晶に対する固溶度が小さいので、窒化ケイ素結晶、ひいては窒化ケイ素質焼結体の熱伝導率を高い水準に保つことができる。イットリウム同様に窒化ケイ素結晶に対する固溶度が小さく、焼結助剤として作用する元素には、Ｌａ、Ｃｅ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等の希土類元素が挙げられ、なかでも温度、圧力が高くなり過ぎずに焼成ができる点でＬａ、Ｃｅ、Ｇｄ、Ｄｙ、Ｙｂが好ましい。
マグネシウムを酸化マグネシウム換算して、周期律表第３ａ族元素を酸化物換算して、その合計量が０．５体積％未満では、焼結時の緻密化作用が不十分となり、相対密度が９５％未満となり好ましくない。一方５．０体積％を超えると、窒化ケイ素質焼結体の第２のミクロ組織成分である熱伝導率の低い粒界相の量が過剰となり、焼結体の熱伝導率が６０W／（ｍ・Ｋ）未満となる。従って、これらの酸化物はその合計量で０．５〜５．０体積％含有する。好ましくは合計量で０．５〜３．５体積％含有する。
また、周期律表第３ａ族元素を酸化物換算して、０．１体積％未満では焼成時におけるＭｇの拡散を抑制することができず焼結体表面に色むらを生じる。また、ＭｇＯの蒸気圧は焼結助剤として用いる他の希土類酸化物よりも高いため、１８００℃以上の高温で焼成を行う場合には、Ｍｇ成分が焼結体内部より揮発し易くなり著しい密度低下が生じるため、０．１体積％を下まわらないことが好ましい。
酸化マグネシウム（ＭｇＯ）と、周期律表第３ａ族元素の酸化物（ＲＥxＯy）の体積比ＭｇＯ／ＲＥxＯyが１未満では、粒界ガラス相中の希土類酸化物の割合が増大するため焼結過程で液相線温度が上昇し難焼結性となり緻密な焼結体が得られない。また、ＭｇＯ／ＲＥxＯyが５０を超えると焼成時においてＭｇ成分の系外への飛散を抑制することができず焼結体表面に色むらを生じる。この傾向が過度な場合は、窒化ケイ素粒子の間隙を埋める粒界相成分が欠乏し、ボイドが生成するため焼結体の熱伝導率ならびに強度、破壊靱性が低下する問題生じる。特に、０．３２ｍｍ以下の薄いセラミックス基板を焼成する過程ではこの傾向が強くなる。このため、焼成容器中のＭｇ蒸気分を一定に制御するために、目的とするＭｇＯ量に対して、原料粉末の配合組成でＭｇＯ量を多くするか、あるいはＭｇＯ／ＲＥxＯy比に対して、ＲＥxＯy量を多くすることで、上記の問題を解消することができる。
また、セラミックス基板中に含有されるアルミニウム（Ａｌ）は窒化ケイ素粒子に固溶しやく、熱伝導率を著しく低下させるので、酸化アルミニウム（Ａｌ2Ｏ3）に換算して、０．１体積％以下に抑えるのが望ましい。
第３の発明は、請求項１から請求項８いずれかに記載のセラミックス回路基板を使用し、前記金属回路板上に半導体素子を、冷却部材上に前記放熱金属板を各々はんだを用いて固着した構造を有したことを特徴とする直接冷却構造のモジュールである。
第３の発明では、セラミックス基板部の熱抵抗値が、はんだ部の全熱抵抗値よりも小さいことが好ましい。
第４の発明は、請求項１から請求項８いずれかに記載のセラミックス回路基板を使用し、前記金属回路板上に半導体素子を、はんだを用い、冷却部材上に前記放熱金属板についてはグリースおよび／または放熱シート用いて固着した構造を有したことを特徴とする間接冷却構造のモジュールである。
第５の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板であって、前記金属回路板に半導体素子を、前記放熱金属板に冷却部材を各々はんだを用いて固着した構造を有した直接冷却構造のモジュールに用い、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）とした場合、Ｃｏ／Ｓが５０００以下であることを特徴とするセラミックス回路基板である。
第６の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板を使用し、前記金属回路板に半導体素子を、前記放熱金属板に冷却部材を各々はんだを用いて固着した構造を有した直接冷却構造のモジュールであって、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）としたときＣｏ／Ｓが５０００以下となることを特徴とする直接冷却構造のモジュールである。
第７の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板であって、前記金属回路板に半導体素子をはんだを用いて固着し、前記放熱金属板に冷却部材をグリース及び／又は放熱シート用いて固着した構造を有した間接冷却構造のモジュールに用い、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）とした場合、Ｃｏ／Ｓが５００〜２５０００Ｊ／（ｍ２・Ｋ）の範囲にあることを特徴とするセラミックス回路基板である。
第８の発明は、セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板を使用し、前記金属回路板に半導体素子をはんだを用いて固着し、前記放熱金属板に冷却部材をグリース及び／又は放熱シート用いて固着した構造を有した間接冷却構造のモジュールであって、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）としたときＣｏ／Ｓが５００〜２５０００Ｊ／（ｍ２・Ｋ）の範囲にあることを特徴とする間接冷却構造のモジュールである。
セラミックス回路基板は半導体素子から発熱される熱を、効率よく放熱金属板に伝達する役割を果たすものであることから、素早く蓄熱と放熱が要求される。したがって極力高熱伝導材で、比熱の小さい材料で構成されることは勿論のこと、前記板厚構成に従い熱容量もしかる値の範囲をとることが重要である。また直接冷却構造においては、金属回路板側には比熱の小さい材料を用いるのが低熱抵抗化に有利であり、半導体素子に最も近い回路基板の金属回路板は熱を素早く吸収し、セラミックス基板へ伝達する必要がある。そのためにも熱容量が大きく比熱が小さくし、いち早くセラミックス基板との間に温度勾配を形成し、放熱金属板側へ熱を逃がすことが好ましい。また仮に金属回路板の熱容量が単に大きい場合には、吸熱量は大きいが、金属回路板自体が熱を蓄熱し、セラミックス基板への放熱を妨げることになる。また、放熱金属板に関しては、大容量の熱が発生した場合のために、回路基板全体の熱容量はある程度確保したほうが考えられることから、少なくとも半導体素子に最も遠い位置にある放熱金属板の熱容量は金属回路板よりも大きい方が好ましい。ただし本発明の直接冷却構造を用いた場合でも、放熱部材の構造において、グリースを使用した接合構造を部分的に用いた間接構造が考えられる。特にグリース等を介在させた場合には放熱性が極端に劣化するため、回路基板の熱容量が大きい方がむしろ低熱抵抗化に有利になる場合がある。またセラミックス基板や、はんだ接合部にクラックが発生し、放熱性が劣化した場合にも、間接冷却構造では、これらが熱抵抗劣化に及ぼす影響が直接冷却構造よりも小さいことは明記しておきたい。いずれにせよ、本発明では、定常状態のみに限らず、半導体素子からの短時間で過度的な急激な発熱にも対応できるようになる。
前述したように、今後の更なるパワーモジュールの大容量化、高速スイッチング化・低損失化に対応するための低熱抵抗かつ低インダクタンスのセラミックス回路基板が求められている。本発明は、前記課題を解決するセラミックス回路基板と、結果的に低熱抵抗で高速動作可能なモジュール構造（直接冷却または間接冷却を含む）を提案するものである。
以下、本発明の具体的な実施例を説明する。ただし、これら実施例により本発明が限定されるものではない。
本発明のセラミックス回路基板１（以下では回路基板と表現することがある）について説明する。図１、図２はそれぞれ本発明のセラミックス回路基板１の一例を示した外観断面図および外観斜視図である。図１においてセラミックス回路基板１は、セラミックス基板２とその上面に接合された金属回路板３と、下面に接合された放熱金属板４とを備え、セラミックス基板２と金属板３、４とは、直接接合法またはろう材接合法等で接合されている。金属回路板３は発熱素子やボンディングワイヤー（図示せず）、が搭載される金属回路部や、前記素子への電力供給もしくは外部との電気信号を授受するための接続端子（図示せず）からなる。この回路部は、金属回路板３から湿式エッチング等などで形成する。同様に放熱金属板４の沿面部も絶縁確保のため、エッチング除去により形成される。場合によっては信頼性確保のために、放熱金属板４に回路パターンを形成する場合もある。そして、金属回路板３上に半導体素子６がはんだ７を介して実装され、一方放熱金属板４はベース板や放熱フィン等の放熱部材５にはんだ８を介して接合される。そして放熱部材の下部は直接冷却媒体と接するか、またはグリース等を介して、別の放熱部材に固着させ、モジュールを構成する。間接冷却構造においては、はんだ８の代わりにグリース等が用いられ、ネジ止め等で固定される構造になる。
また、図２はセラミックス回路基板部のみの外観斜視図であるが、金属回路板３は本実施例の場合３ヶ所に分かれて形成されており、素子が実装されるパターン部は１０で示す部分となる。図１または図２で示される本発明構造の熱抵抗値をシミュレーションで定常熱解析した結果を図３、および図４に示す。尚、計算したモデルは本発明によるセラミックス回路基板構成の一例を用いたものである。まず図３はセラミックス基板厚依存性を、また図４は金属回路板、および金属放熱板の厚み依存性を示したものである。比較のためにグリースを用いた間接冷却構造の場合の結果も示す。いずれの冷却モデルでも半導体素子部との接合部７には、はんだ接合を仮定した。また直接冷却では接合部８は、はんだ接合であり、一方間接冷却では接合部８はグリースである。熱伝導率は一般的な値であり、はんだ部は４０Ｗ／ｍ・Ｋ、グリースは１Ｗ／ｍ・Ｋとした。図中に表記のモデルＡは直接冷却の場合を、またモデルＢは間接冷却を示すものである。またセラミックス基板には熱伝導率９０Ｗ／ｍ・Ｋの窒化ケイ素基板（０．１〜０．３２ｍｍｔ）を、また金属回路板および金属放熱板には無酸素銅を、また前記金属板の厚みは高電流密度に対応するために、本実施例では０．１ｍｍｔ以上を仮定したが、素子の発熱密度が小さければ、更に薄い金属板厚を用いることも可能である。
まず図３から低熱抵抗化には間接冷却よりも直接冷却構造の方が有利であることが理解できる。つまり間接冷却では熱伝導率（１〜５Ｗ／ｍ・Ｋ程度）の極めて低いグリースを使用するため、セラミックス回路基板部に熱が蓄積するためである。また基板厚依存に着目すると、両冷却構造ともにセラミックス基板厚を薄くすることで、低熱抵抗化が実現できることがわかる。一方、図４の金属板厚依存に対しては、直接冷却構造では大きな熱抵抗依存は認められない。このことから直接冷却では、同一金属材料を用いる場合には、厚み依存が小さいことがわかる。それに対して間接冷却では、金属板厚依存が認められる。一般には板厚が小さい方が、熱抵抗が小さくなると考えられるが、図４では傾向が逆になっている。これは前述したようにセラミックス回路基板部に熱が蓄積されたためであり、セラミックス回路基板部の体積増加による熱容量増加で蓄熱能力が増加し、素子部の温度低下に寄与するためである。ただし、間接冷却においては回路基板部の体積を極端に大きくした場合には、モジュールの重量が大きくなることや、逆に熱抵抗値が大きくなるので、半導体素子の発熱量に見合った適切な設計が必要であることは言うまでも無い。既述した本発明におけるλｃ／λｖの比の範囲規定も上記内容を反映させての値であることを明記したい。次に以上の結果も踏まえて、本発明の実施例について示す。
（実施例１）
まず本発明で作製したセラミックス回路基板の構成を表１に示す。セラミックス基板２としては、特に窒化珪素に限定されるものではなく、高絶縁耐圧性と低誘電損失を併せ持ち、熱伝導率の高い窒化アルミニウム（ＡｌＮ）基板や、その他の窒化物、硼化物、酸化物、炭化物やこれらの複合化合物の絶縁基板を用いることができる。また機械的信頼性をより高めたい場合には、強度・靭性も高い材料を用いたほうが好ましい。本実施例では金属回路板３および放熱金属板４に無酸素銅圧延板を用いた場合を示すが、その他の銅合金やアルミやアルミ合金、モリブデン、タングステン等の放熱性に優れる導電性材料を用いても良く、その効果と傾向はほとんど同じである。また、前記モリブデン、タングステン前記多孔質炭素材と銅、アルミなどの金属を複合材または含浸させた低熱膨張材を金属回路板側に用いれば、半導体素子下のはんだ材の長寿命化に有利である。
まずセラミックス回路基板１の製造方法について述べるが、その製造方法・条件は下記の内容に限定されるものではない。まずセラミックス基板として、窒化珪素基板を用いた場合について示す。まず窒化ケイ素粉末を主成分とする原料粉末に酸化物系のマグネシア（ＭｇＯ）、イットリア（Ｙ２Ｏ３）のセラミックス焼結助剤粉末を加え、これに更に分散剤、粘結助剤、溶剤等を添加しボールミル混合で、所定粘度のスラリーを作製した。次に脱泡工程を経て、前記スラリーの粘度を更に基準範囲内に調整した。その後シート成形法によりグリーンシートを作製したが、このシート成形時の条件を各種変更し、焼結体サイズで０．１〜３．２ｍｍｔとなるように各種シートを作製した。完成したシートは適切なサイズに切断後、脱脂処理および焼結工程を経てセラミックス基板の焼結体（以下では単にセラミックス基板と示す）とした。その後、脱脂前にセラミックス基板表面に塗布したｈ−ＢＮ等の潤滑物質をブラスト処理で基板表面の平滑化と清浄化を行った。このようにして得られた基板は、レーザー加工により所望の形状に（多数個取りの場合もある）加工され、所望の基板形状２を得た。この後、活性金属法により金属板とセラミックス基板をろう付接合した。セラミックス基板２の特性は、３点曲げ強度７００ＭＰａ以上、熱伝導率が９０Ｗ／（ｍ・Ｋ）以上、破壊靭性値が６ＭＰａ√ｍであった。ちなみにセラミックス基板であるが、焼結条件により熱伝導率が１２０Ｗ／（ｍ・Ｋ）、のものから６０Ｗ／（ｍ・Ｋ）のものまで用途に応じて作製することが可能である。次に、ろう付接合した接合体に、感光性レジストを使用し、表裏の金属板表面に所望のレジストパターンを形成した。その後湿式エッチングにより、金属板の不要部を除去し、所望の金属回路パターンを形成した。更に、不要なろう材を除去する工程と、無電解Ｎｉ−Ｐめっき工程を経て、５０×３０ｍｍサイズのセラミックス回路基板１を作製した。
本実施例では前記セラミックス回路基板を用いた、モジュールも作製し、その特性を評価した。そこで前記モジュールの作製方法について述べる。目的はモジュール構造における熱抵抗低減効果と回路基板の低インダクタンスの効果を確認するためである。図６にモジュールの断面概略図を示す。まず３ｍｍｔの無酸素銅板のベース板を用意し、はんだ接合面の外周部に、はんだレジストを形成した。次いでセラミックス回路基板の半導体素子実装部に、はんだペーストを印刷した。その後、リフロー工程を経て、ＩＧＢＴや、ＦＷＤ半導体素子等２６、２７をセラミックス回路基板と接合した。次にベース板３１の放熱金属板接合部に、はんだペーストを印刷し、その後リフロー工程を経て、前記セラミックス回路基板とベース板３１の接合体を得た。２度に分けてリフロー工程を実施したのは、半導体素子下と、ベース板上部のはんだ材の融点が異なるためである。以上の工程により、半導体素子ＩＧＢＴ等とセラミックス回路基板とベース板の接合体を得た。
この後、端子の付いた樹脂製のケース２３と前記回路基板の接合体を接着した後、超音波接合によりボンディングワイヤー２４で、半導体素子と金属回路板２８および樹脂ケースの端子２０、２１、２２間を電気的に接続した。更に半導体素子やワイヤー部の保護のために、ゲル状の樹脂モールド２５を行った。最後に回路基板の絶縁を確認し、モジュールを作製した。
まず直接冷却構造での評価を実施するために、前記モジュールをアルミ合金製の水冷ジャケット（室温、冷却水温約２０℃）に組み込み前記ベース板下面が直接冷却水に接するように、ベース板と水冷ジャケットをネジ締め固定した。尚、実際のモジュール構造では、前記ベース板自体が冷却フィン構造を有する場合が十分考えられるが、ここではまず、簡易的に直接冷却構造の効果を検証することを目的とした。半導体素子には、専用の熱抵抗テスターを用いて、所定値の電流・電圧を所定時間印加前後のＰＮ接合部の順方向電圧値Ｖｃｅの変化量から、事前に測定した検量線、つまりＶｃｅと温度との関係を用いて、ＰＮ接合部（ジャンクション部）の温度を求め、温度変化（単位：℃）と投入電力（単位：Ｗ）の比からモジュールの飽和熱抵抗（単位：℃／Ｗ）とした。尚、前記飽和熱抵抗を求めるためには、事前に過渡状態の熱抵抗値が飽和状態に到達する電力印加時間を求めておく必要があることを追記しておく。
セラミックス回路基板のインダクタンスは、図７に示すインダクタンス測定回路を用いて評価した。この場合のセラミックス基板一枚のサイズは５０×６０ｍｍサイズであるが、ＵＶＷの３相インバーター回路部の１相あたりに１枚のセラミックス回路基板が割り当てた構造であり、半導体モジュールには合計３枚のセラミックス回路基板が搭載された構成となっている。したがってインダクタンスは３枚分の回路基板のインダクタンスと、回路基板以外の配線や、平滑コンデンサ等の和として評価することになる。回路基板の構成要素を変更することで、インダクタンスが低減される因子として、１）セラミックス基板厚さ ２）回路基板サイズ ３）金属回路厚さおよび４）回路パターン形状がある。回路パターンの最適化を行った上で、更なるインダクタンスの低減を図るには、１）〜３）の因子についての検討が必要であるが、従来のＡｌＮ基板では、強度および破壊靱性が小さいため、使用できるセラミックス基板厚さは０．６ｍｍｔ（または０．６３ｍｍｔ）から、薄い場合でも０．５ｍｍｔであり、また金属回路板厚さは０．４ｍｍｔ以下である必要があり、セラミックス回路基板自身のインダクタンス低減には限界がある。これに対して、機械特性に優れる窒化ケイ素セラミックス基板を用いることにより、セラミックス基板厚さを従来の０．６ｍｍｔから０．１ｍｍｔまでに低減でき、また、基板サイズについては、２倍の面積である５０×６０ｍｍサイズ以上、さらに金属回路板厚さを最大６ｍｍｔまでの拡大が可能であり、従来にないセラミックス回路基板構成によりセラミック回路基板のインダクタンスを低減することが可能となる。
ここで、セラミックス基板の厚さとセラミックス回路基板のインダクタンスの関係について説明する。セラミックス基板厚さが薄くなると、金属回路板に電流を流す場合、回路を流れる電流によって放熱金属板に誘導電流が発生し、この誘導電流によって、上記セラミックス回路基板の合成インダクタンスを低減する。セラミックス基板厚さの薄いセラミックス回路基板の構成では、半導体素子動作時に金属回路板に時間的に変化する電流が流れると、その電流によって金属回路板周囲にも磁界が生じる。この磁界は、金属回路板に近接、平行配置させた放熱金属板に誘導起電力を発生させる。この誘導起電力は放熱金属板に、金属回路板に流れる電流とは向きが逆になる誘導電流を流す。さらに、この誘導電流は、前記放熱金属板の周囲に磁界を発生させ、しかもその磁界は前記金属回路板が作り出す磁界とは逆向きの磁界を作り、前記の金属回路板が作る磁界を弱める作用をする。
一般に誘導電流によって作られた磁界は、反抗磁界と呼ばれている。この誘導電流と金属回路板を流れる電流は、各々の電流による相互インダクタンスと自己インダクタンスの和として表されるセラミックス回路基板の合成インダクタンスを低減する効果が得られる。すなわち、セラミックス基板厚さを薄くすることで、前記効果を大きくし、セラミックス回路基板に負荷されるインダクタンスを低減することができる。
回路構成を変えたセラミックス回路基板のインダクタンス低減効果の評価は、前記のように実際にパワーモジュールを作製することで評価することが必要である。すなわち、半導体素子（ＩＧＢＴおよびＦＷＤ）を３素子ずつ搭載したセラミックス回路基板（サイズ：５０×６０ｍｍ）３組を組み合わせた半導体モジュールに対して、これらで構成するブリッジ回路に加わるモジュール全体のインダクタンスを測定した。その評価結果の一例を表す模式図を図８に示す。この場合、半導体素子がターンオフするときのＩＧＢＴチップのコレクタ・エミッタ間に印加されるサージ電圧ΔＶＣＥ（ｐｅａｋ）は、前出の（１）式から算出した。
ΔＶＣＥ（ｐｅａｋ）＝（ループインダクタンスLｏ）・ｄＩｃ／ｄｔ… （１）
ｄ Ｉｃ／ｄｔ：ターンオフ時のＩＧＢＴの電流変化率の最大値。
上記数値からセラミック回路基板のループインダクタンスLｏの低減効果を評価した。ここで、ループインダクタンスLｏは、セラミックス回路基板のインダクタンスと主回路インダクタンスの和である。ちなみに本実施例における主回路インダクタンス（セラミックス回路基板以外のインダクタンスで、配線と平滑回路部のインダクタンスの和で表される。）はモジュール全体で９．５ｎＨである。ループインダクタンスから前記の主回路インダクタンスを差し引いたものを、3等分するとセラミックス回路基板１枚当たりのインダクタンスは、本発明の実施例においては、全て７．５ｎＨ以下である。また、半導体素子のターンオフ時間は０．８μsec、下降時間は０．２５μsec、ターンオフ電流Ｉｃは４００Ａ、コレクタ・エミッタ間電圧Ｖｃｅは３００Ｖである。これに対してセラミックス回路基板にアルミ（０．４ｍｍｔ）貼りの窒化アルミニウム基板（０．６３ｍｍｔ）を用いた同一構成のモジュールにおいてインダクタンスを実測した結果では、セラミックス回路基板１枚当たりのインダクタンスは、最低でも９．０ｎＨ以上であった。既述のように前記ループインダクタンスＬｏが増加すると、スイッチング時における半導体スイッチへのサージ電圧ΔＶｃｅ（ｐｅａｋ）が増加し、半導体スイッチのスイッチング損失が増大する。前記スイッチング損失の増大は半導体スイッチの寿命短縮または冷却コスト増加の一因となる。このため、Lｏ 値を低減することが求められるが、本発明では、０．３２ｍｍｔ以下のセラミックス回路基板を用いることにより、更なるサージ電圧の低減を図ることができ、モジュールの動作信頼性を一層高めることが可能となった。
表１に本実施例により作製したセラミックス回路基板の一覧を示す。表１において、試作Ｎｏ１〜Ｎｏ１５は本発明の実施例、試作Ｎｏ１６〜Ｎｏ１８は比較例である。まず板厚構成に着目すると試作Ｎｏ１６に示されるように、セラミックス基板厚に対して、極端に厚い金属板を接合した場合には、エッチング後にセラミックス基板にクラックが認められた。このセラミックス基板のクラックは、セラミックス基板と金属板との接合後の残留応力が原因で生じたものである。このことから接合できる金属板厚の限界は、セラミックス基板厚に依存すると考えられる。表１に示すように、銅板を用いた本実施例の場合には、セラミックス基板厚の約１０倍程度が接合できる金属板厚の限界と考えられる。またここでは、セラミックス回路基板の反りを制御する目的で、金属回路板厚が放熱金属板厚と等しいか、もしくは大きい場合を取り扱った。
また、本発明の実施例からわかるように、セラミックス基板板厚Dcとセラミックス基板に接合された金属回路板厚Dm1と放熱金属板Dm2とを所定厚みに規定したセラミックス回路基板を用いることにより、熱抵抗が０．２５℃／Ｗ以下と極めて低いモジュールを実現できることが確認された。一方、本発明のセラミックス基板板厚Dcとセラミックス基板に接合された金属回路板厚Dm1と放熱金属板Dm2との所定厚み比を満足していない構成（Ｎｏ１７，Ｎｏ１８）では、熱抵抗も０．３℃／Ｗ以上と大きな値を示したが、サージ電圧も５０Ｖ以上と高い値を示した。
Figure 2008124416
以上の結果から、サージ電圧値ΔＶｃｅはセラミックス基板厚さを０．３２ｍｍｔ以下とすることにより、ループインダクタンスＬｏを低減でき、全ての試作構成において、５０Ｖ以下とすることが可能であることがわかる。ちなみに本発明の実施例においては、比較例と比べても、約２０％もサージ電圧が低減されている。このため、半導体素子の動作損失を飛躍的に低減することが可能となった。
（実施例２）
次に、実施例１と同様な方法で作製したモジュールを用いて、セラミックス回路基板構成を変えた間接冷却構造を有する別形態のモジュールを作製した。これは図５に示すように、半導体素子／セラミックス回路基板／ベース板のはんだ接合構造体を、高熱伝導性グリース（熱伝導率：約１Ｗ／ｍ・Ｋ）１３を介して、アルミ合金性の冷却フィン１４にネジ締め固定したものである（水冷ジャケットもアルミ合金製）。そして冷却フィン１４が直接冷却水に接する構造になっており、間接冷却構造の１種といえる。この構造はＨＥＶ等の車両用途に実際に用いられている構造であり、冷却フィンにアルミ合金を用いているのは、軽量化を主目的としたものであり、ベース板や、回路基板の金属板も全てアルミ合金等が用いられる場合もあるが、その効果と傾向は銅を用いた場合と同じである。このようにして作製したモジュールを実施例１と同様な条件、手法で、熱抵抗値とインダクタンスを評価した。結果を表２に示す。
間接冷却においては、既述したように、低熱抵抗化には厚い金属板を接合した方が、有利な場合がある。本試作例においても、金属回路板、放熱金属板の厚い方が熱抵抗は小さくなる傾向を示した。ただし、直接冷却構造と比較すると、熱抵抗値は大きな値を示した。そこで、実施例２においては０．４℃／Ｗを熱抵抗値の比較の目安とした。まず、Ｎｏ２０〜Ｎｏ２６（Ｎｏ２５は除く）では、薄いセラミックス基板への極端な厚い金属板の接合は困難であることが、クラックの発生状況から理解できる。また低強度や、低靭性のセラミックス基板を用いた場合においても同様である。またＮｏ１８、Ｎｏ１９、Ｎｏ２５のようにクラックが生じない場合でも、低熱抵抗化の観点から、セラミックス基板の熱伝導率、厚みは小さい方がよい。本発明の実施例においては、全て０．４℃／Ｗ以下の熱抵抗を示すことがわかる。次にサージ電圧に着目すると、０．４ｍｍｔ、０．６ｍｍｔのセラミックス基板を用いた場合と比較すると、約３０％低減できることがわかる。
Figure 2008124416
以上実施例を示したが、これらは本発明における、ほんの一部である。いずれにしても、本発明を実施したセラミックス回路基板および、前記セラミックス回路基板を用いたモジュールとすることにより、高放熱性に優れ、なおかつ、半導体素子のＩＧＢＴやＦＷＤがスイッチングする際に発生するサージ電圧をより一層低減できるため、高効率で高速スイッチング動作が可能で、かつ動作特性の安定した高信頼性のパワー半導体モジュールを提供することができる。
本発明の実施例１のセラミックス回路基板を用いた直接冷却構造モジュールの断面図である。 本発明の別の実施例のセラミックス回路基板の斜視図と、切り出し体の説明用斜視図である。 本発明の一実施例のセラミックス回路基板を用いた直接冷却構造モジュールの熱抵抗計算結果を示す図である。 本発明の一実施例のセラミックス回路基板を用いた間接冷却構造モジュールの熱抵抗計算結果例を示す図である。 本発明の実施例２のセラミックス回路基板を用いた間接冷却構造モジュールの断面図である。 素子を搭載したモジュールの断面概略図である。 インダクタンス評価用の回路図である。 ＩＧＢＴターンオフ時のＩＧＢＴの電圧ＶＣＥとＩＣ波形を示す図である。
符号の説明
１：セラミックス回路基板
２：セラミックス基板
３：金属回路板
４：放熱金属板
５：放熱部材
６：半導体素子
７：はんだ１
８： はんだ２
１０：半導体素子を実装するパターン
１１：切り出し体
１２：回路としては働かない枠部（実施例によっては無い場合もある）
１３：高熱伝導グリース
１４：冷却フィン
２０：主端子
２１：主端子
２２：ゲート端子
２３：樹脂ケースおよび蓋
２４：ボンディングワイヤー
２５：ゲル状の樹脂
２６：ＦＷＤ
２７：ＩＧＢＴ
２８：金属回路板
２９：セラミックス基板
３０：放熱金属板
３１：ベース板

Claims (14)

  1. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板において、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、セラミックス回路基板のインダクタンスが７．５ｎＨ以下であることを特徴とするセラミックス回路基板。
  2. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板において、前記セラミックス基板の厚さＤｃが０．２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、セラミックス回路基板のインダクタンスが７．５ｎＨ以下であることを特徴とするセラミックス回路基板。
  3. 前記セラミックス回路基板の厚さ方向における等価熱伝導率をλｖ、前記セラミックス基板の厚さ方向における熱伝導率をλｃとした場合に、λｃ／λｖの比が０．１９〜０．８１の間にあることを特徴とする請求項１又は２に記載のセラミックス回路基板。
  4. 前記金属回路板の比熱が、放熱金属板の比熱と等しいか、または小さいことを特徴とする請求項１乃至３のいずれかに記載のセラミックス回路基板。
  5. 前記セラミックス基板材の特性が、熱伝導率が６０Ｗ／ｍＫ以上、かつ3点曲げ強度が６００ＭＰａ以上、かつ破壊靭性値が５．０ＭＰａ√ｍ以上であることを特徴とする請求項１乃至４のいずれかに記載のセラミックス回路基板。
  6. 前記セラミックス基板材の熱伝導率が９０Ｗ／ｍＫ以上の窒化珪素質セラミックスからなることを特徴とする請求項１乃至５のいずれかに記載のセラミックス回路基板。
  7. 前記セラミックス基板材の組成が、窒化ケイ素を主成分とし、マグネシウム（Ｍｇ）を酸化マグネシウム（ＭｇＯ）換算して、周期律表第３ａ族元素（ＲＥ）を酸化物（ＲＥxＯy）換算して、その合計量が０．５〜５．０体積％、ＭｇＯ／ＲＥxＯyで表される体積比が１〜５０の割合で含有することを特徴とする請求項６に記載のセラミックス回路基板。
  8. 請求項１乃至７のいずれかに記載のセラミックス回路基板を使用し、前記金属回路板上に半導体素子を、前記放熱金属板に冷却部材を各々はんだを用いて固着してなることを特徴とする直接冷却構造のモジュール。
  9. 請求項８に記載の直接冷却構造のモジュールにおいて、セラミックス基板部の熱抵抗値が、はんだ部の全熱抵抗値よりも小さいことを特徴とする直接冷却構造のモジュール。
  10. 請求項１乃至７のいずれかに記載のセラミックス回路基板を使用し、前記金属回路板上に半導体素子をはんだを用いて固着し、前記放熱金属板に冷却部材をグリース及び／又は放熱シート用いて固着してなることを特徴とする間接冷却構造のモジュール。
  11. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板であって、前記金属回路板に半導体素子を、前記放熱金属板に冷却部材を各々はんだを用いて固着した構造を有した直接冷却構造のモジュールに用い、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）とした場合、Ｃｏ／Ｓが５０００以下であることを特徴とするセラミックス回路基板。
  12. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板を使用し、前記金属回路板に半導体素子を、前記放熱金属板に冷却部材を各々はんだを用いて固着した構造を有した直接冷却構造のモジュールであって、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）としたときＣｏ／Ｓが５０００以下となることを特徴とする直接冷却構造のモジュール。
  13. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板であって、前記金属回路板に半導体素子をはんだを用いて固着し、前記放熱金属板に冷却部材をグリース及び／又は放熱シート用いて固着した構造を有した間接冷却構造のモジュールに用い、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）とした場合、Ｃｏ／Ｓが５００〜２５０００Ｊ／（ｍ２・Ｋ）の範囲にあることを特徴とするセラミックス回路基板。
  14. セラミックス基板と、前記セラミックス基板の一面に接合された金属回路板と、前記セラミックス基板の他面に接合された放熱金属板とからなるセラミックス回路基板を使用し、前記金属回路板に半導体素子をはんだを用いて固着し、前記放熱金属板に冷却部材をグリース及び／又は放熱シート用いて固着した構造を有した間接冷却構造のモジュールであって、前記セラミックス基板の厚さＤｃが０．３２ｍｍ以下で、かつ前記金属回路板厚Ｄｍ１と前記放熱金属板厚Ｄｍ２とが、Ｄｃ≧（Ｄｍ１＋Ｄｍ２）／２０の関係にあり、前記セラミックス回路基板の平均熱容量をＣｏ（Ｊ／Ｋ）、セラミックス回路基板の面積をＳ（ｍ２）としたときＣｏ／Ｓが５００〜２５０００Ｊ／（ｍ２・Ｋ）の範囲にあることを特徴とする間接冷却構造のモジュール。
JP2007091191A 2006-03-31 2007-03-30 セラミックス回路基板およびこれを用いた半導体モジュール Pending JP2008124416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007091191A JP2008124416A (ja) 2006-03-31 2007-03-30 セラミックス回路基板およびこれを用いた半導体モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006100015 2006-03-31
JP2006284118 2006-10-18
JP2007091191A JP2008124416A (ja) 2006-03-31 2007-03-30 セラミックス回路基板およびこれを用いた半導体モジュール

Publications (1)

Publication Number Publication Date
JP2008124416A true JP2008124416A (ja) 2008-05-29

Family

ID=39508812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007091191A Pending JP2008124416A (ja) 2006-03-31 2007-03-30 セラミックス回路基板およびこれを用いた半導体モジュール

Country Status (1)

Country Link
JP (1) JP2008124416A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010505A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
KR101305543B1 (ko) * 2011-12-20 2013-09-06 주식회사 포스코엘이디 광반도체 기반 조명장치 및 그것의 제조방법
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN109478538A (zh) * 2016-07-28 2019-03-15 株式会社东芝 电路基板以及半导体模块
JPWO2020218193A1 (ja) * 2019-04-26 2020-10-29
CN112399705A (zh) * 2020-11-10 2021-02-23 四川深北电路科技有限公司 一种5g通讯设备用高频高导热混压板及其制作方法
JPWO2022064599A1 (ja) * 2020-09-24 2022-03-31

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351673A (ja) * 1999-06-10 2000-12-19 Hitachi Metals Ltd 高熱伝導窒化ケイ素質焼結体およびその製造方法
JP2003204020A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
JP2005050919A (ja) * 2003-07-30 2005-02-24 Ngk Spark Plug Co Ltd 回路基板および半導体装置
JP2006041231A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック回路基板および電気装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351673A (ja) * 1999-06-10 2000-12-19 Hitachi Metals Ltd 高熱伝導窒化ケイ素質焼結体およびその製造方法
JP2003204020A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
JP2005050919A (ja) * 2003-07-30 2005-02-24 Ngk Spark Plug Co Ltd 回路基板および半導体装置
JP2006041231A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック回路基板および電気装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010505A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
KR101305543B1 (ko) * 2011-12-20 2013-09-06 주식회사 포스코엘이디 광반도체 기반 조명장치 및 그것의 제조방법
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
CN109478538A (zh) * 2016-07-28 2019-03-15 株式会社东芝 电路基板以及半导体模块
CN109478538B (zh) * 2016-07-28 2022-04-01 株式会社东芝 电路基板以及半导体模块
JPWO2020218193A1 (ja) * 2019-04-26 2020-10-29
JP7212768B2 (ja) 2019-04-26 2023-01-25 デンカ株式会社 セラミックス回路基板および電子部品モジュール
JPWO2022064599A1 (ja) * 2020-09-24 2022-03-31
WO2022064599A1 (ja) * 2020-09-24 2022-03-31 三菱電機株式会社 半導体装置および電力変換装置
CN112399705A (zh) * 2020-11-10 2021-02-23 四川深北电路科技有限公司 一种5g通讯设备用高频高导热混压板及其制作方法

Similar Documents

Publication Publication Date Title
JP2008124416A (ja) セラミックス回路基板およびこれを用いた半導体モジュール
EP2018667B1 (en) Power semiconductor module
CA2232425C (en) Functionally gradient material and its use in a semiconductor circuit substrate
KR20080065988A (ko) 히트싱크 모듈 및 그 제조방법
US20050258550A1 (en) Circuit board and semiconductor device using the same
Neeb et al. A 50 kW IGBT power module for automotive applications with extremely low DC-link inductance
Miric et al. Inorganic substrates for power electronics applications
JP2004022973A (ja) セラミック回路基板および半導体モジュール
KR20160108307A (ko) 전자회로장치
JP2002329938A (ja) セラミック回路基板
CN115700012A (zh) 双面冷却型功率模块用陶瓷电路基板、其制造方法及具有其的双面冷却型功率模块
JP2013182960A (ja) 窒化珪素回路基板およびその製造方法
JP2009088330A (ja) 半導体モジュール
JP3793562B2 (ja) セラミック回路基板
JP4404602B2 (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP2007096252A (ja) 液冷式回路基板および液冷式電子装置
JP2004087927A (ja) セラミック回路基板
JP2003133662A (ja) セラミック回路基板
JP2006073663A (ja) 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP5392901B2 (ja) 窒化珪素配線基板
JP2003283063A (ja) セラミック回路基板
JP4496043B2 (ja) 電気素子冷却モジュール
JP2006073658A (ja) 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP3190282B2 (ja) 回路基板の製造方法
JP4496041B2 (ja) 電気素子冷却モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120127