CN109478538A - 电路基板以及半导体模块 - Google Patents

电路基板以及半导体模块 Download PDF

Info

Publication number
CN109478538A
CN109478538A CN201780046682.1A CN201780046682A CN109478538A CN 109478538 A CN109478538 A CN 109478538A CN 201780046682 A CN201780046682 A CN 201780046682A CN 109478538 A CN109478538 A CN 109478538A
Authority
CN
China
Prior art keywords
mentioned
metal plate
volume
region
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780046682.1A
Other languages
English (en)
Other versions
CN109478538B (zh
Inventor
加藤宽正
佐野孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Publication of CN109478538A publication Critical patent/CN109478538A/zh
Application granted granted Critical
Publication of CN109478538B publication Critical patent/CN109478538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

电路基板具备：具有第一面和第二面的陶瓷基板；第一金属部，具有与第一面接合的第一金属板和从第一金属板的表面突出的凸部；以及第二金属部，具有与第二面接合的第二金属板。当陶瓷基板沿长边方向被等分割为第一至第三分割部时，V1、V2、V3、V4、V5以及V6是满足如下关系的数，即(V4/V1)+(V6/V3)≦2(V5/V2)、0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2。

Description

电路基板以及半导体模块
技术领域
实施方式涉及电路基板以及半导体模块。
背景技术
近年来，伴随着产业设备的高性能化，搭载于产业设备的功率模块的高输出化不断发展。伴随于此，半导体元件的高输出化不断发展。半导体元件的动作保证温度为125℃～150℃，今后预计将上升至175℃以上。
伴随着半导体元件的动作保证温度的上升，针对陶瓷金属电路基板要求高热循环试验(TCT)特性。TCT是以低温→室温→高温→室温作为1个循环，测定陶瓷金属电路基板的耐久性的方法。
以往的陶瓷金属电路基板的例子，包括具有无空隙的焊料溢出部的陶瓷金属电路基板。作为陶瓷基板而使用氮化硅基板的例子具有5000循环的耐久性。通过消除焊料溢出部的空隙，能够改进TCT特性。然而，伴随着半导体元件的高性能化，动作保证温度预计将上升至175℃以上。
另一方面，伴随着半导体元件的高性能化，为了增加通电容量，正在研究使用较大的外部端子。例如，外部端子的接合部的厚度为3mm以上。外部端子具有引线框、引脚等各种各样的形状。为了增加通电容量，不使用引线接合那样的细线、而使用比较厚的引线框的做法是有效的。
仅将金属板的搭载半导体元件的部位加厚，对于使得元件的热容易散逸这一方面来说也是有效的。仅将搭载半导体元件的部位加厚了的金属板具有凸部。通过像这样在金属板上设置凸部，为了确保通电容量、提高散热性，尝试将金属板加工成具有凸部的立体构造。
若在金属板上设置凸部，则陶瓷电路基板大幅弯曲。若陶瓷电路基板弯曲，则容易产生安装于散热部件时的安装不良。当利用在金属板上具有凸部的陶瓷电路基板而进行高温侧为175℃的TCT时，不一定能够得到良好的特性。这是因为：随着引线端子、金属板变厚，施加于陶瓷电路基板的应力变高。因此，谋求即便在金属板上设置凸部也不会使其弯曲、具有良好的TCT特性的陶瓷电路基板。
现有技术文献
专利文献
专利文献1：国际公开第2011/034075号公报
专利文献2：日本特开2004－134703号公报
发明内容
实施方式所涉及的电路基板具备：陶瓷基板，具有第一面和第二面，且厚度为0.5mm以下；第一金属部，具有：与第一面接合的第一金属板和从第一金属板的表面突出的凸部；以及第二金属部，具有与第二面接合的第二金属板。第一金属板以及第二金属板中的至少一个的厚度为0.6mm以上。第一金属板的合计体积相对于第二金属板的合计体积之比大于1.0。当陶瓷基板沿着长边方向被等分割为第一至第三分割部时，第一金属部具有：与第一分割部重叠的第一区域；与第二分割部重叠的第二区域；以及与第三分割部重叠的第三区域。第二金属部具有：与第一分割部重叠的第四区域；与第二分割部重叠的第五区域；以及与第三分割部重叠的第六区域。第一区域的体积V1、第二区域的体积V2、第三区域的体积V3、第四区域的体积V4、第五区域的体积V5、以及第六区域的体积V6是满足以下关系的数，即：(V4/V1)+(V6/V3)≦2(V5/V2)、0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2。
附图说明
图1是示出陶瓷电路基板的一例的图。
图2是示出陶瓷电路基板的另一例的图。
图3是示出陶瓷电路基板的又一例的图。
图4是举例示出陶瓷电路基板的金属板的厚度的图。
图5是举例示出陶瓷基板的翘曲量的图。
图6是举例示出陶瓷基板的翘曲量的图。
图7是示出半导体模块的一例的图。
图8是举例示出接合层溢出部与金属板侧面的接触角的图。
图9是示出表铜板的配置位置的图。
具体实施方式
图1～图3示出实施方式所涉及的陶瓷电路基板的例子。图1～3图示出陶瓷电路基板1、陶瓷基板2、表金属板3、背金属板4、凸部(外部端子或者表金属板3的凸部)5。在图1中，在表金属板3接合有引脚型的外部端子。在图2中，在表金属板3连接有引脚型以及引线框型的外部端子而形成凸部5。在图2中，在2个表金属板3分别接合有2个外部端子而形成凸部5。在图3中，具有凸部5的表金属板3与陶瓷基板2接合。
陶瓷基板2的厚度优选为0.50mm以下。若陶瓷基板2的厚度超过0.50mm，则存在使散热性降低的顾虑。后面即将叙述，与外部端子接合前的陶瓷电路基板的翘曲量的控制较难。
关于陶瓷基板2，只要厚度为0.50mm以下即可，其材质并无特殊限定。陶瓷基板2优选厚度为0.33mm以下、3点弯曲强度为500MPa以上的氮化硅基板。氮化硅基板的厚度能够减薄至0.33mm以下、且能够进一步减薄至不足0.30mm。关于陶瓷基板2，优选热传导率为80W/m·K以上、3点弯曲强度为500MPa以上的氮化硅基板。通过减薄陶瓷基板2能够提高散热性。通过提高热传导率，能够进一步提高散热性。3点弯曲强度优选为500MPa以上、进一步优选为600MPa以上。通过提高基板的强度，即便如后面即将叙述的那样接合具有凸部的金属板，也能够降低翘曲量。氮化硅基板是能够同时实现薄型化、高热传导化、高强度化的基板。
表金属板3以及背金属板4中的至少一个的厚度优选为0.6mm以上。表金属板3是用于接合外部端子、半导体元件的金属板。背金属板4用于安装于散热部件等。表金属板3以及背金属板4中的至少一个优选包含铜、铝或者它们的合金。铜以及铝导电性优良。铜以及铝的热传导率高，铜的热传导率为398W/m·K，铝的热传导率为237W/m·K。因此，能够提高散热性。
图4是举例示出表金属板3的厚度的测定基准的图。图4图示出陶瓷基板2、表金属板3、引脚型的外部端子51、凸部52、金属板3的厚度t。如图4所示，在连接外部端子51的情况下，将连接外部端子51前的表金属板3的厚度定义为表金属板3的厚度t。当在表金属板3上形成凸部52的情况下，将除了凸部52之外的部分的厚度定义为表金属板3的厚度t。背金属板4的厚度也同样定义。
通过使金属板(表金属板3以及背金属板4)的厚度t为0.6mm以上，能够提高散热性。金属板的厚度t优选为0.6mm以上、进一步优选为0.8mm以上。金属板的厚度t的上限并无特殊限定，但优选为3mm以下。实施方式所涉及的陶瓷电路基板是在表金属板3上具有凸部的构造。凸部具有接合外部端子的构造或在金属板上设置凸部的构造。由于表金属板3是局部较厚的构造，因此，若金属板过厚，则存在难以降低陶瓷基板的翘曲量的顾虑。因此，金属板的厚度t优先为0.6mm以上3mm以下。
背金属板4的合计体积相对于表金属板3的合计体积之比(背金属板4的合计体积/表金属板3的合计体积)优选大于1.0。即、对背金属板4的合计体积与表金属板3的合计体积之比进行控制。背金属板4、表金属板3的个数可以分别为1个，也可以为多个。在求表金属板3的合计体积比时，凸部并不计入。即、表金属板3的体积通过对用厚度t示出的范围的体积进行合计来求出。
背金属板4的合计体积/表金属板3的合计体积大于1.0表示背金属板4的体积大。通过增大背金属板4的体积，即便在表面金属板3上设置凸部51也能够容易减小陶瓷基板2的翘曲量。
凸部5在表金属板3上设置有一个以上。凸部5呈现接合外部端子51的构造、在金属板上设置凸部52的构造。外部端子是为了实现与外部的导通而设置的。外部端子的形状的例子包括引线框型、引脚型等各种各样的形状。即、凸部5可以是金属板的一部分、引线框的一部分、或者引脚的一部分。外部端子与表金属板3的接合方法例如包括经由钎料、焊料等接合层的接合方法、超声波接合、压接接合等直接接合的方法。作为在金属板上设置凸部的构造，能够举出将金属板自身加工成截面凸状的构造、接合凸部的构造。接合凸部的方法例包括经由钎料、焊料等接合层的接合方法、超声波接合、压接接合等直接接合的方法。设置于表金属板3的凸部被用作搭载半导体元件的基座部。即、半导体元件搭载于第一金属部。因此，外部端子与设置于表金属板3的凸部(基座部)被区分开。
外部端子的厚度优选为0.2mm以上。当外部端子像引线框型那样具有平板形状的情况下，平板的板厚就是外部端子的厚度。当外部端子像引脚型那样具有圆柱形状的情况下，直径就是外部端子的厚度。通过使外部端子的厚度为0.2mm以上、进一步使其为0.4mm以上，能够增加通电容量。通过增加通电容量，能够有效发挥高性能化了的半导体元件的特性。
基座部(设置于表金属板3的凸状部)的厚度优选为0.2mm以上。基座部被用作搭载半导体元件的场所。通过利用厚金属板构成搭载半导体元件的部位，能够提高散热性。由外部端子或者基座部构成的凸部设置于表金属板3上的任意部位。所设置的个数也是任意的。
在陶瓷基板2沿长边方向被等分割为第一分割部(左侧)、第二分割部(中央侧)、以及第三分割部(右侧)的情况下，包括凸部和表金属板3的第一金属部具有：与第一分割部重叠的第一区域、与第二分割部重叠的第二区域、以及与第三分割部重叠的第三区域。包括背金属板4的第二金属部具有：与第一分割部重叠的第四区域、与第二分割部重叠的第五区域、以及与第三分割部重叠的第六区域。
第一区域的体积V1、第二区域的体积V2、第三区域的体积V3、第四区域的体积V4、第五区域的体积V5、以及第六区域的体积V6优选是满足如下关系的数，即V4/V1+V6/V3≦2(V5/V2)、0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2。
满足0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2表示各部分相对的区域的金属板的体积比位于规定的范围内。若脱离该范围，则表面侧或者背面侧的金属板体积过大。由此，陶瓷基板的翘曲量增加，招致TCT特性的降低。当在表金属板3上设置凸部的情况下，凸部被包含于体积V1～体积V3。当像图2那样引线框型外部端子从陶瓷基板的长边越出的情况下，越出的部分不计入V1、V3。
V4/V1优选位于0.8～1.7的范围内。同样，V5/V2以及V6/V3也优选位于0.8～1.7的范围内。尽管在表金属板3上设置有凸部，体积比也被调整至规定的范围。
V1至V6优选还满足V4/V1+V6/V3≦2(V5/V2)。这表示：当将陶瓷基板2沿长边方向3等分时，与(V5/V2)的2倍相比，(V4/V1)和(V6/V3)的合计值小。这实质上表示V4/V1≦V5/V2且V6/V3≦V5/V2。
陶瓷电路基板1的翘曲量受到陶瓷基板2与金属板的线膨胀率之差的影响。氮化硅基板的线膨胀系数(室温)为2～3×10－6/K。K表示开尔文。铜为0.162×10－4/K、Al为0.237×10－4/K。氮化硅基板与铜板或者Al板的线膨胀系数相差3个数量级。由于对陶瓷基板2和金属板进行加热接合时的热，而使金属板热变形。由于该热变形，陶瓷基板2弯曲，产生翘曲。金属板的体积越大则热变形的绝对量越增加。若热变形的绝对量增加则陶瓷基板2的翘曲量变大。若陶瓷基板2的翘曲量增加，则会招致相对于散热部件的安装不良、TCT特性的降低。
在翘曲量大的情况下，考虑进行翘曲拉直工序。翘曲拉直工序是用平板夹住陶瓷电路基板并进行加热加压的工序。在像实施方式所涉及的陶瓷电路基板那样具有凸部(外部端子、基座部)的构造中无法用平板夹持，因此难以进行翘曲拉直工序。关于实施方式所涉及的陶瓷电路基板，“V4/V1+V6/V3≦2(V5/V2)”且“0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2”。由此，尽管是具有凸部(外部端子、基座部)的构造，也能够使陶瓷基板2的长边以及短边的翘曲量小于0.1mm(包括零)。即便在设置凸部构造后不进行翘曲拉直工序也能够使翘曲量小于0.1mm(包括零)。
图5以及图6是举例示出陶瓷电路基板的翘曲量的图。图5以及图6图示出陶瓷基板2、翘曲量S。在图5以及图6中，省略表金属板3、背金属板4、凸部的图示。在图5中，陶瓷基板2朝表金属板3侧呈凸状翘曲，在图6中，陶瓷基板2朝背金属板4侧呈凸状翘曲。在如图5所示那样朝表金属板3侧呈凸状翘曲的情况下，将从陶瓷基板2的端部引到另一端部的直线、与陶瓷基板2的背面最大程度地离开的距离作为翘曲量。在如图6所示那样朝背金属板4侧呈凸状地翘曲的情况下，将从陶瓷基板2的端部引到另一端部的直线、与陶瓷基板的表面最大程度地离开的距离作为翘曲量。
关于实施方式所涉及的陶瓷电路基板1，优选在长边以及短边的双方翘曲量均不足0.1mm、进一步优选为0.01mm以下(包括零)。通过在具有凸部(外部端子、基座部)的基础上降低陶瓷电路基板1的翘曲量，能够容易地安装于散热部件。
陶瓷基板2的长边以及短边的长度优选为10mm～200mm的范围内。在长边以及短边的长度不足10mm的情况下仅能接合小的金属板，因此存在无法充分确保接合外部端子等的空间的顾虑。若增大至超过200mm，则翘曲量的控制变得困难。
图7示出半导体模块的一例。图7图示出半导体模块10、陶瓷电路基板1、半导体元件6、散热部件7。半导体模块10具备搭载于表金属板3上的半导体元件6。在图7中搭载有2个半导体元件6，但半导体元件6的搭载个数只要为1个以上即可，并无特殊限定。背金属板4被安装于散热部件7。在图7中散热部件7为板状的散热器，但也可以为梳齿状、槽型、针型等各种各样的形状。散热部件7能够安装陶瓷电路基板1。
在背金属板4与散热部件7之间，优选夹设有脂、钎料、焊料、粘接剂等夹设物。在将陶瓷电路基板1安装于散热部件7时，优选将陶瓷电路基板1利用螺钉紧固等加载有应力的方法固定。加载有应力的固定方法能够举出在陶瓷基板2设置螺钉紧固孔并进行螺钉紧固的方法。也能够举出用固定夹具夹住陶瓷基板2并将固定夹具螺钉紧固的方法。
若在陶瓷电路基板1的背金属板4与散热部件7之间存在间隙，则难以使半导体元件6的热散逸至散热部件7。当在背金属板4与散热部件7之间的夹设物(例如脂层)中形成有间隙(气泡)的情况下，也难以使半导体元件6的热散逸至散热部件7。因此，需要提高背金属板4与散热部件7的紧贴性。关于实施方式所涉及的陶瓷电路基板，由于翘曲量降低，因此在安装于散热部件7时能够提高与背金属板4之间的紧贴性。由此能够降低夹设物中的间隙。即便设置对陶瓷电路基板1施加应力的固定构造，也不会使背金属板4与散热部件7的紧贴性降低。当经由夹设物设置固定构造时，优选陶瓷基板2呈朝背面侧呈凸状翘曲的形状。若在像图6所示那样朝背面侧呈凸状翘曲的构造中将陶瓷电路基板的两侧螺钉紧固，则能够在使背金属板4与散热部件之间的夹设物从中央朝外侧扩展的同时进行固定。通过脂等夹设物朝外侧扩展，能够防止在夹设物层中形成气泡。
即便在像图5所示那样朝表面侧呈凸状翘曲的情况下，由于降低了翘曲量，因此能够防止形成有较多的夹设物层中的气泡。当使用钎料等具有导电性的夹设物时，能够防止因螺钉紧固应力而导致钎料过多地溢出。当为像钎料、焊料那样因热而熔融的夹设物的情况下，优选形成为朝表面侧呈凸状翘曲的构造。
换言之，当为在背金属板4与散热部件7之间并未设置夹设物的构造或者夹设有绝缘性的夹设物的构造时，优选为朝背面侧呈凸状翘曲的构造。当夹设有导电性的夹设物时，优选为朝表面侧呈凸状翘曲的构造。
若为上述那样的陶瓷电路基板1，则尽管在表金属板3上设置有凸部，翘曲量也小。也能够提高TCT特性。
使将陶瓷基板2与金属板接合的接合层溢出、将金属板侧面形成为倾斜构造的做法，在提高TCT特性的方面也是有效的。图8是举例示出陶瓷基板2与金属板的接合侧面的图。图8图示出陶瓷基板2、表金属板3、接合层8、接合层与金属板的接触角θ。图8中举例示出表金属板3，但关于背金属板4也优选形成为同样的构造。
关于实施方式所涉及的陶瓷电路基板，陶瓷基板与金属板的接合可以是经由接合层的接合构造、不经由接合层而直接接合的接合构造中的任一种。通过控制上述的表金属板与背金属板的体积比，能够实现翘曲量的控制。另一方面，为了进一步提高TCT特性，优选形成为经由接合层的接合构造。接合层作为陶瓷基板与金属板之间的热应力的缓和层发挥功能。为了提高热应力的缓和效果，优选具备接合层从金属板端部溢出的构造。当施加有热应力时，金属板的端部与陶瓷基板的部分的应力提高。通过设置接合层溢出部，能够缓和该应力。接合层溢出部的溢出量优先为10μm至100μm的范围内。
接合层优选包含以选自Ag(银)、Cu(铜)、以及Al(铝)中的至少一个元素作为主成分。优选含有选自Ti(钛)、Zr(锆)、Hf(铪)、Si(硅)、以及Mg(镁)的至少一个活性金属。若是上述物质的组合，则能够获得缓和热应力的效果。
接合层的例子包括在Ag以及Cu中包含选自Ti、Zr、以及Hf中的至少一个元素的接合层。并且，能够举出在Al中包含选自Si或者Mg的1种或者2种的接合层。其中，优选为以Ag或者Cu作为主成分的接合层。以Ag或者Cu作为主成分的接合层在对铜板进行接合的情况下是有效的。铜板与Al板相比热传导率高，因此在提高散热性的方面是有效的。通过使铜板厚度为0.6mm以上，能够使热不仅朝芯片正下方向而且也朝面方向扩散，能够提高散热性。
在形成在Ag以及Cu中包含选自Ti、Zr、Hf中的1种或者2种以上的接合层时，优选使用含有各个成分的焊料。在选自Ti、Zr、Hf的活性金属中，优选为Ti。当作为陶瓷基板而使用了氮化硅基板时，Ti能够形成TiN而形成牢固的接合。在上述焊料中添加选自In(铟)、Sn(锡)、以及C(碳)中的至少一个元素的做法也是有效的。
在为由Ag、Cu、Ti构成的焊料的情况下，优选Ag为40～80质量％、Cu为15～45质量％、Ti为1～12质量％、Ag+Cu+Ti＝100质量％的范围。在添加In、Sn的情况下，优选使In或者Sn的1种或者2种为5～20质量％的范围。在添加C的情况下，优选为0.1～2质量％的范围内。在由Ag、Cu、Ti、Sn(或者In)、C这5种构成的情况下，优选调整至Ag为40～80质量％、Cu为15～45质量％、Ti为1～12质量％、Sn(或者In)为5～20质量％、C为0.1～2质量％、且Ag+Cu+Ti+Sn(或者In)+C＝100质量％的范围。
接合层与金属板的接触角θ优选为80度以下、进一步优选为60度以下。通过将金属板侧面形成为倾斜构造，能够减小在陶瓷基板与金属板端部产生的应力。
接触角θ根据通过用扫描电子显微镜(SEM)观察陶瓷电路基板的截面而得的观察像(放大照片)求出。接触角θ是与接合层溢出部接触的部分的角度。如图8所示，无需使金属板侧面全都为相同的接触角θ。优选使接合层溢出部与金属板侧面接触的部分的角度为80度以下。因此，金属板侧面的上部的角度(侧面相对于金属板的上表面的角度)可以超过80度。在金属板的厚度加厚至0.6mm以上的情况下，优选接触的部位的角度θ为80度以下、金属板侧面上部为超过80度的角度。金属板侧面上部的截面的角度优选为85～95度那样接近直角。通过使金属板侧面上部的截面接近直角，易于确保搭载外部端子、半导体元件的面积。
关于具备上述结构的陶瓷电路基板，通过控制表背的金属板的厚度、体积比，即便是在表金属板上具有凸部(外部端子、基座部)的构造，也能够降低陶瓷基板的翘曲量。通过控制表背的金属板的体积比，能够实现热应力的均质化，因此TCT特性也提高。
热阻(Rth)根据公式Rth＝H/(k×A)求出。H是热传递路径、k是热传导率、A是散热面积。为了减小热阻(Rth)，能够举出缩短热传递路径(H)、增大热传导率(k)、增大散热面积(A)的做法。关于实施方式所涉及的陶瓷电路基板，通过减薄陶瓷基板，能够缩短热传导率低的部分的热传递路径。通过加厚金属板、设置凸部(外部端子、基座部)，能够增大陶瓷电路基板的热传导率(k)以及散热面积(A)。结果，能够减小热阻(Rth)。
关于实施方式所涉及的陶瓷电路基板，在表金属板上设置凸部的基础上控制表背的金属板的体积比。通过使表金属板侧具备凸部，能够实现通电容量的增加、散热性的提高。并且，尽管在表金属板侧具有立体的凸部，但陶瓷基板的翘曲量降低。由此，能够降低安装工序中的不良。
如上那样的陶瓷电路基板适用于半导体模块。半导体模块在表金属板上搭载半导体元件。将背金属板安装于散热部件。根据需要，具有螺钉紧固等固定构造、树脂密封构造。
在背金属板与散热部件之间，根据需要设置有夹设物层(脂、钎料等)。树脂密封优选应用传递模塑法。关于传递模塑法，通过增大模具尺寸，能够一次进行多个基板的模塑处理，因此是量产性优异的树脂密封方法。另一方面，传递模塑法在细线处容易产生变形、断线。关于实施方式所涉及的陶瓷电路基板，能够使外部端子的厚度为0.2mm以上，因此能够抑制外部端子的变形。换言之，实施方式所涉及的陶瓷电路基板适用传递模塑法。
接下来，对实施方式所涉及的陶瓷电路基板的制造方法例进行说明。实施方式所涉及的陶瓷电路基板只要具备上述结构即可，其制造方法并无特殊限定，作为用于获得良好的成品率的方法，能够举出下面的方法。
首先，在陶瓷基板的两面接合金属板。关于陶瓷基板，准备厚度为0.5mm以下的基板。作为陶瓷基板，优选是厚度为0.33mm以下、3点弯曲强度为500MPa以上的氮化硅基板。关于氮化硅基板，优选是热传导率为80W/m·K以上的氮化硅基板。氮化硅基板具有高强度，由此能够降低接合金属板后的翘曲量。通过形成为高热传导、薄型化的基板，能够降低热阻。
金属板优选是选自铜、铝或者它们的合金中的一种。表金属板以及背金属板的至少一个的厚度优选为0.6mm以上。金属板可以预先加工成图案形状，也可以是无图案板。在为无图案板的情况下，可以通过在接合后进行蚀刻加工而加工成图案形状。当在表金属板上设置基座部的情况下，可以使用预先加工成凸部形状的金属板。
优选预先接合背金属板的合计体积/表金属板的合计体积之比大于1.0的尺寸的金属板。也可以通过后述的蚀刻工序控制表背的金属板的体积比。
接合工序优选使用活性金属接合法或者直接接合法。活性金属接合法是使用活性金属焊料的方法。在金属板为铜板或者铜合金板的情况下，活性金属优选包含选自Ti(钛)、Zr(锆)、Hf(铪)、以及Nb(铌)中的至少一个元素。作为活性金属，Ti是最优选的。作为活性金属以外的成分，能够举出Ag、Cu、In、Sn。作为活性金属焊料的例子，包括由40～80质量％的Ag、20～60质量％的Cu、0.1～12质量％的Ti、20质量％以下(包含0)的Sn、20质量％以下(包含0)的In构成的焊料。在金属板为Al板或者Al合金板的情况下，活性金属是Al(铝)。作为活性金属以外的成分能够举出Si(硅)。活性金属焊料的例子包含Si为0.01～10质量％、其余部分为Al的焊料。
朝活性金属焊料中添加树脂粘结剂，调制活性金属焊膏。将活性金属焊膏涂布在氮化硅基板上，形成活性金属焊膏层。在其上方配置金属板。当设置接合层的溢出部的情况下，活性金属焊膏层设置得比金属板的纵横尺寸宽。活性金属焊膏层的塗布厚度优选为10～40μm的范围。当活性金属焊膏层的厚度不足10μm的情况下，存在无法获得足够的接合强度的顾虑。若厚度超过40μm而较厚时，不仅无法看出接合强度的进一步提高，而且会成为成本上升的原因。因此，活性金属焊膏层的厚度优选为10～40μm、更优选为15～25μm的范围。
接下来，进行加热工序。加热温度优选为600～900℃的范围。当活性金属焊料含有选自Ti、Zr、Hf、Nb中的1种的情况下，接合温度优选为750～900℃的范围。当活性金属焊料含有Al的情况下，接合温度优选为600～750℃的范围。加热工序优选在真空气氛中进行。作为真空度，优选为1×10－2Pa以下，进一步优选为4×10－3Pa以下。通过在真空气氛中进行加热工序，能够防止铜板、活性金属焊料氧化或氮化。
直接接合法是不经由接合焊料层而接合的方法。当金属板为铜板的情况下，利用Cu与氧的共晶进行接合。当陶瓷基板为氮化物陶瓷的情况下，优选在表面设置氧化膜。当金属板为Al板的情况下，优选使用AlSi合金板。
接下来，将接合后的金属板加工成图案形状。朝图案形状的加工优选通过蚀刻加工进行。能够通过蚀刻加工而将金属板侧面形状加工成目标形状。同样，通过控制蚀刻加工的条件，能够控制接合层溢出部尺寸。通过蚀刻加工，也可以加工成使得背金属板的合计体积/表金属板的合计体积之比大于1.0。
优选对接合金属板后的陶瓷电路基板的翘曲量进行控制。优选使陶瓷电路基板的长边以及短边的翘曲量处于0.01～1.0mm的范围。优选使陶瓷基板的对角线方向的翘曲量处于0.1～1.5mm的范围。对设置凸部前的陶瓷电路基板赋予规定的翘曲量。由此，能够减小接合凸部(外部端子、基座部)后的陶瓷基板的翘曲量。
为了赋予规定的翘曲量，可以进行翘曲拉直工序或者翘曲赋予工序。翘曲拉直工序是利用平板的夹具夹住表背面，一边施加按压力一边进行热处理的工序。翘曲赋予工序是利用具备目标翘曲量的夹具夹住表背面，一边施加按压力一边进行热处理的工序。是一边施加按压力一边进行热处理的工序。当设置凸部前的陶瓷电路基板的翘曲量大的情况下进行翘曲拉直工序，当翘曲量小的情况下进行翘曲赋予工序。
接下来，进行设置凸部的工序。凸部是外部端子或者基座部。关于外部端子，能够举出引线框型、引脚型等。关于外部端子，优选使用厚度为0.2mm以上的端子。通过加厚外部端子，能够增加通电容量。通过外部端子变厚，也能够提高散热效果。
在为引线框型的情况下，形成为平板形状。平板的长边×短边×厚度中的厚度成为外部端子的厚度。在为引脚型的情况下，形成为圆柱形状。圆柱的高度×直径中的直径成为外部端子的厚度。关于外部端子的厚度，优选为0.2mm以上，进一步优选为0.4mm以上。
基座部是为了搭载半导体元件而设置的。基座部呈四棱柱、圆柱等柱形状。柱形状的高度成为外部端子的厚度。通过设置基座部，能够使得半导体元件的热易于散逸。
关于凸部(外部端子、基座部)与表金属板的接合工序，能够举出经由钎料、焊料等接合层的接合方法。也可以是超声波接合、压接接合等不经由接合层的接合方法。
将接合有凸部后的表背的金属板配置成使得“V4/V1+V6/V3≦2(V5/V2)”且“0.5≦V4/V1≦2、0.5≦V5/V2≦2、0.5≦V6/V3≦2”。
接下来，进行安装半导体元件的工序。关于半导体元件的安装工序，能够举出使用钎料等的接合工序。在接合外部端子的情况下，也可以先安装半导体元件。也可以通过回流工序同时进行外部端子和半导体元件的接合工序。
通过以上那样的工序，能够制造实施方式所涉及的半导体模块。关于实施方式所涉及的半导体模块，即便在表金属板上具有凸部，也能够将陶瓷基板的翘曲量减小至小于0.1mm、进一步减小至0.01mm以下(包括零)。由此，能够提高相对于散热部件的安装性。
实施例
(实施例1～6、比较例1～2)
作为氮化硅基板，准备表1所示的2种基板。
[表1]
接下来，使用铜板制作表2所示的陶瓷电路基板。氮化硅基板与铜板的接合借助活性金属接合法进行。作为活性金属焊料，准备Ag(55质量％)、Cu(30质量％)、In(10质量％)、Ti(5质量％)的焊料。与树脂粘结剂混合而制成活性金属焊膏，并以厚度20μm涂布在氮化硅基板上。接下来配置铜板，并在真空气氛(1×10－3Pa以下)中，在780～830℃进行加热接合工序。
接下来，进行蚀刻工序。表金属板被蚀刻加工成图案形状。通过对表金属板的侧面进行蚀刻加工，调整接合层溢出部尺寸、接合层溢出部与金属板侧面的接触角θ。通过对背金属板的侧面进行蚀刻加工，调整接合层溢出部尺寸、接合层溢出部与金属板侧面的接触角θ。接合层溢出部尺寸统一为20μm，接合层溢出部与金属板侧面的接触角θ统一为60度。表金属板(表铜板)间的距离统一为1.2mm。
[表2]
使用试样1～3所涉及的陶瓷电路基板，调整长边方向、短边方向、对角线方向的翘曲量。关于翘曲量的调整，根据需要进行翘曲拉直工序或者翘曲赋予工序。表3中示出其结果。
[表3]
作为凸部，准备表4所示的外部端子或者基座部。将各凸部接合于表铜板。各凸部由铜形成。
[表4]
类型 尺寸
凸部1 引线框型外部端子 纵50mm×横6mm×厚度0.5mm
凸部2 引线框型外部端子 纵30mm×横4mm×厚度0.6mm
凸部3 引脚型外部端子 长度2mm×直径2mm
凸部4 圆柱形基座部 高度1mm×直径3mm
凸部5 引线框型外部端子 纵40mm×横10mm×厚度1mm
在试样1～8所涉及的氮化硅电路基板接合凸部。关于凸部与表铜板的接合，使用焊料进行接合。由此，制作在实施例1～6、比较例1～2所涉及的表金属板上具有凸部的陶瓷电路基板。以使得接合后的表背的铜板的体积比成为表5所示的值的方式进行接合。
关于表背铜板的体积比，将表背铜板沿长边方向3等分，将表面侧的从正面观察位于左侧的区域(包含凸部)的体积设为V1、将中央区域的体积设为V2、将从正面观察位于右侧的区域的体积设为V3。同样，将背面侧的从正面观察位于左侧的区域(包含凸部)的体积设为V4、将中央区域的体积设为V5、将从正面观察位于右侧的区域的体积设为V6。具有体积V1的区域与具有体积V4的区域对置，具有体积V2的区域与具有体积V5的区域对置，具有V3的区域与具有体积V6的区域对置。当在表铜板上设置有凸部的情况下，设为也包含凸部在内的体积比。表5中示出其结果。
[表5]
实施例1是接合有4根凸部1(引线框)的例子。以使得接合部位并未被包含在具有体积V2的区域的方式，在具有体积V1的区域以及具有体积V3的区域分别各接合一根。因此，凸部1形成为从具有体积V1的区域(或者具有体积V3的区域)越出30mm的构造。
实施例2是接合有2根凸部1(引线框)、2根凸部3(针)的例子。以使得并未被包含在具有体积V2的区域的方式分别进行接合。在一方的表铜板接合凸部1，在另一方的表铜板接合凸部3。凸部1形成为从具有体积V1的区域(或者具有体积V3的区域)越出30mm的构造。
实施例3是接合有4根凸部1(引线框)，且设置有6个凸部4(圆柱状基座部)的例子。关于凸部1，以使得在与距表铜板的端部处于5mm的范围重叠的方式，左右对称地各设置2根。因此，凸部1并未被设置在具有体积V2的区域。因此，凸部1形成为从具有体积V1的区域(或者具有体积V3的区域)越出37.5mm的构造。凸部4(圆盘状基座部)是通过加压加工在表铜板设置圆盘状基座部的例子。凸部4在一片表铜板上在具有体积V1的区域、具有体积V2的区域、具有体积V3的区域分别各设置一个，合计各设置3个。在实施例3中，将这样的凸部1和凸部4在2片表铜板上以相同方式配置。
实施例4接合有4根凸部2(引线框)。关于凸部2，以与表铜板重叠6mm的方式接合。以使得接合部位并未被包含在具有体积V2的区域的方式，在具有体积V1的区域以及具有体积V3的区域分别各接合一根。因此，凸部1形成为从具有体积V1的区域(或者具有体积V3的区域)越出14mm的构造。
实施例5是接合有4根凸部3(引脚型外部端子)的例子。凸部3在具有体积V1的区域、具有体积V3的区域各接合有一根(在一片表铜板上接合有2根)。
实施例6是将表铜板配置在如图9所示的位置的例子。图9是接合L字型的铜板31、长方形铜板32以及33的例子。L字型铜板31是20mm×30mm×0.8mm的铜板和5mm×30mm×0.8mm的铜板形成为一体的例子。铜板32以及铜板33均为20mm×10mm×0.8mm。将3片表铜板以5mm间隔配置。在L字型铜板31的具有体积V1的区域以及具有体积V3的区域接合凸部2。凸部2以与铜板31重叠10mm的方式接合。是在铜板32以及铜板33上分别各接合有2个(合计4个)凸部3(引脚)的例子。
比较例1是接合有4根凸部5(引线框)的例子。凸部5接合在进入具有体积V2的区域5mm的部位。因此，凸部5形成为从具有体积V1的区域(或者具有体积V3的区域)越出15mm的构造。
比较例2是接合有4根凸部2(引线框)的构造。凸部2以与表铜板重叠3.5mm的方式接合。以使得接合部位并未被包含在具有体积V2的区域的方式，在具有体积V1的区域以及具有体积V3的区域分别各接合一根。因此，凸部2形成为从具有体积V1的区域(或者具有体积V3的区域)越出20mm的构造。
在比较例1中“V4/V1”以及“V6/V3”位于范围外。在比较例2中“V4/V1+V6/V3≦2(V5/V2)”位于范围外。在实施例中均位于范围内。
针对具有实施例以及比较例所涉及的凸部的氮化硅电路基板，测定翘曲量。关于翘曲量的测定，测定长边、短边的翘曲量。
进行TCT。关于TCT，以－40℃×30分钟→室温(25℃)×10分钟→175℃×30分钟→室温(25℃)×10分钟作为1次循环，测定1000次循环后和2000次循环后有无产生金属板的剥离或氮化硅基板的裂纹。表6中示出其结果。
[表6]
根据表可知，关于实施例所涉及的氮化硅电路基板，尽管形成为在表金属板上具有凸部的构造，但长边以及短边的翘曲量小于0.1mm。TCT特性均优异。关于设置有引线框(凸部1、凸部2)的例子，虽然形成为引线框从氮化硅基板越出的构造，但TCT特性优异。与此相对，比较例1、比较例2的翘曲量均较大。在TCT为2000次循环的情况下，产生了不良。这是因为：由于氮化硅电路基板的翘曲大，因此过度地施加有热应力。
关于实施例所涉及的氮化硅电路基板，由于翘曲量小，因此在使用螺钉紧固构造固定于散热部件时并未产生安装不良。由于朝背面侧呈凸状地翘曲，因此能够抑制在背铜板与散热部件之间产生脂中的气泡。与此相对，比较例的翘曲量大，因此，在具有螺钉紧固构造的情况下，背铜板与散热部件的间隙变大，因此散热性降低。
以上举例示出了本发明的几个实施方式，但上述实施方式只不过是作为例子加以提示，并非意图限定发明的范围。上述新的实施方式能够以其他各种各样的方式加以实施，能够在不脱离发明的主旨的范围进行各种省略、置换、变更等。上述实施方式或其变形例包含于发明的范围或主旨中，并且包含于技术方案中记载的发明及其等同的范围中。上述各实施方式能够相互组合而加以实施。

Claims (10)

1.一种电路基板，具备：
陶瓷基板，具有第一面和第二面，且厚度为0.5mm以下；
第一金属部，具有与上述第一面接合的第一金属板和从上述第一金属板的表面突出的凸部；以及
第二金属部，具有与上述第二面接合的第二金属板，
在该电路基板中，
上述第一金属板以及第二金属板中的至少一个的厚度为0.6mm以上，
上述第二金属板的合计体积相对于上述第一金属板的合计体积之比大于1.0，
当上述陶瓷基板沿着长边方向被等分割为第一至第三分割部时，
上述第一金属部具有：与上述第一分割部重叠的第一区域；与上述第二分割部重叠的第二区域；以及与上述第三分割部重叠的第三区域，
上述第二金属部具有：与上述第一分割部重叠的第四区域；与上述第二分割部重叠的第五区域；以及与上述第三分割部重叠的第六区域，
上述第一区域的体积V1、上述第二区域的体积V2、上述第三区域的体积V3、上述第四区域的体积V4、上述第五区域的体积V5、以及上述第六区域的体积V6是满足以下关系的数，即
(V4/V1)+(V6/V3)≦2(V5/V2)、
0.5≦V4/V1≦2、
0.5≦V5/V2≦2、
0.5≦V6/V3≦2。
2.根据权利要求1所述的电路基板，其中，
上述凸部是上述第一金属板的一部分、引线框的一部分、或者引脚的一部分。
3.根据权利要求1所述的电路基板，其中，
上述第一金属板以及第二金属板分别是厚度为0.6mm以上的铜板。
4.根据权利要求1所述的电路基板，其中，
上述陶瓷基板是厚度为0.33mm以下且3点弯曲强度为500MPa以上的氮化硅基板。
5.根据权利要求1所述的电路基板，其中，
上述陶瓷基板的上述长边方向的长度以及短边方向的长度分别为10mm以上200mm以下。
6.根据权利要求1所述的电路基板，其中，
上述陶瓷基板的上述长边方向的翘曲量以及短边方向的翘曲量分别小于0.1mm。
7.根据权利要求1所述的电路基板，其中，
上述第一金属板以及第二金属板中的至少一个的侧面倾斜。
8.根据权利要求1所述的电路基板，其中，
上述第一金属板以及第二金属板中的至少一个经由接合层被接合，
上述接合层包括选自Ag、Cu、Ti、Zr以及Hf中的至少一个元素。
9.一种半导体模块，具备：
权利要求1所述的电路基板；以及
搭载于上述第一金属部的半导体元件。
10.根据权利要求9所述的半导体模块，其中，
还具备用于安装上述电路基板的散热部件。
CN201780046682.1A 2016-07-28 2017-07-27 电路基板以及半导体模块 Active CN109478538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016148106 2016-07-28
JP2016-148106 2016-07-28
PCT/JP2017/027241 WO2018021473A1 (ja) 2016-07-28 2017-07-27 回路基板および半導体モジュール

Publications (2)

Publication Number Publication Date
CN109478538A true CN109478538A (zh) 2019-03-15
CN109478538B CN109478538B (zh) 2022-04-01

Family

ID=61016216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780046682.1A Active CN109478538B (zh) 2016-07-28 2017-07-27 电路基板以及半导体模块

Country Status (5)

Country Link
US (1) US10818565B2 (zh)
EP (1) EP3493253A4 (zh)
JP (2) JP6896734B2 (zh)
CN (1) CN109478538B (zh)
WO (1) WO2018021473A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115335985A (zh) * 2020-03-23 2022-11-11 住友电木株式会社 电路基板
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
JP2023000129A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202884A (ja) * 2005-01-19 2006-08-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2008124416A (ja) * 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
JP2011091184A (ja) * 2009-10-22 2011-05-06 Denki Kagaku Kogyo Kk 半導体搭載用回路基板及びその製造方法
US20140291699A1 (en) * 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device
CN105452194A (zh) * 2013-08-08 2016-03-30 株式会社东芝 电路基板以及半导体装置
US20160163617A1 (en) * 2013-08-16 2016-06-09 Ngk Insulators, Ltd. Ceramic circuit board and electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152461A (ja) * 1991-11-26 1993-06-18 Toshiba Corp セラミツクス回路基板
JP3056889B2 (ja) * 1992-07-17 2000-06-26 電気化学工業株式会社 セラミックス回路基板
EP0661748A1 (en) 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JPH07221265A (ja) * 1994-01-28 1995-08-18 Hitachi Ltd パワー半導体モジュール
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2004134703A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 端子付き回路基板
JP2007088272A (ja) 2005-09-22 2007-04-05 Hitachi Metals Ltd セラミックス回路基板およびこれを用いたモジュール
JP4893096B2 (ja) * 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP2011054732A (ja) 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール
HUE034429T2 (en) 2009-09-15 2018-02-28 Toshiba Kk Ceramic circuit board and method for producing it
JP6341822B2 (ja) 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
JP6706253B2 (ja) * 2015-05-27 2020-06-03 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202884A (ja) * 2005-01-19 2006-08-03 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006245437A (ja) * 2005-03-04 2006-09-14 Hitachi Metals Ltd セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
JP2008124416A (ja) * 2006-03-31 2008-05-29 Hitachi Metals Ltd セラミックス回路基板およびこれを用いた半導体モジュール
JP2011091184A (ja) * 2009-10-22 2011-05-06 Denki Kagaku Kogyo Kk 半導体搭載用回路基板及びその製造方法
US20140291699A1 (en) * 2011-12-20 2014-10-02 Kabushiki Kaisha Toshiba Ceramic/copper circuit board and semiconductor device
CN105452194A (zh) * 2013-08-08 2016-03-30 株式会社东芝 电路基板以及半导体装置
US20160163617A1 (en) * 2013-08-16 2016-06-09 Ngk Insulators, Ltd. Ceramic circuit board and electronic device

Also Published As

Publication number Publication date
JPWO2018021473A1 (ja) 2019-05-23
CN109478538B (zh) 2022-04-01
EP3493253A4 (en) 2020-05-06
EP3493253A1 (en) 2019-06-05
JP6896734B2 (ja) 2021-06-30
JP7159395B2 (ja) 2022-10-24
US20190172765A1 (en) 2019-06-06
WO2018021473A1 (ja) 2018-02-01
JP2021132238A (ja) 2021-09-09
US10818565B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
CN107408538B (zh) 电路基板及半导体装置
CN104718615B (zh) 半导体电路板及其制造方法和使用其的半导体装置
CN110226363B (zh) 陶瓷铜电路基板及使用了其的半导体装置
CN107851617A (zh) 陶瓷金属电路基板以及使用了该陶瓷金属电路基板的半导体装置
CN107251214B (zh) 氮化硅电路基板以及使用了该氮化硅电路基板的半导体模块
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
CN109478538A (zh) 电路基板以及半导体模块
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
EP3255666B1 (en) Silicon nitride circuit substrate and electronic component module using same
US10600658B2 (en) Apparatus and method for bending a substrate
EP3761764A1 (en) Insulating circuit board
US20210280534A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
JP6884217B2 (ja) 凹形湾曲部を備えた底部プレートを有する半導体モジュール
JP6918311B2 (ja) 金属接合体、金属接合体の製造方法、半導体装置および半導体装置の製造方法
WO2023204054A1 (ja) セラミックス回路基板、半導体装置、セラミックス回路基板の製造方法、及び半導体装置の製造方法
JP2008227331A (ja) 半導体モジュール、これに用いられる回路基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant